KR20010087489A - 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 - Google Patents

반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR20010087489A
KR20010087489A KR1020000011236A KR20000011236A KR20010087489A KR 20010087489 A KR20010087489 A KR 20010087489A KR 1020000011236 A KR1020000011236 A KR 1020000011236A KR 20000011236 A KR20000011236 A KR 20000011236A KR 20010087489 A KR20010087489 A KR 20010087489A
Authority
KR
South Korea
Prior art keywords
film
gas
manufacturing
forming
hemispherical particle
Prior art date
Application number
KR1020000011236A
Other languages
English (en)
Other versions
KR100360399B1 (ko
Inventor
정승필
장규환
권영민
하상록
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000011236A priority Critical patent/KR100360399B1/ko
Priority to JP2001027957A priority patent/JP2001267536A/ja
Priority to US09/799,033 priority patent/US6537876B2/en
Publication of KR20010087489A publication Critical patent/KR20010087489A/ko
Application granted granted Critical
Publication of KR100360399B1 publication Critical patent/KR100360399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

반구형입자막을 구비한 반도체소자의 제조방법이 기재되어 있다. 반도체기판상의 특정 물질층상에 폴리실리콘막을 형성한 후, 상기 폴리실리콘막을 식각하여 적어도 일부가 노출되는 폴리실리콘 패턴을 형성한다. 이어서, 폴리실리콘 패턴의 노출면상에 반구형입자(HSG)막을 형성하기 전에, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출면을 건식 세정한다. 상기 폴리실리콘 패턴을 형성한 후 폴리실리콘 패턴의 노출면을 건식 세정하기 전에, 상기 폴리실리콘 패턴의 노출면상의 오염물을 더 습식 세정할 수 있으며, 상기 반구형입자막을 형성한 후, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 반구형입자막의 표면을 건식 세정할 수 있으며, 이 경우에도 상기 반구형입자막의 표면을 건식 세정하기 전에, 상기 반구형입자막의 표면상의 오염물을 더 습식 세정할 수 있다. 따라서, 반구형입자막의 손상시키거나 오염시키기 않으면서도 효과적으로 세정이 이루어져 반도체소자의 신뢰성이 향상된다.

Description

반구형입자(ＨＳＧ)막을 구비한 반도체소자의 제조방법{Method of manufacturing semiconductor capacitor having a hemispherical grain layer}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반구형입자 (Hemispherical Grain ; HSG)막을 구비한 반도체 커패시터의 제조방법에 관한 것이다.
반도체소자의 고집적화와 함께, 특히 디램(DRAM)에서 데이터의 저장을 위해 사용되는 커패시터의 실제 면적이 점점 줄어들고 있으나, 이에 반해 커패시터의 대용량화 요구는 날로 커져가고 있다. 이로 인하여 작은 커패시터 면적에서 대용량의 커패시터를 구현하기 위한 연구가 여러 방면에서 행하여 지고 있다.
즉, 커패시터의 실제 면적의 축소에 따른 저장 용량의 감소를 만회하기 위하여 커패시터의 유전막을 고유전막으로 사용하거나, 동일 면적에서 커패시터의 유효 단면적을 극대화하는 하는 방법들이 많이 연구되고 있으며, 이 중 반구형입자막을 이용한 방법은 커패시터의 유효단면적을 극대화하여 대용량의 커패시터를 구현하는 방법의 일환으로서 오래전부터 많은 연구가 이루어져 실제 제조공정에 적용되고 있는 기술이다.
종래의 반구형입자(HSG)막을 이용한 커패시터의 제조과정을 간단히 살펴보면, 먼저, 반도체기판상의 층간절연막에 반도체기판의 활성영역과 연통되는 콘택홀을 형성한 후 전면에 비정질 실리콘을 증착한 후 통상의 사진식각공정을 이용하여 커패시터의 스토리지전극 패턴을 형성한다. 이어서, 노출된 스토리지전극 패턴의 표면상에 시드입자를 공급하고 온도조건을 제어하여 반구형입자(HSG)막을 형성시켜커패시터의 유효 단면적을 크게 한다. 이어서, 반구형입자막상에 유전막을 형성한 후 상부전극으로서의 플레이트전극 형성물질을 증착한 후 패터닝하여 커패시터를 형성한다.
반구형입자막의 형성공정은 매우 복잡할 뿐만 아니라, 스토리지전극의 노출표면의 상태에 따라 반구형입자막 성장이 크게 영향을 받는다. 따라서, 종래에는 반구형입자막 형성전에 스토리지전극 패턴을 위한 식각공정을 수행한 후의 식각 잔류물, 파티클 및 유기오염물 등을 제거하기 위한 습식 세정을 실시하였다. 세정액은 RCA사가 개발한 표준세정액(Standard Cleaning Solution #1 ; SC-1)과 희석 HF(Diluted Hydrofluoric Acid;DHF)을 혼합하여 사용한다. 상기 표준세정액은 주로 웨이퍼 표면에 존재하는 파티클을 제거하거나 또는 유기성 오염물을 제거하는 데 사용되며, DHF는 자연산화막을 제거하고 더불어 중금속도 제거하는 기능을 가지고 있다.
그러나 이러한 습식세정공정은, 폴리실리콘막 및 산화막이 동시에 드러나는 패턴상에서 사용하는 경우 원하지 않는 산화막의 식각이 동시에 이루어진다는 단점이 있으며, 습식 세정후 수분을 제거하기 위하여 이소프로필 알콜(IPA)을 이용한 건조공정을 수행하지만 디바이스의 신뢰성 및 수율에 큰 문제를 일으키는 물반점(Water mark) 등의 디펙트를 발생시킨다는 문제점이 있으며, 스토리지전극 패턴을 형성하기 위해 SiON 등의 반사방지막을 이용할 경우 디펙트의 제어에 한계성을 나타낸다.
한편, 반구형입자막을 형성시킨 후에도 유전막을 형성하기 전에 커패시터의용량을 극대화하고 디펙트를 제거하기 위해 전술한 반구형입자막 형성 전과 동일한 방식으로 습식세정을 실시한다. 그러나, 이경우에도 습식 세정에 의해 성장된 반구형입자막의 식각이 이루어짐으로써 커패시터의 용량이 감소하며, 과다한 식각이 이루어지는 경우 반구형입자가 떨어져 나가는 문제점도 있다.
한편, 습식 세정을 이용하는 경우에는 반구형입자막 또는 유전막을 형성하기 위한 공정과 별도로 분리된 공정챔버 모듈하에서 수행되기 때문에, 비록 습식세정에 의해 스토리지전극 또는 반구형입잡막의 표면이 깨끗이 세정되었더라도 후속되는 반구형입자막 또는 유전막 형성을 위한 공정챔버로의 이동과정에서 재오염되거나 자연산화막 등 원하지 않는 막들이 형성되어 커패시터의 유전효율을 떨어뜨리게 된다는 문제점이 있다.
본 발명의 목적은, 스토리지전극의 표면상에 형성되는 반구형입자막의 성장조건을 최적화할 수 있도록 세정공정을 포함한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은, 스토리지전극의 표면상에 성장된 반구형입자막의 식각 및 손상을 최소화할 수 있는 세정공정을 포함한 반도체소자의 제조방법을 제공하는 데 있다.
본 발명의 또다른 목적은, 세정공정과 반구형입자막 또는 유전막 형성공정을 클러스터(cluster)화한 장비내에서 실시하여 재오염등을 방지할 수 있는 반도체소자의 제조방법을 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 커패시터의 제조방법을 실현하기 위한 반도체 제조장치를 나타내는 개략도이다.
도 2는 도 1의 반도체 제조장치의 진공챔버 상단부를 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 의한 반도체 커패시터의 제조방법을 실현하기 위한 다른 반도체 제조장치를 나타내는 개략적인 평면도이다.
도 4는 도 3의 다운플로우 모듈의 구성을 도시하는 개략도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 커패시터의 제조방법을 나타내는 공정순서도이다.
도 6 내지 도 10은 도 5의 공정순서도에 따른 반도체 커패시터의 공정단면도들이다.
도 11은 본 발명의 일 실시예에 따라 제조된 반도체 커패시터의 누설전류 특성을 종래기술과 비교한 그래프이다.
도 12는 본 발명의 일 실시예에 따라 제조된 반도체 커패시터의 캐패시턴스 특성을 종래기술과 비교한 그래프이다.
상기 목적을 달성하기 위한, 본 발명의 일 형태에 따른 반구형입자막을 구비한 반도체소자의 제조방법은, 반도체기판상의 특정 물질층상에 폴리실리콘막을 형성한 후, 상기 폴리실리콘막을 식각하여 적어도 일부가 노출되는 폴리실리콘 패턴을 형성한다. 이어서, 폴리실리콘 패턴의 노출면상에 반구형입자(HSG)막을 형성하기 전에, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출면을 건식 세정한다.
바람직하게는, 상기 폴리실리콘 패턴을 형성한 후 폴리실리콘 패턴의 노출면을 건식 세정하기 전에, 상기 폴리실리콘 패턴의 노출면상의 오염물을 더 습식 세정할 수 있으며, 상기 반구형입자막을 형성한 후, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 반구형입자막의 표면을 건식 세정할 수 있으며, 이 경우에도 상기 반구형입자막의 표면을 건식 세정하기 전에, 상기 반구형입자막의 표면상의 오염물을 더 습식 세정할 수 있다.
한편, 상기 건식 세정 단계는, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출된 표면에 형성된 산화막과를 화학적으로 반응시켜 반응층을 형성하는 단계 및 상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하며, 습식 세정단계는 오존수 또는 표준세정액(SC-1)을 이용하여 수행할 수 있다.
한편, 상기 본발명의 목적을 달성하기 위한, 본 발명의 다른 형태에 따른 반구형입자막을 구비한 반도체소자의 제조방법은, 반도체기판과 연통되는 콘택홀이형성된 층간절연막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막을 식각하여 반도체 커패시터의 스토리지전극 패턴을 형성하는 단계, 상기 스토리지전극 패턴의 노출면상의 오염물을 제1차 습식 세정하는 단계, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 스토리지전극 패턴의 노출면을 제1차 건식 세정하는 단계, 상기 스토리지전극 패턴의 노출면상에 반구형입자(HSG)막을 형성하는 단계, 상기 반구형입자막의 노출면상의 오염물을 제2차 습식 세정하는 단계, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 반구형입자막의 노출면을 제2차 건식 세정하는 단계 및 상기 세정된 반구형입자막의 표면상에 유전막을 형성하는 단계를 구비하여 이루어진다.
본 발명에 따르면, 반도체 커패시터의 스토리지전극 표면상에 잔존하는 오염물이나 자연산화막을 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 화학적으로 반응시킨 후, 어닐링공정을 수행하여 그 반응생성물을 기화시켜 제거하기 때문에 후속되는 반구형입자막의 성장조건을 최적화할 수 있다. 또한, 반구형입자막을 형성한 후에도 표면상에 잔존하는 오염물이나 자연산화막을 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 화학적으로 반응시킨 후, 어닐링공정을 수행하여 그 반응생성물을 기화시켜 제거하기 때문에 반구형입자막의 식각을 최소화할 수 있다. 또한, 세정공정과 후속되는 반구형입자막 형성공정 또는 유전막 형성공정을 클러스터화한 설비내에서 수행함으로써 세정된 표면의 재오염을 효율적으로 방지하여 신뢰성 있는 반도체소자를 제조할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 되며, 본 발명의 실시예들은 당업자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다.
한편, 본 발명의 실시예들에서 후술하는 건식 세정공정은 본 발명의 발명자의 일부에 의해 발명되어지고 특허출원된 대한민국 특허출원 제99-46365호에 개시된 반도체소자 제조용 건식 세정장치에서 수행되며, 본 명세서와 결합하는 것으로 이곳에 인용한다.
<본 발명의 세정공정을 수행할 수 있는 건식 세정장치>
도 1은 본 발명의 실시예들에 있어서 건식 세정공정을 수행할 수 있는 반도체소자 제조용 건식 세정장치를 나타내는 개략도로서, 상기 세정장치는 진공 분위기에서 공정을 진행할 수 있도록 구성되어져 있는 진공챔버(10)와, 반응가스를 미리 플라즈마 상태로 형성한 후 상기 진공챔버(10)로 유입시키는 리모트형(remote type) 플라즈마 발생장치(44)와, 가스 확산기(50 및 52)와, 어닐링 공정을 동일 챔버 내에서 연속적으로 진행할 수 있는 히터(54)와, 실리콘 웨이퍼의 위치를 진공챔버(10) 내에서 조절할 수 있는 서셉터 구동부로 구성되어져 있다.
도 1을 참조하여, 반도체소자 제조용 세정장치를 좀더 상세하게 설명한다. 반도체소자의 제조과정에서 특정 공정을 수행한 후 세정공정을 수행하기 위한 실리콘 웨이퍼(14)가 그 상부에 탑재되는 서셉터(12)는 진공챔버(10)의 하단 중앙부에 설치되어 있고, 이 서셉터(12)는 모터(22)의 작동에 의해 상,하 이동 샤프트(shaft)(20)를 통해 진공챔버(10)의 하단부에서 상단부 또는 상단부에서 하단부로 이동한다 (화살표( ↕) 참조). 상기 서셉터(12) 내부에는 공정의 재현성 확보를 위해 실리콘 웨이퍼의 온도를 용이하게 제어할 수 있도록 냉각수 또는 냉각가스를 공급하는 냉각라인(16a)이 설치되어 있고, 이 냉각라인(16a)에는 냉각수 또는 냉각가스 공급장치(18)에서부터 냉각수 또는 냉각가스를 공급해주는 제1 파이프(16)가 연결되어 있다. 실리콘 웨이퍼(14)의 온도는 상기 서셉터(12)의 온도에 의해 조절되는데, 서셉터(12)의 온도는 냉각라인(16a)를 통해 공급되는 냉각수 또는 냉각가스의 온도에 의해 조절된다.
한편, 반응가스는 가스확산기(50 + 52)를 통해 진공챔버(10) 내부로 공급되는데, 상기 가스확산기는 진공챔버(10) 외부에 설치된 제2 및 제3 파이프들(32 및 34)로부터 반응가스를 공급받는 예비챔버(50)과, 상기 예비챔버(50)의 단부와 연결되며 진공챔버(10) 내부 전체에 걸쳐 골고루 가스를 공급하기 위한 다공판(52)으로 구성되어 있다. 제2 파이프(32)는 플라즈마로 여기된 상태로 가스를 공급하기 위한 것으로, 그 일단부에는 수소가스 공급소오스("H2"로 표시)와 불소계가스 공급소오스 ("NF3"로 표시)가 연결되어 있으며, 상기 수소가스 공급소오스 및 불소계가스 공급소오스 각각에는 스위칭밸브(36 및 38)들과 가스량을 조절하기 위한 매스 플로우 콘트롤(MFC)(40 및 42)들이 설치되어 있다. 스위칭밸브(36 및 38)들과 제2 파이프(32)의 타단부 사이에는 수소가스 공급소오스 및/또는 불소계가스 공급소오스에서 스위칭밸브(36 및 38)들과 매스 플로우 콘트롤(40 및 42)들을 통과한 가스를 플라즈마 상태로 여기시키는 플라즈마 발생장치로서의 마이크로웨이브 가이드(microwave guide)(44)가 설치되어 있다. 제3 파이프(34)는 자연 상태의 불소계가스를 공급하기 위한 것으로, 그 일단부에는 불소계가스 공급소오스("NF3"로 표시)가 연결되어 있으며, 그 타단부와 상기 소오스 사이에는 스위칭밸브(46)와 매스 플로우 콘트롤(48)이 연결되어 있다.
이때, 수소가스 공급소오스(H2) 및 불소계가스 공급소오스(NF3)는 오직 수소 가스 또는 불소계가스만을 공급하는 소오스로 한정되기 보다는, 적용하는 공정에 따라 사용 가스의 소오스의 위치가 바뀔 수도 있으며, 필요에 따라 질소(N2) 가스 뿐만 아니라 아르곤(Ar) 가스도 추가로 더 공급할 수 있다.
배기구(24)는 진공챔버(10)의 하단부에 설치되며, 진공챔버(10)를 진공 상태로 유지하기 위해 진공챔버(10) 내부의 가스 등의 공기를 배기하는 통로이다. 상기 배기구(24)에는 제4 파이프(26)가 연결되어 있으며, 제4 파이프(26)에는 스위칭밸브(28)와 진공펌프(30)가 설치되어 있다.
반응가스 공급("다운플로우(downflow)"라고도 함) 시의 진공챔버 내의 압력은 진공챔버(10) 하단부에 설치된 스마트밸브(미도시)에 의해 자동으로 조절되며, 다운플로우 진행 중의 진공챔버 내의 압력은 반응가스를 실리콘 웨이퍼(14) 상에 용이하게 흡착시키기 위해 0.1Torr∼10Torr로 유지될 수 있도록 구성된다.
예비챔버(50)와 진공챔버(10)의 천장 사이에는 실리콘 웨이퍼(14)를 어닐링하기 위한 히터(54)가 설치되어 있다. 상기 히터(54)는 램프 또는 레이저로 구성되며, 상기 레이저는 네오디뮴(Nd)-야그(YAG) 레이저, 이산화탄소(CO2) 레이저 또는 엑시머 레이저 등을 사용할 수 있다.
도 2는 도 1의 진공챔버(10) 상단부를 도시한 평면도로서, 도면부호 "10"은 진공챔버를, "50"은 예비챔버를, "52"는 다공판을, 그리고 "54"는 히터를 각기 나타낸다. 히터(54)는 실리콘 웨이퍼(14)를 균일하게 가열하기 위해 상기 실리콘 웨이퍼와 동일한 원형상으로 동심원상으로 반복적으로 배치된 형태로 설치된다.
도 3은 본 발명의 실시예들에 있어서 건식 세정공정을 수행하기 위한 다른 건식 세정장치를 도시한 평면도로서, 도면부호 "60"은 진공챔버를, "62"는 회전모터를, "64"는 로딩/ 언로딩 및 후처리 모듈을, "66"은 다운플로우 모듈을, 그리고 "68"은 어닐링 모듈을 나타낸다. 한편, 도 3의 건식 세정장치의 변형예로서, 단일의 진공챔버내에 다운플로우 모듈과 어닐링 모듈이 반복적으로 설치될 수도 있다.
도 3을 참조하면, 진공챔버(60) 하단부에는 회전플레이트가 설치되어 있고, 이 회전플레이트 중앙에는 상기 회전플레이트를 회전시키기 위한 회전모터(62)가 설치되어 있다. 로딩/ 언로딩 및 후처리 모듈(64), 다운플로우 모듈(66) 및 어닐링 모듈(68)은 상기 회전모터(62)를 중심으로 하여 그 주변의 회전 플레이트상에 설치되어 있다.
진공챔버(60)에는 진공 분위기에서 공정 진행이 가능하도록 진공 시스템(미도시)이 설치되어 있으며, 진공챔버(60) 내에서 실리콘 웨이퍼의 위치를 용이하게 변경하기 위해 회전 플레이트를 설치한다. 즉, 회전 플레이트의 이동에 의해 하나의 모듈에서 다른 모듈로 실리콘 웨이퍼의 위치를 변경할 수 있으므로 동일 챔버내에서 연속적으로 다운플로우 공정 및 어닐링 공정을 진행할 수 있으며, 또한 연속적으로 다운플로우 공정과 어닐링 공정을 수회 반복적으로 진행하는 것이 가능하다.
도 4는 도 3의 다운플로우 모듈의 구성을 도시하는 단면도로서, 다운플로우 모듈(66)은 실리콘 웨이퍼(92)를 탑재하기 위해 회전 플레이트에 설치된 서셉터(90)와, 상기 서셉터(90)를 덮는 형상으로 그 상부에 설치된 상.하 이동이 가능한 다운플로우용 챔버(94)와, 상기 다운플로우용 챔버(94) 내 상단부에 설치되며 사용 가스를 서셉터 상에 탑재된 웨이퍼로 공급하는 가스 확산기(100 및 102)와, 상기 가스 확산기에 연결된 가스 공급파이프(98)로 구성되어 있다. 상기 서셉터(90)가 설치된 회전 플레이트에 다운플로우용 챔버(94)를 밀착하기 위해 상기 다운플로우용 챔버(94)의 단부에 가이드 링(96)이 설치되어 있다.
가스 확산기는 가스 공급파이프(98)로부터 가스를 공급받는 가스 공급 라인 (100)과 실리콘 웨이퍼(92) 전체에 걸쳐 골고루 반응 가스를 공급하기 위해 상기 가스 공급 라인(100)의 단부에 설치된 다공판(102)으로 구성되어 있다.
상기 가스 공급파이프(98)의 일단에는 반응가스 공급소오스(N2, H2, NF3로 표시)가 설치되어 있다. 상기 반응가스 공급소오스로부터 공급된 반응가스는 상기 파이프(98)에 설치되어 있는 매스 플로우 콘트롤(104)을 거치면서 반응 가스의 혼합 양이 조절되고, 스위칭밸브(106)를 통과한다. 스위칭밸브(106)와 파이프의 타단 사이에는 마이크로 웨이브 가이드(108)가 설치되어 있어 파이프(98)를 통과하는 반응가스를 플라즈마 상태로 여기시킨다.
어닐링 모듈(68)은 실리콘 웨이퍼를 탑재하는 서셉터와, 상기 서셉터를 덮도록 그 상부에 설치된 상.하 이동이 가능한 어닐용 챔버와, 상기 어닐용 챔버 내 상단부에 설치되어 실리콘 웨이퍼를 어닐링하는 히터로 구성되어 있다. 또한, 상기 서셉터가 설치된 회전 플레이트에 어닐링용 챔버를 밀착하기 위해 상기 어닐링용 챔버의 단부에 가이드 링이 설치되어 있다. 상기 히터는 도 2에서와 같이 실리콘 웨이퍼를 균일하게 가열하기 위해 상기 실리콘 웨이퍼와 동일 형상의 원형이 동심원상으로 반복적으로 배치된 형태로 설치된다.
상기 로딩/언로딩 및 후처리 모듈(64)은 공정수행할 웨이퍼를 로딩하거나 언로딩하거나 후처리를 위한 챔버의 형태로 구성되어 있다.
후술하는 바와 같이, 플라즈마 상태의 수소가스와 불소계가스를 혼합한 가스를 사용하여 건식 세정하는 방법에 의하면, 다운플로우 공정 중에 실리콘 웨이퍼 표면상에 형성된 자연산화막과 상기 혼합가스의 화학적 결합에 의해 (NF4)2SiF6형태의 반응층이 형성되고, 이는 후속으로 동일 챔버내에서 인시튜로 진행되는 어닐링 공정에 의해 기화되어 제거된다.
도 1 및 도 2의 세정장치를 사용하는 경우에는, 진공챔버 하단부에서 다운플로우 공정을 진행한 후 진공챔버 상단부로 서셉터를 이동시켜 어닐링 공정을 진행하는데, 이 경우 진공챔버 내의 온도가 불안정하게 되거나, 매 공정 시 실리콘 웨이퍼의 온도를 동일하게 조절하는 것이 어렵거나, 진공챔버 내의 파티클 관리 등의 문제가 발생될 수도 있다.
도 3 및 도 4의 세정장치는 이러한 문제를 해결하기 위한 것으로, 다운플로우 공정과 어닐링 공정을 서로 다른 모듈에서 진행함으로써 하나의 공정에 의해 다른 공정이 영향받는 것을 최소화하기 위해 하나의 진공 챔버 내에 다운플로우 모듈(66)과 어닐링 모듈(68)을 별도로 설치한 것이다. 또한, 이경우에는 다운플로우 공정과 어닐링 공정을 동일 챔버 내에서 연속적 및 반복적으로 진행할 수 있으므로 1회의 세정 공정만으로 산화막의 전체를 제거할 수 없는 경우에 유용한 장치이다.
<본 발명의 실시예를 적용할 수 있는 클러스터화 설비>
본 발명의 실시예를 적용하기 위하여, 전술한 건식 세정장치와 반구형입자막 또는 유전막 형성장치를 클러스터(cluster)화 시켰다. 보다 구체적으로는 전술한 본발명의 건식 세정공정을 수행할 수 있는 세정용 공정챔버 모듈과, 반구형입자막을 형성하기 위한 증착용 공정챔버 모듈 사이에 불활성 분위기로 유지되며 일정한 진공이 유지되는 이전챔버(transfer chamber) 모듈을 설치한다.
상기 이전챔버 모듈은 세정용 공정챔버 모듈에서 본 발명의 건식 세정을 수행한 반도체기판을 진공이 유지된 상태에서 후속되는 증착공정을 수행하기 위한 증착용 공정챔버 모듈로 이송하는 역할을 하는 것으로서, 전세정이 완료된 반도체기판상에 유기오염물, 파티클 등의 오염물이 재흡착되거나, 세정된 표면에 자연산화막이 재형성되는 것을 방지할 수 있다.
<반도체 커패시터의 제조방법>
도 5는 본 발명의 실시예에 따른 반도체 커패시터의 제조과정을 나타내는 공정순서도이며, 도 6 내지 도 10은 그 공정단면도들이다.
도 5 내지 도 10을 참조하면, 실리콘 기판(120)상에 층간 절연막(122)을 형성한 후, 식각마스크로서 콘택홀을 한정하는 포토레지스트 패턴(124)을 포토리소그래피 기술을 이용하여 형성한다. 상기 층간 절연막(122)은 산화막 또는 질화막이거나 이들의 다층막일 수 있다. 상기 포토레지스트 패턴(124)을 이용하여 층간 절연막(122)을 식각하면 실리콘 기판(120)의 표면을 노출시키는 콘택홀이 형성된다. 상기 층간절연막(122)내에는 도시되지 않은 하부구조, 예를 들어 게이트전극등이 형성될 수 있으며, 이때 층간절연막(122)내에 형성된 콘택홀은 직접 반도체기판(120)을 노출시킬 수도 있지만, 반도체기판의 활성영역과 접속된 하부구조의 도전성 패드층의 표면을 노출시키는 것이 될 수도 있다.
이어서, 콘택홀이 형성된 층간절연막(122)의 전면에 반도체 커패시터의 스토리지전극 형성물질(124), 예를 들어 불순물이 도핑 또는 도핑되지 않은 비정질 실리콘을 증착한다(S10단계). 상기 스토리지전극 형성물질(124)은 그 노출된 표면에 후속공정에 의해 반구형입자막이 형성되는 물질로 형성한다.
이어서, 상기 스토리지전극 형성물질(124)상에 포토레지스트층(126)을 형성시킨 후, 통상의 사진식각공정을 수행하여 스토리지전극 패턴(124a)을 형성시킨다(S20단계). 상기 스토리지전극 패턴(124a)은 원통형, 스택형, 핀형 등 다양한 형태로 구성할 수 있음은 물론이다. 상기 포토레지스트층(126)을 형성하기 전에 SiON 등의 반사방지막을 더 형성할 수도 있으며, 스토리지전극 패턴(124a)을 형성한 후 잔류하는 포토레지스트층을 제거시킨다.
이어서, 스토리지전극 패턴(124a)을 형성하는 과정에서 상기 층간절연막(122) 및 스토리지전극 패턴(124a)의 노출면에 잔류하는 오염물을 제거하기 위한 제1 습식 세정을 수행한다(S30단계). 세정액으로서는 RCA사가 개발한 표준세정액 (SC-1)을 사용하거나 오존수를 사용한다. 표준세정액은 파티클 제거나 유기성 오염물 제거에 유용한 세정액으로서 암모니아(NH4OH), 과산화수소(H2O2) 및 물(H2O)이 일정 비율로 혼합된 것이며, 오존수는 잔류하는 포토레지스트 제거, 금속오염물 제거, 유기물 제거에 유용한 세정액이다. 특히 오존수는 스토리지전극 노출면상의 유기물 및 파티클을 산화시켜 후속되는 건식 세정공정과 결합하여 유용한 세정액이 된다. 사용되는 오존수의 농도는 1 내지 100PPM의 것을 사용하며, 오존수의 사용온도는 0 내지 30℃ 정도이며, 본 실시예에서 처럼 스토리지전극 패턴(124a)의 표면 세정을 위해서는 약 1 내지 20분 정도의 시간 동안 수행하면 충분한 세정효과를 나타낸다.
이어서, 상기 스토리지전극 패턴(124a)의 노출면상에 반구형입자(HSG)막을 형성하기 전에 HSG막 형성 전세정을 수행한다(S40단계). 상기 전세정 공정은 스토리지전극 패턴(124a)의 표면에 자연적으로 형성된 자연산화막이나 표면 오염물을 하부의 스토리지전극 패턴(124a)의 손상없이 효과적으로 제거하는 것으로서, 종래와 같이 희석된 불화수소(HF) 세정액을 사용한 습식 세정방법이 아닌 가스를 사용한 전술한 건식 세정장치를 이용하여 수행된다.
상기 세정공정을 보다 구체적으로 살펴보면, 그 표면에 자연산화막 등이 형성되어 있는 스토리지전극 패턴(124a)의 표면에 플라즈마 상태의 수소가스와 불소계가스를 공급하여 상기 산화막과 공급된 반응가스를 화학적으로 반응시켜 자연산화막을 (NH4)2SiF6와 같은 반응층으로 변화시킨 후, 어닐링을 실시하여 상기 화학적 반응에 의해 생성된 반응층을 기화시켜 제거하는 것이다.
이때 수소가스는 플라즈마 상태로 공급되며, 불소계가스의 경우에는 자연 상태 또는 플라즈마 상태로 모두 사용이 가능하다. 즉, 수소가스와 불소계가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 실리콘 웨이퍼로 공급하거나, 수소가스는 플라즈마 상태로 공급하면서 불소계가스는 자연 상태로 실리콘 웨이퍼로 공급하는 방법 모두가 가능하다. 이때, 상기 불소계가스로서는 삼불화질소 (NF3), 육불화황(SF6) 또는 삼불화염소(ClF3) 등과 같은 것을 사용한다.
상기 어닐링은 램프나 레이저와 같은 히터를 사용하여 진행한다. 이때, 반도체기판의 표면상에 형성되어 있는 부산물, 즉 반응층을 기화시키는 것이 어닐링의 목적이므로 히터는 반도체 기판의 상부에 설치되는 것이 더욱 효과적이다.
반도체기판에 플라즈마 상태의 수소가스와 불소계가스(예컨대, 수소 플라즈마 가스에 대한 삼불화질소(NF3) 가스의 혼합비를 0.1∼100으로 설정)를 공급하면, 상기 공급가스는 산화막, 즉 이산화실리콘(SiO2)과 화학적인 반응을 하게 되어 상기 공급가스와 산화막이 만나는 곳에 공급가스와 산화막이 결합한 형태의 (NH4)2SiF6와 같은 부산물, 즉 반응층을 형성하게 된다. 이러한 반응층이 어느 정도 형성되고 나면, 상기 반응층이 화학적 반응에 대한 장벽층 역할을 하게 되어 공급 가스와 산화막 사이의 화학적 반응은 멈추게 된다. 공급가스와 산화막 사이의 화학적 반응이 멈춘 상태에서 어닐링을 행하면 반응층은 기화되어 외부로 배출되고 상기 반응층이존재했던 곳의 산화막은 제거된 상태가 된다. 상기 자연산화막이나 표면 산화물등의 오염물이 제거된 후 노출면에는 수소 원자가 결합된 패시베이션(passivation)층이 형성되어 표면이 재산화되는 것을 어느 정도 방지해 준다.
상기 가스가 공급되어 반응층을 형성하는 다운플로우 단계와 어닐링 단계는, 제거되어야 할 산화막이 자연산화막 정도의 얇은 두께일 경우에는 일반적으로 1회의 공정만으로도 그 제거가 용이하나, 제거되어야 할 산화막의 두께에 따라 1회 이상 상기 단계들을 반복적으로 행할 수도 있다.
한편, 상기 HSG막 형성 전세정(S40단계)에서는 공급가스와 산화막과의 화학적반응 단계 (즉, 가스 공급이 이루어지는 다운플로우 단계)와 어닐링 단계를 하나의 챔버 내에서 연속적으로 진행한다. 예컨대, 도 1의 세정장치를 사용하는 경우에 상기 화학적반응 단계는 진공챔버(10)의 하단부에서 진행하고 상기 어닐링 단계는 히터(54)가 설치된 진공챔버(10)의 상단부에서 진행하며, 도 3의 세정장치를 사용하는 경우에는 상기 화학적 반응 단계와 어닐링 단계를 하나의 진공챔버(60) 내에 설치된 여러 개의 공정 모듈들에서 연속적으로 진행한다. 즉, 상기 화학적 반응 단계는 챔버 내의 다운플로우 모듈(66)에서 진행하고, 상기 어닐링 단계는 챔버 내의 어닐링 모듈(68)에서 진행한다.
도 1 및 도 3의 세정장치를 이용하여 본 발명의 HSG막 형성 전세정(S40단계)을 구체적으로 살펴본다.
1) 도 1 및 도 3의 세정장치를 이용한 세정방법
도 1 및 도 2를 참조하면, 진공챔버(10)의 하단부에 설치되고 상.하로 이동이 가능한 서셉터(12)가 상기 진공챔버(10)의 하단부에 위치한 상태에서 상기 서셉터(12) 상에 스토리지전극 패턴(124a)이 형성된 실리콘 웨이퍼(14)를 탑재한다. 진공챔버(10)의 내부가 진공 상태가 되도록 스위칭밸브(28)와 진공펌프(30)를 이용해서 배기구(24)와 제4 파이프(26)를 통해 진공챔버(10) 내부에 존재하는 가스 등의 공기를 외부로 배출한다. 상기 서셉터(12) 내부에 장착된 냉각라인(16a)을 통해 냉각수 또는 냉각가스를 공급함으로써 서셉터(12)의 온도를 조정하고 그 상측에 탑재된 실리콘 웨이퍼(14)의 온도를 조정한다.
플라즈마 상태의 수소가스와 불소를 포함하는 가스를 진공챔버(10) 내부로 공급하여(즉, 다운플로우 공정) 상기 실리콘 웨이퍼(14) 표면에 형성된 자연산화막과 화학적으로 반응시킨다. 반응층의 생성에 의해 상기 화학적 반응이 더 이상 진행되지 않을 때 상기 서셉터(12)를 상,하 이동 샤프트(20) 및 모터(22)를 이용해 진공챔버(10) 상단부로 이동시킨다. 진공챔버 상단부에 설치된 히터(54)를 동작시켜 상기 서셉터(12) 상에 탑재된 실리콘 웨이퍼(14)를 어닐링함으로써 상기 반응층을 기화시킨다. 상기 실리콘 웨이퍼(14)로부터 기화된 부산물을 배기구(24)와 제4 파이프(26)를 통해 외부로 배출시킨다. 진공챔버(10) 상단부에 위치하고 있는 상기 서셉터(12)를 상,하 이동 샤프트(20) 및 모터(22)를 이용해 진공챔버(10)의 하단부로 이동시킨다.
상기 플라즈마 상태의 수소가스와 불소를 포함하는 가스를 진공챔버(10) 내부로 공급하는 공정은 수소가스와 불소를 포함하는 가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 진공챔버(10) 내부로 공급하거나, 수소가스는플라즈마 상태로 진공챔버(10)로 공급하고 불소를 포함하는 가스는 자연 상태로 진공챔버(10)로 공급하는 공정이다. 이때, 자연산화막 제거의 효과를 높이기 위해, 필요에 따라, 아르곤(Ar) 가스와 질소(N2) 가스도 함께 플라즈마 상태로 공급할 수도 있다.
상기 불소를 포함하는 가스는 삼불화질소(NF3), 육불화황(SF6) 또는 삼불화염소(ClF3) 등이며, 수소 가스에 대한 불소를 포함하는 가스(예컨대, NF3)의 혼합비는 0.1∼100에서 적절히 선택할 수 있다. 또한, 서셉터(12) 내에는 공정의 재현성을 높이기 위해 실리콘 웨이퍼(14)의 온도를 용이하게 제어할 수 있도록 냉각 라인(16a)이 설치되어 있으며, 이러한 냉각 라인(16a) 및 이와 관련한 제반의 장치(제1 파이프(16), 냉각 가스 공급 장치(18) 및 온도 조절기(미도시) 등)에 의해 실리콘 웨이퍼(14)의 온도를 균일하게, 바람직하게는 -25℃ 내지 +50℃의 범위내에서 조절할 수 있도록 하였다. 또한, 다운플로우 공정 시 진공챔버(10) 내의 압력은 스마트 밸브(미도시)에 의해 자동으로 조절되도록 되어 있으며, 다운플로우 진행 중 진공챔버(10)의 내부는 상기 스마트 밸브에 의해 0.1Torr-10Torr로 유지된다. 상기 다운플로우 공정은 자연산화막의 두께에 따라 다르지만 대략 20 내지 600초의 시간 범위 동안 수행하여 완전히 제거할 수 있다.
한편, 상기 어닐링공정은 바람직하게는 100 내지 500℃의 온도에서 20 내지 600초 동안 수행되며, 이 공정 동안에 자연산화막과 반응가스의 화학반응에 의해 형성된 반응층은 기화되어진다. 한편, 상기 어닐링공정은 상기 다운플로우 공정과함께 동일 챔버내에서 수행되는 것이 바람직하지만 반드시 이에 한정되는 것은 아니며, 별개의 어닐링챔버에서 수행될 수도 있다.
2) 도 3 및 도 4의 세정장치를 이용한 세정방법
도 3 및 도 4를 참조하여면, 진공챔버(60)의 회전 플레이트에 설치된 로딩/ 언로딩 및 후처리 모듈(64)의 서셉터(90) 상에 스토리지전극 패턴(124a)이 형성되어 있는 실리콘 웨이퍼(92)를 탑재한다. 회전 플레이트 중앙에 설치된 회전모터(62)를 구동하여 상기 서셉터(90)를 다운플로우 모듈(66)의 다운플로우용 챔버(94) 하부로 이동시킨다. 상기 다운플로우용 챔버(94)를 하부로 이동시킨 후 가이드 링(96)을 이용하여 회전 플레이트와 밀착시킴으로써 상기 다운플로우 모듈(66) 내부를 완전히 밀폐시킨다. 플라즈마 상태의 수소가스와 불소를 포함하는 가스(불소계가스)를 다운플로우용 챔버(94) 내부로 공급하여 실리콘 웨이퍼(92) 표면의 자연산화막과 화학적으로 반응시켜 반응층을 형성한다.
다운플로우용 챔버(94)를 상부로 이동시키고, 상기 회전 모터(62)를 이용하여 상기 서셉터(90)를 어닐링 모듈(68)의 어닐링용 챔버 하부로 이동시킨다. 유사하게, 상기 어닐용 챔버를 하부로 이동시킨 후 가이드 링을 이용하여 회전 플레이트와 밀착시킴으로써 어닐링 모듈 내부를 완전히 밀폐시킨다. 어닐용 챔버 내의 상단부에 설치된 히터를 이용하여 실리콘 웨이퍼를 어닐링시킴으로써 실리콘 웨이퍼 표면에 형성되어 있는 상기 반응층을 기화시킨다. 상기 실리콘 웨이퍼로부터 기화된 반응층, 즉 부산물을 배기시킨다.
어닐용 챔버를 상부로 이동시켜 상기 회전 플레이트와 탈착시킨 후, 상기 서셉터를 로딩/ 언로딩 및 후처리 모듈(64)의 로딩/ 언로딩 및 후처리용 챔버(미도시) 하부로 이동시킨다. 상기 로딩/ 언로딩 및 후처리용 챔버를 하부로 이동시킨 후 가이드 링을 이용하여 회전 플레이트와 밀착시킴으로써 상기 로딩/ 언로딩 및 후처리용 모듈 내부를 완전히 밀폐시킨다. 상기 실리콘 웨이퍼의 표면을 처리하는 것이 필요한 경우 수소 가스로 후처리함으로써 그 표면에 수소 보호막을 형성한다. 실리콘 웨이퍼를 언로딩한다.
이어서, 도 5 및 도 8을 참조하면, HSG막 형성 전세정이 완료된 스토리지전극 패턴(124a)의 노출면상에 반구형입자막(128)을 형성시킨다(S50단계). 반구형입자막(128) 형성공정은 스토리지전극 패턴(124a)의 노출면에 반구형입자의 핵이 되는 시드입자를 공급하고, 비정질과 결정질 사이에 해당하는 실리콘의 전이온도로 가열하여 스토리지전극 패턴(124a)의 표면에 반구형입자막(128)을 형성하는 과정으로서, 오늘날 커패시터의 스토리지전극의 표면적을 증가시키는 기술로 일반적으로 사용되고 있다.
한편, 본 실시예를 적용하기 위해 클러스터화된 설비에서 전술한 바와 같이, 상기 HSG막 형성 전세정(S40단계)와 상기 HSG막 형성(S50단계)은 일정한 진공 상태로 유지되는 이전챔버 모듈을 사이에 두고 설치된 세정용 공정챔버 모듈과 증착용 공정챔버 모듈에서 각기 수행되는 것이 바람직하다. 따라서, HSG막 형성 전세정후 세정된 스토리지전극 패턴(124a)의 노출면에 자연산화막이 재성장되거나 오염물 들이 재증착되는 것을 방지할 수 있다.
이어서, 반구형입자막(128)을 형성하는 과정에서 상기 층간절연막 (122) 및반구형입자막(128)의 노출면에 잔류하는 오염물을 제거하기 위한 제2 습식 세정을 수행한다(S60단계). 상기 제2 습식세정은 전술한 제1 습식 세정단계(S30단계)와 기본적으로 동일한 과정으로 수행되며, 세정액이 담긴 세정조내에 반도체기판을 딥핑(Dipping) 시키거나 스프레이(Spray) 방식으로 수행한다. 세정액으로서는 표준세정액(SC-1)을 사용하거나 오존수를 사용한다. 특히, 오존수는 잔류하는 포토레지스트 제거, 금속오염물 제거, 유기물 제거에 유용한 세정액으로서, 반구형입자막(128)의 노출면상의 유기물 및 파티클을 산화시켜 후속되는 건식 세정공정과 결합하여 유용한 세정액이 된다. 제1 습식 세정단계에서와 같이, 사용되는 오존수의 농도는 1 내지 100PPM의 것을 사용하며, 오존수의 사용온도는 0 내지 30℃ 정도이며, 반구형입자막(128)의 표면 세정을 위해서는 약 1 내지 20분 정도의 시간 동안 수행하면 충분한 세정효과를 나타낸다.
이어서, 상기 반구형입자막(128)의 노출면상에 커패시터의 유전막(130), 예를 들어 ONO막, TaO막 등을 형성하기 전에 유전막 형성 전세정을 수행한다(S70단계). 상기 전세정 공정은 반구형입자막(128)의 표면에 자연적으로 형성된 자연산화막이나 표면 오염물을 하부의 반구형입자막(128)의 손상없이 효과적으로 제거하는 것으로서, 종래와 같이 희석된 불화수소(HF) 세정액을 사용한 습식 세정방법이 아닌 플라즈마 가스를 건식 세정방법으로 수행된다. 상기 유전막 형성 전세정(S70단계)은 기본적으로 전술한 HSG막 형성 전세정(S40단계)과 같은 방식으로 수행될 수 있으며, 그 상세한 설명은 생략한다.
이어서, 세정된 반구형입자막(128)의 표면상에 ONO막 또는 TaO막 등의 커패시터 유전막(130)을 통상의 증착방법에 의해 형성시키고(S80단계), 계속하여 상기 반도체기판의 전면에 도전물질을 증착시킨 후 패터닝하여 플레이트전극(132)을 형성시킨다(S90단계).
한편, 본 실시예를 적용하기 위해 클러스터화된 설비에서 전술한 바와 같이, 상기 유전막 형성 전세정(S70단계)와 상기 유전막 형성(S80단계)은 일정한 진공 상태로 유지되는 이전챔버 모듈을 사이에 두고 설치된 세정용 공정챔버 모듈과 증착용 공정챔버 모듈에서 각기 수행되는 것이 바람직하다. 또한, 상기 클러스터화된 설비에는 플레이트전극(132) 형성을 위한 별도의 증착용 공정챔버 모듈이 더 설치될 수도 있다. 따라서, 유전막 형성 전세정 공정에 의해 세정된 반구형입자막(128) 또는 유전막(130)의 노출면에 자연산화막이 재성장되거나 오염물 들이 재증착되는 것을 방지할 수 있다.
도 11 및 도 12는 본 발명의 일 실시예에 따라 제조된 반도체 커패시터의 누설전류 특성 및 캐패시턴스를 종래기술과 비교한 결과 그래프로서, 도 11에서 수평축은 전압(V)을 나타내며, 수직축은 누설전류(I)를 각기 나타내고, 도 12에서 수평축은 커패시터에 1.5V의 전압을 인가하였을 때의 캐패시턴스(pF)를 나타내며, 수직축은 측정위치와 관련한 분포(Distribution ;%)를 각기 나타낸다.
도 11 및 도 12에서 비교가 되는 종래기술에 의한 반도체 커패시터는 도 5에서 나타낸 HSG막 형성 전세정 단계(S40단계) 및 유전막 형성 전세정 단계(S70단계)를 200 : 1의 희석 HF(DHF)액을 사용하여 90초간 습식 전세정을 수행한 것이며, 본 발명은 동일 단계에서 NF3 : H2 : N2 = 90 : 10 : 400 sccm의 가스를 공급하면서 3분간 건식 전세정을 수행한 것을 나타낸다. 도 11의 그래프로부터 도시된 바와 같이, 종래기술에 의해 제조된 커패시터와 본 발명에 의해 제조된 반도체 커패시터간의 누설전류는 거의 구별할 수 없을 정도임을 알 수 있다. 따라서, 본 발명에 따라 HSG막을 형성하기 전 및 HSG막을 형성한 후 유전막을 형성하기 전에 건식 전세정 공정을 수행하여도 누설전류 특성이 악화되지 않음을 알 수 있다. 반면에 도 12로부터, 본 발명에 의한 커패시터의 경우 캐패시턴스가 종래기술에 비하여 매우 향상된 것을 알 수 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 각 세정 공정에서 화학적 반응 단계와 어닐링 단계를 1회 이상 반복하여 진행할 경우, 공정 진행에 소요되는 시간을 줄일 수 있음과 동시에 각 단계별 공정을 진행하기 위해 실리콘 웨이퍼를 하나의 챔버에서 다른 챔버로 이동시킬 때 발생할지도 모를 2차적인 자연산화막의 생성과 입자(particle) 오염 등을 방지할 수 있다. 한편, 본 발명에서는 세정 공정과 후속되는 각 금속막 증착 공정이 별개의 공정챔버에서 진행되기 때문에 세정용 공정챔버 모듈과 증착용 공정챔버 모듈을 클러스터화한 장비를 사용하여 대기중에 세정된 반구형입자 등의 표면이 노출되어 재산화되는 것을 방지할 수도 있다.
이상, 종래의 불화수소 세정액을 사용한 습식 세정법과 본 발명의 실시예들에 의한 건식 세정법 사이의 차이점을 살펴보면 다음과 같다.
1) 반응에 사용하는 반응종의 상태가 다르다. 즉, 기존의 경우엔 불화수소를 액체 상태로 사용하지만, 본 발명의 경우에는 수소가스 및 불소를 포함한 불소계가스를 플라즈마 상태로 사용한다. 따라서, 가스 상태의 반응종을 사용하는 본 발명의 경우, 기존의 습식 세정법에 비해 비용 절감이 가능하다.
2) 본 발명의 경우 각 공정 단계들을 하나의 챔버 내에서 연속적으로 진행하므로 공정의 집적도를 높일 수 있다. 따라서, 전체 공정에 소요되는 시간을 줄일 수 있을 뿐만아니라 이동 중에 발생할 수 있는 각종의 공정 변수들의 제어가 용이하며, 설비의 크기면에서도 기존의 습식 세정법에서보다 작다는 장점이 있다.
3) 본 발명의 실시예의 경우, 플라즈마 상태의 가스를 사용하므로 반응 전후의 주위 환경을 제어하기가 용이하며, 전후 공정에 있어서 최적의 표면 상태로 제어할 수 있다.
4) 본 발명의 실시예에 의하면, 공급가스의 주입 에너지로 산화막을 구성하는 입자들의 결합을 파괴하는 방법으로 산화막을 제거하던 종래의 건식 세정법과는 달리, 공급가스와 산화막의 화학적 반응을 유도한 후 이 반응에서 비롯되는 반응물을 기화시켜 제거하는 방법을 이용하므로 공급가스의 에너지에 의해 산화막의 하부 막질의 손상이 최소화된다는 장점이 있다.
본 발명에 따르면, 반도체 커패시터의 스토리지전극 표면상에 잔존하는 오염물이나 자연산화막을 화학적으로 반응시킨 후, 어닐링공정을 수행하여 그 반응생성물을 기화시켜 제거하기 때문에 후속되는 반구형입자막의 성장조건을 최적화할 수 있다. 또한, 반구형입자막을 형성한 후에도 표면상에 잔존하는 오염물이나 자연산화막을 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 화학적으로 반응시킨 후, 어닐링공정을 수행하여 그 반응생성물을 기화시켜 제거하기 때문에 반구형입자막의 식각을 최소화할 수 있다. 또한, 세정공정과 후속되는 반구형입자막 형성공정 또는 유전막 형성공정을 클러스터화한 설비내에서 수행함으로써 세정된 표면의 재오염을 효율적으로 방지하여 신뢰성 있는 반도체소자를 제조할 수 있다.

Claims (22)

  1. 반도체기판상의 특정 물질층상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막을 식각하여 적어도 일부가 노출되는 폴리실리콘 패턴을 형성하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출면을 건식 세정하는 단계; 및
    상기 폴리실리콘 패턴의 노출면상에 반구형입자(HSG)막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 폴리실리콘 패턴을 형성한 후 폴리실리콘 패턴의 노출면을 건식 세정하기 전에, 상기 폴리실리콘 패턴의 노출면상의 오염물을 습식 세정하는 단계를 더 구비하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 반구형입자막을 형성한 후, 플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 반구형입자막의 표면을 건식 세정하는 단계를 더 구비하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  4. 제3항에 있어서, 상기 반구형입자막을 형성한 후 반구형입자막의 표면을 건식 세정하기 전에, 상기 반구형입자막의 표면상의 오염물을 습식 세정하는 단계를 더 구비하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 건식 세정 단계는,
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출된 표면에 형성된 산화막과를 화학적으로 반응시켜 반응층을 형성하는 단계; 및
    상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  6. 제5항에 있어서,
    상기 건식 세정단계에서 상기 반응층 형성단계와 어닐링 단계를 하나의 공정챔버 내에서 연속적으로 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  7. 제6항에 있어서,
    상기 공정챔버내에는 공정가스를 플라즈마화한 후 공급해줄 수 있는 다운플로우모듈과 가열수단을 구비한 어닐링모듈을 구비하며, 상기 건식 세정단계에서 반응층 형성단계는 상기 다운플로우모듈에서 수행하며, 상기 어닐링단계는 상기 어닐링모듈에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  8. 제1항에 있어서,
    상기 반도체기판에 대한 상기 건식 세정단계가 세정챔버 모듈내에서 수행된 후, 불활성 분위기가 유지되는 이전챔버 모듈을 거쳐 반구형입자막 형성을 위한 공정챔버 모듈내에서 상기 반구형입자막을 형성하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  9. 제1항 또는 제4항에 있어서,
    상기 습식 세정단계는 오존수 또는 표준세정액(SC-1)을 이용하여 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  10. 제9항에 있어서,
    상기 오존수를 이용한 습식 세정단계에서 오존수의 농도는 1 내지 100PPM, 오존수의 온도는 0 내지 30℃의 범위내에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  11. 제1항에 있어서,
    상기 건식 세정단계에서 수소가스 및 불소계가스를 소정 비율로 혼합한 혼합가스를 플라즈마 상태로 만든 후 공급하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  12. 제1항에 있어서,
    상기 건식 세정단계에서 수소가스는 플라즈마 상태로, 불소계가스는 가스 상태로 공급하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  13. 제1항에 있어서,
    상기 불소계가스는 삼불화질소(NF3), 육불화황(SF6) 및 삼불화염소(ClF3) 등과 같이 불소를 포함하는 가스 중 어느 하나인 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  14. 제1항에 있어서,
    상기 수소가스 및 불소계가스를 소정 비로 혼합한 혼합가스를 질소(N2)와 아르곤(Ar)가스를 함께 플라즈마 상태로 공급하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  15. 제5항에 있어서,
    상기 건식 세정단계에서 상기 반응층을 형성하는 단계는 0.01 내지 10Torr의 압력 및 -25 내지 50℃의 온도하에서, 상기 어닐링단계는 100 내지 500℃의 온도하에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  16. 반도체기판과 연통되는 콘택홀이 형성된 층간절연막상에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막을 식각하여 반도체 커패시터의 스토리지전극 패턴을 형성하는 단계;
    상기 스토리지전극 패턴의 노출면상의 오염물을 제1차 습식 세정하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 스토리지전극 패턴의 노출면을 제1차 건식 세정하는 단계;
    상기 스토리지전극 패턴의 노출면상에 반구형입자(HSG)막을 형성하는 단계;
    상기 반구형입자막의 노출면상의 오염물을 제2차 습식 세정하는 단계;
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 반구형입자막의 노출면을 제2차 건식 세정하는 단계; 및
    상기 세정된 반구형입자막의 표면상에 유전막을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  17. 제16항에 있어서, 상기 제1차 및 제2차 건식 세정 단계는,
    플라즈마 상태의 수소가스 및 불소계가스를 공급하여 상기 폴리실리콘 패턴의 노출된 표면에 형성된 산화막과를 화학적으로 반응시켜 반응층을 형성하는 단계; 및
    상기 반응층을 기화시켜 제거할 수 있도록 어닐링하는 단계를 구비하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  18. 제17항에 있어서,
    하나의 공정챔버내에 공정가스를 플라즈마화한 후 공급해줄 수 있는 다운플로우모듈과 가열수단을 구비한 어닐링모듈을 구비하며, 상기 건식 세정단계에서 반응층 형성단계는 상기 다운플로우모듈에서 수행하며, 상기 어닐링단계는 상기 어닐링모듈에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  19. 제16항에 있어서,
    상기 반도체기판에 대한 상기 제1차 및 제2차 건식 세정단계가 각기 세정챔버 모듈내에서 수행된 후, 불활성 분위기가 유지되는 이전챔버 모듈을 거쳐 각기 반구형입자막 또는 유전막 형성을 위한 공정챔버 모듈내에서 상기 반구형입자막 또는 유전막을 형성하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  20. 제16항에 있어서,
    상기 제1차 및 제2차 습식 세정단계는 오존수 또는 표준세정액(SC-1)을 이용하여 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  21. 제20항에 있어서,
    상기 오존수를 이용한 습식 세정단계에서 오존수의 농도는 1 내지 100PPM, 오존수의 온도는 0 내지 30℃의 범위내에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
  22. 제16항에 있어서,
    상기 제1차 및 제2차 건식 세정단계에서 상기 반응층을 형성하는 단계는 0.01 내지 10Torr의 압력 및 -25 내지 50℃의 온도하에서, 상기 어닐링단계는 100 내지 500℃의 온도하에서 수행하는 것을 특징으로 하는 반구형입자막을 구비한 반도체소자의 제조방법.
KR1020000011236A 2000-03-07 2000-03-07 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 KR100360399B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000011236A KR100360399B1 (ko) 2000-03-07 2000-03-07 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
JP2001027957A JP2001267536A (ja) 2000-03-07 2001-02-05 半球形粒子膜を備えた半導体素子の製造方法
US09/799,033 US6537876B2 (en) 2000-03-07 2001-03-06 Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000011236A KR100360399B1 (ko) 2000-03-07 2000-03-07 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20010087489A true KR20010087489A (ko) 2001-09-21
KR100360399B1 KR100360399B1 (ko) 2002-11-13

Family

ID=19652803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011236A KR100360399B1 (ko) 2000-03-07 2000-03-07 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법

Country Status (3)

Country Link
US (1) US6537876B2 (ko)
JP (1) JP2001267536A (ko)
KR (1) KR100360399B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722999B1 (ko) * 2006-01-13 2007-05-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100744653B1 (ko) * 2006-01-13 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR101146118B1 (ko) * 2008-12-09 2012-05-16 주식회사 테스 실리콘 산화막의 건식 식각 방법
WO2014113148A1 (en) * 2013-01-17 2014-07-24 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440871B1 (en) 2000-08-16 2002-08-27 Micron Technology, Inc. Gas assisted method for applying resist stripper and gas-resist stripper combinations
TWI221320B (en) * 2003-05-08 2004-09-21 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
US6887755B2 (en) * 2003-09-05 2005-05-03 Micron Technology, Inc. Methods of forming rugged silicon-containing surfaces
TWI325613B (en) * 2006-07-20 2010-06-01 Ind Tech Res Inst Memory cell and fabricating method thereof
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
CN102437037B (zh) * 2011-09-08 2014-06-04 上海华力微电子有限公司 一种有效减少水痕缺陷的方法
JP5507654B2 (ja) * 2012-11-30 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101272785B1 (ko) * 2012-12-18 2013-06-11 포항공과대학교 산학협력단 고속 입자 빔을 이용한 액막 제거 방법
US20150187578A1 (en) * 2013-12-26 2015-07-02 Macronix International Co., Ltd. Method of forming silicon layer, and method of manufacturing flash memory
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP2016039355A (ja) * 2014-08-06 2016-03-22 ピーエスケー・インコーポレーテッド 基板処理装置及び基板処理方法
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149168B1 (ko) * 1989-02-28 1998-12-01 고다까 토시오 막형성 방법 및 막형성장치
DE69130909T2 (de) 1990-06-26 1999-06-24 Fujitsu Ltd Plasmabehandlungsverfahren eines Resists unter Verwendung von Wasserstoffgas
JPH0496226A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
JPH04336426A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体装置の製造方法
JP3084497B2 (ja) 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
KR100263404B1 (ko) * 1994-06-07 2000-11-01 히가시 데쓰로 처리장치,처리방법및처리장치의크리닝방법
US5975098A (en) * 1995-12-21 1999-11-02 Dainippon Screen Mfg. Co., Ltd. Apparatus for and method of cleaning substrate
EP0801421B1 (en) * 1996-03-25 2003-09-17 United Microelectronics Corporation Method for growing hemispherical grain silicon
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
KR19990060901A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법
US6149829A (en) * 1998-03-17 2000-11-21 James W. Mitzel Plasma surface treatment method and resulting device
KR100282709B1 (ko) * 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
TW455935B (en) * 1998-09-21 2001-09-21 Mosel Vitelic Inc Manufacture method of hemi-spherical grain structure on surface of semiconductor substrate
KR100328360B1 (ko) * 1999-04-26 2002-03-13 윤종용 반구형 결정립의 제조 방법
US6295998B1 (en) * 1999-05-25 2001-10-02 Infineon Technologies North America Corp. Temperature controlled gassification of deionized water for megasonic cleaning of semiconductor wafers
US6313042B1 (en) * 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722999B1 (ko) * 2006-01-13 2007-05-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100744653B1 (ko) * 2006-01-13 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR101146118B1 (ko) * 2008-12-09 2012-05-16 주식회사 테스 실리콘 산화막의 건식 식각 방법
WO2014113148A1 (en) * 2013-01-17 2014-07-24 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process

Also Published As

Publication number Publication date
KR100360399B1 (ko) 2002-11-13
JP2001267536A (ja) 2001-09-28
US20010021565A1 (en) 2001-09-13
US6537876B2 (en) 2003-03-25

Similar Documents

Publication Publication Date Title
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US6767834B2 (en) Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module
KR100360399B1 (ko) 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
JP4871444B2 (ja) 酸化膜除去法及び酸化膜除去のための半導体製造装置
US8991333B2 (en) Substrate processing method and system
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US20060157079A1 (en) Method for cleaning substrate surface
US20020124867A1 (en) Apparatus and method for surface cleaning using plasma
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
KR20040086384A (ko) 절연막 형성 방법
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
KR100832164B1 (ko) 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체
US20210090896A1 (en) Etching method, damage layer removal method, and storage medium
KR20010004751A (ko) 반도체 소자의 캐패시터 제조 방법
KR101333831B1 (ko) 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치
KR100327349B1 (ko) 반도체 소자의 이중 게이트 산화막 형성 방법
KR19990075646A (ko) 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비
KR100291508B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20070088138A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee