KR20070088138A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070088138A
KR20070088138A KR1020060018356A KR20060018356A KR20070088138A KR 20070088138 A KR20070088138 A KR 20070088138A KR 1020060018356 A KR1020060018356 A KR 1020060018356A KR 20060018356 A KR20060018356 A KR 20060018356A KR 20070088138 A KR20070088138 A KR 20070088138A
Authority
KR
South Korea
Prior art keywords
film
forming
storage node
layer
polysilicon
Prior art date
Application number
KR1020060018356A
Other languages
English (en)
Inventor
문옥민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060018356A priority Critical patent/KR20070088138A/ko
Publication of KR20070088138A publication Critical patent/KR20070088138A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63H—MARINE PROPULSION OR STEERING
    • B63H21/00—Use of propulsion power plant or units on vessels
    • B63H21/32—Arrangements of propulsion power-unit exhaust uptakes; Funnels peculiar to vessels
    • B63H21/34—Arrangements of propulsion power-unit exhaust uptakes; Funnels peculiar to vessels having exhaust-gas deflecting means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 반도체 소자의 제조방법은, 반도체 기판 상에 불순물이 주입된 폴리실리콘막을 형성하는 단계; 및 폴리실리콘막을 친수성으로 개질하기 위해 불순물이 주입된 폴리실리콘막 위에 산화막을 형성하는 단계를 포함한다.
폴리실리콘막, 산화공정, 워터마크

Description

반도체 소자의 제조방법{Method for manufacturing of semiconductor device}
도 1은 종래 기술에 따라 폴리실리콘막을 하드마스크막으로 이용하여 스토리지노드 컨택홀을 형성하는 방법을 설명하기 위해 나타내보인 도면이다.
도 2는 도 1의 A부분을 확대하여 나타내보인 도면이다.
도 3은 폴리실리콘막 표면에 발생한 워터 마크를 나타내보인 도면이다.
도 4는 본 발명에 따른 반도체 소자의 제조방법에서 이용하는 퍼니스를 개략적으로 나타내보인 도면이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 9 및 도 10은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
300 : 반도체 기판 330 : 스토리지노드용 산화막
340 : 불순물이 주입된 폴리실리콘막 350 : 산화막
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 반도체 소자에 발생하는 워터 마크를 감소시킬 수 있는 반도체 소자의 제조방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 디자인 룰(design rule)이 감소하면서 반도체 소자의 스토리지노드 컨택영역도 사이즈가 감소하고 있다. 이에 따라 스토리지노드 컨택홀을 형성할 경우, 종래의 감광막을 마스크 패턴으로 한 식각공정으로는 미세패턴을 구현하는데 어려움이 있어 하드마스크막, 예를 들어 폴리실리콘막을 식각 배리어막으로 이용하여 스토리지노드 컨택홀을 형성하는 방법을 이용하고 있다.
도 1은 종래 기술에 따라 폴리실리콘막을 하드마스크막으로 이용하여 스토리지노드 컨택홀을 형성하는 방법을 설명하기 위해 나타내보인 도면이다. 도 2는 도 1의 A부분을 확대하여 나타내보인 도면이다. 그리고 도 3은 폴리실리콘막 표면에 발생한 워터 마크를 나타내보인 도면이다.
먼저 도 1을 참조하면, 소정의 하부 구조물(도시하지 않음)이 형성되어 있는 반도체 기판(100) 상에 반도체 기판(100)의 활성영역과 연결되는 컨택플러그(120)를 포함하는 층간절연막(110)을 형성되어 있다. 여기서 하부 구조물은 트랜지스터 및 비트라인을 포함하여 이루어진다. 다음에 층간절연막(110) 위에 스토리지노드용 산화막(130)이 캐패시터 높이만큼 형성된다. 그리고 스토리지노드용 산화막(130) 위에 식각 배리어막으로 사용되는 하드마스크막 패턴이 형성되어 있다. 종래에는 스토리지노드용 산화막(130) 상에 스토리지노드 컨택홀을 형성하기 위한 하드마스 크막패턴으로 감광막을 이용하였다. 그러나 캐패시터의 종횡비가 증가함에 따라 스토리지노드용 산화막(130)의 높이도 증가하게 되면서 감광막만으로는 한계가 발생하였다. 이에 따라 하드마스크막으로 불순물이 주입된 폴리실리콘막(140)을 이용하고 있다.
한편, 불순물이 주입된 폴리실리콘막(140)의 표면은 불순물이 주입되지 않은 폴리실리콘막(undoped poly-Si)보다 불안정하다. 이에 따라 스토리지노드용 산화막(130) 내에 스토리지노드 컨택홀(미도시함)이 형성된 후 습식세정을 진행시 파티클에 매우 취약하다. 비록 도면에 도시하지는 않았지만, 스토리지노드용 산화막(130) 내에 불순물이 주입된 폴리실리콘막(140)을 하드마스크로 한 식각공정을 통해 스토리지노드 컨택홀을 형성하고, 습식세정을 진행한 다음 건조공정을 실시할 경우, 도 2에 도시된 바와 같이, 불순물이 주입된 폴리실리콘막(140)의 노출된 표면상에 파티클(particle)(150)이 발생한다. 이러한 파티클(150)은 도 3에 도시된 바와 같이, 폴리실리콘막(140) 표면에 워터 마크(water mark)(160)를 발생시키는 원인(seed)으로 작용할 수 있다. 폴리실리콘(140) 표면에 발생한 워터 마크(160)는 후속 증착 공정에 증착 불균형을 일으키거나 인접한 스토리지노드 컨택간에 브릿지(bridge)를 발생시킬 수 있다. 이렇게 불안정한 불순물이 주입된 폴리실리콘막(140) 표면에 발생하는 워터마크(160)는 폴리실리콘막이 게이트 전극으로 이용되는 워드라인 구간에서 게이트 절연막이 브레이크다운(breakdown)되는 문제로 발생할 수도 있다.
이러한 워터 마크(160)를 개선하기 위해 종래에는 다음과 같은 공정방법이 제안되었다. 먼저 폴리실리콘막(140)을 하드마스크막으로 이용할 경우, 불순물이 주입된 폴리실리콘막 및 불순물이 주입되지 않은 폴리실리콘막이 순차적으로 형성된 이중막을 적용하여 보다 안정적인 불순물이 주입되지 않은 폴리실리콘막을 노출시켜 워터 마크가 발생하는 것을 최소화하였다. 그러나 디자인 룰이 감소함에 따라 불순물이 주입된 폴리실리콘막만을 증착해야 하는 문제가 발생하였다. 다른 방법으로 폴리실리콘막을 하드마스크막으로 이용하여 스토리지노드 컨택홀을 식각하고, 후속 세정공정에서 발생한 워터 마크를 제거하기 위하여 에치백(etch back)을 적용하고 있으나 습식세정 후 감광막 잔여물이 발생할 수 있다.
또 다른 방법으로써 노출된 폴리실리콘막 표면을 친수화하는 방법이 있으나 금속막, 예컨대 텅스텐(W)이 어택(attack)되는 위험이 있으므로 적용할 수가 없는 실정이다. 이와 같이 종래에도 워터 마크를 개선하기 위한 방법은 있었으나 공정 단계가 증가할 뿐 아니라 엑스-시튜(ex-situ)로 진행되므로 폴리실리콘막 표면이 오염될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 불순물이 주입되어 있는 폴리실리콘막 표면을 친수화하여 반도체 기판의 습식 세정시 폴리실리콘막 표면에 발생하기 쉬운 워터 마크 발생률을 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판 상에 불순물이 주입된 폴리실리콘막을 형성하는 단계; 및 상기 폴리실리콘막을 친수성으로 개질하기 위해 상기 불순물이 주입된 폴리실리콘막 위에 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 폴리실리콘을 형성하는 단계 이전에, 하부 구조물이 형성되어 있는 반도체 기판 상에 상기 반도체 기판의 활성영역과 연결되는 컨택플러그를 포함하는 층간절연막을 형성하는 단계; 상기 층간절연막 위에 스토리지노드용 산화막을 형성하는 단계를 더 포함하고, 상기 산화막을 형성하는 단계 이후에, 상기 폴리실리콘막을 하드마스크막으로 이용하여 상기 스토리지노드 산화막 내에 스토리지노드 컨택홀을 형성하는 단계; 및 상기 스토리지노드 컨택홀 상에 노드분리된 스토리지노드 전극, 유전체막 및 플레이트 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 폴리실리콘막을 형성하는 단계 이전에, 반도체 기판 위에 게이트 절연막을 형성하는 단계를 더 포함하고, 상기 산화막을 형성하는 단계 이후에, 상기 산화막을 제거하는 단계; 상기 폴리실리콘막 위에 금속막 및 하드마스크막을 형성하는 단계; 및 상기 하드마스크막, 금속막, 폴리실리콘막 및 게이트 절연막이 순차적으로 형성된 게이트 스택을 형성하는 단계를 포함할 수 있다.
상기 산화막은 400-1000℃의 온도에서 형성하는 것이 바람직하다.
상기 산화막은 5-15Å의 두께로 형성하는 것이 바람직하다.
상기 불순물이 주입된 폴리실리콘막을 형성하는 단계 및 상기 불순물이 주입된 폴리실리콘막 위에 산화막을 형성하는 단계는 인-시튜로 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 4는 본 발명에 따른 반도체 소자의 제조방법에서 이용하는 퍼니스를 개략적으로 나타내보인 도면이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다. 그리고 도 9 및 도 10은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
먼저 도 5를 참조하면, 하부 구조물(도시하지 않음)이 형성되어 있는 반도체 기판(300) 상에 층간절연막(310)을 형성한다. 여기서 하부 구조물은 트랜지스터 및 비트라인을 포함하여 이루어진다. 다음에 층간절연막(310)을 관통하여 반도체 기판(300)의 활성영역과 연결되는 컨택플러그(320)를 형성하고, 상기 컨택플러그(320)를 포함하는 층간절연막(310) 위에 스토리지노드용 산화막(330)을 캐패시터가 형성될 높이만큼 형성한다.
다음에 도 6을 참조하면, 스토리지노드용 산화막(330) 위에 하드마스크막으로 불순물이 주입된 폴리실리콘(doped poly-silicon)막(340)을 형성한다. 여기서 불순물이 주입된 폴리실리콘막(340)은 스토리지노드용 산화막(330) 내에 스토리지노드 컨택홀을 형성시 스토리지 컨택홀이 형성되는 영역을 제외한 나머지 영역을 보호하는 마스크막 패턴의 역할을 한다.
이를 보다 구체적으로 설명하면, 먼저 스토리지노드용 산화막(330)이 형성되어 있는 반도체 기판(300)을 도 4에 도시한 바와 같이, 퍼니스(furnace)장비에 장착한다. 도 4를 참조하면, 퍼니스 장비는 웨이퍼(w)가 배치되어 반응이 이루어지는 돔형의 반응챔버(200)와, 반응챔버(200) 외부에 위치하면서 웨이퍼(w)를 저장하고, 상기 웨이퍼(w)를 반응챔버(200) 내부로 이동시키는 웨이퍼 저장부(210)와, 웨이퍼(w)와 반응하는 반응가스를 저장하는 가스 저장부(220)와, 가스 저장부(220)와 연결되어 있고, 반응챔버(200) 내에 반응가스를 공급하는 가스 주입부(225)와, 반응챔버(200) 외부에 위치하면서, 반응챔버(200) 내부로 열을 가하여 반응가스와 웨이퍼(w)를 반응시키는 히터(230) 및 웨이퍼(w)와 반응 후 남은 가스를 배출하는 가스 배출부(240)를 포함하여 이루어진다.
이와 같은 퍼니스 장비의 반응챔버(200) 내에 스토리지노드용 산화막(330)이 형성되어 있는 반도체 기판(300)을 로딩한다. 다음에 가스 저장부(220)에 저장되어 있는 반응가스를 가스 주입부(225)를 이용해 반응챔버(200) 내에 공급하여 반도체 기판(300)의 스토리지노드용 산화막(330) 위에 불순물이 주입된 폴리실리콘막(340)을 형성한다. 여기서 반응 가스는 실란(SiH4)과 인(PH3)이 혼합된 혼합가스를 이용할 수 있다. 또한, 히터(230)는 외부전원을 공급받아 발열하고 상기 반응챔버(200) 내부를 고온, 예를 들어 500-600℃의 온도로 상승시켜 반응가스와 반도체 기판(300)을 반응시킨다.
다음에 반도체 기판(300)과 반응하고 남은 반응가스를 가스 배출부(240)를 통해 제거한 다음 다른 기체, 예를 들어 실란(SiH4)과 인(PH3)과 같은 가스가 반응챔버(200) 내부로 주입되는 것을 막고, 반응챔버(200) 내에 초순도의 산소(O2)가스를 공급하는 산화공정을 진행하여 폴리실리콘막(340) 표면을 친수화 시킨다. 여기서 산화공정은 400-1000℃의 온도에서 진행하는 것이 바람직하다.
이와 같은 산화공정을 진행하면 폴리실리콘막(340) 표면이 친수화되면서 도 7에 도시한 바와 같이, 상기 불순물이 주입된 폴리실리콘막(340) 위에 산화막(350)이 5-15Å의 두께로 수 원자층 단위로 증착된다.　이때, 산화공정은 반도체 기판(300)을 외부 장치로 이동하지 않고, 퍼니스 내에 공급 가스만을 교체하여 불순물이 주입된 폴리실리콘막(340) 위에 산화막(350)을 증착하는 인-시튜(in-situ) 공정으로 진행할 수 있다. 이때, 산화막(350)을 형성한 다음 후속 세정은 생략할 수 있다.
이와 같이 불순물이 주입된 폴리실리콘막(340) 위에 산화막(350)을 형성해 폴리실리콘막(340)의 표면을 친수화함으로써 워터 마크가 발생하는 원인으로 작용하는 파티클(150, 도 2참조)이 불순물이 주입된 폴리실리콘막(340) 표면에 흡착되는 것을 감소시킬 수 있다. 또한, 파티클이 흡착되더라도 이후 산화막(350)을 제거하면서 상기 파티클을 함께 제거할 수 있어 워터 마크가 발생하는 확률을 감소시킬 수 있다. 또한, 산화막(350)을 증착시 인-시튜 공정으로 진행하여 종래의 경우, 반도체 기판을 다른 장치로 옮겨서 진행하는 엑스-시튜 공정보다 오염(contamination)의 우려가 적고, 산화공정을 위해 새롭게 램프-업(ramp-up)의 필요 성이 없다.
다음에 도 8을 참조하면, 산화막(350) 및 폴리실리콘막(340)을 패터닝하여 스토리지노드용 산화막(330)의 일부 표면이 노출되도록 하고, 상기 폴리실리콘막(340)을 하드마스크로 한 식각공정을 진행하여 스토리지노드용 산화막(330) 내에 스토리니노드 컨택홀(360)을 형성한다. 다음에 폴리실리콘막(340)은 제거한다. 이때, 산화막(350)은 폴리실리콘막(340)과 동시에 제거되므로 별도의 세정을 필요하지 않다.
다음에 비록 도면에 도시하지는 않았지만, 상기 스토리지노드 컨택홀 상에 캐패시터를 형성한다. 이를 간략히 살펴보면, 스토리지노드용 산화막 상부 및 스토리지노드 컨택홀 내부에 도전막을 증착한 다음에 스토리지노드용 산화막 상부의 도전막을 제거하여 분리된 스토리지노드전극을 형성하고, 스토리지노드 전극 위에 유전체막 및 플레이트전극을 형성한다.
본 발명의 실시예에서는 반도체 소자의 스토리지노드컨택을 예를 들어 설명하였으나, 본 발명에 따른 반도체 소자의 제조방법은 스토리지노드컨택 이외에도 게이트 전극과 같이, 폴리실리콘막을 이용할 수 있는 분야에서 다양하게 이용할 수 있다. 이를 도 9 및 도 10을 참조하여 설명하기로 한다.
먼저 도 9를 참조하면, 반도체 기판(400) 위에 게이트 절연막(410)을 형성한다. 다음에 반도체 기판(400)을 도 4에 도시한 바와 같이, 퍼니스 장비에 장착한다. 그리고 상술한 바와 같이, 퍼니스 장비에 반응가스를 주입하여 반도체 기판(400)위에 불순물이 주입된 폴리실리콘막(420)을 형성한다. 다음에 상기 폴리실리 콘막(420)의 표면을 친수성으로 개질하기 위하여 상기 퍼니스 장비에 공급 가스만을 교체하여 불순물이 주입된 폴리실리콘막(420) 위에 산화막(430)을 증착한다. 다음에 반도체 기판(400)에 SPM(Surfuric acid Peroxide Mixture)세정 또는 BOE(Buffered Oxide Etchant)세정을 진행하여 산화막(430)을 제거해 후속 공정에서 누설 전류가 발생하는 것을 방지한다.
다음에 도 10을 참조하면, 폴리실리콘막(420) 위에 금속막, 예컨대 텅스텐막 및 하드마스크막을 증착한 후, 패터닝하여 하드마스크막패턴(440), 금속막패턴(450), 폴리실리콘막패턴(460) 및 게이트 절연막패턴(470)을 포함하는 게이트 스택(480)을 형성한다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 의하면, 불순물이 주입되어 있는 폴리실리콘막 위에 산화막을 형성하여 폴리실리콘막 표면을 친수화함으로써 반도체 기판의 습식 세정시 폴리실리콘 표면에 발생하기 쉬운 워터 마크 발생률을 감소시킬 수 있다. 이에 따라 워터 마크에 의해 발생하는 문제점을 방지할 수 있어 반도체 소자의 수율을 증가시킬 수 있다.

Claims (6)

  1. 반도체 기판 상에 불순물이 주입된 폴리실리콘막을 형성하는 단계; 및
    상기 폴리실리콘막을 친수성으로 개질하기 위해 상기 불순물이 주입된 폴리실리콘막 위에 산화막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 폴리실리콘을 형성하는 단계 이전에,
    하부 구조물이 형성되어 있는 반도체 기판 상에 상기 반도체 기판의 활성영역과 연결되는 컨택플러그를 포함하는 층간절연막을 형성하는 단계;
    상기 층간절연막 위에 스토리지노드용 산화막을 형성하는 단계를 더 포함하고,
    상기 산화막을 형성하는 단계 이후에,
    상기 폴리실리콘막을 하드마스크막으로 이용하여 상기 스토리지노드 산화막 내에 스토리지노드 컨택홀을 형성하는 단계; 및
    상기 스토리지노드 컨택홀 상에 노드분리된 스토리지노드 전극, 유전체막 및 플레이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 폴리실리콘막을 형성하는 단계 이전에,
    반도체 기판 위에 게이트 절연막을 형성하는 단계를 더 포함하고,
    상기 산화막을 형성하는 단계 이후에,
    상기 산화막을 제거하는 단계;
    상기 폴리실리콘막 위에 금속막 및 하드마스크막을 형성하는 단계; 및
    상기 하드마스크막, 금속막, 폴리실리콘막 및 게이트 절연막이 순차적으로 형성된 게이트 스택을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 산화막은 400-1000℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    상기 산화막은 5-15Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서,
    상기 불순물이 주입된 폴리실리콘막을 형성하는 단계 및 상기 불순물이 주입된 폴리실리콘막 위에 산화막을 형성하는 단계는 인-시튜로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060018356A 2006-02-24 2006-02-24 반도체 소자의 제조방법 KR20070088138A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060018356A KR20070088138A (ko) 2006-02-24 2006-02-24 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018356A KR20070088138A (ko) 2006-02-24 2006-02-24 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070088138A true KR20070088138A (ko) 2007-08-29

Family

ID=38613869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018356A KR20070088138A (ko) 2006-02-24 2006-02-24 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070088138A (ko)

Similar Documents

Publication Publication Date Title
US6306772B1 (en) Deep trench bottle-shaped etching using Cl2 gas
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
US7465617B2 (en) Method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers on a conductive material layer
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
JP2019533910A (ja) 高アスペクト比の構造体のための除去方法
TW201316405A (zh) 雙重圖案化蝕刻製程
JP2006303063A (ja) 半導体装置の製造方法
US7365000B2 (en) Method for fabricating semiconductor device
KR20010062744A (ko) 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법
US7989287B2 (en) Method for fabricating storage node electrode in semiconductor device
US20080160768A1 (en) Method of manufacturing gate dielectric layer
US7297638B2 (en) Method for manufacturing a semiconductor device
US20140162453A1 (en) Semiconductor device and method for fabricating the same
KR20050012611A (ko) 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US20030045113A1 (en) Fabrication method of semiconductor integrated circuit device
WO2022156135A1 (zh) 半导体结构的制造方法及半导体结构
KR20060133606A (ko) 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법
KR100745398B1 (ko) 텅스텐 패턴 형성 방법 및 이를 이용한 반도체 소자의제조방법.
KR20070088138A (ko) 반도체 소자의 제조방법
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR100702134B1 (ko) 반도체소자의 커패시터 형성 방법
JP3902726B2 (ja) 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination