JP2006066511A - 半導体製造装置および半導体装置の製造方法 - Google Patents

半導体製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006066511A
JP2006066511A JP2004245306A JP2004245306A JP2006066511A JP 2006066511 A JP2006066511 A JP 2006066511A JP 2004245306 A JP2004245306 A JP 2004245306A JP 2004245306 A JP2004245306 A JP 2004245306A JP 2006066511 A JP2006066511 A JP 2006066511A
Authority
JP
Japan
Prior art keywords
film
wafer
product
dummy
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004245306A
Other languages
English (en)
Other versions
JP4455225B2 (ja
Inventor
Ichiro Yamamoto
一郎 山本
Koji Watabe
宏治 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004245306A priority Critical patent/JP4455225B2/ja
Priority to US11/208,787 priority patent/US20060045969A1/en
Publication of JP2006066511A publication Critical patent/JP2006066511A/ja
Priority to US12/472,118 priority patent/US20090263976A1/en
Application granted granted Critical
Publication of JP4455225B2 publication Critical patent/JP4455225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 バッチ型CVD装置を用いた成膜において、製品ウェハ枚数に依存する膜厚のばらつきを抑制し、所定の膜厚の膜を再現性よく作製する。
【解決手段】 成膜装置100は、製品ウェハ107およびダミーウェハ109が収容される成長炉101、製品ウェハ107およびダミーウェハ109が設置されるボート105、および成長炉101の外側に炉壁103に沿って設けられたヒータ111を有する。また、成膜装置100は、high−k原料供給管113とSiO2原料供給管115とを有するガス供給系、およびガス供給系から成長炉101へのガスの供給を制御する制御部121を有する。
【選択図】 図1

Description

本発明は、半導体製造装置および半導体装置の製造方法に関する。
近年、半導体装置の構成材料として、high−k膜とよばれる高誘電率膜の利用が検討され始めている。high−k材料の代表的なものとしては、Zr、Hf等を含む酸化物が挙げられる。特許文献1には、ゲート絶縁膜にHfSiOのような高誘電率膜を使用することが記載されている。こうした材料をMOSFETのゲート絶縁膜に用いることにより、ゲート絶縁膜の物理的な厚みをある程度厚くしても電気的なシリコン酸化膜換算膜厚は薄くなり、物理的・構造的に安定なゲート絶縁膜を実現することができる。
こうした高誘電率膜を成膜する際には、バッチ式のCVD(Chemical Vapor Deposition)装置が使用される。
特開2004−31760号公報
ここで、バッチ式のCVD装置を用いる場合、製品ウェハと同時にダミーウェハを使用する。ダミーウェハは、ガスの消費量をロット間で一定に保つこと、バッチ炉内での熱の輻射をロット間で一定に保つこと、または膜の組成をロット間で一定に保つことを目的として用いられる。
バッチ型CVD装置で薄膜を成長する場合、炉内にロードされる製品ウェハの枚数によらず、安定して狙い通りの膜厚が得られることが量産装置として求められる。ところが、従来のバッチ型CVD装置について本発明者が検討したところ、実際には同じ条件で成膜しても、製品ウェハ枚数およびダミーウェハの枚数に依存してできあがり膜厚が変化するという現象が発生することがわかった。
本発明は上記事情に鑑みてなされたものであり、バッチ型CVD装置を用いた成膜において、製品ウェハ枚数に依存する膜厚のばらつきを抑制し、所定の膜厚の膜を再現性よく作製する技術を提供する。
本発明者は、同時に処理されるウェハ中の製品ウェハとダミーウェハの枚数の割合が変化すると製品ウェハ上への成膜膜厚がこの枚数の割合に応じて変化する原因について鋭意検討を行った。その結果、膜厚のばらつきが生じるのは、炉内およびダミーウェハの表面状態が製品ウェハの表面状態と異なるためであることが推察された。
具体的には、図6(a)および図6(b)に示した構成の成膜装置を用いた成膜プロセスについて検討した。図6(a)および図6(b)は、従来の成膜装置の構成を模式的に示す断面図である。図6(a)および図6(b)に示した成膜装置200は、複数の半導体基板、ここではシリコンウェハに対して同時に成膜処理を施すバッチ式のCVD成膜装置である。
成膜装置200は、成長炉201、成長炉201内に収容されるボート205、成長炉201の外側に炉壁203に沿って設けられたヒータ211を有する。また、成膜装置200は、high−k原料供給管213を有する。high−k原料供給管213は、製品ウェハ207に所定の膜を成膜するための原料ガスを成長炉201内に導入する複数の管である。
成長炉201の内部には、ボート205が出し入れ可能に収容される。ボート205には所定の枚数の製品ウェハ207およびダミーウェハ209が載置される。一度の成膜プロセスにおいて成長炉201中に収容される製品ウェハ207とダミーウェハ209との枚数の合計は、成長炉201の大きさに応じて所定の枚数に設定され、各バッチにおいてその所定の合計枚数のウェハが成長炉201内に収容される。
図6(a)および図6(b)に示した成膜装置200を用いた成膜シーケンスは、後述する比較例において詳細に説明するが、以下のようにした。まず、前のバッチの成膜終了後、ダミーウェハ209および製品ウェハ207のアンロードを行う。そして、表面にSiO2膜225が設けられた製品ウェハ207およびダミーウェハ209をそれぞれ所定の枚数成長炉201内にロードする。そして、HfSiOx(xは正の整数、以下同じ)の成膜(1〜2nm程度)後、窒化する。
本発明者は、製品ウェハ207とダミーウェハ209の総枚数を一定として、製品ウェハ207の枚数を変化させてバッチ処理を行った。そして、得られたダミーウェハ209および製品ウェハ207を成長炉201からアンロードし、ウェハ表面に形成されているHfSiON膜の膜厚を測定した。すると、後述する比較例にて参照する図7に示したように、製品ウェハ207の枚数が多いほどHfSiOxの膜厚が大きくなった。
この理由として以下のことが推察される。たとえば、上述したプロセスにより高誘電率ゲート絶縁膜であるHfSiON膜223を成長する場合、CVDによるHfSiO膜の成長のステップと、NH3を用いた熱処理によるHfSiOxのHfSiON化とからなるステップによりHfSiON膜223が得られる。このうち、最初のステップであるHfSiOx膜の成長速度は、被成膜面の材料によって異なり、HfSiON上>SiO2上>HfSiOx上の順に大きいことが推察される。このため、成長炉201にロードされるウェハの総枚数中のダミーウェハ209の割合が大きいほど、ダミーウェハ209の周囲で消費される原料ガスが大きくなり、製品ウェハ207の表面に成膜される膜の膜厚が小さくなる。
このように、従来の方法では、ダミーウェハの表面に形成されている膜と製品ウェハの表面に形成されている膜とで、HfSiOx膜の成長速度が異なることに起因して、製品ウェハ上のHfSiOx膜厚がロードされる製品ウェハ枚数とともに変化してしまう。そこで、本発明者は、以上の検討結果を踏まえて製品ウェハの枚数に依存せずに所定の膜厚を有する薄膜を製品ウェハ上に再現性よく形成する方法を検討し、本発明に至った。
本発明によれば、複数の半導体ウェハへの成膜が同時に行われるバッチ式の半導体製造装置であって、製品ウェハおよびダミーウェハが収容される成長炉と、前記成長炉内に第一のガスを供給する第一のガス供給系と、前記成長炉内に第二のガスを供給する第二のガス供給系と、を備え、前記第一のガスは、前記製品ウェハの被成膜面の上に成膜される所定の膜の原料ガスであり、前記第二のガスは、前記ダミーウェハ上に成膜され、前記所定の膜とは異なる種類のプリコート膜の原料ガスであることを特徴とする半導体製造装置が提供される。
本発明の半導体製造装置は、第一のガス供給系と第二のガス供給系とを有する。そして、第二のガス供給系は、ダミーウェハ上に成膜されるプリコート膜の原料を供給する。このため、製品ウェハ上に所定の膜を成膜する前に、ダミーウェハ上にプリコート膜を設けることができる。よって、製品ウェハの表面の材料に応じて、ダミーウェハの表面の材料の種類を設定することが可能である。したがって、製品ウェハとダミーウェハの合計枚数中に対する製品ウェハの枚数が変化した場合にも、製品ウェハ上に設けられる所定の膜の膜厚のばらつきを抑制することができる。このため、製品ウェハとダミーウェハの枚数によらず、安定した膜厚再現性が得られる。よって、バッチ式の半導体製造装置におけるバッチごとの膜厚のばらつきを抑制することができる。
本発明によれば、複数の半導体ウェハの表面上に所定の膜を一括して形成する成膜工程を含む半導体装置の製造方法であって、前記成膜工程は、前記所定の膜とは異なる種類のプリコート膜を有する少なくとも一枚のダミーウェハを準備する工程と、ダミーウェハを準備する工程で準備された前記ダミーウェハと製品ウェハとの表面に前記所定の膜を同時に設ける工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明に係る製造方法は、製品ウェハ上に成膜される所定の膜と異なるプリコート膜が設けられたダミーウェハを準備する工程を含む。そして、プリコート膜が設けられたダミーウェハと製品ウェハに対して所定の膜が同時に成膜される。このため、所定の膜を設ける際に、製品ウェハの材料に応じてその材料に適したプリコート膜が設けられたダミーウェハを用いることができる。よって、製品ウェハとダミーウェハの合計枚数中に対する製品ウェハの枚数が変化した場合にも、製品ウェハ上に設けられる所定の膜の膜厚のばらつきを抑制し、再現性の高い成膜が可能となる。
本発明の半導体製造装置において、前記所定の膜が、Hf、Al、およびZrからなる群から選択される一または二以上の金属と、Oとを含む構成とすることができる。また、本発明の半導体装置の製造方法において、所定の膜を同時に設ける前記工程は、前記ダミーウェハと前記製品ウェハとの表面に、Hf、Al、およびZrからなる群から選択される一または二以上の金属と、Oとを含む膜を設ける工程を含んでもよい。こうすることにより、上記金属の酸化膜の成膜において、膜厚のばらつきを抑制することができる。
本発明において、前記所定の膜はSiまたはNのいずれかまたは両方の元素をさらに含む膜であってもよい。
本発明の半導体製造装置において、前記製品ウェハの前記被成膜面が、金属、金属酸化物、および金属窒化物のうちのいずれかの膜の表面であり、前記第二のガス供給系は、前記製品ウェハの前記被成膜面の成膜種と同種の膜を前記成長炉の内部にプリコートするように構成されてもよい。
また、本発明の半導体装置の製造方法において、ダミーウェハを準備する前記工程は、前記ダミーウェハの表面に前記製品ウェハの被成膜面の材料と同種の材料からなる前記プリコート膜を設ける工程を含み、所定の膜を同時に設ける前記工程は、前記製品ウェハの前記被成膜面の材料と異なる材料からなる膜を設ける工程を含んでもよい。
こうすることにより、ダミーウェハの被成膜面の材料を製品ウェハの材料と同種の材料とすることができる。このため、製品ウェハ上に所定の膜を成膜する際にバッチ間で生じる膜厚のばらつきをさらに確実に低減することができる。
また、本発明において、前記製品ウェハの被成膜面が金属、金属酸化物、金属窒化物のいずれかの膜の表面であってもよい。
本発明の半導体製造装置において、前記製品ウェハの前記被成膜面がSiO2膜の表面であり、前記プリコート膜がSiO2膜であってもよい。また、本発明の半導体装置の製造方法において、前記製品ウェハの被成膜面がSiO2膜の表面であり、ダミーウェハを準備する前記工程は、前記ダミーウェハの表面にSiO2膜をプリコートする工程を含んでもよい。こうすることにより、製品ウェハのSiO2膜上に所定の膜を設ける際の膜厚のばらつきを抑制することができる。
本発明の半導体製造装置において、前記製品ウェハの前記被成膜面がTiN膜の表面であり、前記プリコート膜がTiN膜であってもよい。また、本発明の半導体装置の製造方法において、前記製品ウェハの被成膜面がTiN膜の表面であり、ダミーウェハを準備する前記工程は、前記ダミーウェハの表面にTiN膜をプリコートする工程を含んでもよい。こうすることにより、製品ウェハのTiN膜上に所定の膜を設ける際の膜厚のばらつきを抑制することができる。
本発明の半導体製造装置において、前記第一のガス供給系と前記第二のガス供給系とを制御する制御部を有し、前記制御部は、前記ダミーウェハが前記成長炉に収容された状態で、前記第二のガス供給系から前記成長炉の内部に前記第二のガスを供給するとともに、表面に前記プリコート膜を有する前記ダミーウェハと、前記製品ウェハとが前記成長炉に収容された状態で、前記第一のガス供給系から前記成長炉の内部に前記第一のガスを供給するように構成されていてもよい。こうすることにより、プリコート膜および所定の膜をさらに好適なタイミングで成膜することができる。このため、製品ウェハ上に設けられる膜の膜厚のばらつきをさらに確実に低減することができる。
本発明の半導体装置の製造方法において、ダミーウェハを準備する前記工程は、複数の半導体ウェハへの成膜が同時に行われるバッチ式の成長炉に前記ダミーウェハを収容し、前記ダミーウェハの表面および前記成長炉の壁面に前記プリコート膜を設ける工程を含み、所定の膜を同時に設ける前記工程を、前記プリコート膜が設けられた前記成長炉内で行うことができる。この構成によれば、ダミーウェハの表面に加え、成長炉の壁面にプリコート膜を設けることができるため、製品ウェハへの成膜時の膜厚の再現性をより一層向上させることができる。
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
たとえば、本発明において、前記成長炉を加熱する加熱手段を備える構成とすることができる。
また、本発明において、前記制御部は、前記成長炉に収容される前記製品ウェハの枚数に応じて前記成長炉に収容される前記ダミーウェハの枚数を調節するように構成されていてもよい。こうすることにより、成膜作業をさらに容易に行うことができる。
本発明によれば、バッチ型CVD装置を用いた成膜において、製品ウェハ枚数に依存する膜厚のばらつきを抑制し、所定の膜厚の膜を再現性よく作製する技術が実現される。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。また、以下の実施形態では、本発明の構成をバッチ式のホットウォール型CVD装置に適用した場合を例に説明する。
(第一の実施形態)
図1は、本実施形態に係る成膜装置の構成を模式的に示す断面図である。図1に示す成膜装置100は、複数の半導体基板、ここではシリコンウェハに対して同時に成膜処理を施すバッチ式のCVD成膜装置である。
成膜装置100は、製品ウェハ107およびダミーウェハ109が収容される成長炉101、製品ウェハ107およびダミーウェハ109が設置されるボート105、および成長炉101の外側に炉壁103に沿って設けられたヒータ111を有する。また、成膜装置100は、high−k原料供給管113とSiO2原料供給管115とを有するガス供給系、およびガス供給系から成長炉101へのガスの供給を制御する制御部121を有する。
成長炉101の内部には、ボート105が出し入れ可能に収容される。ボート105には所定の枚数の製品ウェハ107およびダミーウェハ109が載置される。一度の成膜プロセスにおいて成長炉101中に収容される製品ウェハ107とダミーウェハ109との枚数の合計は、成長炉101の大きさに応じて所定の枚数に設定され、設定された合計枚数にて各バッチ処理が行われる。
high−k原料供給管113は、製品ウェハ107に所定の膜を成膜するための原料ガスを成長炉101内に導入する複数の管群である。また、SiO2原料供給管115は、製品ウェハ107への成膜プロセスに先立ち、ダミーウェハ109上に設けられるプリコート膜の原料ガスを成長炉101内に導入する複数の管群である。high−k原料供給管113およびSiO2原料供給管115を構成する各管の開閉は制御部121により制御される。
以下、プリコート膜が下地SiO2膜125であり、製品ウェハ107上に成膜する膜がHfSiON膜である場合を例に説明する。
前述した従来の方法では、製品ウェハ107とダミーウェハ109とで表面に形成されている膜の種類が異なる状態でHfSiON膜の成膜を行っていた。この場合、製品ウェハ107の枚数に依存して製品ウェハ107上に形成されるHfSiON膜の膜厚に変動が生じていた。本実施形態では、こうした膜厚の変動を抑制するため、以下の手順の成膜プロセスが採用される。
図2(a)、図2(b)、図3(a)、および図3(b)は、図1に示した成膜装置100を用いた成膜方法を説明する断面図である。また、図4および図5は、図1に示した成膜装置100を用いた成膜手順のフローチャートを示す図である。以下、これらの図を参照して成膜装置100を用いた成膜方法を説明する。
図2(a)は、前のバッチ処理直後の成膜装置100を示す図である。これは、一連の成膜工程が終了し、次の一連の成膜工程の開始前の状態である。炉壁103の内面とボート105の表面およびダミーウェハ109の表面に、前のバッチで成膜されたHfSiON膜123が設けられている。
次のバッチプロセスにおいては、まず、図2(b)に示したように、ダミーウェハ109をチャージした状態でボート105を成長炉101内にロードする(図4のS101)。このときのダミーウェハ109の枚数は、続く工程で成長炉101内にチャージされる製品ウェハ107の枚数をウェハの合計枚数から差し引いた枚数とする。
そして、SiO2原料供給管115からSiO2成膜原料ガスを導入し、炉壁103、ボート105およびダミーウェハ109の表面を下地SiO2膜125でプリコートする(図4のS102)。ステップS102におけるSiO2成膜原料ガスは、たとえば、TEOS(テトラエトキシシラン)およびO2とする。下地SiO2膜125の膜厚は、たとえば1〜10nm程度とする。これにより、プリコート膜としての効果が好適に発揮される。
次に、図3(a)に示したように、ダミーウェハ109およびボート105をアンロードする。そして、取り出したボート105に所定の枚数の製品ウェハ107をチャージする(図4のS103)。製品ウェハ107の被成膜面はSiO2膜の表面である。その後、製品ウェハ107およびダミーウェハ109がチャージされたボート105を再度成長炉101中にロードする。この状態では、成長炉101内はすべてSiO2表面となっている。
そして、図3(b)に示したように、被成膜面がSiO2膜の表面である製品ウェハ107の表面に高誘電率膜(high−k膜)としてHfSiON膜123を形成する(図4のS104)。ステップS104は、HfSiOx膜の成長(図5のS141)および窒素アニール(図5のS142)のステップからなる。
ステップS141(図5)におけるHfSiOxの成膜原料ガスとして、HTB(Hf(Ot−Bu)4:ターシャリブトキシハフニウム)と、SiH4またはSi26と、を用いる。ステップS141において、製品ウェハ107、ダミーウェハ109、ボート105の表面および炉壁103の内面にHfSiOx膜が成長する。これらの被成膜面がいずれもSiO2膜となっており、製品ウェハ107とダミーウェハ109とで略等しい速度でHfSiOx膜が成長する。HfSiOx膜の膜厚は、たとえば1〜2nm程度とする。
また、ステップS142(図5)における窒化は、たとえばNH3などを用いて行う。
HfSiON膜123の成膜後、製品ウェハ107およびダミーウェハ109をボート105とともにアンロードする(図4のS105)。以上の手順により、所定の枚数の製品ウェハ107に所定の膜厚のHfSiON膜123を同時に設けることができる。
以上の成膜手順において、high−k原料ガスおよびSiO2原料ガスの供給のタイミングは制御部121がhigh−k原料供給管113およびSiO2原料供給管115の開閉状態を制御することにより制御される。具体的には、制御部121は、ステップS102において複数のSiO2原料供給管115のそれぞれに設けられたコック(不図示)を開状態とする。そして、ステップS103において、複数のSiO2原料供給管115のそれぞれに設けられたコック(不図示)を閉状態とする。そして、ステップS104において、複数のhigh−k原料供給管113のそれぞれに設けられたコック(不図示)を開状態とする。なお、ステップS101およびステップS105においては、high−k原料供給管113およびSiO2原料供給管115のそれぞれに設けられたコックはともに閉状態とする。
次に、図1に示した成膜装置100の効果を説明する。
図1に示した成膜装置100は、SiO2原料供給管115をhigh−k原料供給管113とは別個に有する。そして、製品ウェハの成膜ごとにダミーウェハ109のプリコートを行う。プリコート膜のプリコートを行うことにより、図4のステップS104における成膜開始直前の成長炉101内の表面を均一に酸化された状態とすることができる。このため、高誘電率膜、ここではHfSiOx膜を製品ウェハ107の枚数によらず所定の膜厚で再現性よく形成することができる。
ここで、図6(a)および図6(b)を用いて前述した成膜装置200は、図1に示した成膜装置100と異なり、SiO2原料供給管115を有していない。また、従来の高誘電率膜の成膜プロセスでは、図4に示したステップS102の意図的な下地SiO2膜125の形成が行われていない。HfSiOxの成膜速度はHfSiON上>SiO2上>HfSiO上に大きく、成膜速度が表面状態によって異なる。このため、異なる被成膜面を有するウェハを同時に成長炉201内に入れて成膜を行う従来の方法では、被成膜面の材料によってhigh−k原料の消費量が異なる。
このため一定量の原料をバッチ炉内に供給した場合に、ダミーウェハ209の枚数が多い、すなわちHfSiONの表面積が多い成膜の際に、ダミーウェハ209上で原料が多く消費されるため、原料消費量が全体として増加し、製品ウェハ207に供給される原料の量が減少するため、成膜されるHfSiOxの膜厚が薄くなる。
たとえば、表面の材料がSiO2である製品ウェハ207を1枚とダミーウェハ209を24枚をロードした場合、製品ウェハ207の周囲はHfSiONでコーティングされた炉壁203およびダミーウェハ209となるが、これらの炉壁203とダミーウェハ209上ではHfSiO膜の成長速度が早く、原料が多量に消費される。このため、表面の材料がSiO2でHfSiONより成膜速度が遅い製品ウェハ207への原料の供給が不足がちになり、製品ウェハ207上のHfSiO膜の膜厚は小さくなる。
また、ウェハの合計枚数に対するダミーウェハ209の枚数が減少すると、すなわちHfSiON表面積が少ないと、ダミーウェハ209上で消費される原料消費量が減少するため、成長炉201内全体での原料消費量が減少しSiO2表面の製品ウェハ207にも原料が供給されHfSiONの膜厚が厚くなる。これにより、HfSiONの成膜されたダミーウェハ209の枚数が変わると製品ウェハ上に成膜されるHfSiOxの膜厚が変動する。
たとえば、表面の材料がSiO2である製品ウェハ207を10枚とダミーウェハ209を15枚をロードした場合、製品ウェハ207を1枚とダミーウェハ209を24枚をロードした場合に比べてHfSiONの表面積は小さいため、製品ウェハ207に供給される原料は多くなる。結果として、製品ウェハ207上のHfSiO膜の膜厚は製品ウェハ207を1枚とダミーウェハ209を24枚をロードした場合より大きくなる。
これに対し、本実施形態に係る成膜装置100(図1)においては、製品ウェハ107への成膜に先立ち、SiO2で成長炉101内をすべてプリコートしておく(図4のS102)。こうすると、製品ウェハ107とダミーウェハ109に同じ膜が形成された状態となるため、HfSiOxの成長に関してこれらの表面状態が等しくなる。このため、ダミーウェハ109の枚数によるHfSiOxの成膜膜厚が変化することを抑制できる。また、成長炉101内がHfSiOxの成長しにくい下地SiO2膜125で覆われるため、Hf系の原料の消費が減少する。よって、high−k原料ガスを効率よく使用することができる。この効果は、製品ウェハ107の表面に酸化されてSiO2を形成しない材料を成膜する場合に顕著に発揮される。
なお、以上においては、HfSiOx膜を成膜後、窒化を行うことによりHfSiON膜を形成する手順を例に説明したが、膜中にNを含有させる手順をステップS141の成膜中に行ってもよい。
また、以上の成膜手順において、ステップS142(図5)の窒化を行わない場合、製品ウェハ107の表面にHfSiOx膜を設けることができる。この場合、前の成膜終了後のダミーウェハ109の表面ならびに成長炉101の内壁およびボート105の表面にもHfSiOx膜が設けられている。この場合にも、ステップS102の下地SiO2膜125のプリコートを行うことにより、次のバッチプロセスで成膜されるHfSiOx膜の膜厚再現性を向上させることができる。
また、ステップS102(図4)における下地SiO2膜125の成膜の際に、SiH4とN2Oとを原料ガスとして用いてもよい。また、原料ガスとしてSiH2Cl2とN2Oとを用いることもできる。こうした原料を用いる場合にも、high−k原料供給管113に加えて別途SiO2原料供給管115を設け、これらのガス供給管から成長炉101へのガスの供給のタイミングを制御部121にて制御することにより、ステップS102(図4)におけるプリコートが可能である。
また、以上においては、製品ウェハ107の表面に成長させる膜を、他の高誘電率膜とすることもできる。また、高誘電率膜に限られず、他の絶縁膜とすることもできる。また、製品ウェハ107の表面に成長させる膜は、酸化されてSiO2を形成しない材料とすることができる。
(第二の実施形態)
第一の実施形態では、製品ウェハ107の被成膜面にHfSiON膜以外の膜を成膜する。製品ウェハ107上に設ける膜の成膜種は、たとえば他のhigh−k材料とすることができる。high−k材料は、たとえば比誘電率10以上の材料とすることができる。たとえば、製品ウェハ107の表面に形成する膜は、HfおよびZrからなる群から選択される一または二以上の金属元素を含む材料により構成することができる。具体的には、Hf、Al、およびZrからなる群から選択される一または二以上の金属元素を含む酸化膜、シリケート膜等とすることができる。さらに具体的には、HfO2、Al23、ZrO2、ZrSiOx(xは正の整数、以下同じ。)またはZrSiONとすることができる。
製品ウェハ107の被成膜面にHfO2膜を設ける場合、high−k原料供給管113から成長炉101内に供給される成膜原料は、たとえば、HTBと、O2、O3、またはH2Oのいずれかと、とすることができる。
製品ウェハ107の被成膜面にAl23膜を設ける場合、high−k原料供給管113から成長炉101内に供給される成膜原料は、たとえば、TMA(Al(CH33)およびO3とすることができる。また、TMAおよびH2Oとしてもよい。
製品ウェハ107の被成膜面にZrO2膜を設ける場合、high−k原料供給管113から成長炉101内に供給される成膜原料は、たとえば、ZTB(Zr(O−tBu)4:ターシャリブトキシジルコニウム)と、O2、O3、またはH2Oのいずれかと、とすることができる。
製品ウェハ107の被成膜面にZrSiOx膜を設ける場合、high−k原料供給管113から成長炉101内に供給される成膜原料は、たとえば、ZTBと、SiH4またはSi26のいずれかと、とすることができる。
こうした原料ガスを用いた場合にも、前述したステップS102(図4)における下地SiO2膜125のプリコートを行うことにより、ステップS104のhigh−k膜の成膜において、成長炉101中に収容されるウェハ枚数全体に対する製品ウェハ107の枚数の割合が変化した場合にも、高誘電率膜の膜厚のばらつきを抑制し、膜厚の再現性を向上させることができる。
(第三の実施形態)
以上の実施形態においては、製品ウェハ107の被成膜面がSiO2膜の表面であり、ボート105、成長炉101の内壁およびダミーウェハ109の表面に下地SiO2膜125をプリコートする場合を例示したが、成膜装置100の構成は、製品ウェハ107の被成膜面が他の膜の表面である場合も適用できる。
プリコート膜の材料は、製品ウェハ107の被成膜面の材料と異なる材料とすることができる。また、このとき、製品ウェハ107表面に設ける膜は、被成膜面の材料と異なる材料とすることができる。
たとえば、製品ウェハ107の被成膜面がTiN膜の表面である場合、SiO2原料供給管115に代えて、TiN原料供給管を成長炉101に接続して設けることができる。これにより、第一の実施形態に記載の成膜プロセスを用いて、膜厚再現性にすぐれた成膜が可能である。具体的には、ステップS102(図4)において、制御部121はTiN原料供給管からTiN膜の原料を成長炉101内に供給し、成長炉101の内壁、ボート105の表面、およびダミーウェハ109の表面にTiN膜のプリコートを行う。
プリコート膜の材料は、酸化されてSiO2を形成しない材料とすることができる。こうすることにより、製品ウェハ107の被成膜面の性質とダミーウェハ109の被成膜面の膜質とが図4のステップS103において変化しないようにすることができる。こうした材料の膜の原料ガスを供給する供給管をSiO2原料供給管115に代えて成膜装置100に設けることにより、各種プリコート膜の形成が可能である。
このとき、TiN原料供給管から供給される下地TiN膜の原料ガスとしては、たとえばTiCl4とNH3との組み合わせが挙げられる。また、TDMAT(Ti(NMe24)を用いてもよい。
本実施形態によれば、ダミーウェハ109の表面を製品ウェハ107の被成膜面と同じをTiN膜の表面とすることにより、再現性よくHfO2膜をTiN膜上に成膜することが可能となる。
なお、製品ウェハ107の被成膜面は、以上に挙げたSiO2膜およびTiN膜以外にも、Ta膜、W膜等の金属膜;
TaN膜、WN膜等の金属窒化膜;または
TiO2膜、RuOx(xは正の整数、以下同じ。)膜、IrOx(xは正の整数、以下同じ。)膜等の金属酸化膜;
とすることもできる。これらの場合にも、プリコート膜として製品ウェハ107の被成膜面をなす膜と同種の膜をプリコート膜としてプリコートすることにより、高誘電率膜の成膜における膜厚の再現性を向上させることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、以上の実施形態においてはプリコート膜が成膜前の製品ウェハ107の被成膜面と同じ材料である場合を例示した。プリコート膜は、成膜前の製品ウェハ107の被成膜面と異なる材料の膜とすることもできる。この場合にも、プリコート膜を設けることにより所定の膜の成長条件を製品ウェハ107の表面に近づけることができる。このため、製品ウェハの枚数の変動による製品ウェハ上に成膜される所定の膜の膜厚の変動を抑制することができる。たとえば、プリコート膜の材料は、たとえば製品ウェハ107の被成膜面上に高誘電率膜を成膜する際の成膜速度と同程度の成膜速度を有する膜とすることができる。
また、以上の実施形態において、制御部121は、ダミーウェハの表面の材料と製品ウェハの表面の材料とに関する情報を参照し、これらの材料が同種である場合には、プリコート膜の形成を行うとともに、これらが同種の材料である場合には、プリコート膜の形成をスキップする構成とすることもできる。このとき、成膜装置100は、ダミーウェハの表面の材料および製品ウェハの表面の材料に関する情報を記憶する記憶部を有する構成とすることができる。
また、以上の実施形態において、制御部121は、成長炉101の内部の温度を制御する構成とすることもできる。このとき、成膜装置100は、成長炉101内の温度を検知する温度検出部を有し、制御部121が温度検出部で検知された温度を参照し、参照した温度に基づいてヒータ111の動作を制御する構成とすることができる。
また、以上の実施形態において、成膜装置100は、製品ウェハ107の枚数に関する情報を受け付ける製品枚数情報受付手段を有し、制御部121は、製品枚数情報受付手段で受け付けた製品ウェハ107の枚数に応じてダミーウェハ109の枚数を設定し、設定された枚数のダミーウェハ109を成長炉101に収容するとともに、収容されたダミーウェハの枚数に応じてSiO2原料供給管115から供給するSiO2原料ガスの供給量を制御する構成とすることもできる。
また、以上の実施形態においては、一つの成膜装置100を用いて下地SiO2膜125のプリコート(図4のS102)とhigh−k膜の成膜(図4のS104)とを行う場合を例に説明したが、ダミーウェハ109の表面は、高誘電率膜の成膜の際に製品ウェハ107と実質的に同じ膜となっていればよい。たとえば、下地SiO2膜125を有するダミーウェハ109を、別の装置を用いて準備し、高誘電率膜の成膜時に成膜装置100の成長炉101にロードする手順とすることもできる。
一つの成膜装置100を用いて下地SiO2膜125のプリコートを行う場合、ダミーウェハ109の表面に加えて、炉壁103の内面およびボート105の表面にも確実に下地SiO2膜125が設けられた成長炉101内で製品ウェハ107の成膜処理を行うことができる。このため、製品ウェハ107上に成膜される薄膜の膜厚の変動をさらに確実に抑制し、膜厚再現性を向上させることができる。
また、以上の実施形態で製品ウェハ107上に成膜される高誘電率膜は、たとえば、電界効果型トランジスタのゲート絶縁膜の材料や、容量素子の容量膜等として好適に用いることができる。以上の実施形態で製品ウェハ107上に成膜される高誘電率膜は膜厚再現性に優れるため、こうした材料に用いた際に素子の製造歩留まりや品質安定性を向上させることができる。
(実施例)
本実施例では、第一の実施形態に記載の成膜装置100(図1)を用いた成膜シーケンス(図2〜図6)に従って成膜を行った。成膜手順を下記(i)〜(x)に示す。
(i)前のバッチの成膜終了(図2(a))
(ii)ダミーウェハおよび製品ウェハのアンロード(図2(a))
(iii)ダミーウェハのロード(図2(b))
(iv)ダミーウェハおよびバッチ炉内をプリコートし、1〜10nm程度のSiO2で覆う(図2(b))
(v)ダミーウェハのアンロード(図3(a))
(vi)製品ウェハ(表面SiO2)およびダミーウェハをバッチ炉内に導入(図3(a))
(vii)HfSiOx成膜(1.5nm)(図3(b))
(viii)窒化(図3(b))
(ix)ダミーウェハおよび製品ウェハのアンロード(図2(a))
(x)膜厚測定
なお、上記(i)では、バッチ炉内およびダミーウェハにはHfSiOxが成膜されている。窒化まで行った場合にはHfSiONとなっている。また、上記(iv)では、成長炉101内の表面すべて、すなわちダミーウェハ109、製品ウェハ107、ボート105、および炉壁103の内壁のいずれもSiO2膜となっている。
以上の手順によりHfSiOxおよびHfSiONの成膜を行ったところ、ダミーウェハ109と製品ウェハ107との枚数比によらず、膜厚は安定しており、バッチ間のHfSiOx膜およびHfSiON膜の膜厚再現性が高かった。
(比較例)
図6(a)および図6(b)を用いて前述した従来の成膜シーケンスに従って成膜を行った。成膜手順を下記(I)〜(VII)に示す。
(I)前のバッチの成膜終了
(II)ダミーウェハ209および製品ウェハ207のアンロード
(III)製品ウェハ207(表面SiO2)およびダミーウェハ209を成長炉201に導入(図6(a))
(IV)HfSiOx成膜(1〜2nm)(図6(b))
(V)窒化(図6(b))
(VI)ダミーウェハ209および製品ウェハ207のアンロード
(VII)膜厚測定
なお、上記(I)では、バッチ炉内およびダミーウェハにはHfSiOxが成膜されている。また、(III)では、製品ウェハ207の表面のみがSiO2表面となっている。また、窒化(V)まで行った場合にはHfSiONとなっている。
本比較例においては、ダミーウェハ209の枚数に依存して、製品ウェハ207(SiO2膜)上に形成されたHfSiOx膜の膜厚が変化した。具体的には、製品ウェハ207を1枚とダミーウェハ209を24枚ボート205に設置して成長炉101中に収容し、成膜を行った場合の製品ウェハ207上のHfSiO膜の膜厚は、製品ウェハ207を10枚とダミーウェハ109を15枚ボート205に設置して同様に成膜を行った場合の製品ウェハ207上のHfSiO膜の膜厚よりも小さかった。
図7は、製品ウェハ207の枚数とHfSiOx膜の膜厚との関係を示した図である。ウェハの総枚数を一定とした場合において、製品ウェハ207の枚数に依存してHfSiOx膜の膜厚が変化している。
以上の実施例および比較例より、製品ウェハ107への成膜前にダミーウェハ109および成長炉101内の下地SiO2膜125のプリコートを行うことにより、膜厚の再現性を向上させることができた。
実施の形態に係る成膜装置の構成を模式的に示す断面図である。 実施の形態に係る成膜装置を用いた成膜方法を説明する断面図である。 実施の形態に係る成膜装置を用いた成膜方法を説明する断面図である。 実施の形態に係る成膜手順のフローチャートを示す図である。 実施の形態に係る成膜手順のフローチャートを示す図である。 従来の成膜装置の構成を模式的に示す断面図である。 比較例に係る成膜方法における製品ウェハ枚数と膜厚との関係を示す図である。
符号の説明
100 成膜装置
101 成長炉
103 炉壁
105 ボート
107 製品ウェハ
109 ダミーウェハ
111 ヒータ
113 high−k原料供給管
115 SiO2原料供給管
121 制御部
123 HfSiON膜
125 下地SiO2

Claims (14)

  1. 複数の半導体ウェハへの成膜が同時に行われるバッチ式の半導体製造装置であって、
    製品ウェハおよびダミーウェハが収容される成長炉と、
    前記成長炉内に第一のガスを供給する第一のガス供給系と、
    前記成長炉内に第二のガスを供給する第二のガス供給系と、
    を備え、
    前記第一のガスは、前記製品ウェハの被成膜面の上に成膜される所定の膜の原料ガスであり、
    前記第二のガスは、前記ダミーウェハ上に成膜され、前記所定の膜とは異なる種類のプリコート膜の原料ガスであることを特徴とする半導体製造装置。
  2. 請求項1に記載の半導体製造装置において、前記所定の膜が、Hf、Al、およびZrからなる群から選択される一または二以上の金属と、Oとを含むことを特徴とする半導体製造装置。
  3. 請求項1または2に記載の半導体製造装置において、
    前記製品ウェハの前記被成膜面が、金属、金属酸化物、および金属窒化物のうちのいずれかの膜の表面であり、
    前記第二のガス供給系は、前記製品ウェハの前記被成膜面の成膜種と同種の膜を前記成長炉の内部にプリコートするように構成されたことを特徴とする半導体製造装置。
  4. 請求項3に記載の半導体製造装置において、
    前記製品ウェハの前記被成膜面がSiO2膜の表面であり、
    前記プリコート膜がSiO2膜であることを特徴とする半導体製造装置。
  5. 請求項3に記載の半導体製造装置において、
    前記製品ウェハの前記被成膜面がTiN膜の表面であり、
    前記プリコート膜がTiN膜であることを特徴とする半導体製造装置。
  6. 請求項1乃至5いずれかに記載の半導体製造装置において、前記第一のガス供給系と前記第二のガス供給系とを制御する制御部を有し、
    前記制御部は、
    前記ダミーウェハが前記成長炉に収容された状態で、前記第二のガス供給系から前記成長炉の内部に前記第二のガスを供給するとともに、
    表面に前記プリコート膜を有する前記ダミーウェハと、前記製品ウェハとが前記成長炉に収容された状態で、前記第一のガス供給系から前記成長炉の内部に前記第一のガスを供給するように構成されていることを特徴とする半導体製造装置。
  7. 複数の半導体ウェハの表面上に所定の膜を一括して形成する成膜工程を含む半導体装置の製造方法であって、
    前記成膜工程は、
    前記所定の膜とは異なる種類のプリコート膜を有する少なくとも一枚のダミーウェハを準備する工程と、
    ダミーウェハを準備する工程で準備された前記ダミーウェハと製品ウェハとの表面に前記所定の膜を同時に設ける工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    ダミーウェハを準備する前記工程は、前記ダミーウェハの表面に、前記製品ウェハの被成膜面の材料と同種の材料からなる前記プリコート膜を設ける工程を含み、
    所定の膜を同時に設ける前記工程は、前記製品ウェハの前記被成膜面の材料と異なる材料からなる膜を設ける工程を含むことを特徴とする半導体装置の製造方法。
  9. 請求項7または8に記載の半導体装置の製造方法において、
    ダミーウェハを準備する前記工程は、複数の半導体ウェハへの成膜が同時に行われるバッチ式の成長炉に前記ダミーウェハを収容し、前記ダミーウェハの表面および前記成長炉の壁面に前記プリコート膜を設ける工程を含み、
    所定の膜を同時に設ける前記工程を、前記プリコート膜が設けられた前記成長炉内で行うことを特徴とする半導体装置の製造方法。
  10. 請求項7乃至9いずれかに記載の半導体装置の製造方法において、所定の膜を同時に設ける前記工程は、前記ダミーウェハと前記製品ウェハとの表面に、Hf、Al、およびZrからなる群から選択される一または二以上の金属と、Oとを含む膜を設ける工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、前記所定の膜はSiまたはNのいずれかまたは両方の元素をさらに含む膜であることを特徴とする半導体装置の製造方法。
  12. 請求項7乃至11いずれかに記載の半導体装置の製造方法において、前記製品ウェハの被成膜面が金属、金属酸化物、金属窒化物のいずれかの膜の表面であることを特徴とする半導体装置の製造方法。
  13. 請求項7乃至12いずれかに記載の半導体装置の製造方法において、
    前記製品ウェハの被成膜面がSiO2膜の表面であり、
    ダミーウェハを準備する前記工程は、前記ダミーウェハの表面にSiO2膜をプリコートする工程を含むことを特徴とする半導体装置の製造方法。
  14. 請求項7乃至12いずれかに記載の半導体装置の製造方法において、
    前記製品ウェハの被成膜面がTiN膜の表面であり、
    ダミーウェハを準備する前記工程は、前記ダミーウェハの表面にTiN膜をプリコートする工程を含むことを特徴とする半導体装置の製造方法。
JP2004245306A 2004-08-25 2004-08-25 半導体装置の製造方法 Expired - Fee Related JP4455225B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004245306A JP4455225B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法
US11/208,787 US20060045969A1 (en) 2004-08-25 2005-08-23 Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device
US12/472,118 US20090263976A1 (en) 2004-08-25 2009-05-26 Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004245306A JP4455225B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006066511A true JP2006066511A (ja) 2006-03-09
JP4455225B2 JP4455225B2 (ja) 2010-04-21

Family

ID=35943548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245306A Expired - Fee Related JP4455225B2 (ja) 2004-08-25 2004-08-25 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US20060045969A1 (ja)
JP (1) JP4455225B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207974A (ja) * 2006-02-01 2007-08-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2007243085A (ja) * 2006-03-13 2007-09-20 Nec Electronics Corp 成膜方法および半導体装置の製造方法
US8023832B2 (en) 2005-09-28 2011-09-20 Nec Corporation Light receiving circuit and digital system
KR20180109717A (ko) * 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Necエレクトロニクス株式会社 半導体装置の製造方法
JP4697879B2 (ja) * 2006-05-09 2011-06-08 東京エレクトロン株式会社 サーバ装置、およびプログラム
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
US8993054B2 (en) * 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
KR20150088941A (ko) * 2014-01-24 2015-08-04 삼성전자주식회사 습식 세정 장치 및 이를 사용한 습식 세정 방법
KR20170034984A (ko) 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3532539A (en) * 1968-11-04 1970-10-06 Hitachi Ltd Method for treating the surface of semiconductor devices
US4403026A (en) * 1980-10-14 1983-09-06 Canon Kabushiki Kaisha Photoconductive member having an electrically insulating oxide layer
US4597989A (en) * 1984-07-30 1986-07-01 Burroughs Corporation Method of depositing silicon films with reduced structural defects
US5279670A (en) * 1990-03-31 1994-01-18 Tokyo Electron Sagami Limited Vertical type diffusion apparatus
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5441570A (en) * 1993-06-22 1995-08-15 Jein Technics Co., Ltd. Apparatus for low pressure chemical vapor deposition
US5840600A (en) * 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JPH09232296A (ja) * 1996-02-23 1997-09-05 Mitsubishi Electric Corp 半導体装置の製造装置および製造方法
KR100224659B1 (ko) * 1996-05-17 1999-10-15 윤종용 종형 기상 성장 장치용 캡
JP3070660B2 (ja) * 1996-06-03 2000-07-31 日本電気株式会社 気体不純物の捕獲方法及び半導体製造装置
US5770324A (en) * 1997-03-03 1998-06-23 Saint-Gobain Industrial Ceramics, Inc. Method of using a hot pressed silicon carbide dummy wafer
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US20030049372A1 (en) * 1997-08-11 2003-03-13 Cook Robert C. High rate deposition at low pressures in a small batch reactor
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
US6551946B1 (en) * 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
JP2001085422A (ja) * 1999-09-17 2001-03-30 Tokyo Electron Ltd 積層ゲート絶縁膜の形成方法及びこの形成システム
JP2001274107A (ja) * 2000-03-28 2001-10-05 Nec Kyushu Ltd 拡散炉
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
AU2001280609A1 (en) * 2000-07-20 2002-02-05 North Carolina State University High dielectric constant metal silicates formed by controlled metal-surface reactions
WO2003015149A1 (fr) * 2001-08-08 2003-02-20 Tokyo Electron Limited Procede et dispositif de traitement thermique
JP3400996B1 (ja) * 2001-11-02 2003-04-28 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP2003077974A (ja) * 2001-08-31 2003-03-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP3913638B2 (ja) * 2001-09-03 2007-05-09 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US6905963B2 (en) * 2001-10-05 2005-06-14 Hitachi Kokusai Electric, Inc. Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases
US6639312B2 (en) * 2001-11-07 2003-10-28 Matrix Semiconductor, Inc Dummy wafers and methods for making the same
US6642573B1 (en) * 2002-03-13 2003-11-04 Advanced Micro Devices, Inc. Use of high-K dielectric material in modified ONO structure for semiconductor devices
JP4086146B2 (ja) * 2002-03-26 2008-05-14 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
JP2004079687A (ja) * 2002-08-13 2004-03-11 Tokyo Electron Ltd キャパシタ構造、成膜方法及び成膜装置
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
KR100771799B1 (ko) * 2003-02-07 2007-10-30 도쿄 엘렉트론 가부시키가이샤 피처리 기판을 처리하는 반도체 처리 방법 및 장치
JP2004311782A (ja) * 2003-04-08 2004-11-04 Tokyo Electron Ltd 成膜方法及び成膜装置
US20050070126A1 (en) * 2003-04-21 2005-03-31 Yoshihide Senzaki System and method for forming multi-component dielectric films
TW200506093A (en) * 2003-04-21 2005-02-16 Aviza Tech Inc System and method for forming multi-component films
JP4267624B2 (ja) * 2003-08-07 2009-05-27 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
TW200526804A (en) * 2003-10-30 2005-08-16 Tokyo Electron Ltd Method of manufacturing semiconductor device, film-forming apparatus, and storage medium
JP4586544B2 (ja) * 2004-02-17 2010-11-24 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Necエレクトロニクス株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023832B2 (en) 2005-09-28 2011-09-20 Nec Corporation Light receiving circuit and digital system
JP2007207974A (ja) * 2006-02-01 2007-08-16 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2007243085A (ja) * 2006-03-13 2007-09-20 Nec Electronics Corp 成膜方法および半導体装置の製造方法
KR20180109717A (ko) * 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
JP2018166192A (ja) * 2017-03-28 2018-10-25 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
KR102234404B1 (ko) 2017-03-28 2021-03-30 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램

Also Published As

Publication number Publication date
JP4455225B2 (ja) 2010-04-21
US20060045969A1 (en) 2006-03-02
US20090263976A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
US11155920B2 (en) Substrate processing apparatus, and method for manufacturing semiconductor device
US6818517B1 (en) Methods of depositing two or more layers on a substrate in situ
KR101573733B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US20090263976A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device
US8901014B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus and non-transitory computer readable recording medium
US20100055927A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
US9659767B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US10626502B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20190035507A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US10199451B2 (en) Lower electrode of DRAM capacitor and manufacturing method thereof
US10927453B2 (en) TiN-based film and TiN-based film forming method
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
US9574269B2 (en) Method and apparatus for forming thin film
US11970767B2 (en) Film forming method and film forming apparatus
JP7009615B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2021053778A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP4703891B2 (ja) 薄膜製造方法
JP7249930B2 (ja) 成膜方法および成膜装置
US12018370B2 (en) Film-forming method and film-forming apparatus
JP7273168B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
WO2021210441A1 (ja) タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
US20230037898A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, recording medium, and method of processing substrate
US7615500B2 (en) Method for depositing film and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees