KR102234404B1 - 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램 - Google Patents

기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램 Download PDF

Info

Publication number
KR102234404B1
KR102234404B1 KR1020180033813A KR20180033813A KR102234404B1 KR 102234404 B1 KR102234404 B1 KR 102234404B1 KR 1020180033813 A KR1020180033813 A KR 1020180033813A KR 20180033813 A KR20180033813 A KR 20180033813A KR 102234404 B1 KR102234404 B1 KR 102234404B1
Authority
KR
South Korea
Prior art keywords
substrate
film
substrates
information indicating
properties
Prior art date
Application number
KR1020180033813A
Other languages
English (en)
Other versions
KR20180109717A (ko
Inventor
유이치 다케나가
다카히토 가사이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180109717A publication Critical patent/KR20180109717A/ko
Application granted granted Critical
Publication of KR102234404B1 publication Critical patent/KR102234404B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/188—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by special applications and not provided for in the relevant subclasses, (e.g. making dies, filament winding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40066—Stack and align identical layers, laminates, electronic substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 외란의 영향을 제거하여 성막 처리를 행하는 것이 가능한 기판 처리 시스템을 제공하는 것을 과제로 한다.
일실시형태의 기판 처리 시스템은, 처리 용기 내에 수용된 복수의 기판에 대하여, 상기 복수의 기판 중 적어도 하나의 기판에 성막된 막의 특성에 기초하여 산출되는 성막 조건을 이용하여, 상기 복수의 기판에 성막 처리를 행하는 것이 가능한 기판 처리 시스템으로서, 상기 기판의 표면 상태가 상기 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 표면 상태 정보 및 상기 기판의 상기 처리 용기 내에서의 배치 상태가 상기 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 배치 상태 정보를 기억하는 기억부와, 상기 기억부에 기억된 상기 표면 상태 정보 및 상기 배치 상태 정보에 기초하여, 상기 복수의 기판이 상기 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 산출하는 산출부와, 상기 산출부가 산출한 상기 정보에 기초하여, 상기 하나의 기판에 성막되는 막의 특성을 보정하는 보정부를 갖는다.

Description

기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램{SUBSTRATE PROCESSING SYSTEM, CONTROL DEVICE, AND FILM DEPOSITION METHOD AND PROGRAM}
본 발명은 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램에 관한 것이다.
종래부터, 반도체 제조 프로세스에 있어서, 반도체 웨이퍼 등의 기판을 처리하는 기판 처리 장치, 예컨대 종형 열처리 장치가 이용되고 있다. 종형 열처리 장치에서는, 다수매의 웨이퍼를 선반형으로 유지하는 유지구를 종형의 열처리 노(爐) 내에 배치하여, CVD 처리, ALD 처리 등에 의해, 기판에의 성막이 행해진다.
이러한 기판 처리 장치에서는, 제품 웨이퍼의 균일성의 향상을 위해 더미 웨이퍼가 배치된다(예컨대, 특허문헌 1 참조). 더미 웨이퍼로서는, 예컨대 미처리 웨이퍼나 처리 종료 웨이퍼가 이용된다.
특허문헌 1: 일본 특허 공개 제2009-81260호 공보
그러나, 더미 웨이퍼에 미처리 웨이퍼를 이용하면, 제품 웨이퍼를 처리할 때마다 새로운 미처리 웨이퍼를 준비하게 되어, 반도체 장치의 제조 비용이 증대한다. 한편, 더미 웨이퍼에 처리 종료 웨이퍼를 이용하면, 제품 웨이퍼의 막 두께에 영향을 미칠 가능성이 있다. 이것은, 웨이퍼의 표면 상태에 따라, 반응 가스의 소비량이 상이한 것에 기인한다. 이와 같이, 성막 처리를 행할 때에는, 외란의 영향을 받는 경우가 있다.
본 발명은 상기를 감안하여 이루어진 것으로서, 외란의 영향을 제거하여 성막 처리를 행하는 것이 가능한 기판 처리 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일양태에 따른 기판 처리 시스템은, 처리 용기 내에 수용된 복수의 기판에 대하여, 상기 복수의 기판 중 적어도 하나의 기판에 성막된 막의 특성에 기초하여 산출되는 성막 조건을 이용하여, 상기 복수의 기판에 성막 처리를 행하는 것이 가능한 기판 처리 시스템으로서, 상기 기판의 표면 상태가 상기 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 표면 상태 정보 및 상기 기판의 상기 처리 용기 내에서의 배치 상태가 상기 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 배치 상태 정보를 기억하는 기억부와, 상기 기억부에 기억된 상기 표면 상태 정보 및 상기 배치 상태 정보에 기초하여, 상기 복수의 기판이 상기 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 산출하는 산출부와, 상기 산출부가 산출한 상기 정보에 기초하여, 상기 하나의 기판에 성막되는 막의 특성을 보정하는 보정부를 갖는다.
개시의 기판 처리 시스템에 따르면, 외란의 영향을 제거하여 성막 처리를 행할 수 있다.
도 1은 본 발명의 실시형태에 따른 기판 처리 시스템의 개략 단면도이다.
도 2는 본 발명의 실시형태에 따른 제어 장치의 기능 구성을 설명하기 위한 도면이다.
도 3은 본 발명의 실시형태에 따른 외란 제거 처리의 일례의 흐름도이다.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙임으로써 중복하는 설명을 생략한다.
(기판 처리 시스템)
본 발명의 기판 처리 시스템에 대해서 설명한다. 도 1은 본 발명의 실시형태에 따른 기판 처리 시스템의 개략 단면도이다.
도 1에 나타내는 바와 같이, 기판 처리 시스템은 기판 처리 장치(1)와, 제어 장치(100)를 구비한다.
기판 처리 장치(1)는 예컨대 처리 용기(4) 내에 수용된 복수의 기판에 대하여, 일괄로 성막 처리를 실행 가능한 배치(batch)식의 장치이다. 기판은 예컨대 반도체 웨이퍼(이하 「웨이퍼(W)」라고 함)여도 좋다.
제어 장치(100)는 예컨대 컴퓨터이고, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는 ROM 또는 보조 기억 장치에 저장된 프로그램에 기초하여 동작하며, 기판 처리 장치(1)의 동작을 제어한다. 제어 장치(100)는 기판 처리 장치(1)의 내부에 마련되어 있어도 좋고, 외부에 마련되어 있어도 좋다. 제어 장치(100)가 기판 처리 장치(1)의 외부에 마련되어 있는 경우, 제어 장치(100)는 유선 또는 무선 등의 통신 수단에 의해, 기판 처리 장치(1)를 제어할 수 있다. 또한, 제어 장치(100)는 유선 또는 무선 등의 통신 수단에 의해, 기판 처리 장치(1)를 포함하는 복수의 장치를 일괄 관리하는 제어 장치인 군컨트롤러나 호스트 컴퓨터에 접속되어 있어도 좋다.
(기판 처리 장치)
도 1에 나타내는 바와 같이, 기판 처리 장치(1)는 길이 방향이 수직 방향인 대략 원통형의 처리 용기(4)를 갖는다. 처리 용기(4)는 원통체의 내통(6)과, 내통(6)의 외측에 동심적으로 배치된 천장을 갖는 외통(8)을 구비하는 2중관 구조를 갖는다. 내통(6) 및 외통(8)은 예컨대 석영 등의 내열성 재료에 의해 형성되어 있다.
내통(6) 및 외통(8)은 스테인리스강 등에 의해 형성되는 매니폴드(10)에 의해, 그 하단부가 유지되어 있다. 매니폴드(10)는 예컨대 도시하지 않는 베이스 플레이트에 고정되어 있다. 또한, 매니폴드(10)는 내통(6) 및 외통(8)과 함께 대략 원통형의 내부 공간을 형성하고 있기 때문에, 처리 용기(4)의 일부를 형성하고 있는 것으로 한다. 즉, 처리 용기(4)는 예컨대 석영 등의 내열성 재료에 의해 형성되는 내통(6) 및 외통(8)과, 스테인리스강 등에 의해 형성되는 매니폴드(10)를 구비하고, 매니폴드(10)는 내통(6) 및 외통(8)을 하방으로부터 유지하도록 처리 용기(4)의 측면 하부에 마련되어 있다.
매니폴드(10)는 처리 용기(4) 내에, 성막 처리에 이용되는 성막 가스, 첨가 가스 등의 처리 가스, 퍼지 처리에 이용되는 퍼지 가스 등의 각종 가스를 도입하는 가스 도입부(20)를 갖는다. 도 1에서는, 가스 도입부(20)가 하나 마련되는 형태를 나타내고 있지만, 이에 한정되지 않고, 사용하는 가스의 종류 등에 따라, 가스 도입부(20)가 복수 마련되어 있어도 좋다.
처리 가스의 종류로서는, 특별히 한정되지 않고, 성막하는 막의 종류 등에 따라 적절하게 선택할 수 있고, 예컨대 실리콘 함유 가스여도 좋다.
퍼지 가스의 종류로서는 특별히 한정되지 않고, 예컨대 질소(N2) 가스 등의 불활성 가스를 이용할 수 있다.
가스 도입부(20)에는 각종 가스를 처리 용기(4) 내에 도입하기 위한 도입 배관(22)이 접속된다. 또한, 도입 배관(22)에는 가스 유량을 조정하기 위한 매스플로우 컨트롤러 등의 유량 조정부(24)나 도시하지 않는 밸브 등이 개재되어 있다.
또한, 매니폴드(10)는 처리 용기(4) 내를 배기하는 가스 배기부(30)를 갖는다. 가스 배기부(30)에는 처리 용기(4) 내를 감압 제어 가능한 진공 펌프(32), 개방도 가변 밸브(34) 등을 포함하는 배기 배관(36)이 접속되어 있다.
매니폴드(10)의 하단부에는 노구(爐口)(40)가 형성되어 있고, 노구(40)에는 예컨대 스테인리스강 등에 의해 형성되는 원반형의 덮개(42)가 마련되어 있다. 덮개(42)는 예컨대 보트 엘리베이터로서 기능하는 승강 기구(44)에 의해 승강 가능하게 마련되어 있고, 노구(40)를 기밀하게 밀봉 가능하게 구성되어 있다.
덮개(42) 위에는, 예컨대 석영제의 보온통(46)이 설치되어 있다. 보온통(46) 위에는, 예컨대 50장 내지 175장 정도의 웨이퍼(W)를 수평 상태로 미리 정해진 간격으로 다단으로 유지하는, 예컨대 석영제의 웨이퍼 보트(48)가 배치되어 있다.
웨이퍼 보트(48)는 승강 기구(44)를 이용하여 덮개(42)를 상승시킴으로써 처리 용기(4) 내에 로드(반입)되고, 웨이퍼 보트(48) 내에 유지된 웨이퍼(W)에 대하여 각종 성막 처리가 행해진다. 각종 성막 처리가 행해진 후에는, 승강 기구(44)를 이용하여 덮개(42)를 하강시킴으로써, 웨이퍼 보트(48)는 처리 용기(4) 내로부터 하방의 로딩 영역에 언로드(반출)된다.
처리 용기(4)의 외주측에는 처리 용기(4)를 미리 정해진 온도로 가열 제어 가능한, 예컨대 원통 형상의 히터(60)가 마련되어 있다.
히터(60)는 복수의 존으로 분할되어 있고, 연직 방향 상측으로부터 하측을 향하여, 히터(60a∼60g)가 마련되어 있다. 히터(60a∼60g)는 각각 전력 제어기(62a∼62g)에 의해 독립적으로 발열량을 제어할 수 있도록 구성된다. 또한, 내통(6)의 내벽 및/또는 외통(8)의 외벽에는, 히터(60a∼60g)에 대응하여, 도시하지 않는 온도 센서가 설치되어 있다. 또한, 도 1에서는, 히터(60)가 7개의 존으로 분할되어 있는 형태를 나타내고 있지만, 이에 한정되지 않고, 예컨대 연직 방향 상측으로부터 하측을 향하여, 6개 이하의 존으로 분할되어 있어도 좋고, 8개 이상의 존으로 분할되어 있어도 좋다. 또한, 히터(60)는 복수의 존으로 분할되어 있지 않아도 좋다.
웨이퍼 보트(48)에 배치된 다수매의 웨이퍼(W)는, 하나의 배치(batch)를 구성하여, 하나의 배치(batch) 단위로 각종 성막 처리가 행해진다. 다수매의 웨이퍼(W)는 제품 기판인 제품 웨이퍼(Wp)와, 모니터 기판인 모니터 웨이퍼(Wm)와, 더미 기판인 더미 웨이퍼(Wd)를 포함한다.
제품 웨이퍼(Wp)는 반도체 장치의 제조에 이용되는 웨이퍼(W)이다. 제품 웨이퍼(Wp)는 하지막이 성막된 웨이퍼여도 좋고, 하지막이 성막되어 있지 않은 미처리 웨이퍼여도 좋다.
모니터 웨이퍼(Wm)는 제품 웨이퍼(Wp)에 성막되는 막의 두께의 모니터를 위한 웨이퍼(W)이고, 조건을 맞추기 위해, 예컨대 제품 웨이퍼(Wp)와 거의 동일한 웨이퍼(W)가 이용된다. 모니터 웨이퍼(Wm)는 분할되는 히터(60a∼60g)의 각각에 대응하여 배치되는 것이 바람직하다. 이에 의해, 존마다의 막 두께를 측정할 수 있어, 면간 균일성을 높은 정밀도로 제어하는 것이 가능해진다.
더미 웨이퍼(Wd)는 제품 웨이퍼(Wp)의 균일성의 향상을 위해 배치된다. 즉, 웨이퍼 보트(48)의 상단, 하단의 근방에서는, 적층된 웨이퍼(W)와 외계의 경계가 되기 때문에, 다른 웨이퍼(W)와 막 두께가 상이할 가능성이 있다. 웨이퍼 보트(48)의 상단, 하단의 근방에 더미 웨이퍼(Wd)를 배치함으로써, 제품 웨이퍼(Wp) 사이에서의 막 두께의 균일성(웨이퍼간 균일성)의 확보가 도모된다.
그런데, 다수매의 웨이퍼를 선반형으로 유지하여 일괄로 성막 처리를 행하는 기판 처리 장치(1)에 있어서는, 웨이퍼(W)의 표면 상태, 표면적, 웨이퍼(W)의 배치 상태(레이아웃), 내통(6)의 상태 등의 외란에 의해, 가스 도입부(20)로부터 공급되는 성막 가스의 농도에 분포가 생긴다.
구체적으로는, 성막 가스는 내통(6)의 하부에 배치된 가스 도입부(20)의 가스 도입구로부터 공급되어, 내통(6)의 상부로부터 배출된다. 성막 가스가 내통(6)의 하부로부터 상부로 이동하는 동안에, 성막 가스가 웨이퍼(W)에서의 성막에서 소비되어, 농도가 저하한다. 그 결과, 가스 도입구의 근방[내통(6)의 하부]에서의 성막 가스의 농도는 크고, 가스 도입구로부터 멀어짐에 따라 성막 가스의 농도는 저하하여, 가스 도입구의 원방[내통(6)의 상부]에서의 성막 가스의 농도는 작아진다. 이 때문에, 성막 가스의 농도 분포에 따라, 웨이퍼(W)의 막 두께도 가스 도입구의 근방에서 두껍고(성막 속도가 크고), 가스 도입구의 원방에서 얇아(성막 속도가 작아)지는 경향이 있다. 이때의 가스 농도의 분포는, 가스 도입구로부터의 거리 및 가스의 경로 상에서의 조건[웨이퍼(W)의 표면 상태, 표면적, 내통(6)의 상태 등]에 따라 상이하다. 가스 도입구의 근방[내통(6)의 하부]에서의 성막 가스의 농도는 이 조건의 영향이 작고, 가스 도입구의 원방[내통(6)의 상부]에서의 성막 가스의 농도는 이 조건의 영향이 크다. 이와 같이 성막 가스의 경로 상에 배치되는 웨이퍼(W)의 표면 상태가, 성막 가스의 농도 분포, 나아가서는 웨이퍼(W)에 형성되는 막의 두께(웨이퍼간 막 두께의 균일성)에 영향을 미친다.
또한, 미처리 웨이퍼(Wn), 처리 종료 웨이퍼(Wy)에서 가스의 소비량이 상이하다. 일반적으로, 미처리 웨이퍼(Wn)에서는 성막 속도가 작고, 처리 종료 웨이퍼(Wy)에서는 성막 속도가 크다. 이것은, 막의 구성 재료와 웨이퍼(W)의 표면을 구성하는 재료의 친화성에 기인한다. 웨이퍼(W)의 표면을 구성하는 재료가 막의 구성 재료와 동일[웨이퍼(W)가 처리 종료 웨이퍼(Wy)]하면, 재료의 친화성의 관계로, 성막 가스로부터 막으로의 전환이 조속하고(성막 속도가 크고), 성막 가스의 소비량도 커진다. 한편, 웨이퍼(W)의 표면을 구성하는 재료가 막의 구성 재료와 이종[웨이퍼(W)가 미처리 웨이퍼(Wn)]이면, 성막 가스로부터 막으로의 전환이 늦어지고(성막 속도가 작고), 성막 가스의 소비량도 작아진다. 그 결과, 미처리 웨이퍼(Wn)를 적층 배치한 경우, 성막 가스의 농도 분포, 나아가서는 웨이퍼 사이에서의 막 두께 분포가 작아진다(웨이퍼 사이에서의 막 두께의 균일성이 양호). 한편, 처리 종료 웨이퍼(Wy)를 적층 배치한 경우, 반응 가스의 농도 분포, 나아가서는 웨이퍼 사이에서의 막 두께 분포가 커진다(웨이퍼 사이에서의 막 두께의 균일성이 불량).
그래서, 이하에서는, 이들 외란의 영향을 제거하여 성막 처리를 행할 수 있는, 본 발명의 실시형태에 따른 제어 장치(100)의 구체적인 구성에 대해서 설명한다.
(제어 장치)
본 발명의 실시형태에 따른 제어 장치(100)에 대해서 설명한다. 도 2는 본 발명의 실시형태에 따른 제어 장치(100)의 기능 구성을 설명하기 위한 도면이다.
도 2에 나타내는 바와 같이, 제어 장치(100)는 기억부(101)와, 산출부(102)와, 보정부(103)를 갖는다.
기억부(101)는 표면 상태 정보 및 배치 상태 정보를 기억한다.
표면 상태 정보는 웨이퍼(W)의 표면 상태가 하나의 웨이퍼(W)[예컨대, 모니터 웨이퍼(Wm), 제품 웨이퍼(Wp)]에 성막되는 막의 특성에 미치는 영향을 나타내는 정보이다. 막의 특성이란, 예컨대 막의 두께, 막 중 불순물 농도로 하여도 좋다. 표면 상태 정보는 웨이퍼(W)에 성막된 막의 종류를 나타내는 막종류 정보와, 웨이퍼(W)의 표면적을 나타내는 표면적 정보를 포함한다. 막종류 정보는 예컨대 성막하는 막에 대한 하지막의 종류에 따라 정해진 막종류 보정 계수여도 좋고, 예비 실험 등에 의해 정해진다. 구체적으로는, 예컨대 성막하는 막과 하지막의 종류가 동일한 경우의 막종류 보정 계수를 1로 하면, 성막하는 막과 하지막의 종류가 상이한 경우의 막종류 보정 계수는 1보다 작은 값으로 할 수 있다. 표면적 정보는 예컨대 웨이퍼(W)의 표면적에 따라 정해진 표면적 보정 계수여도 좋고, 예비 실험 등에 의해 정해진다. 구체적으로는, 웨이퍼(W)의 표면에 요철 패턴이 형성되어 있지 않은 경우의 표면적 보정 계수를 1로 하면, 웨이퍼(W)의 표면에 트렌치 패턴이나 홀 패턴 등의 요철 패턴이 형성되어 있는 경우의 표면적 보정 계수는 1보다 큰 값으로 할 수 있다. 또한, 웨이퍼(W)의 표면적이 클수록, 표면적 보정 계수는 큰 값으로 할 수 있다.
배치 상태 정보는 웨이퍼(W)의 처리 용기(4) 내에서의 배치 상태가 하나의 웨이퍼(W)[예컨대, 모니터 웨이퍼(Wm), 제품 웨이퍼(Wp)]에 성막되는 막의 특성에 미치는 영향을 나타내는 정보이다. 구체적으로는, 배치 상태 정보는 처리 용기(4) 내에 가스를 공급하는 가스 도입부(20)의 가스 도입구로부터 하나의 웨이퍼(W)에 이르기까지의 경로 상에 배치되는 웨이퍼(W)의 매수를 나타내는 매수 정보여도 좋다. 예컨대, 도 1에 나타내는 기판 처리 장치(1)에 있어서, 웨이퍼 보트(48)의 모든 슬롯에 웨이퍼(W)가 배치되어 있고, 하나의 웨이퍼(W)인 모니터 웨이퍼(Wm)가 밑에서부터 10장째에 배치되어 있는 경우, 가스 도입부(20)의 가스 도입구로부터 모니터 웨이퍼(Wm)에 이르기까지의 경로 상에 배치되는 웨이퍼(W)의 매수는 9장이다. 즉, 매수 정보는 9장이 된다. 또한, 배치 상태 정보는 하나의 웨이퍼(W)에서의 성막이 행해지는 측의 면과 인접하는 웨이퍼(W)의 표면적의 정보 및 인접하는 웨이퍼(W)에 성막된 막의 종류를 나타내는 인접 막종류 정보를 포함하여도 좋다.
산출부(102)는 기억부(101)에 기억된 표면 상태 정보 및 배치 상태 정보에 기초하여, 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 특성에 미치는 영향을 나타내는 정보를 산출한다. 구체적으로는, 막종류 정보 및 표면 상태 정보가 하나의 웨이퍼(W)에 성막되는 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정 계수인 막종류 보정 계수 및 표면적 보정 계수를 각각 ak, bk(k는 정수), 경로 상의 웨이퍼(W)의 매수를 n으로 하면, 산출부(102)는 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정값은, 하기의 수식 (1)에 의해 산출한다.
[수식 1]
Figure 112018029278933-pat00001
또한, 배치 상태 정보가 인접 막종류 정보를 포함하는 경우, 인접 막종류 정보를 수치화한 보정 계수를 c로 하면, 산출부(102)는 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정값은, 하기의 수식 (2)에 의해 산출한다.
[수식 2]
Figure 112018029278933-pat00002
보정부(103)는 산출부(102)가 산출한 정보에 기초하여, 하나의 웨이퍼(W)에 성막된 막의 특성의 실측값을 보정한다. 이에 의해, 하나의 웨이퍼(W)에 성막되는 막의 특성은, 외란의 영향이 제거된 특성으로 보정할 수 있다. 그 때문에, 외란의 영향이 제거된 특성에 기초하여 산출되는 성막 조건을 이용하여, 복수의 웨이퍼(W)에 성막 처리를 행할 수 있다. 그 결과, 웨이퍼(W)에 성막되는 막의 특성을 높은 정밀도로 제어할 수 있다.
(외란 제거 처리)
본 발명의 실시형태에 따른 외란 제거 처리에 대해서 설명한다. 도 3은 본 발명의 실시형태에 따른 외란 제거 처리의 일례의 흐름도이다.
이하에서는, 전술한 기판 처리 장치(1)를 이용하여, 웨이퍼 보트(48)의 모든 슬롯에 웨이퍼(W)를 배치하고, 그 중 하나의 웨이퍼(W)를 모니터 웨이퍼(Wm)로 하고, 모니터 웨이퍼(Wm)에 성막되는 막의 막 두께에 기초하여 산출되는 성막 조건을 이용하여, 복수의 웨이퍼(W)에 성막 처리를 행하는 경우를 예로 들어 설명한다.
제어 장치(100)는 사용자 등에 의해 성막 조건이 선택되고, 성막 처리의 조작이 행해지면, 도 3의 흐름도에 나타내는 외란 제거 처리를 개시한다. 성막 조건은 목표 막 두께를 포함한다.
최초에, 제어 장치(100)는 사용자 등에 의해 선택된 성막 조건에 기초하여, 복수의 웨이퍼(W)에 대하여 성막 처리를 실행한다(단계 S1). 또한, 모니터 웨이퍼(Wm)에 성막된 막의 막 두께를 측정한다.
다음에, 제어 장치(100)는 모니터 웨이퍼(Wm)에 성막된 막의 막 두께의 측정 결과를 취득한다(단계 S2).
다음에, 제어 장치(100)는 막 두께 측정 결과를 보정한다(단계 S3). 구체적으로는, 산출부(102)는 기억부(101)에 기억된 웨이퍼(W)의 표면 상태가 하나의 웨이퍼(W)에 성막되는 막의 막 두께에 미치는 영향을 나타내는 표면 상태 정보 및 웨이퍼(W)의 처리 용기(4) 내에서의 배치 상태가 하나의 웨이퍼(W)에 성막되는 막의 막 두께에 미치는 영향을 나타내는 배치 상태 정보에 기초하여, 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 막 두께에 미치는 영향을 나타내는 정보를 산출한다. 계속해서, 보정부(103)는 산출부(102)가 산출한 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 막 두께에 미치는 영향을 나타내는 정보에 기초하여, 하나의 웨이퍼(W)에 성막된 막의 실측 막 두께를 보정한다. 이에 의해, 웨이퍼 보트(48)에 배치된 복수의 웨이퍼(W)의 표면 상태나 배치 상태 등의 외란의 영향을 제거한 막 두께를 산출할 수 있다.
다음에, 제어 장치(100)는 단계 S3에 있어서 보정된 막 두께가 관리 기준 내인지의 여부를 판정한다(단계 S4). 관리 기준은 성막 조건 등에 따라 정해지고, 예컨대 목표 막 두께±10％여도 좋고, 목표 막 두께±5％여도 좋다.
단계 S4에 있어서, 보정된 막 두께가 관리 기준 내라고 판정한 경우, 제어 장치(100)는 처리를 종료한다. 한편, 단계 S4에 있어서, 보정된 막 두께가 관리 기준 밖이라고 판정한 경우, 제어 장치(100)는 사용자 등에게 성막 결과가 관리 기준 밖인 것을 통지한다(단계 S5). 성막 결과가 관리 기준 밖인 것의 통지를 받으면, 사용자 등은 처리를 속행할지의 여부를 판단할 수 있다.
단계 S6에서는, 제어 장치(100)는 사용자 등으로부터의 처리 속행의 조작을 접수하였는지의 여부를 판정한다.
단계 S6에 있어서, 처리 속행의 조작을 접수하였다고 판정한 경우, 제어 장치(100)는 처리를 종료한다. 한편, 단계 S6에 있어서, 처리 속행의 조작을 접수하지 않았다고 판정한 경우, 제어 장치(100)는 사용자 등에 의한 대처가 이루어졌는지의 여부를 판정한다(단계 S7).
단계 S7에 있어서, 사용자 등에 의한 대처가 이루어졌다고 판정한 경우, 제어 장치(100)는 처리를 단계 S1로 이행한다. 한편, 사용자 등에 의한 대처가 이루어지지 않았다고 판정한 경우, 제어 장치(100)는 재차 단계 S7을 반복한다.
이상에 설명한 바와 같이, 본 발명의 실시형태에서는, 표면 상태 정보 및 배치 상태 정보에 기초하여, 복수의 웨이퍼(W)가 하나의 웨이퍼(W)의 막의 특성에 미치는 영향을 나타내는 정보를 산출하고, 산출한 정보에 기초하여, 하나의 웨이퍼(W)에 성막되는 막의 특성을 보정한다. 이에 의해, 사용하는 웨이퍼(W)의 표면 상태나 웨이퍼 보트(48)에 배치되는 웨이퍼(W)의 매수가 변하는 등의 외란이 생긴 경우라도, 외란의 영향을 제거한 막의 특성을 취득할 수 있다. 그 때문에, 더미 웨이퍼(Wd)를 코팅하는 작업(공정)이 불필요해져, 반도체 장치의 제조에 걸리는 비용, 수고, 시간을 삭감할 수 있다.
또한, 성막 결과에 대한 외란이 제거되기 때문에, 성막 결과의 감시 정밀도가 향상하여, 감시 시의 오보(오검지)가 발생하기 어려워진다.
또한, 성막 결과를 이용한 피드백 제어를 행하는 경우에는, 정밀도가 높은 프로세서 제어(프로세스 결과의 조정)가 가능해진다.
이상, 본 발명을 실시하기 위한 형태에 대해서 설명하였지만, 상기 내용은 발명의 내용을 한정하는 것이 아니며, 본 발명의 범위 내에서 여러 가지의 변형 및 개량이 가능하다.
상기 실시형태에서는, 기판 처리 장치(1)의 동작을 제어하는 제어 장치(100)가 외란 제거 처리를 실행하는 경우를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않는다. 예컨대, 유선 또는 무선 등의 통신 수단에 의해 제어 장치(100)와 접속된 군컨트롤러나 호스트 컴퓨터가 외란 제거 처리를 실행하여도 좋다.
상기 실시형태에서는, 웨이퍼(W)의 표면 상태 및 웨이퍼(W)의 처리 용기(4) 내에서의 배치 상태가 하나의 웨이퍼(W)에 성막되는 막의 특성에 미치는 영향을 수치화하여, 실측된 막의 특성값을 보정하는 경우를 예로 들어 설명하였지만, 본 발명은 이에 한정되지 않는다. 예컨대, 이들 영향에 더하여, 내통(6)의 상태[내통(6) 표면의 누적막 두께의 크기], 모니터 웨이퍼(Wm)의 전세정의 실시 유무, 모니터 웨이퍼(Wm)에 성막된 하지막, 제품 웨이퍼(Wp)의 세정 후의 경과 시간 등이, 하나의 웨이퍼(W)에 성막되는 막의 특성에 미치는 영향을 수치화하여, 실측된 막의 특성을 보정하여도 좋다.
1: 기판 처리 장치 4: 처리 용기
100: 제어 장치 101: 기억부
102: 산출부 103: 보정부
W: 웨이퍼 Wm: 모니터 웨이퍼

Claims (11)

  1. 처리 용기 내에 수용된 복수의 기판에 대하여, 상기 복수의 기판 중 적어도 하나의 기판에 성막된 막의 특성에 기초하여 산출되는 성막 조건을 이용하여, 상기 복수의 기판에 성막 처리를 행하는 것이 가능한 기판 처리 시스템으로서,
    상기 기판의 표면 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 표면 상태 정보, 및 상기 기판의 상기 처리 용기 내에서의 배치 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 배치 상태 정보를 기억하는 기억부와,
    상기 기억부에 기억된 상기 표면 상태 정보 및 상기 배치 상태 정보에 기초하여, 상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 산출하는 산출부와,
    상기 산출부가 산출한 상기 정보에 기초하여, 상기 적어도 하나의 기판에 성막되는 막의 특성을 보정하는 보정부
    를 가지고,
    상기 표면 상태 정보는, 상기 기판에 성막된 막의 종류를 나타내는 막종류 정보와, 상기 기판의 표면적을 나타내는 표면적 정보를 포함하고,
    상기 배치 상태 정보는, 상기 처리 용기 내에 가스를 공급하는 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 기판의 매수를 나타내는 매수 정보와, 상기 적어도 하나의 기판과 인접하는 기판에 성막된 막의 종류를 나타내는 인접 막종류 정보를 포함하고,
    상기 막종류 정보 및 상기 표면적 정보가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정 계수를 각각 ak, bk(k는 정수), 상기 인접 막종류 정보를 수치화한 보정 계수를 c, 상기 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 상기 기판의 매수를 n으로 하면,
    상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정값은, 하기의 수식 (2)에 의해 산출되는 것인,
    기판 처리 시스템.
    [수식 2]
    Figure 112020087696035-pat00008
  2. 제1항에 있어서,
    상기 적어도 하나의 기판은, 제품 기판에 형성되는 막의 특성의 모니터를 위한 모니터 기판인 것인, 기판 처리 시스템.
  3. 처리 용기 내에 수용된 복수의 기판에 대하여, 상기 복수의 기판 중 적어도 하나의 기판에 성막된 막의 특성에 기초하여 산출되는 성막 조건을 이용하여, 상기 복수의 기판에 성막 처리를 행하는 것이 가능한 기판 처리 장치를 제어하는 제어 장치로서,
    상기 기판의 표면 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 표면 상태 정보, 및 상기 기판의 상기 처리 용기 내에서의 배치 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 배치 상태 정보를 기억하는 기억부와,
    상기 기억부에 기억된 상기 표면 상태 정보 및 상기 배치 상태 정보에 기초하여, 상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 산출하는 산출부와,
    상기 산출부가 산출한 상기 정보에 기초하여, 상기 적어도 하나의 기판에 성막되는 막의 특성을 보정하는 보정부
    를 가지고,
    상기 표면 상태 정보는, 상기 기판에 성막된 막의 종류를 나타내는 막종류 정보와, 상기 기판의 표면적을 나타내는 표면적 정보를 포함하고,
    상기 배치 상태 정보는, 상기 처리 용기 내에 가스를 공급하는 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 기판의 매수를 나타내는 매수 정보와, 상기 적어도 하나의 기판과 인접하는 기판에 성막된 막의 종류를 나타내는 인접 막종류 정보를 포함하고,
    상기 막종류 정보 및 상기 표면적 정보가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정 계수를 각각 ak, bk(k는 정수), 상기 인접 막종류 정보를 수치화한 보정 계수를 c, 상기 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 상기 기판의 매수를 n으로 하면,
    상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정값은, 하기의 수식 (2)에 의해 산출되는 것인,
    제어 장치.
    [수식 2]
    Figure 112020087696035-pat00009
  4. 처리 용기 내에 수용된 복수의 기판에 대하여, 상기 복수의 기판 중 적어도 하나의 기판에 성막된 막의 특성에 기초하여 산출되는 성막 조건을 이용하여, 상기 복수의 기판에 성막 처리를 행하는 성막 방법으로서,
    상기 기판의 표면 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 표면 상태 정보, 및 상기 기판의 상기 처리 용기 내에서의 배치 상태가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 배치 상태 정보에 기초하여, 상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 산출하는 산출 단계와,
    상기 산출 단계에서 산출한 상기 정보에 기초하여, 상기 적어도 하나의 기판에 성막되는 막의 특성을 보정하는 보정 단계
    를 가지고,
    상기 표면 상태 정보는, 상기 기판에 성막된 막의 종류를 나타내는 막종류 정보와, 상기 기판의 표면적을 나타내는 표면적 정보를 포함하고,
    상기 배치 상태 정보는, 상기 처리 용기 내에 가스를 공급하는 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 기판의 매수를 나타내는 매수 정보와, 상기 적어도 하나의 기판과 인접하는 기판에 성막된 막의 종류를 나타내는 인접 막종류 정보를 포함하고,
    상기 막종류 정보 및 상기 표면적 정보가 상기 적어도 하나의 기판에 성막되는 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정 계수를 각각 ak, bk(k는 정수), 상기 인접 막종류 정보를 수치화한 보정 계수를 c, 상기 가스 도입부로부터 상기 적어도 하나의 기판에 이르기까지의 경로 상에 배치되는 상기 기판의 매수를 n으로 하면,
    상기 복수의 기판이 상기 적어도 하나의 기판의 막의 특성에 미치는 영향을 나타내는 정보를 수치화한 보정값은, 하기의 수식 (2)에 의해 산출되는 것인,
    성막 방법.
    [수식 2]
    Figure 112020087696035-pat00010
  5. 제4항에 기재된 성막 방법을 컴퓨터에 실행시키기 위한 매체에 저장된 프로그램.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020180033813A 2017-03-28 2018-03-23 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램 KR102234404B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017063792A JP6739386B2 (ja) 2017-03-28 2017-03-28 基板処理システム、制御装置、成膜方法及びプログラム
JPJP-P-2017-063792 2017-03-28

Publications (2)

Publication Number Publication Date
KR20180109717A KR20180109717A (ko) 2018-10-08
KR102234404B1 true KR102234404B1 (ko) 2021-03-30

Family

ID=63670760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180033813A KR102234404B1 (ko) 2017-03-28 2018-03-23 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램

Country Status (3)

Country Link
US (1) US10504803B2 (ko)
JP (1) JP6739386B2 (ko)
KR (1) KR102234404B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052435B1 (ko) * 2016-03-31 2019-12-05 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
CN114262880B (zh) * 2021-12-16 2023-11-17 上海华虹宏力半导体制造有限公司 一种lpcvd炉管自动调控沉积膜厚的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030045961A1 (en) 2001-08-31 2003-03-06 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US20030073293A1 (en) 1998-01-09 2003-04-17 Armand Ferro In situ growth of oxide and silicon layers
US20050136657A1 (en) 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP2006066511A (ja) 2004-08-25 2006-03-09 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP2009081260A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 基板処理システム，基板処理装置の制御方法，およびプログラム
JP2010016106A (ja) 2008-07-02 2010-01-21 Panasonic Corp 半導体装置の製造方法および半導体装置の製造装置
US20150243566A1 (en) 2012-10-16 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method of measuring contamination amount of vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US20150354947A1 (en) 2013-01-23 2015-12-10 Hitachi High-Technologies Corporation Surface Measurement Apparatus
JP2016181626A (ja) 2015-03-24 2016-10-13 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068327B2 (ja) * 2001-10-11 2008-03-26 株式会社東芝 半導体製造装置と半導体装置の製造方法
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP2008047785A (ja) * 2006-08-21 2008-02-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030073293A1 (en) 1998-01-09 2003-04-17 Armand Ferro In situ growth of oxide and silicon layers
US20030045961A1 (en) 2001-08-31 2003-03-06 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US20050136657A1 (en) 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP2006066511A (ja) 2004-08-25 2006-03-09 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP2009081260A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 基板処理システム，基板処理装置の制御方法，およびプログラム
JP2010016106A (ja) 2008-07-02 2010-01-21 Panasonic Corp 半導体装置の製造方法および半導体装置の製造装置
US20150243566A1 (en) 2012-10-16 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method of measuring contamination amount of vapor phase growth apparatus, and method of manufacturing epitaxial wafer
US20150354947A1 (en) 2013-01-23 2015-12-10 Hitachi High-Technologies Corporation Surface Measurement Apparatus
JP2016181626A (ja) 2015-03-24 2016-10-13 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム

Also Published As

Publication number Publication date
JP2018166192A (ja) 2018-10-25
KR20180109717A (ko) 2018-10-08
US20180286767A1 (en) 2018-10-04
US10504803B2 (en) 2019-12-10
JP6739386B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP5274213B2 (ja) 基板処理装置および半導体装置の製造方法、温度制御方法
KR101810282B1 (ko) 기판 처리 방법 및 제어 장치
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
KR102234404B1 (ko) 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
KR102246922B1 (ko) 기판 처리 시스템 및 제어 장치
JP5752634B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP2010219460A (ja) 基板処理装置
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6980125B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6267881B2 (ja) 基板処理方法及び制御装置
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP2018113275A (ja) 基板処理装置のクリーニング方法及び基板処理システム
JP6771418B2 (ja) 基板処理システム、制御装置、群コントローラ及びホストコンピュータ
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
KR20180102014A (ko) 기판 처리 시스템, 제어 장치 및 기판 처리 방법
JP2003158083A (ja) 熱処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant