KR20180102014A - 기판 처리 시스템, 제어 장치 및 기판 처리 방법 - Google Patents

기판 처리 시스템, 제어 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR20180102014A
KR20180102014A KR1020180024715A KR20180024715A KR20180102014A KR 20180102014 A KR20180102014 A KR 20180102014A KR 1020180024715 A KR1020180024715 A KR 1020180024715A KR 20180024715 A KR20180024715 A KR 20180024715A KR 20180102014 A KR20180102014 A KR 20180102014A
Authority
KR
South Korea
Prior art keywords
etching
amount
forming material
film forming
substrates
Prior art date
Application number
KR1020180024715A
Other languages
English (en)
Other versions
KR102195780B1 (ko
Inventor
마사미 오이카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180102014A publication Critical patent/KR20180102014A/ko
Application granted granted Critical
Publication of KR102195780B1 publication Critical patent/KR102195780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 브롬을 포함하는 가스를 이용한 에칭의 종점 검지를 행할 수 있는 기판 처리 시스템을 제공하는 것을 목적으로 한다.
일 실시형태의 기판 처리 시스템은, 처리 용기 내에 있어서 Si막이 성막된 복수의 기판에 대하여, 에칭 가스를 공급하여 일괄적으로 에칭 처리를 행할 수 있는 기판 처리 시스템으로서, 상기 복수의 기판 중 하나의 기판에 성막된 Si막의 Si량을 정보로서 취득하는 Si량 취득부와, 상기 처리 용기 내에 수용되는 상기 복수의 기판의 매수를 정보로서 취득하는 매수 취득부와, 상기 Si량 취득부가 취득한 상기 Si량과 상기 매수 취득부가 취득한 상기 복수의 기판의 매수에 기초하여, 상기 처리 용기 내에 수용되는 상기 복수의 기판에 성막된 Si량을 산출하는 Si량 산출부와, 미리 정해진 Si량과 에칭 조건의 관계에 기초하여, 상기 Si량 산출부가 산출한 상기 Si량을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출하는 조건 산출부를 갖는다.

Description

기판 처리 시스템, 제어 장치 및 기판 처리 방법{SUBSTRATE PROCESSING SYSTEM, CONTROL DEVICE, AND SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 시스템, 제어 장치 및 기판 처리 방법에 관한 것이다.
종래부터, 처리 용기 내에 수용된 웨이퍼에 대하여 에칭 가스를 공급하고, 웨이퍼에 성막된 실리콘막을 선택적으로 에칭하는 방법이 알려져 있다. 에칭 가스로서는, 실리콘막을 휘발성이 높은 할로겐 화합물로써 제거할 수 있다고 하는 관점에서, 예컨대 불소(F), 브롬(Br) 등의 할로겐 원소를 포함하는 가스가 이용되고 있다(예컨대, 특허문헌 1 참조).
그런데, 불소를 포함하는 가스를 이용하여 실리콘막을 에칭하는 경우, 에칭에 의해 생기는 할로겐 화합물인 SiF4의 양을 비분산적외선(NDIR) 센서 등에 의해 감시함으로써 종점 검지를 행할 수 있다(예컨대, 특허문헌 2 참조).
일본 특허 공개 제2002-118100호 공보 일본 특허 공개 제2012-151356호 공보
그러나, 브롬을 포함하는 가스를 이용하여 실리콘막을 에칭하는 경우, 에칭에 의해 생기는 할로겐 화합물인 SiBr4의 양을 검출할 수 있는 센서가 개발되어 있지 않기 때문에, 센서를 이용한 종점 검지를 행할 수 없다.
그래서, 본 발명의 일 양태에서는, 브롬을 포함하는 가스를 이용한 에칭의 종점 검지를 행할 수 있는 기판 처리 시스템을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 일 양태에 따른 기판 처리 시스템은, 처리 용기 내에 있어서 Si막이 성막된 복수의 기판에 대하여, 에칭 가스를 공급하여 일괄적으로 에칭 처리를 행할 수 있는 기판 처리 시스템으로서, 상기 복수의 기판 중 하나의 기판에 성막된 Si막의 Si량을 정보로서 취득하는 Si량 취득부와, 상기 처리 용기 내에 수용되는 상기 복수의 기판의 매수를 정보로서 취득하는 매수 취득부와, 상기 Si량 취득부가 취득한 상기 Si량과 상기 매수 취득부가 취득한 상기 복수의 기판의 매수에 기초하여, 상기 처리 용기 내에 수용되는 상기 복수의 기판에 성막된 Si량을 산출하는 Si량 산출부와, 미리 정해진 Si량과 에칭 조건의 관계에 기초하여, 상기 Si량 산출부가 산출한 상기 Si량을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출하는 조건 산출부를 갖는다.
개시하는 기판 처리 시스템에 따르면, 브롬을 포함하는 가스를 이용한 에칭의 종점 검지를 행할 수 있다.
도 1은 본 발명의 실시형태에 따른 기판 처리 시스템의 개략 단면도.
도 2는 본 발명의 실시형태에 따른 제어 장치의 기능 구성을 설명하기 위한 도면.
도 3은 Si량과 에칭 시간의 관계를 나타낸 도면.
도 4는 본 발명의 실시형태에 따른 에칭 조건 산출 처리의 일례의 흐름도.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는 동일한 부호를 붙임으로써 중복된 설명을 생략한다.
(기판 처리 시스템)
본 발명의 기판 처리 시스템에 대해서 설명한다. 도 1은 본 발명의 실시형태에 따른 기판 처리 시스템의 개략 단면도이다.
도 1에 도시된 바와 같이, 기판 처리 시스템은, 기판 처리 장치(1)와, 제어 장치(2)를 구비한다.
기판 처리 장치(1)는, 예컨대 기판인 반도체 웨이퍼(이하 「웨이퍼(W)」라고 함)에 대하여, 일괄적으로 성막 처리, 에칭 처리 등의 각종 처리를 실행할 수 있는 배치(batch)식 장치이다.
제어 장치(2)는, 예컨대 컴퓨터로서, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory), 보조 기억 장치 등을 구비한다. CPU는 ROM 또는 보조 기억 장치에 저장된 프로그램에 기초하여 동작하고, 기판 처리 장치(1)의 동작을 제어한다. 제어 장치(2)는, 기판 처리 장치(1)의 내부에 설치되어 있어도 좋고, 외부에 설치되어 있어도 좋다. 제어 장치(2)가 기판 처리 장치(1)의 외부에 설치되어 있는 경우, 제어 장치(2)는, 유선 또는 무선 등의 통신 수단에 의해, 기판 처리 장치(1)를 제어할 수 있다.
(기판 처리 장치)
본 발명의 실시형태에 따른 기판 처리 장치(1)는, 도 1에 도시된 바와 같이, 웨이퍼(W)를 수용하는 처리 용기(10)를 갖고 있다.
처리 용기(10)는, 하단부가 개방된 천장이 있는 원통 형상의 내관(12)과, 하단부가 개방되어 내관(12)의 외측을 덮는 천장이 있는 원통 형상의 외관(14)을 갖는다. 내관(12) 및 외관(14)은, 석영 등의 내열성 재료에 의해 형성되어 있고, 동축 형상으로 배치되어 이중관 구조로 되어 있다. 처리 용기(10) 내에는, 복수의 웨이퍼(W)를 미리 정해진 간격으로 유지하는 웨이퍼 보트(16)가 반입반출된다.
내관(12)의 천장부는, 예컨대 평탄하게 되어 있다. 내관(12)의 일측에는, 그 길이 방향(상하 방향)을 따라 가스 노즐을 수용하는 노즐 수용부(18)가 형성되어 있다. 노즐 수용부(18)는, 내관(12)의 측벽의 일부를 외측으로 향해 돌출시켜 볼록부(20)를 형성하고, 볼록부(20) 내부를 노즐 수용부(18)로서 형성하고 있다. 또한, 노즐 수용부(18)에 대향시켜 내관(12)의 반대측의 측벽에는, 그 길이 방향(상하 방향)을 따라 개구부(22)가 형성되어 있다.
개구부(22)는, 내관(12) 내의 가스를 배기할 수 있도록 형성된 가스 배기구이다. 개구부(22)의 길이는, 웨이퍼 보트(16)의 길이와 동일하거나, 또는, 웨이퍼 보트(16)의 길이보다도 길게 상하 방향으로 각각 연장되도록 형성되어 있다. 즉, 개구부(22)의 상단은, 웨이퍼 보트(16)의 상단에 대응하는 위치 이상의 높이로 연장되어 위치하며, 개구부(22)의 하단은, 웨이퍼 보트(16)의 하단에 대응하는 위치 이하의 높이로 연장되어 위치해 있다. 구체적으로는, 도 1에 도시된 바와 같이, 웨이퍼 보트(16)의 상단과 개구부(22)의 상단 사이의 높이 방향의 거리는 0 ㎜∼5 ㎜ 정도의 범위 내이다. 또한, 웨이퍼 보트(16)의 하단과 개구부(22)의 하단 사이의 높이 방향의 거리는 0 ㎜∼350 ㎜ 정도의 범위 내이다. 또한, 개구부(22)의 폭은, 10 ㎜∼400 ㎜ 정도의 범위 내, 바람직하게는 40 ㎜∼200 ㎜ 정도의 범위 내이다.
처리 용기(10)의 하단은, 예컨대 스테인리스강에 의해 형성되는 원통 형상의 매니폴드(30)에 의해 지지되어 있다. 매니폴드(30)의 상단부에는 플랜지부(32)가 형성되어 있고, 플랜지부(32) 상에 외관(14)의 하단부를 설치하여 지지하도록 되어 있다. 플랜지부(32)와 외관(14)의 하단부 사이에는 O링 등의 시일 부재(34)를 개재시켜 외관(14) 내부를 기밀 상태로 하고 있다.
매니폴드(30)의 상부의 내벽에는, 원환형의 지지부(36)가 마련되어 있고, 지지부(36) 상에 내관(12)의 하단부를 설치하여 이것을 지지하도록 되어 있다. 매니폴드(30)의 하단의 개구부에는, 덮개부(38)가 O링 등의 시일 부재(40)를 통해 기밀하게 부착되어 있고, 처리 용기(10)의 하단의 개구부측, 즉 매니폴드(30)의 개구부를 기밀하게 막도록 되어 있다. 덮개부(38)는, 예컨대 스테인리스강에 의해 형성된다.
덮개부(38)의 중앙부에는, 자성 유체 시일부(42)를 통해 회전축(44)이 관통시켜 설치되어 있다. 회전축(44)의 하부는, 보트 엘리베이터로 이루어진 승강 수단(46)의 아암(48)에 회전 가능하게 지지되어 있고, 모터에 의해 회전되도록 되어 있다.
회전축(44)의 상단에는 회전 플레이트(50)가 설치되어 있고, 회전 플레이트(50) 상에 석영제의 보온대(52)를 통해 웨이퍼(W)를 유지하는 웨이퍼 보트(16)가 배치되도록 되어 있다. 따라서, 승강 수단(46)을 승강시킴으로써 덮개부(38)와 웨이퍼 보트(16)는 일체로서 상하 이동하고, 웨이퍼 보트(16)를 처리 용기(10) 내에 대하여 반출반입할 수 있도록 되어 있다.
가스 공급 수단(60)은, 매니폴드(30)에 마련되어 있고, 내관(12) 내로 처리 가스, 퍼지 가스 등의 미리 정해진 가스를 도입한다. 가스 공급 수단(60)은, 복수(예컨대 3개)의 길이가 상이한 석영제의 가스 노즐(62, 64, 66)을 갖고 있다. 각 가스 노즐(62, 64, 66)은, 내관(12) 내에 그 길이 방향을 따라 설치됨과 더불어, 그 기단부가 L자형으로 굴곡되어 매니폴드(30)를 관통하도록 하여 지지되어 있다.
가스 노즐(62, 64, 66)은, 내관(12)의 노즐 수용부(18) 내에 둘레 방향을 따라 일렬이 되도록 설치되어 있다. 가스 노즐(62)에는, 내관(12) 내의 상부에 있어서, 그 길이 방향을 따라 미리 정해진 간격으로 복수의 가스 구멍(62A)이 형성되어 있고, 가스 구멍(62A)으로부터 수평 방향을 향해 가스를 토출할 수 있도록 되어 있다. 가스 노즐(64)에는, 내관(12) 내의 중앙부에 있어서, 그 길이 방향을 따라 미리 정해진 간격으로 복수의 가스 구멍(64A)이 형성되어 있고, 가스 구멍(64A)으로부터 수평 방향을 향해 가스를 토출할 수 있도록 되어 있다. 가스 노즐(66)에는, 내관(12) 내의 하부에 있어서, 그 길이 방향을 따라 미리 정해진 간격으로 복수의 가스 구멍(66A)이 형성되어 있고, 가스 구멍(66A)으로부터 수평 방향을 향해 가스를 토출할 수 있도록 되어 있다. 이와 같이, 가스 노즐(62, 64, 66)에 의해, 내관(12) 내의 상부, 중앙부, 하부에 각각 독립적으로 가스를 토출할 수 있도록 되어 있다.
가스의 종류로는, 성막 가스, 에칭 가스, 퍼지 가스 등의 각종 가스가 이용되고, 각 가스를 유량 제어하면서 필요에 따라 각 가스 노즐(62, 64, 66)을 통해 공급할 수 있도록 되어 있다. 성막 가스로는, 예컨대 실리콘 함유 가스를 들 수 있다. 에칭 가스로는, 예컨대 브롬화수소(HBr) 가스 등의 브롬 함유 가스를 들 수 있다. 퍼지 가스로는, 예컨대 질소(N2) 가스 등의 불활성 가스를 들 수 있다.
또한, 매니폴드(30)의 상부의 측벽으로서, 지지부(36)의 위쪽에는, 가스 출구(70)가 형성되어 있고, 내관(12)과 외관(14) 사이의 공간부(72)를 통해 개구부(22)로부터 배출되는 내관(12) 내의 가스를 배기할 수 있도록 되어 있다. 가스 출구(70)에는, 배기 수단(74)이 마련된다. 배기 수단(74)은, 가스 출구(70)에 접속된 배기 통로(76)를 갖고 있다. 배기 통로(76)에는, 압력 조정 수단인 압력 조정 밸브(78) 및 진공 펌프(80)가 순차 개재되어, 처리 용기(10) 내부를 진공으로 배기할 수 있도록 되어 있다.
외관(14)의 외주측에는, 외관(14)을 덮도록 원통 형상의 가열 수단(90)이 마련되어 있고, 웨이퍼(W)를 가열하도록 되어 있다.
(제어 장치)
본 발명의 실시형태에 따른 제어 장치(2)에 대해서 설명한다. 도 2는 본 발명의 실시형태에 따른 제어 장치(2)의 기능 구성을 설명하기 위한 도면이다. 도 3은 Si량과 에칭 시간의 관계를 나타낸 도면이다. 도 3에 있어서는, 종축은 Si량을 나타내고, 횡축은 에칭 시간(분)을 나타내고 있다.
도 2에 도시된 바와 같이, 제어 장치(2)는, Si량 취득부(201)와, 매수 취득부(202)와, Si량 산출부(203)와, 기억부(204)와, 조건 산출부(205)를 갖는다.
Si량 취득부(201)는, 처리 용기(10)에서 에칭 처리가 행해지는 복수의 웨이퍼(W) 중 하나의 웨이퍼(W)에 성막된 실리콘(Si)막의 Si량을 취득한다. Si량은, 하나의 웨이퍼(W)에 성막된 Si막에 포함되는 Si 원자의 수여도 좋고, 예컨대 Si막이 성막되기 전의 하지(下地)의 표면적과 Si막의 막 두께에 기초하여 산출될 수 있다. 구체적으로는, 하지가 요철 패턴을 갖는 경우에는, 하지가 요철 패턴을 갖지 않는 경우와 비교하여, 하지의 표면적이 커지기 때문에, Si량은 많아진다.
매수 취득부(202)는, 처리 용기(10) 내에 수용되는 복수의 웨이퍼(W)의 매수를 취득한다. 구체적으로는, 매수 취득부(202)는, 예컨대 작업자 등에 의해 입력된 웨이퍼(W)의 매수나, 웨이퍼 보트(16)에 실제로 유지되어 있는 웨이퍼(W)의 매수에 기초하여, 처리 용기(10) 내에 수용되는 복수의 웨이퍼(W)의 매수를 취득한다.
Si량 산출부(203)는, Si량 취득부(201)가 취득한 하나의 웨이퍼(W)에 성막된 Si량과, 매수 취득부(202)가 취득한 복수의 웨이퍼(W)의 매수에 기초하여, 처리 용기(10) 내에 수용되는 웨이퍼(W) 전체에 성막된 Si량을 산출한다. 이하, 처리 용기(10) 내에 수용되는 웨이퍼(W) 전체에 성막된 Si량을 「전체 Si량」이라고도 부른다. 구체적으로는, Si량 산출부(203)는, 예컨대 Si량 취득부(201)가 취득한 하나의 웨이퍼(W)에 성막된 Si량과, 매수 취득부(202)가 취득한 웨이퍼(W)의 매수를 곱함으로써, 전체 Si량을 산출한다.
기억부(204)는, Si량과 에칭 조건의 관계를 기억한다. Si량과 에칭 조건의 관계는, 예컨대 도 3에 도시된 바와 같이, 처리 용기(10) 내에 공급하는 에칭 가스의 유량마다 정해진 Si량과, 에칭 처리의 처리 시간, 처리 온도, 및 처리 압력과의 관계를 나타내는 그래프여도 좋다. 이러한 Si량과 에칭 조건의 관계는, 예컨대 예비 실험 등에 기초하여 정해질 수 있다.
조건 산출부(205)는, Si량 산출부(203)가 산출한 전체 Si량과, 기억부(204)에 기억된 Si량과 에칭 조건의 관계에 기초하여, 복수의 웨이퍼(W)에 성막된 모든 Si를 에칭하여 제거하기 위해 필요한 에칭 조건을 산출한다. 구체적으로는, 예컨대 가스 유량을 X, 처리 온도를 550℃, 처리 압력을 20 Torr로 하고, Si량 산출부(203)가 산출한 Si량이 Q1인 경우, 조건 산출부(205)는, 도 3에 도시된 관계에 기초하여, Si량이 Q1이 될 때의 에칭 시간을 산출한다. 도 3에 도시된 예에서는, Si량이 Q1이 될 때의 에칭 시간은 75분이다.
(에칭 조건 산출 처리)
본 발명의 실시형태에 따른 에칭 조건 산출 처리에 대해서 설명한다. 도 4는 본 발명의 실시형태에 따른 에칭 조건 산출 처리의 일례의 흐름도이다.
제어 장치(2)는, 작업자 등에 의한 에칭 처리 시작의 조작을 접수한 경우, 도 4의 흐름도에 도시된 에칭 조건 산출 처리를 시작한다.
Si량 취득 단계 S1에서는, Si량 취득부(201)는, 처리 용기(10)에서 에칭 처리가 행해지는 복수의 웨이퍼(W) 중 하나의 웨이퍼(W)에 성막된 Si막의 Si량을 취득한다.
매수 취득 단계 S2에서는, 매수 취득부(202)는, 처리 용기(10) 내에 수용되는 복수의 웨이퍼(W)의 매수를 취득한다.
Si량 산출 단계 S3에서는, Si량 산출부(203)는, Si량 취득부(201)가 취득한 하나의 웨이퍼(W)에 성막된 Si량과, 매수 취득부(202)가 취득한 웨이퍼(W)의 매수에 기초하여, 처리 용기(10) 내에 수용되는 웨이퍼(W) 전체의 Si량을 산출한다.
조건 산출 단계 S4에서는, 조건 산출부(205)는, Si량 산출 단계 S3에서 산출한 Si량과, 기억부(204)에 기억된 Si량과 에칭 조건의 관계에 기초하여, 복수의 웨이퍼(W)에 성막된 모든 Si막을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출한다.
이상에 나타낸 Si량 취득 단계 S1 내지 조건 산출 단계 S4에 의해, 복수의 웨이퍼(W)에 성막된 모든 Si막을 에칭하여 제거하기 위한 에칭 조건을 산출할 수 있다.
(기판 처리 방법)
본 발명의 실시형태에 따른 기판 처리 방법에 대해서 설명한다. 이하에서는, 전술한 기판 처리 장치(1)를 이용하여, 웨이퍼(W)의 표면에 성막된 불필요한 Si막을 에칭 처리에 의해 제거한 후, 계속해서 동일한 기판 처리 장치(1)를 이용하여 성막 처리를 실행하고, 원하는 특성을 갖는 Si막을 성막하는 경우를 예를 들어 설명한다.
처음에, 미리 정해진 매수의 웨이퍼(W)에 대하여 기판 처리를 행하는 조작을 접수하면, 제어 장치(2)는, 미리 정해진 매수(예컨대 50장∼150장)의 웨이퍼(W)를 웨이퍼 보트(16)에 배치하도록 기판 처리 장치(1)의 동작을 제어한다. 또한, 제어 장치(2)는, 전술한 에칭 조건 산출 처리에 의해, 에칭 조건을 산출한다.
웨이퍼 보트(16)에 미리 정해진 매수의 웨이퍼(W)가 배치된 후, 제어 장치(2)는, 웨이퍼 보트(16)를, 미리 소정 온도로 설정된 처리 용기(10) 내에, 그 아래쪽으로부터 상승시켜 반입하도록 기판 처리 장치(1)의 동작을 제어한다.
처리 용기(10)에 웨이퍼 보트(16)가 반입된 후, 제어 장치(2)는, 덮개부(38)에 의해 매니폴드(30)의 하단의 개구부를 폐쇄하고, 처리 용기(10) 내부를 밀폐하도록 기판 처리 장치(1)의 동작을 제어한다.
다음에, 제어 장치(2)는, 에칭 조건 산출 처리에 의해 산출된 에칭 조건이 되도록, 처리 용기(10) 내부를 압력, 웨이퍼(W)의 온도, HBr 가스의 유량을 조정하고, 웨이퍼(W)에 성막된 Si막을, 미리 정해진 시간 에칭하여 제거한다(에칭 단계). 이에 따라, 웨이퍼(W)에 성막된 Si막을, 과량의 HBr 가스를 공급하지 않고서 에칭하여 제거할 수 있다. 그 때문에, HBr 가스의 오버플로우 시간을 단축할 수 있어, HBr 가스의 소비량을 삭감할 수 있다.
미리 정해진 에칭 시간이 경과한 후, 제어 장치(2)는, 가스 노즐(62, 64, 66)로부터의 HBr 가스의 공급을 정지시킴과 더불어, 가스 노즐(62, 64, 66)로부터 처리 용기(10) 내로 N2 가스를 공급하고, 처리 용기(10)를 퍼지하도록 기판 처리 장치(1)의 동작을 제어한다.
다음에, 제어 장치(2)는, 가스 노즐(62, 64, 66)로부터 처리 용기(10) 내에 실리콘 함유 가스를 공급하고, 웨이퍼(W)에 Si막을 성막한다. 이 때, 에칭 공정에 있어서, 웨이퍼(W)에 대하여 과량의 HBr 가스가 공급되지 않기 때문에, 웨이퍼(W)에는 HBr 가스가 거의 잔류하지 않는다. 그 때문에, 성막 공정에 있어서의 인큐베이션 시간을 단축할 수 있어, 생산성이 향상된다.
미리 정해진 막 두께의 Si막이 성막된 후, 제어 장치(2)는, 가스 노즐(62, 64, 66)로부터의 Si 함유 가스의 공급을 정지시킴과 더불어, 가스 노즐(62, 64, 66)로부터 처리 용기(10) 내에 N2 가스를 공급하고, 처리 용기(10)를 퍼지하도록 기판 처리 장치(1)의 동작을 제어한다.
이상에 의해, 웨이퍼(W)에 성막된 불필요한 Si막을 제거한 후, 원하는 특성을 갖는 Si막을 성막할 수 있다.
또한, 상기한 실시형태에 있어서, Si량 취득부(201)는 제1 취득부의 일례이고, 매수 취득부(202)는 제2 취득부의 일례이며, Si량 산출부(203)는 제1 산출부의 일례이고, 조건 산출부(205)는 제2 산출부의 일례이다. 또한, Si량 취득 단계는 제1 취득 단계의 일례이고, 매수 취득 단계는 제2 취득 단계의 일례이며, Si량 산출 단계는 제1 산출 단계의 일례이고, 조건 산출 단계는 제2 산출 단계의 일례이다. 또한, 실리콘막은 성막 물질의 일례이다.
이상, 본 발명을 실시하기 위한 형태에 대해서 설명하였으나, 상기 내용은, 발명의 내용을 한정하는 것은 아니며, 본 발명의 범위 내에서 여러 가지 변형 및 개량이 가능하다.
상기한 실시형태에서는, 기판 처리 장치(1)의 동작을 제어하는 제어 장치(2)가 에칭 조건 산출 처리를 실행하는 경우를 예를 들어 설명하였으나, 본 발명은 이것에 한정되지 않는다. 예컨대, 기판 처리 장치(1)를 포함하는 복수의 장치를 일괄 관리하는 제어 장치(그룹 컨트롤러)나 호스트 컴퓨터가 에칭 조건 산출 처리를 실행하여도 좋다.
1 : 기판 처리 장치
2 : 제어 장치
10 : 처리 용기
201 : Si량 취득부
202 : 매수 취득부
203 : Si량 산출부
204 : 기억부
205 : 조건 산출부
W : 웨이퍼

Claims (8)

  1. 처리 용기 내에 수용된 복수의 기판에 대하여, 에칭 가스를 공급하여 일괄적으로 에칭 처리를 행할 수 있는 기판 처리 시스템에 있어서,
    상기 복수의 기판 중 하나의 기판에 성막된 성막 물질의 양을 정보로서 취득하는 제1 취득부와,
    상기 처리 용기 내에 수용되는 상기 복수의 기판의 매수를 정보로서 취득하는 제2 취득부와,
    상기 제1 취득부가 취득한 상기 성막 물질의 양과 상기 제2 취득부가 취득한 상기 복수의 기판의 매수에 기초하여, 상기 처리 용기 내에 수용되는 상기 복수의 기판에 성막된 전체 성막 물질의 양을 산출하는 제1 산출부와,
    상기 제1 산출부가 산출한 상기 전체 성막 물질의 양과, 미리 정해진 성막 물질의 양과 에칭 조건의 관계에 기초하여, 상기 전체 성막 물질을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출하는 제2 산출부
    를 갖는 기판 처리 시스템.
  2. 제1항에 있어서, 상기 성막 물질의 양은, 상기 성막 물질이 성막되기 전의 하지(下地)의 표면적과, 상기 성막 물질의 막 두께에 기초하여 산출되는 양인 것인 기판 처리 시스템.
  3. 제1항 또는 제2항에 있어서, 상기 성막 물질은 실리콘이고,
    상기 에칭 가스는 브롬 함유 가스인 것인 기판 처리 시스템.
  4. 제1항 또는 제2항에 있어서, 상기 에칭 조건은, 가스 유량, 처리 시간, 처리 온도, 및 처리 압력 중 적어도 하나를 포함하는 것인 기판 처리 시스템.
  5. 처리 용기 내에 수용된 복수의 기판에 대하여, 에칭 가스를 공급하여 일괄적으로 에칭 처리를 행할 수 있는 기판 처리 장치의 동작을 제어하는 제어 장치에 있어서,
    상기 복수의 기판 중 하나의 기판에 성막된 성막 물질의 양을 정보로서 취득하는 제1 취득부와,
    상기 처리 용기 내에 수용되는 상기 복수의 기판의 매수를 정보로서 취득하는 제2 취득부와,
    상기 제1 취득부가 취득한 상기 성막 물질의 양과 상기 제2 취득부가 취득한 상기 복수의 기판의 매수에 기초하여, 상기 처리 용기 내에 수용되는 상기 복수의 기판에 성막된 전체 성막 물질의 양을 산출하는 제1 산출부와,
    상기 제1 산출부가 산출한 상기 전체 성막 물질의 양과, 미리 정해진 성막 물질의 양과 에칭 조건의 관계에 기초하여, 상기 전체 성막 물질을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출하는 제2 산출부
    를 갖는 제어 장치.
  6. 처리 용기 내에 수용된 복수의 기판에 대하여, 에칭 가스를 공급하여 일괄적으로 에칭 처리를 행하는 에칭 공정을 갖는 기판 처리 방법에 있어서,
    상기 에칭 공정은,
    상기 복수의 기판 중 하나의 기판에 성막된 성막 물질의 양을 정보로서 취득하는 제1 취득 단계와,
    상기 처리 용기 내에 수용되는 상기 복수의 기판의 매수를 정보로서 취득하는 제2 취득 단계와,
    상기 제1 취득 단계에서 취득된 상기 성막 물질의 양과 상기 제2 취득 단계에서 취득된 상기 복수의 기판의 매수에 기초하여, 상기 처리 용기 내에 수용되는 상기 복수의 기판에 성막된 전체 성막 물질의 양을 산출하는 제1 산출 단계와,
    상기 제1 산출 단계에서 산출된 상기 전체 성막 물질의 양과, 미리 정해진 성막 물질의 양과 에칭 조건의 관계에 기초하여, 상기 전체 성막 물질을 에칭하여 제거하기 위해 필요한 에칭 조건을 산출하는 제2 산출 단계
    를 갖는 것인 기판 처리 방법.
  7. 제6항에 있어서, 상기 에칭 공정은, 상기 제2 산출 단계에서 산출된 상기 에칭 조건으로, 상기 처리 용기 내에 수용된 상기 복수의 기판에 대하여, 에칭 처리를 행하는 에칭 단계를 갖는 것인 기판 처리 방법.
  8. 제7항에 있어서, 상기 처리 용기 내에서, 상기 에칭 처리가 행해진 상기 복수의 기판에 대하여, 미리 정해진 막을 성막하는 성막 공정을 갖는 기판 처리 방법.
KR1020180024715A 2017-03-06 2018-02-28 기판 처리 시스템, 제어 장치 및 기판 처리 방법 KR102195780B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017041436A JP6739376B2 (ja) 2017-03-06 2017-03-06 基板処理システム、制御装置及び基板処理方法
JPJP-P-2017-041436 2017-03-06

Publications (2)

Publication Number Publication Date
KR20180102014A true KR20180102014A (ko) 2018-09-14
KR102195780B1 KR102195780B1 (ko) 2020-12-28

Family

ID=63357390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024715A KR102195780B1 (ko) 2017-03-06 2018-02-28 기판 처리 시스템, 제어 장치 및 기판 처리 방법

Country Status (3)

Country Link
US (1) US10256162B2 (ko)
JP (1) JP6739376B2 (ko)
KR (1) KR102195780B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118100A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004524685A (ja) * 2001-02-14 2004-08-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド エッチング選択度を制御するための方法と装置
JP2009081260A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 基板処理システム，基板処理装置の制御方法，およびプログラム
JP2012151356A (ja) 2011-01-20 2012-08-09 Toshiba Corp 半導体製造装置およびそのクリーニング方法
WO2014203400A1 (ja) * 2013-06-21 2014-12-24 ルネサスエレクトロニクス株式会社 ドライエッチング方法および半導体装置の製造方法
JP2015018879A (ja) * 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4193996B2 (ja) * 2007-01-25 2008-12-10 エルピーダメモリ株式会社 生産管理方法及び生産管理システム
US9658508B1 (en) * 2015-01-12 2017-05-23 Kinestral Technologies, Inc. Manufacturing methods for a transparent conductive oxide on a flexible substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118100A (ja) 2000-10-11 2002-04-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004524685A (ja) * 2001-02-14 2004-08-12 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド エッチング選択度を制御するための方法と装置
JP2009081260A (ja) * 2007-09-26 2009-04-16 Tokyo Electron Ltd 基板処理システム，基板処理装置の制御方法，およびプログラム
JP2012151356A (ja) 2011-01-20 2012-08-09 Toshiba Corp 半導体製造装置およびそのクリーニング方法
WO2014203400A1 (ja) * 2013-06-21 2014-12-24 ルネサスエレクトロニクス株式会社 ドライエッチング方法および半導体装置の製造方法
JP2015018879A (ja) * 2013-07-09 2015-01-29 東京エレクトロン株式会社 基板処理方法及び制御装置

Also Published As

Publication number Publication date
JP2018148022A (ja) 2018-09-20
KR102195780B1 (ko) 2020-12-28
US10256162B2 (en) 2019-04-09
US20180254222A1 (en) 2018-09-06
JP6739376B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
KR100936554B1 (ko) 반도체 처리 장치 및 방법
US9816183B2 (en) Substrate processing apparatus
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
TW201404932A (zh) 氣體供應設備及成膜設備
JPH09143742A (ja) Ｃｖｄ装置及びチャンバ内のクリーニングの方法
KR101755761B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 성막 장치 및 기판 처리 시스템
JPH11345778A (ja) 成膜装置のクリーニング方法及びそのクリーニング機構
US9418866B2 (en) Gas treatment method
US20120247511A1 (en) Method for cleaning thin film forming apparatus, thin film forming method, and thin film forming apparatus
US10607869B2 (en) Substrate processing system and control device
US20220062958A1 (en) Cleaning method and processing apparatus
US11557476B2 (en) Film forming method and film forming apparatus
US10504803B2 (en) Substrate processing system, control device, and film deposition method and program
JP7236975B2 (ja) 制御装置、処理装置及び制御方法
KR102500029B1 (ko) 성막 방법 및 성막 장치
CN113614884B (zh) 基板处理装置、半导体装置的制造方法以及存储介质
TWI731226B (zh) 基板處理裝置
KR20180102014A (ko) 기판 처리 시스템, 제어 장치 및 기판 처리 방법
JP2018113275A (ja) 基板処理装置のクリーニング方法及び基板処理システム
JP7058239B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2010021385A (ja) 基板処理装置及び半導体装置の製造方法
US20210115562A1 (en) Film forming apparatus, control device, and pressure gauge adjustment method
KR101078316B1 (ko) 막 형성 장치 및 막 형성 장치의 공정 챔버 세정 방법
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant