JP2009081260A - 基板処理システム,基板処理装置の制御方法,およびプログラム - Google Patents

基板処理システム,基板処理装置の制御方法,およびプログラム Download PDF

Info

Publication number
JP2009081260A
JP2009081260A JP2007249054A JP2007249054A JP2009081260A JP 2009081260 A JP2009081260 A JP 2009081260A JP 2007249054 A JP2007249054 A JP 2007249054A JP 2007249054 A JP2007249054 A JP 2007249054A JP 2009081260 A JP2009081260 A JP 2009081260A
Authority
JP
Japan
Prior art keywords
substrate
substrates
film formation
arrangement
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007249054A
Other languages
English (en)
Other versions
JP5010414B2 (ja
Inventor
Yuichi Takenaga
裕一 竹永
Tatsuya Yamaguchi
達也 山口
Bunryo O
文凌 王
Toshihiko Takahashi
敏彦 高橋
Masahito Yonezawa
雅人 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007249054A priority Critical patent/JP5010414B2/ja
Priority to TW97133987A priority patent/TWI467680B/zh
Priority to TW103131378A priority patent/TWI545675B/zh
Priority to US12/230,788 priority patent/US7953512B2/en
Priority to KR1020080094081A priority patent/KR101133413B1/ko
Priority to CN2008101674167A priority patent/CN101399176B/zh
Publication of JP2009081260A publication Critical patent/JP2009081260A/ja
Application granted granted Critical
Publication of JP5010414B2 publication Critical patent/JP5010414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67276Production flow monitoring, e.g. for increasing throughput
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】処理された基板の成膜量の効果的な制御が図られた基板処理システム,基板処理装置の制御方法,およびプログラムを提供する。
【解決手段】基板処理システムが,複数の基板に成膜する基板処理部と,前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得する取得部と,前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルを記憶する記憶部と,前記配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出する算出部と,前記算出される予測成膜量が所定範囲か否かを判断する判断部と,前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理部を制御して基板を処理させる制御部と,を具備する。
【選択図】図1

Description

本発明は,基板処理システム,基板処理装置の制御方法,およびプログラムに関する。
半導体製造プロセスにおいて,基板である半導体ウエハ(以下ウエハという)を処理する基板処理装置,例えば,縦型熱処理装置が用いられる。縦型熱処理装置では,多数枚のウエハを棚状に保持する保持具を縦型の熱処理炉内に配置し,CVD(Chemical Vapor Deposition)処理,酸化処理等により,基板への成膜がなされる(例えば,特許文献1参照)。
特開2002−110552
ここで,基板処理装置で処理された基板への成膜量を制御することが必要となる。
上記に鑑み,本発明は処理された基板の成膜量の効果的な制御が図られた基板処理システム,基板処理装置の制御方法,およびプログラムを提供することを目的とする。
本発明の一態様に係る基板処理システムは,積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理部と,前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得する取得部と,前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルを記憶する記憶部と,前記配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出する算出部と,前記算出される予測成膜量が所定範囲か否かを判断する判断部と,前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理部を制御して基板を処理させる制御部と,を具備することを特徴とする。
本発明の一態様に係る基板処理装置の制御方法は,積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理装置を制御する基板処理装置の制御方法であって,前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得するステップと,前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出するステップと,前記算出される予測成膜量が所定範囲か否かを判断するステップと,前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理装置を制御するステップと,を具備することを特徴とする。
本発明によれば,処理された基板の成膜量の効果的な制御が図られた基板処理システム,基板処理装置の制御方法,およびプログラムを提供できる。
以下,図面を参照して,本発明の実施の形態を詳細に説明する。
図1は,本発明の第1実施形態に係る基板処理システム100を表す図である。
基板処理システム100は,基板(例えば,半導体ウエハ)を処理するシステムであり,基板処理装置110,ホストコンピュータ120,サーバコンピュータ130,膜厚測定器141を有する。これらの装置は,ネットワークで接続される。
基板処理装置110は,基板(例えば,半導体ウエハ)を処理する装置であり,制御部111,基準膜厚DB112,基板処理部113を有する。
制御部111は,基板処理部113を制御するものである。制御部111は,次の1)〜3)として機能する。
1)基板処理部を制御して基板を処理させる制御部
2)複数の基板内での未処理基板および処理済基板の配置を表す配置パターンを取得する取得部
3)予測成膜量が所定範囲か否かを判断する判断部
基準膜厚DB112は,処理条件の変更要否の判断基準となる基準膜厚テーブルを記憶する記憶装置である。
基板処理部113は,積層された基板を反応ガスで処理するものであり,積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理部として機能する。なお,制御部111,基板処理部113の詳細は後述する。
ホストコンピュータ120は,基板処理装置110を制御するコンピュータであり,制御部121,基準条件DB122を有する。制御部121は,例えば,中央演算装置(CPU:Central Processing Unit)であり,ホストコンピュータ120全体,さらには,基板処理装置110を制御する。基準条件DB122は,処理条件の適用可否の判断基準となる基準温度テーブルを記憶する記憶装置である。
サーバコンピュータ130は,ホストコンピュータ120による基板処理装置110の制御を援助するコンピュータであり,制御部131,成膜量モデルDB132を有する。
制御部131は,例えば,中央演算装置(CPU:Central Processing Unit)であり,サーバコンピュータ130全体を制御する。制御部131は,次の1)〜2)として機能する。
1)基板の予測成膜量を算出する算出部
2)算出される予測成膜量が所定範囲でないと判断されたときに,温度−成膜量モデルに基づいて,処理温度を決定する温度決定部
成膜量モデルDB132は,処理条件計算用の成膜量モデルを記憶する記憶装置である。成膜量モデルDB132は,次の1),2)として機能する。
1)複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルを記憶する記憶部
2)基板の処理温度が基板の成膜量に与える影響を表す温度−成膜量モデルを記憶する第2の記憶部
膜厚測定器141は,基板の膜厚を測定する装置,例えば,エリプソメータである。
(制御部111,基板処理部113の詳細)
以下,制御部111,基板処理部113の詳細を説明する。図2は,制御部111,基板処理部113の一例を表す図である。この図では,基板処理部113は,いわゆる縦型熱処理装置によって構成され,その断面が表されている。
基板処理部113は,例えば石英で作られた内管2a及び外管2bよりなる二重管構造の反応管2を備え,反応管2の下部側には金属製の筒状のマニホールド21が設けられている。
内管2aは上端が開口されており,マニホールド21の内側で支持されている。外管2bは上端が塞がれており,下端がマニホールド21の上端に気密に接合されている。
反応管2内には,保持具であるウエハボート23が配置される。ウエハボート23は,蓋体24の上に保温筒(断熱体)25を介して保持される。ウエハボート23には,多数枚の基板をなすウエハW(製品ウエハWpおよびモニタウエハWm1〜Wm5)が配置される。なお,ウエハボート23でのウエハWの配置の詳細は後述する。
蓋体24は,ウエハボート23を反応管2内に搬入,搬出するためのボートエレベータ26の上に搭載されている。蓋体24は,上限位置にあるときにはマニホールド21の下端開口部,即ち反応管2とマニホールド21とで構成される処理容器の下端開口部を閉塞する。
反応管2の周囲には例えば抵抗加熱体よりなるヒータ3が設けられている。ヒータ3は5分割されていて,各ヒータ31〜35が電力制御器41〜45により独立して発熱量を制御できるようになっている。この例では反応管2,マニホールド21,ヒータ3により加熱炉が構成される。
内管2aの内壁には,ヒータ31〜35に対応して熱電対等の内側温度センサS1in〜S5inが設置されている。また,外管2bの外壁にはヒータ31〜35に対応して熱電対等の外側温度センサS1out〜S5outが設置されている。
内管2aの内部はヒータ31〜35に対応して,5つの領域(ゾーン1〜5)に区分して考えることができる。そして,ウエハはその配置された場所(ゾーン1〜5)に対応して,5つの基板群G1〜G5に区分することができる。なお,基板群G1〜G5全体を含めて,バッチとよぶこととする。即ち,反応管2内に配置されるとともにウエハボート23に載置されたウエハの全体は,1つのバッチを構成し,一緒に熱処理される。
モニタウエハWmは,各基板群G1〜G5に一つずつ(各ゾーン1〜5に対応して)モニタウエハWm1〜Wm5として載置されている。即ち,モニタウエハWm1〜Wm5はそれぞれ基板群G1〜G5を代表するウエハ(基板)であり,ゾーン1〜5と1対1に対応している。
マニホールド21には,内管2a内にガスを供給するように複数のガス供給管が設けられており,図2では便宜上2本のガス供給管51,52を示してある。各ガス供給管51,52には,ガス流量をそれぞれ調整するための例えばマスフローコントローラなどの流量調整部61,62やバルブ(図示せず)などが介設されている。
更にまたマニホールド21には,内管2aと外管2bとの隙間から排気するように排気管27が接続されており,この排気管27は図示しない真空ポンプに接続されている。排気管27の途中には反応管2内の圧力を調整するための例えばバタフライバルブやバルブ駆動部などを含む圧力調整部28が設けられている。
制御部111は,反応管2内の処理雰囲気の温度,反応管2内の圧力,ガス流量といった処理パラメータを制御する。この制御部111には,温度センサS1in〜S5in,S1out〜S5outからの測定信号が入力され,ヒータ3の電力制御器41〜45,圧力調整部28,流量調整部61,62に制御信号を出カする。
(ウエハWの配置)
図3は,ウエハボート23上でのウエハWの配置の一例を表す模式図である。ウエハボート23は,ウエハWを配置するためのスロット(溝)を有する。このスロットにウエハWが配置されることで,ウエハWが各々水平な状態で上下に間隔をおいて積層配置される。図3に示す例では,117個のスロットそれぞれにウエハWが配置される。これらのウエハWの位置は,ウエハボート23の上から下に向かってスロットに付与したスロット番号(Slot No.)で識別できる。
ここで,ウエハボート23に配置されるウエハWには,製品ウエハWp,モニタウエハWm,ダミーウエハWdの3種類が有る。
製品ウエハWpは,半導体装置の製造に用いられるウエハWである。この例では,製品ウエハWpを未処理ウエハWn(基板処理部113で処理されていない(成膜されていない)ウエハW)とする。
モニタウエハWmは,製品ウエハWpに形成される膜の厚さのモニタのためのウエハWであり,条件を揃えるため,製品ウエハWpとほぼ同一のウエハWが用いられる。この例では,モニタウエハWmを未処理ウエハWnとする。この例では,スロット番号6,32,58,84,110にモニタウエハWm1〜Wm5が散在して配置される。
ダミーウエハWdは,製品ウエハWpの均一性の向上のために配置される。即ち,ウエハボート23の上端,下端の近傍では,積層されたウエハWと外界との境界となることから,他のウエハWと膜厚が異なる可能性がある。ウエハボート23の上端,下端の近傍にダミーウエハWdを配置することで,製品ウエハWp間での膜厚の均一性(ウエハ間均一性)の確保が図られる。
ここで,製造コストの観点から,ダミーウエハWdに処理済ウエハWy(基板処理部113で処理された(成膜された)ウエハW)を用いることが好ましい。同一のダミーウエハWdを繰り返し使用することが可能となり,半導体装置の製造コストの低減が図られる。ダミーウエハWdに未処理ウエハWnを用いると,製品ウエハWpを処理する毎に,新たな未処理ウエハWnを用意しなければならず,半導体装置の製造コストが増大する。
この一方,ダミーウエハWdに処理済ウエハWyを用いると,製品ウエハWpの膜厚に影響を与える可能性がある。これは,ウエハWの表面状態(ウエハWへの成膜の有無)により,反応ガスの消費量が異なることに起因する。以下の(1),(2)で,この詳細を説明する。
(1)反応ガスの濃度と成膜量の関係
反応ガスは,内管2aの下部に配置されたガス供給管51,52のガス導入口から供給され,内管2aの上部から排出される。反応ガスが内管2aの下部から上部に移動する間に,反応ガスがウエハWでの成膜で消費され,濃度が低下する。この結果,ガス導入口の近傍(内管2aの下部)での反応ガスの濃度は大きく,ガス導入口から遠ざかるにつれて反応ガスの濃度は低下し,ガス導入口の遠方(内管2aの上部)での反応ガスの濃度は小さくなる。このため,反応ガスの濃度分布に応じて,ウエハWの膜厚もガス導入口の近傍で厚く(成膜速度が大きく),ガス導入口の遠方で薄く(成膜速度が小さく)なる傾向がある。
このときのガス濃度の分布は,ガス導入口からの距離,およびガスの経路上での条件(ウエハWの表面状態,表面積,内管2aの状態等)によって異なる。ガス導入口の近傍(内管2aの下部)での反応ガスの濃度はこの条件の影響が小さく,ガス導入口の遠方(内管2aの上部)での反応ガスの濃度はこの条件の影響が大きい。以上から判るように,反応ガスの経路上に配置されるウエハWの表面状態が,反応ガスの濃度分布,ひいてはウエハWに形成される膜の厚さ(ウエハ間膜厚の均一性)に影響を与える。
(2)ウエハWの表面状態と反応ガスの消費量の関係
ウエハWの表面状態と反応ガスの消費量の関係の詳細を説明する。未処理ウエハWn,処理済ウエハWyでガスの消費量が異なる。通例,未処理ウエハWnでは成膜速度が小さく,処理済ウエハWyでは成膜速度が大きい。これは,膜の構成材料とウエハWの表面を構成する材料の親和性に起因する。ウエハWの表面を構成する材料が膜の構成材料と同一(ウエハWが処理済ウエハWy)であれば,材料の親和性の関係で,反応ガスから膜への転換が速やかで(成膜速度が大きく),反応ガスの消費量も大きくなる。一方,ウエハWの表面を構成する材料が膜の構成材料と異種(ウエハWが未処理ウエハWn)であれば,反応ガスから膜への転換が遅くなり(成膜速度が小さく),反応ガスの消費量も小さくなる。
この結果,未処理ウエハWnを積層配置した場合,反応ガスの濃度分布,ひいてはウエハ間での膜厚分布が小さくなる(ウエハ間での膜厚の均一性が良好)。一方,処理済ウエハWyを積層配置した場合,反応ガスの濃度分布,ひいてはウエハ間での膜厚分布が大きくなる(ウエハ間での膜厚の均一性が不良)。
以上は,反応ガスがウエハWの表面で反応して膜を形成する場合(界面律速反応),例えば,CVDでの成膜処理に特に当てはまる。反応ガスがウエハW内等で拡散して膜を形成する場合(拡散律速反応),例えば,酸化処理では,界面律速反応の場合と傾向が必ずしも一致しない。拡散律速反応の場合には,膜の有無に加えて,膜厚もガスの消費量に影響する。
但し,界面律速反応,拡散律速反応の何れでも,未処理ウエハWn,処理済ウエハWyでガスの消費量が異なることは変わらない。
(3)ウエハWの表面状態と膜厚の予測
以上のように,ウエハWの表面状態(ウエハWへの成膜の有無)が反応ガスの消費量に影響を与える。これは,積層されたウエハW内での処理済ウエハWyの配置がウエハWへの成膜(ウエハ間での膜厚分布)に影響を与えることを意味する。処理済ウエハWyの配置を考慮して,膜厚が予測される。この詳細は後述する。
なお,ウエハWの表面状態の他に,ウエハWの表面積の大小も反応ガスの消費量に影響を与える。即ち,膜厚を予測するためのファクタとして,ウエハWの表面積を利用することが可能である。但し,以下では,ウエハWの表面積を膜厚を予測するためのファクタとして使用しないこととする。
(基板処理システム100の動作)
以下,基板処理システム100の動作につき説明する。図4は,基板処理システム100の動作手順の一例を表すフロー図である。図5は,基板処理システム100内でのイベントの流れの一例を表すイベントフロー図である。
A.処理の準備
処理の準備がなされる(図5のイベント1〜3)。
(1)ホストコンピュータ120の制御部121が,基板処理装置110の制御部111にプロセス実行を指示し(イベント1),実施予定レシピの過去の成膜結果(膜厚)を取得する(イベント2)。
即ち,これから実施するレシピで前回処理した時の成膜結果(モニタウエハWmの膜厚の測定値)を取得する。レシピは,ウエハWの処理条件(設定温度,ガス流量,圧力,処理時間)を意味する。モニタウエハWm1〜Wm5それぞれについて複数の箇所(例えば,9箇所)での膜厚の測定結果が取得される。モニタウエハWmの位置および測定箇所は,スロット番号,面内測定位置(x[mm],y[mm])で表すことができる。
(2)基板処理装置110の制御部111が,ダミーウエハWdの配置およびそれぞれの累積膜厚の情報を取得する(イベント3)。これは,複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得することを意味する。ダミーウエハWdの累積膜厚は,ダミーウエハWdの総処理時間や使用回数等から概算できる。累積膜厚は,膜厚測定器141により自動測定しても良い。また,作業者が測定結果を制御部111に入力しても良い。
ここでは,これから実施するレシピを用いて前回処理した時のダミーウエハWdの累積膜厚Dと次回のダミーウエハWdの累積膜厚Dを取得する。全てのダミーウエハWdの累積膜厚Dが取得される。ダミーウエハWdそれぞれの位置を表すためにスロット番号を用いることができる。
累積膜厚Dは,ダミーウエハWd上に堆積した膜厚であり,繰り返し使用(処理)されたダミーウエハWdでは,処理の度に累積膜厚Dが増加する。ダミーウエハWdには,未処理ウエハWn,処理済ウエハWyの双方が使用される可能性がある。新たなダミーウエハWdは,通例,未処理ウエハWnである。一回使用されたダミーウエハWdは,処理済ウエハWyとなり,通例,繰り返し使用される。
B.膜厚の予測
サーバコンピュータ130の制御部131が,次の処理条件等膜厚の予測に必要な情報を取得し,ゾーン1〜5毎の膜厚を予測し,この結果を基板処理装置110の制御部111に通知する(図4のステップS11,S12,図5のイベント4〜8)。以下,この詳細を説明する。
制御部111は,制御部121に次回処理時の膜厚の予測を指示する(イベント4)。制御部121は,制御部111から次回処理時の膜厚の予測に必要なデータ(膜厚予測用データ)を(イベント5),成膜量モデルDB132から膜厚の予測に必要なモデル(膜厚予測用モデル)を取得する(イベント6)。制御部121は,予測膜厚を算出し(イベント7),その結果を制御部111に通知する(イベント8)。
(1)膜厚予測用データについて
膜厚予測用データは,次の1)〜4)を挙げることができる。
1)前回処理時でのダミーウエハWdの累積膜厚
2)次回処理時でのダミーウエハWdの累積膜厚
これら1),2)のデータは,イベント3で取得される累積膜厚に対応する。
3)前回処理時のレシピ(設定温度,ガス流量,圧力,処理時間)
設定温度[℃]は,成膜処理時の温度を意味し,ゾーン毎に規定される。ガス流量[sccm]は,反応ガスのガス種(例えば,SiHCl,NH,N,O)毎に規定される。圧力[Torr]は全圧である。処理時間[min]は,成膜処理の時間である。なお,成膜処理は,ウエハWが加熱され,かつ反応ガスに晒されることで,ウエハW上に膜が形成されることを意味する。
4)次回処理時のレシピ(設定温度,ガス流量,圧力,処理時間)および目標膜厚Dt
次回処理時のレシピの具体的内容は前回処理時のレシピと同様に指定される。また,目標膜厚Dtが指示される。
(2)膜厚予測用モデル
膜厚予測用モデルは,ダミーウエハWdの表面状態の変動による膜厚の変動を予測するためのものであり,複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルと対応する。膜厚予測用モデルによって,ダミーウエハWd中での処理済ウエハWyの配置に応じたモニタウエハWmの膜厚を予測できる。
ここでは,次に定義する影響度α(S,N)によって,モニタウエハWmの膜厚を予測する。即ち,影響度α(S,N)が膜厚予測用モデルの実体である。
影響度α(S,N)は,ガス導入口からモニタウエハWmに至るまでに処理済ウエハWyが配置されたときに,その処理済ウエハWyの1枚当たりがモニタウエハWmの膜厚に与える影響を表すパラメータであり,次の式(1)で表される。
α(S,N)=(D0−DN)/N ……式(1)
S: モニタウエハWmの位置を識別する識別子(例えば,スロット番号)
N: ガス導入口からモニタウエハWmに至るまでのガスの経路上での処理済ウエハWyの枚数(経路上処理済枚数)
DN: 経路上処理済枚数NのときのモニタウエハWmの膜厚
D0: 経路上処理済枚数が0のとき(経路上のスロット全てに未処理ウエハWnを配置)のモニタウエハWmの膜厚
一例として,スロット110に配置されたモニタウエハWmについて考える。このとき,ガスの経路上のスロット(スロット111〜117)全てに未処理ウエハWnを配置した場合のモニタウエハWmの膜厚D0が29.21nmであったとする。一方,ガスの経路上のスロット(スロット111〜117)全てに処理済ウエハWyを配置した場合のモニタウエハWmの膜厚DNが29.00nmであったとする。
この場合,影響度α[nm/枚](スロット110のモニタウエハWmの膜厚に対する処理済ウエハWyの1枚当たりの影響度α)は以下のようにして算出される。
α=(29.21[nm]−29.00[nm])/7[枚]
=0.03[nm/枚]
この影響度α(S,N)は,モニタウエハWmが配置される箇所(識別子S)および経路上処理済枚数Nによって変化する。即ち,全てのモニタウエハWm(モニタウエハWmが配置される全スロット)および全ての経路上処理済枚数Nについて,影響度α(S,N)を求めることで,処理済ウエハWyの配置に応じたモニタウエハWmの膜厚を予測可能となる。
ところで,ウエハWの全数が多い(例えば,117枚)ので,影響度α(S,N)の全てを求めるのは容易でない。このため,経路上処理済枚数Nを複数に区分し,この区分された範囲で,影響度α(S,N)を一定とする。影響度α(S,N)は,経路上処理済枚数Nによって変化する(一般に,経路上処理済枚数Nの増加と共に増加する)が,その変化はそれほど大きなものでないので,区分された範囲内それぞれで一定としても,膜厚の予測値に大きな影響は無い。
例えば,次のように処理済ウエハWyの配置パターン(配置数)を規定することで,効率的に影響度α(S,N)を導出できる。
図3に示したように,スロット番号6,32,58,84,110にモニタウエハWmが散在して配置され,スロット番号1〜5,7〜31,33〜57,59〜83,85〜109,111〜117に未処理ウエハWnまたは処理済ウエハWyが配置されるとする。また,スロット番号1〜5,7〜31,33〜57,59〜83,85〜109,111〜117の範囲をそれぞれ,エリア6〜1とする。即ち,反応ガスの導入口に近い側からエリア1〜6とする。
配置パターンA: エリア1〜6の全てに未処理ウエハWnを配置
配置パターンB: エリア1に処理済ウエハWyをエリア2〜6に未処理ウエハWnを配置
配置パターンC: エリア1〜2に処理済ウエハWyをエリア3〜6に未処理ウエハWnを配置
配置パターンD: エリア1〜3に処理済ウエハWyをエリア4〜6に未処理ウエハWnを配置
配置パターンE: エリア1〜4に処理済ウエハWyをエリア5〜6に未処理ウエハWnを配置
配置パターンF: エリア1〜5に処理済ウエハWyをエリア6のみに未処理ウエハWnを配置
以上のように配置パターンをA〜Fと限ることは,経路上処理済枚数Nを0〜7,8〜32,33〜57,58〜82,83〜107と5つの範囲に区分したことを意味する。
次の1)〜4)の手順で,簡略化した膜厚予測用モデルを作成できる。
1)配置パターンA〜Fについて同一のレシピ(処理条件)でウエハWを処理する。
2)配置パターンA〜FのそれぞれのモニタウエハWm1〜Wm5の膜厚を測定する。但し,モニタウエハWm1〜Wm5の一部について,測定の省略が可能である。例えば,スロット番号6のモニタウエハWmでは,配置パターンA,Bのみの測定で足り,配置パターンC〜Fでの測定は不要である。配置パターンC〜Fでは,経路上処理済枚数Nが配置パターンBと同一であり,モニタウエハWmの膜厚もほぼ同一と考えられる。
3)区分された経路上処理済枚数N1〜N2それぞれについて,影響度α(S,N1〜N2)を算出する。
例えば,スロット58のモニタウエハWmについての経路上処理済枚数8〜32での影響度α(S58,8〜32)[nm/枚]は次のように算出される。
α(S58,8〜32)
=(スロット58でのパターンA,C間膜厚差/スロット58での経路上処理済枚数)
=(29.90[nm]−28.94[nm])/32[枚]
=0.03[nm/枚]
4)算出された影響度α(S,N1〜N2)を纏めることで,膜厚予測用モデルが作成される。
作成された膜厚予測用モデルの一例を図6に示す。ここでは,三角行列によって,膜厚予測用モデル(配置−成膜量モデル)が表現されている。
(4)膜厚の予測
膜厚予測用モデルを用いて,次回処理時のモニタウエハWmの予測膜厚を算出する。
一例として,モニタウエハWmがスロット6,32,58,84,110に配置され,前回,次回それぞれで未処理ウエハWn,処理済ウエハWyが次のように配置されるとする。
前回) 未処理ウエハWn: スロット1〜109
処理済ウエハWy: スロット111〜117
次回) 未処理ウエハWn: スロット1〜96
処理済ウエハWy: スロット96〜109,111〜117
スロット110のモニタウエハWmの膜厚を計算する場合,前回処理時も次回処理時も経路上処理済枚数Nは同一(7枚)である。このため,前回,次回の双方において,影響度α(S110,0〜7)は同一である。一方,スロット84のモニタウエハWmの膜厚を計算する場合,前回処理時,次回処理時それぞれの経路上処理済枚数Nは7枚および21枚と異なる。このため,前回,次回それぞれにおいて,影響度α(S84,0〜7),α(S110,8〜32)となる。
一般的に,モニタウエハWmの予測膜厚Dn+1は次式で算出できる。
n+1=D+α(S,N1〜N2)*N
−α(S,N1n+1〜N2n+1)*Nn+1
: 前回処理時のモニタウエハWmの膜厚
: 前回処理時の経路上処理済枚数(N1<N<N2
n+1: 次回処理時の経路上処理済枚数(N1n+1<Nn+1<N2n+1
例えば,次回処理時のスロット84のモニタウエハWmでの予測膜厚Dn+1は次のように算出できる。
n+1=D+α(S84,0〜7)*N
−α(S84,8〜32)*Nn+1
=29.90[nm]+0.03[nm/枚]*7[枚]
−0.03[nm/枚]*21[枚]
=29.48[nm]
他のモニタウエハWmでの予測膜厚Dn+1も同様に算出できる。
図7に算出された予測膜厚Dn+1を表す。
C.処理条件の変更要否の判断
基板処理装置110の制御部111が処理条件の変更要否(予測膜厚の均一性が許容範囲か否か)を判断する(図4のステップS13,図5のイベント9〜11)。この判断結果に応じて,次の処理が開始され,または処理条件の変更(新たな処理条件の選定(算出))が指示される(図4のステップS15,図5のイベント12〜16)。以下,この詳細を説明する。
制御部131から予測膜厚を通知された制御部111は,基準膜厚DB112から基準膜厚テーブルを取得し(イベント9),次処理時での処理条件の変更の要否を判断する(イベント10)。処理条件の変更が不要であれば,次の処理が開始される(イベント26)。一方,処理条件の変更が必要であれば(イベント11),制御部111が制御部131に次回処理条件の選定を指示する(イベント12)。
図8は,基準膜厚テーブルの一例を表す模式図である。
この例では,基準膜厚として,次の1)〜5)の項目を用いている。
1)モニタウエハWm1〜Wm5の平均膜厚Dmの上限Dmu[nm]
2)モニタウエハWm1〜Wm5の平均膜厚Dmの下限Dmd[nm]
3)モニタウエハWm1〜Wm5それぞれの膜厚(平均膜厚)Dの上限Du[nm]
4)モニタウエハWm1〜Wm5それぞれの膜厚(平均膜厚)Dの下限Dd[nm]
5)面間均一性Uf(=(D1max−D1min)*100/(D1m*2))[%]
D1max: モニタウエハWm1〜Wm5の膜厚の最大値
D1min: モニタウエハWm1〜Wm5の膜厚の最小値
D1m : モニタウエハWm1〜Wm5の膜厚の平均値
ここで,1)〜5)の項目全てを,判断基準としても良いし,一部のみを判断基準としても良い。即ち,1)〜5)の項目全てまたは所定の一部が満たされない(抵触する)ときに,処理条件の変更が必要と判断される。
D.処理条件の変更(ゾーン1〜5毎の設定温度の算出)
処理条件の変更が必要な場合(膜厚が許容範囲外の場合),サーバコンピュータ130の制御部131が次の処理条件(ゾーン1〜5毎の設定温度)を算出し,その結果を基板処理装置110の制御部111に報告する(図4のステップS15,図5のイベント13〜19)。以下,この詳細を説明する。
(1)膜厚の予測
制御部131は,制御部111から次回処理時の膜厚の予測および設定温度の算出に必要なデータ(膜厚予測・温度算出用データ)を(イベント13),成膜量モデルDB132から膜厚の予測に必要なモデル(膜厚予測用モデル)を取得する(イベント14)。制御部131は,予測膜厚を算出する(イベント15)。予測膜厚の算出には,ステップS12,イベント7と同様の手法を用いることができる。
(2)設定温度の算出
制御部131は,成膜量モデルDB132から設定温度の算出に必要なモデル(設定温度算出用モデル)を取得して(イベント16,17),設定温度を算出し(イベント18),その結果を制御部111に通知する(イベント19)。設定温度算出用モデルは,基板の処理温度が基板の成膜量に与える影響を表す温度−成膜量モデルに対応する。
ここでは,モニタウエハWmの膜厚を目標膜厚Dt(基準膜厚)に対応させるための,「温度」,特に,ゾーン1〜5毎の設定温度を算出する。
設定温度は成膜速度に大きな影響を与える。一般に,温度が高いと成膜速度が大きく,温度が低いと成膜速度が小さい。従って,目標膜厚Dtよりも薄い膜厚のモニタウエハWmでは,温度を上げ,目標膜厚Dtよりも厚い膜厚のモニタウエハWmでは,温度を下げることで,ウエハW全体での膜厚の均一性を向上できる。
膜厚の成長速度(成膜速度)Vは,例えばCVD(Chemical Vapor Deposition)のような膜の表面で行われる過程によって成膜速度が定まる界面律速過程においては,下記(10)式の理論式(アレニウスの式)で表わされることが知られている。
V=C・exp(−Ea/(kT)) …… 式(10)
C:プロセス定数(成膜プロセスによって定まる定数)
Ea:活性化エネルギー(成膜プロセスの種類によって定まる定数),例えば,反応ガスSiHClおよびNHからSiN膜を形成する場合では,1.8[eV]
k:ボルツマン定数
T:絶対温度
式(10)を温度Tで偏微分し変形すると式(11)が得られる。
dD/dT=D*(Ea/(k・T))[nm/℃] ……式(11)
D:膜厚
dD/dT: 膜厚温度係数K(温度を1℃変化させたときの膜厚の変化量)
以上のように,式(11)に活性化エネルギーEaと絶対温度Tを代入すると膜厚温度係数K(=dD/dT)が定まる。
設定温度が760℃,活性化エネルギーが1.8eV,目標膜厚Dtが30[nm]の場合を想定する。式(11)に上記を代入すると,膜厚温度係数Kは0.6[nm/℃]となる。
スロット6で考えると,設定温度が同一の場合,予想膜厚は29.68[nm]であり,目標膜厚Dtの30[nm]には0.32[nm]の差がある。これを埋めるための温度変化量(=T1−T0)を求めるには,膜厚差を上記で求めた0.6[nm/℃]で除算する。(=0.53[℃])ここで得られた0.53℃分,温度を変化させることで次回処理時の膜厚を目標膜厚Dtに一致させることができる。
スロット6と同様にモニタウエハWm毎に最適な温度変化量を求めた結果を図9に表す。また,設定温度を図10に示す。即ち,前回処理時に全ゾーンで同一(760℃)だった設定温度をゾーン1〜5毎に変化させている。
一般的には,次のようにして,設定温度T1を算出できる。
目標膜厚Dtとし,前回の処理において,設定温度T0,膜厚D0であった場合,次回の処理時の設定温度T1を算出する。
このときの膜厚温度係数K(=dD/dT)は,次の式(12)によって表される。
K=(Dt−D0)/(T1−T0) ……式(12)
式(11)と式(12)を等しいとし,式(12)の絶対温度Tを前回の設定温度T0と置くと,以下の式(13)が導ける。
T1=T0+[(Dt−D0)/Dt]・[k・T0/Ea]
… 式(13)
Ea,k,T0,Dt,D0は,既知であるから次回の設定温度T1を求めることができる。
膜厚Dを目標膜厚Dtに一致させるために,設置温度Tをゾーン毎に調整している。ここでは,膜厚温度係数K(=dD/dT)を式(11)によって算出している。言い換えれば,アレニウスの式(式(10))が常に成り立つことを前提としている。しかしながら,処理条件や装置状態によっては,活性化エネルギーEaに代入する値が最適でない等の理由で,アレニウスの式が誤差を有する場合もある。この誤差を是正するために,学習機能を用いることが考えられる。即ち,実測値を用いて計算を繰り返すことで,実際の温度と膜厚の関係を把握し,それに応じて計算で使用するパラメータを微調節する。この学習にカルマンフィルタを用いることができる。
E.次回処理条件の適用許可判断
基板処理装置110の制御部111からの依頼により,ホストコンピュータ120の制御部121が処理条件の適用要否(設定温度が許容範囲か否か)を判断する(図4のステップS16,図5のイベント20〜24)。以下,この詳細を説明する。
制御部131から変更した処理条件(例えば,設定温度)を通知された制御部111は,変更した処理条件をレシピに取り込み(イベント20),処理条件の適用可否(設定温度が許容範囲か否か)を制御部121に依頼する(イベント21)。制御部121は基準条件DB122から基準条件テーブルを取得し(イベント22),変更した処理条件の適用の可否を判断する(イベント23,24)。また,変更した処理条件の適用が可能と判断したときは,制御部121から制御部111に処理開始を指示し,基板処理装置110による基板の処理が開始される。
図11は,基準温度テーブルの一例を表す模式図である。
この例では,基準温度として,ゾーン1〜5での温度の上限,下限を用いている。
ここで,これらの項目全てを,判断基準としても良いし,一部のみを判断基準としても良い。即ち,これらの項目全てまたは所定の一部が満たされた(抵触しない)ときに,処理条件の適用が可能と判断される。
(その他の実施形態)
本発明の実施形態は上記の実施形態に限られず拡張,変更可能であり,拡張,変更した実施形態も本発明の技術的範囲に含まれる。例えば,ヒータの区分の数は5には限られない。また,基板処理装置110,ホストコンピュータ120,サーバコンピュータ130の役割分担は適宜に変更可能である。例えば,基板処理装置110のみ,あるいは基板処理装置110およびホストコンピュータ120によって,図4,図5で示した処理内容を実質的に実現可能である。
本発明の第1実施形態に係る基板処理システムを表す図である。 基板処理装置の制御部,基板処理部の一例を表す図である。 ウエハボート上でのウエハの配置の一例を表す模式図である。 基板処理システムの動作手順の一例を表すフロー図である。 基板処理システム内でのイベントの流れの一例を表すイベントフロー図である。 膜厚予測用モデルの一例を表す模式図である。 算出された予測膜厚を表す模式図である。 基準膜厚テーブルの一例を表す模式図である。 モニタウエハ毎の最適な温度変化量を表す模式図である。 算出された設定温度を表す模式図である。 基準温度テーブルの一例を表す模式図である。
符号の説明
100 基板処理システム
110 基板処理装置
111 制御部
112 基準膜厚DB
113 基板処理部
2(2a,2b) 反応管
3(31-35) ヒータ
21 マニホールド
23 ウエハボート
24 蓋体
26 ボートエレベータ
27 排気管
28 圧力調整部
41-45 電力制御器
51,52 ガス供給管
61,62 流量調整部
S1-S5 温度センサ
120 ホストコンピュータ
121 制御部
122 基準条件DB
130 サーバコンピュータ
131 制御部
132 成膜量モデルDB
141 膜厚測定器

Claims (6)

  1. 積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理部と,
    前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得する取得部と,
    前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルを記憶する記憶部と,
    前記配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出する算出部と,
    前記算出される予測成膜量が所定範囲か否かを判断する判断部と,
    前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理部を制御して基板を処理させる制御部と,
    を具備することを特徴とする基板処理システム。
  2. 前記算出部が,前記複数の基板中に分散して配置される複数のモニタ用基板の予測成膜量を算出し,
    前記判断部が,複数のモニタ用基板それぞれの予測成膜量およびこれらの均一性が所定範囲か否かを判断する
    ことを特徴とする請求項1記載の基板処理システム。
  3. 前記基板の処理温度が基板の成膜量に与える影響を表す温度−成膜量モデルを記憶する第2の記憶部と,
    前記算出される予測成膜量が所定範囲でないと判断されたときに,前記温度−成膜量モデルに基づいて,処理温度を決定する温度決定部と,
    前記決定された処理温度に基づいて,前記制御部が前記基板処理部を制御する
    ことを特徴とする請求項1または2記載の基板処理システム。
  4. 前記基板処理部が,前記基板を加熱する複数の加熱部を有し,
    前記算出される予測成膜量の均一性が所定範囲でないと判断されたときに,前記温度−成膜量モデルに基づいて,前記温度決定部が,前記複数の加熱部それぞれに対応する処理温度を決定する,
    ことを特徴とする請求項3記載の基板処理システム。
  5. 積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理装置を制御する基板処理装置の制御方法であって,
    前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得するステップと,
    前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出するステップと,
    前記算出される予測成膜量が所定範囲か否かを判断するステップと,
    前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理装置を制御するステップと,
    を具備することを特徴とする基板処理装置の制御方法。
  6. 積層された複数の基板への加熱およびガス供給の処理によって,前記複数の基板に成膜する基板処理装置を制御するためのプログラムであって,
    前記複数の基板内での未処理基板および処理済基板の配置を表す配置パターンの情報を取得するステップと,
    前記複数の基板内での未処理基板および処理済基板の配置が基板の成膜量に与える影響を表す配置−成膜量モデルに基づいて,前記配置パターンのときの,基板の予測成膜量を算出するステップと,
    前記算出される予測成膜量が所定範囲か否かを判断するステップと,
    前記算出される予測成膜量が所定範囲であると判断されたときに,前記基板処理装置を制御するステップと,
    をコンピュータに実行させるためのプログラム。
JP2007249054A 2007-09-26 2007-09-26 基板処理システム,基板処理装置の制御方法,およびプログラム Active JP5010414B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007249054A JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム,基板処理装置の制御方法,およびプログラム
TW97133987A TWI467680B (zh) 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式
TW103131378A TWI545675B (zh) 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式
US12/230,788 US7953512B2 (en) 2007-09-26 2008-09-04 Substrate processing system, control method for substrate processing apparatus and program stored on medium
KR1020080094081A KR101133413B1 (ko) 2007-09-26 2008-09-25 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체
CN2008101674167A CN101399176B (zh) 2007-09-26 2008-09-26 基板处理系统、基板处理装置的控制方法和程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249054A JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム,基板処理装置の制御方法,およびプログラム

Publications (2)

Publication Number Publication Date
JP2009081260A true JP2009081260A (ja) 2009-04-16
JP5010414B2 JP5010414B2 (ja) 2012-08-29

Family

ID=40470318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249054A Active JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム,基板処理装置の制御方法,およびプログラム

Country Status (5)

Country Link
US (1) US7953512B2 (ja)
JP (1) JP5010414B2 (ja)
KR (1) KR101133413B1 (ja)
CN (1) CN101399176B (ja)
TW (2) TWI467680B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118605A (ja) * 2008-11-14 2010-05-27 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法、温度制御方法
KR20130089586A (ko) 2012-02-02 2013-08-12 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 장치의 제어 방법
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
KR20180102014A (ko) * 2017-03-06 2018-09-14 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치 및 기판 처리 방법
KR20180109717A (ko) 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5397215B2 (ja) * 2009-12-25 2014-01-22 ソニー株式会社 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5642612B2 (ja) * 2011-04-05 2014-12-17 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
CN103924223B (zh) * 2014-04-28 2016-05-25 北京七星华创电子股份有限公司 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
JP7493362B2 (ja) * 2020-03-25 2024-05-31 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US11442440B1 (en) * 2021-03-24 2022-09-13 Changxin Memory Technologies, Inc. Method and apparatus of handling control wafer, method of testing by using control wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025997A (ja) * 2000-07-06 2002-01-25 Tokyo Electron Ltd バッチ式熱処理装置及びその制御方法
JP2002134493A (ja) * 2000-10-25 2002-05-10 Sony Corp 成膜時間導出方法および成膜方法
JP2003073840A (ja) * 2001-09-06 2003-03-12 Tokyo Electron Ltd 成膜装置及びその累積膜厚の管理方法
JP2007258307A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd 薄膜製造方法及び薄膜製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351868A (ja) 2000-06-07 2001-12-21 Hitachi Kokusai Electric Inc 半導体製造装置
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP3403160B2 (ja) 2000-09-27 2003-05-06 東京エレクトロン株式会社 熱処理装置、熱処理装置用制御装置
JP4686887B2 (ja) * 2001-04-09 2011-05-25 東京エレクトロン株式会社 成膜方法
JP3855863B2 (ja) * 2002-04-01 2006-12-13 ソニー株式会社 再生方法および装置、記録方法および装置
JP2006206943A (ja) 2005-01-26 2006-08-10 Sony Corp 成膜シミュレーション方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025997A (ja) * 2000-07-06 2002-01-25 Tokyo Electron Ltd バッチ式熱処理装置及びその制御方法
JP2002134493A (ja) * 2000-10-25 2002-05-10 Sony Corp 成膜時間導出方法および成膜方法
JP2003073840A (ja) * 2001-09-06 2003-03-12 Tokyo Electron Ltd 成膜装置及びその累積膜厚の管理方法
JP2007258307A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd 薄膜製造方法及び薄膜製造装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118605A (ja) * 2008-11-14 2010-05-27 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法、温度制御方法
US8417394B2 (en) 2008-11-14 2013-04-09 Hitachi Kokusai Electric Inc. Substrate processing apparatus, semiconductor device manufacturing method and temperature controlling method
KR20130089586A (ko) 2012-02-02 2013-08-12 도쿄엘렉트론가부시키가이샤 열처리 장치 및 열처리 장치의 제어 방법
US9207665B2 (en) 2012-02-02 2015-12-08 Tokyo Electron Limited Heat treatment apparatus and method of controlling the same
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
KR20180102014A (ko) * 2017-03-06 2018-09-14 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치 및 기판 처리 방법
JP2018148022A (ja) * 2017-03-06 2018-09-20 東京エレクトロン株式会社 基板処理システム、制御装置及び基板処理方法
KR102195780B1 (ko) 2017-03-06 2020-12-28 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치 및 기판 처리 방법
KR20180109717A (ko) 2017-03-28 2018-10-08 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
JP2018166192A (ja) * 2017-03-28 2018-10-25 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
US10504803B2 (en) 2017-03-28 2019-12-10 Tokyo Electron Limited Substrate processing system, control device, and film deposition method and program
KR102234404B1 (ko) * 2017-03-28 2021-03-30 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램

Also Published As

Publication number Publication date
TWI467680B (zh) 2015-01-01
CN101399176A (zh) 2009-04-01
TWI545675B (zh) 2016-08-11
TW201511165A (zh) 2015-03-16
JP5010414B2 (ja) 2012-08-29
TW200933781A (en) 2009-08-01
US20090078197A1 (en) 2009-03-26
US7953512B2 (en) 2011-05-31
KR20090032008A (ko) 2009-03-31
KR101133413B1 (ko) 2012-04-09
CN101399176B (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
JP5010414B2 (ja) 基板処理システム,基板処理装置の制御方法,およびプログラム
JP5101243B2 (ja) 基板処理装置,基板処理装置の制御方法,およびプログラム
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US8354135B2 (en) Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
US8417394B2 (en) Substrate processing apparatus, semiconductor device manufacturing method and temperature controlling method
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US8012884B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR101755761B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 성막 장치 및 기판 처리 시스템
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP2009260262A (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
SG188754A1 (en) Method and apparatus for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
TW202301050A (zh) 溫度校正資訊計算裝置、半導體製造設備、程式、及溫度校正資訊計算方法
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6739386B2 (ja) 基板処理システム、制御装置、成膜方法及びプログラム
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP2021014614A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120601

R150 Certificate of patent or registration of utility model

Ref document number: 5010414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250