KR101133413B1 - 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체 - Google Patents

기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체 Download PDF

Info

Publication number
KR101133413B1
KR101133413B1 KR1020080094081A KR20080094081A KR101133413B1 KR 101133413 B1 KR101133413 B1 KR 101133413B1 KR 1020080094081 A KR1020080094081 A KR 1020080094081A KR 20080094081 A KR20080094081 A KR 20080094081A KR 101133413 B1 KR101133413 B1 KR 101133413B1
Authority
KR
South Korea
Prior art keywords
substrate
deposition amount
substrates
wafer
board
Prior art date
Application number
KR1020080094081A
Other languages
English (en)
Other versions
KR20090032008A (ko
Inventor
유우이찌 다께나가
다쯔야 야마구찌
웬링 왕
도시히꼬 다까하시
마사또 요네자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090032008A publication Critical patent/KR20090032008A/ko
Application granted granted Critical
Publication of KR101133413B1 publication Critical patent/KR101133413B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 처리된 기판의 성막량의 효과적인 제어가 도모된 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 프로그램을 제공한다.
기판 처리 시스템은 복수의 기판에 성막하는 기판 처리부와, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치를 나타내는 배치 패턴의 정보를 취득하는 취득부와, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치가 기판의 성막량에 미치는 영향을 나타내는 배치?성막량 모델을 기억하는 기억부를 갖는다. 상기 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출부에서 산출한다. 상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단부에서 판단하고, 상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리부를 제어부에 의해 제어하여 기판을 처리한다.
기판 처리 시스템, 기판 처리부, 취득부, 기억부, 산출부, 판단부

Description

기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체 {SUBSTRATE TREATMENT SYSTEM, CONTROL METHOD OF SUBSTRATE TREATMENT APPARATUS, AND STORAGE MEDIUM}
본 특허 출원은 2007년 9월 26일에 제출된 일본 출원인 일본 특허 출원 제2007-249054호의 이익을 향수한다. 이 선출원에 있어서의 전체 개시 내용은 인용함으로써 본 명세서의 일부로 된다.
본 발명은 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 프로그램에 관한 것이다.
반도체 제조 프로세스에 있어서, 기판인 반도체 웨이퍼(이하 웨이퍼라 함)를 처리하는 기판 처리 장치, 예를 들어 종형 열처리 장치가 사용된다. 종형 열처리 장치에서는, 복수매의 웨이퍼를 선반 형상으로 보유 지지하는 보유 지지구를 종형의 열처리로 내에 배치하고, CVD(Chemical Vapor Deposition) 처리, 산화 처리 등에 의해 기판으로의 성막이 이루어진다(예를 들어, 특허 문헌 1 참조).
[특허 문헌 1] 일본 특허 출원 공개 제2002-110552호
여기서, 기판 처리 장치에서 처리된 기판으로의 성막량을 제어하는 것이 필요로 된다.
상기에 비추어, 본 발명은 처리된 기판의 성막량의 효과적인 제어가 도모된 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 프로그램을 제공하는 것을 목적으로 한다.
본 발명은 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리부와, 상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 취득부와, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기억하는 제1 기억부와, 상기 제1 기억부로부터의 배치?성막량 모델을 기초로 하여, 상기 취득부에서 취득한 배치 패턴일 때의 기판의 예측 성막량을 산출하는 산출부와, 상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 판단부와, 상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리부를 제어하여 기판을 처리시키는 제어부를 구비하는 것을 특징으로 하는 기판 처리 시스템이다.
본 발명은 상기 산출부는, 또한 복수의 기판에 포함되는 복수의 모니터용 기 판의 예측 성막량을 산출하고, 상기 판단부는, 또한 복수의 모니터용 기판의 각각의 예측 성막량 및 이들 균일성이 소정 범위인지 여부를 판단하는 것을 특징으로 하는 기판 처리 시스템이다.
본 발명은 상기 기판의 처리 온도가 기판의 성막량에 미치는 영향을 나타내는 온도-성막량 모델을 기억하는 제2 기억부와, 상기 산출부에서 산출되는 예측 성막량이 소정 범위가 아니라고 판단되었을 때에, 상기 제2 기억부로부터의 온도-성막량 모델을 기초로 하여, 처리 온도를 결정하는 온도 결정부를 더 구비하고, 상기 제어부는 상기 온도 결정부에서 결정된 처리 온도를 기초로 하여, 상기 기판 처리부를 제어하는 것을 특징으로 하는 기판 처리 시스템이다.
본 발명은 상기 기판 처리부는 상기 기판을 가열하는 복수의 가열부를 갖고, 상기 산출부에서 산출되는 예측 성막량의 균일성이 소정 범위가 아니라고 판단되었을 때에, 상기 제2 기억부로부터의 온도-성막량 모델을 기초로 하여, 상기 온도 결정부가 상기 복수의 가열부 각각에 대응하는 처리 온도를 결정하는 것을 특징으로 하는 기판 처리 시스템이다.
본 발명은 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리 장치를 제어하는 기판 처리 장치의 제어 방법이며, 상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 스텝과, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관 한 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리 장치를 제어하는 스텝을 구비하는 것을 특징으로 하는 기판 처리 장치의 제어 방법이다.
본 발명은 컴퓨터에 기판 처리 장치의 제어 방법을 실행시키기 위한 컴퓨터 프로그램에 있어서, 기판 처리 장치의 제어 방법은, 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리 장치를 제어하는 기판 처리 장치의 제어 방법이며, 상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 스텝과, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리 장치를 제어하는 스텝을 구비하는 것을 특징으로 하는 컴퓨터 프로그램이다.
본 발명은 컴퓨터에 기판 처리 장치의 제어 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 기판 처리 장치의 제어 방법은, 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수 의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리 장치를 제어하는 기판 처리 장치의 제어 방법이며, 상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 스텝과, 상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 스텝과, 상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리 장치를 제어하는 스텝을 구비하는 것을 특징으로 하는 기억 매체이다.
본 발명에 따르면, 처리된 기판의 성막량의 효과적인 제어가 도모된 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 프로그램을 제공할 수 있다.
이하, 도면을 참조하여, 본 발명의 실시 형태를 상세하게 설명한다.
도1은 본 발명의 제1 실시 형태에 관한 기판 처리 시스템(100)을 나타내는 도면이다.
기판 처리 시스템(100)은 기판(예를 들어, 반도체 웨이퍼)을 처리하는 시스템이며, 기판 처리 장치(110), 호스트 컴퓨터(120), 서버 컴퓨터(130), 막 두께 측정기(141)를 갖는다. 이들 장치는 네트워크에 접속된다.
기판 처리 장치(110)는 기판(예를 들어, 반도체 웨이퍼)을 처리하는 장치이 며, 제어부 장치(111), 기준 막 두께 DB부(112), 기판 처리부(113)를 갖는다.
제어부 장치(111)는 기판 처리부(113)를 제어하는 것이다. 제어부 장치(111)는 다음의 1) 내지 3)으로서 기능한다.
1) 기판 처리부를 제어하여 기판을 처리시키는 제어부(111a)
2) 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴을 취득하는 취득부(111b)
3) 예측 성막량이 소정 범위인지 여부를 판단하는 판단부(111c)
기준 막 두께 DB부(112)는 처리 조건의 변경 필요와 불필요의 판단 기준으로 되는 기준 막 두께 테이블을 기억하는 기억 장치이다.
기판 처리부(113)는 적층된 기판을 반응 가스로 처리하는 것이며, 적층된 복수의 기판으로의 가열 및 가스 공급의 처리에 의해, 상기 복수의 기판에 성막하는 기판 처리부로서 기능한다. 또한, 제어부 장치(111), 기판 처리부(113)의 상세한 것은 후술한다.
호스트 컴퓨터(120)는 기판 처리 장치(110)를 제어하는 컴퓨터이며, 제어부 장치(121), 기준 조건 DB부(122)를 갖는다. 제어부 장치(121)는, 예를 들어 중앙 연산 장치(CPU : Central Processing Unit)이며, 호스트 컴퓨터(120) 전체, 또한 기판 처리 장치(110)를 제어한다. 기준 조건 DB부(122)는 처리 조건의 적용 가부의 판단 기준으로 되는 기준 온도 테이블을 기억하는 기억 장치이다.
서버 컴퓨터(130)는 호스트 컴퓨터(120)에 의한 기판 처리 장치(110)의 제어를 원조하는 컴퓨터이며, 제어부 장치(131), 성막량 모델 DB부(132)를 갖는다.
제어부 장치(131)는, 예를 들어 중앙 연산 장치(CPU : Central Processing Unit)이며, 서버 컴퓨터(130) 전체를 제어한다. 제어부 장치(131)는 다음의 1) 내지 2)로서 기능한다.
1) 기판의 예측 성막량을 산출하는 산출부(131a)
2) 산출되는 예측 성막량이 소정 범위가 아니라고 판단되었을 때에, 온도-성막량 모델을 기초로 하여 처리 온도를 결정하는 온도 결정부(131b)
성막량 모델 DB부(132)는 처리 조건 계산용의 성막량 모델을 기억하는 기억 장치이다. 성막량 모델 DB부(132)는 다음의 1), 2)로서 기능한다.
1) 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치가 기판의 성막량에 미치는 영향을 나타내는 배치?성막량 모델을 기억하는 제1 기억부(132a)
2) 기판의 처리 온도가 기판의 성막량에 미치는 영향을 나타내는 온도-성막량 모델을 기억하는 제2 기억부(132b)
막 두께 측정기(141)는 기판의 막 두께를 측정하는 장치, 예를 들어 엘립소미터이다.
[제어부 장치(111), 기판 처리부(113)의 상세]
이하, 제어부 장치(111), 기판 처리부(113)의 상세한 것을 설명한다. 도2는 제어부 장치(111), 기판 처리부(113)의 일례를 나타내는 도면이다. 이 도면에서는, 기판 처리부(113)는, 소위 종형 열처리 장치에 의해 구성되고, 그 단면이 나타내어져 있다.
기판 처리부(113)는, 예를 들어 석영으로 만들어진 내관(2a) 및 외관(2b)으 로 이루어지는 이중관 구조의 반응관(2)을 구비하고, 반응관(2)의 하부측에는 금속제의 통 형상의 매니폴드(21)가 설치되어 있다.
내관(2a)은 상단부가 개구되어 있고, 매니폴드(21)의 내측에서 지지되어 있다. 외관(2b)은 상단부가 폐색되어 있고, 하단부가 매니폴드(21)의 상단부에 기밀하게 접합되어 있다.
반응관(2) 내에는, 보유 지지구인 웨이퍼 보트(23)가 배치된다. 웨이퍼 보트(23)는 덮개체(24) 상에 보온통(단열체)(25)을 통해 보유 지지된다. 웨이퍼 보트(23)에는 다수매의 기판을 이루는 웨이퍼(W)[제품 웨이퍼(Wp) 및 모니터 웨이퍼(Wm1 내지 Wm5)]가 배치된다. 또한, 웨이퍼 보트(23)에서의 웨이퍼(W)의 배치의 상세한 것은 후술한다.
덮개체(24)는 웨이퍼 보트(23)를 반응관(2) 내에 반입, 반출하기 위한 보트 엘리베이터(26) 상에 탑재되어 있다. 덮개체(24)는 상한 위치에 있을 때에는 매니폴드(21)의 하단 개구부, 즉 반응관(2)과 매니폴드(21)로 구성되는 처리 용기의 하단 개구부를 폐색한다.
반응관(2)의 주위에는 예를 들어 저항 가열체로 이루어지는 히터(3)가 설치되어 있다. 히터(3)는 5분할되어 있고, 각 히터(31 내지 35)가 전력 제어기(41 내지 45)에 의해 독립하여 발열량을 제어할 수 있도록 되어 있다. 본 예에서는 반응관(2), 매니폴드(21), 히터(3)에 의해 가열로가 구성된다.
내관(2a)의 내벽에는 히터(31 내지 35)에 대응하여 열전대 등의 내측 온도 센서(S1in 내지 S5in)가 설치되어 있다. 또한, 외관(2b) 외벽에는 히터(31 내지 35)에 대응하여 열전대 등의 외측 온도 센서(S1out 내지 S5out)가 설치되어 있다.
내관(2a)의 내부는 히터(31 내지 35)에 대응하여, 5개의 영역(존1 내지 존5)으로 구분하여 생각할 수 있다. 그리고, 웨이퍼는 그 배치된 장소(존1 내지 존5)에 대응하여, 5개의 기판군(G1 내지 G5)으로 구분할 수 있다. 또한, 기판군(G1 내지 G5) 전체를 포함하여, 뱃치(batch)라 부르는 것으로 한다. 즉, 반응관(2) 내에 배치되는 동시에 웨이퍼 보트(23)에 적재된 웨이퍼의 전체는 1개의 뱃치를 구성하고, 함께 열처리된다.
모니터 웨이퍼(Wm)는 각 기판군(G1 내지 G5)에 하나씩 (각 존1 내지 존5에 대응하여) 모니터 웨이퍼(Wm1 내지 Wm5)로서 적재되어 있다. 즉, 모니터 웨이퍼(Wm1 내지 Wm5)는 각각 기판군(G1 내지 G5)을 대표하는 웨이퍼(기판)이며, 존1 내지 존5와 일대일로 대응하고 있다.
매니폴드(21)에는 내관(2a) 내에 가스를 공급하도록 복수의 가스 공급관이 설치되어 있고, 도2에서는 편의상 2개의 가스 공급관(51, 52)을 도시하고 있다. 각 가스 공급관(51, 52)에는, 가스 유량을 각각 조정하기 위한 예를 들어 매스 플로우 컨트롤러 등의 유량 조정부(61, 62)나 밸브(도시하지 않음) 등이 개재 설치되어 있다.
또한 매니폴드(21)에는 내관(2a)과 외관(2b)의 간극으로부터 배기하도록 배기관(27)이 접속되어 있고, 이 배기관(27)은 도시하지 않은 진공 펌프에 접속되어 있다. 배기관(27)의 도중에는 반응관(2) 내의 압력을 조정하기 위한 예를 들어 나비 밸브나 밸브 구동부 등을 포함하는 압력 조정부(28)가 설치되어 있다.
제어부 장치(111)는 반응관(2) 내의 처리 분위기의 온도, 반응관(2) 내의 압력, 가스 유량 등의 처리 파라미터를 제어한다. 이 제어부 장치(111)에는 온도 센서(S1in 내지 S5in, S1out 내지 S5out)로부터의 측정 신호가 입력되고, 히터(3)의 전력 제어기(41 내지 45), 압력 조정부(28), 유량 조정부(61, 62)에 제어 신호를 출력한다.
[웨이퍼(W)의 배치]
도3은 웨이퍼 보트(23) 상에서의 웨이퍼(W)의 배치의 일례를 나타내는 모식도이다. 웨이퍼 보트(23)는 웨이퍼(W)를 배치하기 위한 슬롯(홈)을 갖는다. 이 슬롯에 웨이퍼(W)가 배치됨으로써, 웨이퍼(W)가 각각 수평인 상태에서 상하에 간격을 두고 적층 배치된다. 도3에 나타내는 예에서는, 117개의 슬롯 각각에 웨이퍼(W)가 배치된다. 이들 웨이퍼(W)의 위치는 웨이퍼 보트(23) 위로부터 아래를 향해 슬롯에 부여한 슬롯 번호(Slot No.)로 식별할 수 있다.
여기서, 웨이퍼 보트(23)에 배치되는 웨이퍼(W)에는, 제품 웨이퍼(Wp), 모니터 웨이퍼(Wm), 더미 웨이퍼(Wd)의 3종류가 있다.
제품 웨이퍼(Wp)는 반도체 장치의 제조에 사용되는 웨이퍼(W)이다. 본 예에서는 제품 웨이퍼(Wp)를 미처리 웨이퍼(Wn)[기판 처리부(113)에서 처리되고 있지 않은(성막되어 있지 않은) 웨이퍼(W)]로 한다.
모니터 웨이퍼(Wm)는 제품 웨이퍼(Wp)에 형성되는 막의 두께의 모니터를 위한 웨이퍼(W)이며, 조건을 갖추기 위해, 제품 웨이퍼(Wp)와 대략 동일한 웨이퍼(W)가 사용된다. 본 예에서는 모니터 웨이퍼(Wm)를 미처리 웨이퍼(Wn)로 한다. 본 예에서는 슬롯 번호 6, 32, 58, 84, 110에 모니터 웨이퍼(Wm1 내지 Wm5)가 산재하여 배치된다.
더미 웨이퍼(Wd)는 제품 웨이퍼(Wp)의 균일성의 향상을 위해 배치된다. 즉, 웨이퍼 보트(23)의 상단부, 하단부의 근방에서는 적층된 웨이퍼(W)와 외계(外界)와의 경계로 되기 때문에, 다른 웨이퍼(W)와 막 두께가 다를 가능성이 있다. 웨이퍼 보트(23)의 상단부, 하단부의 근방에 더미 웨이퍼(Wd)를 배치함으로써, 제품 웨이퍼(Wp) 사이에서의 막 두께의 균일성(웨이퍼 사이 균일성)의 확보가 도모된다.
여기서, 제조 비용의 관점에서, 더미 웨이퍼(Wd)에 처리 완료 웨이퍼(Wy)[기판 처리부(113)에서 처리된(성막된) 웨이퍼(W)]를 사용하는 것이 바람직하다. 동일한 더미 웨이퍼(Wd)를 반복하여 사용하는 것이 가능하게 되어, 반도체 장치의 제조 비용의 저감이 도모된다. 더미 웨이퍼(Wd)에 미처리 웨이퍼(Wn)를 사용하면, 제품 웨이퍼(Wp)를 처리할 때마다 새로운 미처리 웨이퍼(Wn)를 준비해야만 하여, 반도체 장치의 제조 비용이 증대된다.
한편, 더미 웨이퍼(Wd)에 처리 완료 웨이퍼(Wy)를 사용하면, 제품 웨이퍼(Wp)의 막 두께에 영향을 미칠 가능성이 있다. 이것은 웨이퍼(W)의 표면 상태[웨이퍼(W)로의 성막의 유무]에 따라 반응 가스의 소비량이 다른 것에 기인한다. 이하의 (1), (2)에서 이 상세한 것을 설명한다.
(1) 반응 가스의 농도와 성막량의 관계
반응 가스는 내관(2a)의 하부에 배치된 가스 공급관(51, 52)의 가스 도입구로 공급되고, 내관(2a)의 상부로부터 배출된다. 반응 가스가 내관(2a)의 하부로부 터 상부로 이동하는 동안에, 반응 가스가 웨이퍼(W)에서의 성막에서 소비되고, 농도가 저하된다. 이 결과, 가스 도입구의 근방[내관(2a)의 하부]에서의 반응 가스의 농도는 크고, 가스 도입구로부터 멀어짐에 따라서 반응 가스의 농도는 저하되고, 가스 도입구의 먼 쪽[내관(2a)의 상부]에서의 반응 가스의 농도는 작아진다. 이로 인해, 반응 가스의 농도 분포에 따라서, 웨이퍼(W)의 막 두께도 가스 도입구의 근방에서 두껍고(성막 속도가 크고), 가스 도입구의 먼 쪽에서 얇아지는(성막 속도가 작아지는) 경향이 있다.
이때의 가스 농도의 분포는 가스 도입구로부터의 거리, 및 가스의 경로상에서의 조건[웨이퍼(W)의 표면 상태, 표면적, 내관(2a)의 상태 등]에 따라 다르다. 가스 도입구의 근방[내관(2a)의 하부]에서의 반응 가스의 농도는 이 조건의 영향이 작고, 가스 도입구의 먼 쪽[내관(2a)의 상부]에서의 반응 가스의 농도는 이 조건의 영향이 크다. 이상으로부터 알 수 있는 바와 같이, 반응 가스의 경로상에 배치되는 웨이퍼(W)의 표면 상태가 반응 가스의 농도 분포, 나아가서는 웨이퍼(W)에 형성되는 막의 두께(웨이퍼 사이 막 두께의 균일성)에 영향을 미친다.
(2) 웨이퍼(W)의 표면 상태와 반응 가스의 소비량의 관계
웨이퍼(W)의 표면 상태와 반응 가스의 소비량의 관계의 상세한 것을 설명한다. 미처리 웨이퍼(Wn), 처리 완료 웨이퍼(Wy)에서 가스의 소비량이 다르다. 일반적으로, 미처리 웨이퍼(Wn)에서는 성막 속도가 작고, 처리 완료 웨이퍼(Wy)에서는 성막 속도가 크다. 이것은 막의 구성 재료와 웨이퍼(W)의 표면을 구성하는 재료의 친화성에 기인한다. 웨이퍼(W)의 표면을 구성하는 재료가 막의 구성 재료와 동일[웨이퍼(W)가 처리 완료 웨이퍼(Wy)]하면, 재료의 친화성의 관계에서, 반응 가스에서 막으로의 전환이 신속하고(성막 속도가 크고), 반응 가스의 소비량도 커진다. 한편, 웨이퍼(W)의 표면을 구성하는 재료가 막의 구성 재료와 이종(異種)[웨이퍼(W)가 미처리 웨이퍼(Wn)]이면, 반응 가스에서 막으로의 전환이 느리고(성막 속도가 작고), 반응 가스의 소비량도 작아진다.
이 결과, 미처리 웨이퍼(Wn)를 적층 배치한 경우, 반응 가스의 농도 분포, 나아가서는 웨이퍼 사이에서의 막 두께 분포가 작아진다(웨이퍼 사이에서의 막 두께의 균일성이 양호). 한편, 처리 완료 웨이퍼(Wy)를 적층 배치한 경우, 반응 가스의 농도 분포, 나아가서는 웨이퍼 사이에서의 막 두께 분포가 커진다(웨이퍼 사이에서의 막 두께의 균일성이 불량).
이상은 반응 가스가 웨이퍼(W)의 표면에서 반응하여 막을 형성하는 경우(계면 율속 반응), 예를 들어 CVD에서의 성막 처리에 특히 적합하다. 반응 가스가 웨이퍼(W) 내 등에서 확산하여 막을 형성하는 경우(확산 율속 반응), 예를 들어 산화 처리에서는 계면 율속 반응의 경우와 경향이 반드시 일치하지 않는다. 확산 율속 반응의 경우에는 막의 유무에 부가하여 막 두께도 가스의 소비량에 영향을 미친다.
단, 계면 율속 반응, 확산 율속 반응 모두 미처리 웨이퍼(Wn), 처리 완료 웨이퍼(Wy)에서 가스의 소비량이 다른 것은 변하지 않는다.
(3) 웨이퍼(W)의 표면 상태와 막 두께의 예측
이상과 같이, 웨이퍼(W)의 표면 상태[웨이퍼(W)로의 성막의 유무]가 반응 가스의 소비량에 영향을 미친다. 이것은 적층된 웨이퍼(W) 내에서의 처리 완료 웨이 퍼(Wy)의 배치가 웨이퍼(W)로의 성막(웨이퍼 사이에서의 막 두께 분포)에 영향을 미치는 것을 의미한다. 처리 완료 웨이퍼(Wy)의 배치를 고려하여, 막 두께가 예측된다. 이 상세한 것은 후술한다.
또한, 웨이퍼(W)의 표면 상태 외에, 웨이퍼(W)의 표면적의 대소도 반응 가스의 소비량에 영향을 미친다. 즉, 막 두께를 예측하기 위한 요소로서, 웨이퍼(W)의 표면적을 이용하는 것이 가능하다. 단, 이하에서는, 웨이퍼(W)의 표면적을 막 두께를 예측하기 위한 요소로서 사용하지 않는 것으로 한다.
[기판 처리 시스템(100)의 동작]
이하, 기판 처리 시스템(100)의 동작에 대해 설명한다. 도4는 기판 처리 시스템(100)의 동작 순서의 일례를 나타내는 흐름도이다. 도5는 기판 처리 시스템(100) 내에서의 이벤트의 흐름을 나타내는 이벤트 흐름도이다.
A. 처리의 준비
처리의 준비가 이루어진다(도5의 이벤트 1 내지 3).
(1) 호스트 컴퓨터(120)의 제어부 장치(121)가 기판 처리 장치(110)의 제어부 장치(111)에 프로세스 실행을 지시하고(이벤트 1), 실시 예정 레시피의 과거의 성막 결과(막 두께)를 취득한다(이벤트 2).
즉, 이제부터 실시하는 레시피에서 전회 처리했을 때의 성막 결과[모니터 웨이퍼(Wm)의 막 두께의 측정값]을 취득한다. 레시피는 웨이퍼(W)의 처리 조건(설정 온도, 가스 유량, 압력, 처리 시간)을 의미한다. 모니터 웨이퍼(Wm1 내지 Wm5) 각각에 대해 복수의 부위(예를 들어, 9군데)에서의 막 두께의 측정 결과가 취득된다. 모니터 웨이퍼(Wm)의 위치 및 측정 부위는 슬롯 번호, 면내 측정 위치(x [㎜], y [㎜])로 나타낼 수 있다.
(2) 기판 처리 장치(110)의 제어부 장치(111)의 취득부(111b)가 더미 웨이퍼(Wd)의 배치 및 각각의 누적 막 두께의 정보를 취득한다(이벤트 3). 이것은 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치를 나타내는 배치 패턴의 정보를 취득하는 것을 의미한다. 더미 웨이퍼(Wd)의 누적 막 두께는 더미 웨이퍼(Wd)의 총 처리 시간이나 사용 횟수 등으로부터 대강 계산할 수 있다. 누적 막 두께는, 막 두께 측정기(141)에 의해 자동 측정해도 좋다. 또한, 작업자가 측정 결과를 제어부 장치(111)에 입력해도 좋다.
여기서는, 이제부터 실시하는 레시피를 사용하여 전회 처리했을 때의 더미 웨이퍼(Wd)의 누적 막 두께(D)와 차회의 더미 웨이퍼(Wd)의 누적 막 두께(D)를 취득한다. 모든 더미 웨이퍼(Wd)의 누적 막 두께(D)가 취득된다. 더미 웨이퍼(Wd) 각각의 위치를 나타내기 위해 슬롯 번호를 사용할 수 있다.
누적 막 두께(D)는 더미 웨이퍼(Wd) 상에 퇴적한 막 두께이며, 반복하여 사용(처리)된 더미 웨이퍼(Wd)에서는 처리시마다 누적 막 두께(D)가 증가한다. 더미 웨이퍼(Wd)에는 미처리 웨이퍼(Wn), 처리 완료 웨이퍼(Wy)의 쌍방이 사용될 가능성이 있다. 새로운 더미 웨이퍼(Wd)는, 일반적으로 미처리 웨이퍼(Wn)이다. 1회 사용된 더미 웨이퍼(Wd)는 처리 완료 웨이퍼(Wy)로 되고, 일반적으로 반복하여 사용된다.
B. 막 두께의 예측
서버 컴퓨터(130)의 제어부 장치(131)가 다음의 처리 조건 등 막 두께의 예측에 필요한 정보를 취득하고, 존1 내지 존5마다의 막 두께를 예측하고, 이 결과를 기판 처리 장치(110)의 제어부 장치(111)에 통지한다(도4의 스텝 S11, S12, 도5의 이벤트 4 내지 8). 이하, 이 상세한 것을 설명한다.
제어부 장치(111)는 제어부 장치(131)에 차회 처리시의 막 두께의 예측을 지시한다(이벤트 4). 제어부 장치(131)는 제어부 장치(111)로부터 차회 처리시의 막 두께의 예측에 필요한 데이터(막 두께 예측용 데이터)를 취득하고(이벤트 5), 성막량 모델 DB부(132)로부터 막 두께의 예측에 필요한 모델(막 두께 예측용 모델)을 취득한다(이벤트 6). 제어부 장치(131)는 예측 막 두께를 산출하고(이벤트 7), 그 결과를 제어부 장치(111)에 통지한다(이벤트 8).
(1) 막 두께 예측용 데이터에 대해
막 두께 예측용 데이터는 다음의 1) 내지 4)를 예로 들 수 있다.
1) 전회 처리시에서의 더미 웨이퍼(Wd)의 누적 막 두께
2) 차회 처리시에서의 더미 웨이퍼(Wd)의 누적 막 두께
이들 1), 2)의 데이터는 이벤트 3에서 취득되는 누적 막 두께에 대응한다.
3) 전회 처리시의 레시피(설정 온도, 가스 유량, 압력, 처리 시간)
설정 온도 [℃]는 성막 처리시의 온도를 의미하고, 존마다 규정된다. 가스 유량 [sccm]은 반응 가스의 가스 종류(예를 들어, SiH2Cl2, NH3, N2, O2)마다 규정된다. 압력 [Torr]은 전체 압력이다. 처리 시간 [분]은 성막 처리의 시간이다. 또 한, 성막 처리는 웨이퍼(W)가 가열되고, 또한 반응 가스에 노출됨으로써, 웨이퍼(W) 상에 막이 형성되는 것을 의미한다.
4) 차회 처리시의 레시피(설정 온도, 가스 유량, 압력, 처리 시간) 및 목표 막 두께(Dt)
차회 처리시의 레시피의 구체적 내용은 전회 처리시의 레시피와 마찬가지로 지정된다. 또한, 목표 막 두께(Dt)가 지시된다.
(2) 막 두께 예측용 모델
막 두께 예측용 모델은 더미 웨이퍼(Wd)의 표면 상태의 변동에 의한 막 두께의 변동을 예측하기 위한 것이며, 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치가 기판의 성막량에 미치는 영향을 나타내는 배치?성막량 모델과 대응한다. 막 두께 예측용 모델에 의해, 웨이퍼(Wd) 중에서의 처리 완료 웨이퍼(Wy)의 배치에 따른 모니터 웨이퍼(Wm)의 막 두께를 예측할 수 있다.
여기서는, 다음에 정의하는 영향도(α)(S, N)에 의해, 모니터 웨이퍼(Wm)의 막 두께를 예측한다. 즉, 영향도(α)(S, N)가 막 두께 예측용 모델의 실체이다.
영향도(α)(S, N)는 가스 도입구로부터 모니터 웨이퍼(Wm)에 이르기까지 처리 완료 웨이퍼(Wy)가 배치되었을 때에, 그 처리 완료 웨이퍼(Wy)의 1매당이 모니터 웨이퍼(Wm)의 막 두께에 미치는 영향을 나타내는 파라미터이며, 다음의 식 (1)로 나타내어진다.
α(S, N) = (D0 - DN)/N ‥‥‥식(1)
S : 모니터 웨이퍼(Wm)의 위치를 식별하는 식별자(예를 들어, 슬롯 번호)
N : 가스 도입구로부터 모니터 웨이퍼(Wm)에 이르기까지의 가스의 경로상에서의 처리 완료 웨이퍼(Wy)의 매수(경로상 처리 완료 매수)
DN : 경로상 처리 완료 매수(N)일 때의 모니터 웨이퍼(Wm)의 막 두께
D0 : 경로상 처리 완료 매수가 0일 때[경로상의 슬롯 전체에 미처리 웨이퍼(Wn)를 배치]의 모니터 웨이퍼(Wm)의 막 두께
일례로서, 슬롯 번호 110에 배치된 모니터 웨이퍼(Wm)에 대해 생각한다. 이때 가스의 경로상의 슬롯 번호(슬롯 번호 111 내지 117) 전체에 미처리 웨이퍼(Wn)를 배치한 경우의 모니터 웨이퍼(Wm)의 막 두께(D0)가 29.21 ㎚이었다고 한다. 한편, 가스의 경로상의 슬롯 번호(슬롯 번호 111 내지 117) 전체에 처리 완료 웨이퍼(Wy)를 배치한 경우의 모니터 웨이퍼(Wm)의 막 두께(DN)가 29.00 ㎚이었다고 한다.
이 경우, 영향도(α)[㎚/매][슬롯 번호 110의 모니터 웨이퍼(Wm)의 막 두께에 대한 처리 완료 웨이퍼(Wy)의 1매당 영향도(α)]는 이하와 같이 하여 산출된다.
α = (29.21 [㎚] - 29.00 [㎚])/7 [매]
= 0.03 [㎚/매]
이 영향도(α)(S, N)는 모니터 웨이퍼(Wm)가 배치되는 부위(식별자 S) 및 경로상 처리 완료 매수(N)에 의해 변화된다. 즉, 전체의 모니터 웨이퍼(Wm)[모니터 웨이퍼(Wm)가 배치되는 전체 슬롯] 및 모든 경로상 처리 완료 매수(N)에 대해, 영향도(α)(S, N)를 요구함으로써, 처리 완료 웨이퍼(Wy)의 배치에 따른 모니터 웨이퍼(Wm)의 막 두께를 예측 가능해진다.
그런데, 웨이퍼(W)의 전체수가 많으므로(예를 들어, 117매), 영향도(α)(S, N)의 전체를 구하는 것은 용이하지 않다. 이로 인해, 경로상 처리 완료 매수(N)를 복수로 구분하고, 이 구분된 범위에서, 영향도(α)(S, N)를 일정하게 한다. 영향도(α)(S, N)는 경로상 처리 완료 매수(N)에 의해 변화되나(일반적으로, 경로상 처리 완료 매수(N)의 증가와 함께 증가함), 그 변화는 그다지 큰 것이 아니므로, 구분된 범위 내 각각에서 일정하게 해도, 막 두께의 예측값에 큰 영향은 없다.
예를 들어, 다음과 같이 처리 완료 웨이퍼(Wy)의 배치 패턴(배치수)을 규정함으로써, 효율적으로 영향도(α)(S, N)를 도출할 수 있다.
도3에 도시한 바와 같이, 슬롯 번호 6, 32, 58, 84, 110에 모니터 웨이퍼(Wm)가 산재하여 배치되고, 슬롯 번호 1 내지 5, 7 내지 31, 33 내지 57, 59 내지 83, 85 내지 109, 111 내지 117에 미처리 웨이퍼(Wn) 또는 처리 완료 웨이퍼(Wy)가 배치되는 것으로 한다. 또한, 슬롯 번호 1 내지 5, 7 내지 31, 33 내지 57, 59 내지 83, 85 내지 109, 111 내지 117의 범위를 각각 영역 6 내지 1로 한다. 즉, 반응 가스의 도입구에 가까운 측으로부터 영역 1 내지 6으로 한다.
배치 패턴 A : 영역 1 내지 6의 전체에 미처리 웨이퍼(Wn)를 배치
배치 패턴 B : 영역 1에 처리 완료 웨이퍼(Wy)를 영역 2 내지 6에 미처리 웨이퍼(Wn)를 배치
배치 패턴 C : 영역 1 내지 2에 처리 완료 웨이퍼(Wy)를 영역 3 내지 6에 미처리 웨이퍼(Wn)를 배치
배치 패턴 D : 영역 1 내지 3에 처리 완료 웨이퍼(Wy)를 영역 4 내지 6에 미 처리 웨이퍼(Wn)를 배치
배치 패턴 E : 영역 1 내지 4에 처리 완료 웨이퍼(Wy)를 영역 5 내지 6에 미처리 웨이퍼(Wn)를 배치
배치 패턴 F : 영역 1 내지 5에 처리 완료 웨이퍼(Wy)를 영역 6에만 미처리 웨이퍼(Wn)를 배치
이상과 같이 배치 패턴을 A 내지 F로 한정하는 것은, 경로상 처리 완료 매수(N)를 0 내지 7, 8 내지 32, 33 내지 57, 58 내지 82, 83 내지 107로 5개의 범위로 구분한 것을 의미한다.
다음의 1) 내지 4)의 순서로, 간략화한 막 두께 예측용 모델을 작성할 수 있다.
1) 배치 패턴 A 내지 F에 대해 동일한 레시피(처리 조건)에서 웨이퍼(W)를 처리한다.
2) 배치 패턴 A 내지 F의 각각의 모니터 웨이퍼(Wm1 내지 Wm5)의 막 두께를 측정한다. 단, 모니터 웨이퍼(Wm1 내지 Wm5)의 일부에 대해 측정의 생략이 가능하다. 예를 들어, 슬롯 번호 6의 모니터 웨이퍼(Wm)에서는, 배치 패턴 A, B만의 측정으로 충분하고, 배치 패턴 C 내지 F에서의 측정은 불필요하다. 배치 패턴 C 내지 F에서는 경로상 처리 완료 매수(N)가 배치 패턴 B와 동일하고, 모니터 웨이퍼(Wm)의 막 두께도 대략 동일하다고 생각된다.
3) 구분된 경로상 처리 완료 매수(N1 내지 N2) 각각에 대해, 영향도(α)(S, N1 내지 N2)를 산출한다.
예를 들어, 슬롯 58의 모니터 웨이퍼(Wm)에 대한 경로상 처리 완료 매수 8 내지 32에서의 영향도(α)(S58, 8 내지 32) [㎚/매]는 다음과 같이 산출된다.
α(S58, 8 내지 32]
= (슬롯 58에서의 패턴 A, C 사이 막 두께 차/슬롯 58에서의 경로상 처리 완료 매수)
= (29.90 [㎚] - 28.94 [㎚])/32 [매]
= 0.03 [㎚/매]
4) 산출된 영향도(α)(S, N1 내지 N2)를 정리함으로써, 막 두께 예측용 모델이 작성된다.
작성된 막 두께 예측용 모델의 일례를 도6에 나타낸다. 여기서는, 삼각 행렬에 의해 막 두께 예측용 모델(배치?성막량 모델)이 표현되어 있다.
(4) 막 두께의 예측
막 두께 예측용 모델을 사용하여, 차회 처리시의 모니터 웨이퍼(Wm)의 예측 막 두께를 산출한다.
일례로서, 모니터 웨이퍼(Wm)가 슬롯 6, 32, 58, 84, 110에 배치되고, 전회, 차회 각각에서 미처리 웨이퍼(Wn), 처리 완료 웨이퍼(Wy)가 다음과 같이 배치되는 것으로 한다.
전회) 미처리 웨이퍼(Wn) : 슬롯 1 내지 109
처리 완료 웨이퍼(Wy) : 슬롯 111 내지 117
차회) 미처리 웨이퍼(Wn) : 슬롯 1 내지 96
처리 완료 웨이퍼(Wy) : 슬롯 96 내지 109, 111 내지 117
슬롯 110의 모니터 웨이퍼(Wm)의 막 두께를 계산하는 경우, 전회 처리 시도 차회 처리 시도 경로상 처리 완료 매수(N)는 동일(7매)하다. 이로 인해, 전회, 차회의 쌍방에 있어서, 영향도(α)(S110, 0 내지 7)는 동일하다. 한편, 슬롯 84의 모니터 웨이퍼(Wm)의 막 두께를 계산하는 경우, 전회 처리시, 차회 처리시 각각의 경로상 처리 완료 매수(N)는 7매 및 21매와 다르다. 이로 인해, 전회, 차회 각각에 있어서, 영향도[(α)(S84, 0 내지 7), (α)(S110, 8 내지 32)]로 된다.
일반적으로, 모니터 웨이퍼(Wm)의 예측 막 두께(Dn +1)는 다음 식으로 산출할 수 있다.
Dn +1 = Dn + α(S, N1n 내지 N2n)*Nn
-α(S, N1n +1 내지 N2n +1)*Nn +1
Dn : 전회 처리시의 모니터 웨이퍼(Wm)의 막 두께
Nn : 전회 처리시의 경로상 처리 완료 매수(N1n < Nn < N2n)
Nn +1 : 차회 처리시의 경로상 처리 완료 매수(N1n +1 < Nn +1 < N2n +1)
예를 들어, 차회 처리시의 슬롯 84의 모니터 웨이퍼(Wm)에서의 예측막 두께(Dn +1)는 다음과 같이 산출할 수 있다.
Dn+1 = Dn + α(S84, 0 내지 7)*Nn
-α(S84, 8 내지 32)*Nn +1
= 29.90 [㎚] + 0.03 [㎚/매]*7 [매]
- 0.03 [㎚/매]*21 [매]
= 29.48 [㎚]
다른 모니터 웨이퍼(Wm)에서의 예측 막 두께(Dn +1)도 마찬가지로 산출할 수 있다.
도7에 산출된 예측 막 두께(Dn +1)를 나타낸다.
이와 같은 예측 막 두께(Dn +1)의 산출은, 취득부(111b)에서 취득한 배치 패턴을 사용하여 제어부 장치(131)의 산출부에서 행해진다.
C. 처리 조건의 변경 필요와 불필요의 판단
기판 처리 장치(110)의 제어부 장치(111)의 판단부(111c)가 처리 조건의 변경 필요와 불필요(예측 막 두께의 균일성이 허용 범위인지 여부)를 판단한다(도4의 스텝 S13, 도5의 이벤트 9 내지 11). 이 판단 결과에 따라서, 다음의 처리가 개시되거나, 또는 처리 조건의 변경[새로운 처리 조건의 선정(산출)]이 지시된다(도4의 스텝 S15, 도5의 이벤트 12 내지 16]. 이하, 이 상세한 것을 설명한다.
제어부 장치(131)로부터 예측 막 두께를 통지된 제어부 장치(111)의 판단부(111c)는, 기준 막 두께 DB부(112)로부터 기준 막 두께 테이블을 취득하고(이벤트 9), 다음의 처리시에서의 처리 조건의 변경의 필요와 불필요를 판단한다(이벤트 10). 처리 조건의 변경이 불필요하면, 제어부(111a)에 의해 다음의 처리가 개시된 다(이벤트 26). 한편, 처리 조건의 변경이 필요하면(이벤트 11), 제어부 장치(111)가 제어부 장치(131)에 차회 처리 조건의 선정을 지시한다(이벤트 12).
도8은 기준 막 두께 테이블의 일례를 나타내는 모식도이다.
본 예에서는, 기준 막 두께로서 다음의 1) 내지 5)의 항목을 사용하고 있다.
1) 모니터 웨이퍼(Wm1 내지 Wm5)의 평균 막 두께(Dm)의 상한(Dmu) [㎚]
2) 모니터 웨이퍼(Wm1 내지 Wm5)의 평균 막 두께(Dm)의 하한(Dmd) [㎚]
3) 모니터 웨이퍼(Wm1 내지 Wm5) 각각의 막 두께[평균 막 두께(D)]의 상한(Du) [㎚]
4) 모니터 웨이퍼(Wm1 내지 Wm5) 각각의 막 두께[평균 막 두께(D)]의 하한(Dd) [㎚]
5) 면간 균일성(Uf)(= D1max - D1min)*100/(D1m*2)] [％]
D1max : 모니터 웨이퍼(Wm1 내지 Wm5)의 막 두께의 최대값
D1min : 모니터 웨이퍼(Wm1 내지 Wm5)의 막 두께의 최소값
D1m : 모니터 웨이퍼(Wm1 내지 Wm5)의 막 두께의 평균값
여기서, 1) 내지 5)의 항목 전체를 판단 기준으로 해도 좋고, 일부만을 판단 기준으로 해도 좋다. 즉, 1) 내지 5)의 항목 전체 또는 소정의 일부가 만족하고 있지 않을(저촉될) 때에 처리 조건의 변경이 필요하다고 판단된다.
D. 처리 조건의 변경(존1 내지 존5마다의 설정 온도의 산출)
처리 조건의 변경이 필요한 경우(막 두께가 허용 범위 외의 경우), 서버 컴퓨터(130)의 제어부 장치(131)가 다음의 처리 조건(존1 내지 존5마다의 설정 온도) 을 산출하고, 그 결과를 기판 처리 장치(110)의 제어부 장치(111)에 보고한다(도4의 스텝 S15, 도5의 이벤트 13 내지 19). 이하, 이 상세한 것을 설명한다.
(1) 막 두께의 예측
제어부 장치(131)의 산출부(131a)는, 제어부 장치(111)로부터 차회 처리시의 막 두께의 예측 및 설정 온도의 산출에 필요한 데이터(막 두께 예측ㆍ온도 산출용 데이터)를 (이벤트 13), 성막량 모델 DB부(132)로부터 막 두께의 예측에 필요한 모델(막 두께 예측용 모델)을 취득한다(이벤트 14)). 제어부 장치(131)의 산출부(131a)는 예측 막 두께를 산출한다(이벤트 15). 예측 막 두께의 산출에는 스텝 S12, 이벤트 7과 같은 수법을 사용할 수 있다.
(2) 설정 온도의 산출
제어부 장치(131)의 온도 결정부(131b)는, 성막량 모델 DB부(132)의 제2 기억부(132b)로부터 설정 온도의 산출에 필요한 모델(설정 온도 산출용 모델)을 취득하여(이벤트 16, 17), 설정 온도를 산출하고(이벤트 18), 그 결과를 제어부 장치(111)에 통지한다(이벤트 19). 설정 온도 산출용 모델은 기판의 처리 온도가 기판의 성막량에 미치는 영향을 나타내는 온도-성막량 모델에 대응한다.
여기서는, 모니터 웨이퍼(Wm)의 막 두께를 목표 막 두께(Dt)(기준 막 두께)에 대응시키기 위한,「온도」, 특히 존1 내지 존5마다의 설정 온도를 산출한다.
설정 온도는 성막 속도에 큰 영향을 미친다. 일반적으로, 온도가 높으면 성막 속도가 크고, 온도가 낮으면 성막 속도가 작다. 따라서, 목표 막 두께(Dt)보다도 얇은 막 두께의 모니터 웨이퍼(Wm)에서는 온도를 올리고, 목표 막 두께(Dt)보다 도 두꺼운 막 두께의 모니터 웨이퍼(Wm)에서는 온도를 내림으로써 웨이퍼(W) 전체에서의 막 두께의 균일성을 향상시킬 수 있다.
막 두께의 성장 속도(성막 속도)(V)는, 예를 들어 CVD(Chemical Vapor Deposition)와 같은 막의 표면에서 행해지는 과정에 의해 성막 속도가 정해지는 계면 율속 과정에 있어서는, 하기 (10)식의 이론식(아레니우스의 공식)으로 나타내어지는 것이 알려져 있다.
V = Cㆍexp[-Ea/(kT)] ……식(10)
C : 프로세스 정수(성막 프로세스에 의해 정해지는 정수)
Ea : 활성화 에너지(성막 프로세스의 종류에 의해 정해지는 정수), 예를 들어 반응 가스 SiH2Cl2 및 NH3로부터 SiN막을 형성하는 경우에서는, 1.8 [eV]
k : 볼츠만 정수
T : 절대 온도
식(10)을 온도(T)로 편미분하여 변형하면 식(11)이 얻어진다.
dD/dT = D*[Ea/(kㆍT2)] [㎚/℃] ……식(11)
D : 막 두께
dD/dT : 막 두께 온도 계수(K)(온도를 1 ℃ 변화시켰을 때의 막 두께의 변화량)
이상과 같이, 식(11)에 활성화 에너지(Ea)와 절대 온도(T)를 대입하면 막 두께 온도 계수(K)(= dD/dT)가 정해진다.
설정 온도가 760 ℃, 활성화 에너지가 1.8 eV, 목표 막 두께(Dt)가 30 [㎚]의 경우를 상정한다. 식(11)에 상기를 대입하면, 막 두께 온도 계수(K)는 0.6 [㎚/℃]으로 된다.
슬롯 6에서 생각하면, 설정 온도가 동일한 경우, 예상 막 두께는 29.68 [㎚]이며, 목표 막 두께(Dt)의 30 [㎚]에는 0.32 [㎚]의 차가 있다. 이것을 메우기 위한 온도 변화량(= T1 - T0)을 구하기 위해서는, 막 두께 차를 상기에서 구한 0.6 [㎚/℃]로 나눈다(= 0.53 [℃]). 여기서 얻어진 0.53 ℃분, 온도를 변화시킴으로써 차회 처리시의 막 두께를 목표 막 두께(Dt)에 일치시킬 수 있다.
슬롯 6과 마찬가지로 모니터 웨이퍼(Wm)마다 최적인 온도 변화량을 구한 결과를 도9에 나타낸다. 또한, 설정 온도를 도10에 나타낸다. 즉, 전회 처리시에 전체 존에서 동일(760 ℃)했던 설정 온도를 존1 내지 존5마다 변화시키고 있다.
일반적으로는, 다음과 같이 하여 설정 온도(T1)를 산출할 수 있다.
목표 막 두께(Dt)로 하고, 전회의 처리에 있어서, 설정 온도(T0), 막 두께(D0)였던 경우, 차회의 처리시의 설정 온도(T1)를 산출한다.
이때의 막 두께 온도 계수(K)(= dD/dT)는, 다음의 식(12)에 의해 나타내어진다.
K = (Dt - D0)/(T1 - T0) ……식(12)
식(11)과 식(12)를 동등하게 하고, 식(12)의 절대 온도(T)를 전회의 설정 온도(T0)로 두면, 이하의 식(13)이 유도된다.
T1 = T0 + [(Dt - D0)/Dt]ㆍ[kㆍT02/Ea] ……식(13)
Ea, k, T0, Dt, D0은 공지이기 때문에 차회의 설정 온도(T1)를 구할 수 있다.
막 두께(D)를 목표 막 두께(Dt)에 일치시키기 위해, 설치 온도(T)를 존마다 조정하고 있다. 여기서는, 막 두께 온도 계수(K)(= dD/dT)를 식(11)에 의해 산출하고 있다. 바꾸어 말하면, 아레니우스의 공식[식(10)]이 항상 성립하는 것을 전제로 하고 있다. 그러나, 처리 조건이나 장치 상태에 따라서는, 활성화 에너지(Ea)에 대입하는 값이 최적이 아닌 등의 이유에서, 아레니우스의 공식이 오차를 갖는 경우도 있다. 이 오차를 시정하기 위해, 학습 기능을 사용하는 것이 생각된다. 즉, 실측값을 사용하여 계산을 반복함으로써, 실제의 온도와 막 두께의 관계를 파악하고, 그것에 따라서 계산에서 사용하는 파라미터를 미세 조절한다. 이 학습에 칼만 필터를 사용할 수 있다.
E. 차회 처리 조건의 적용 허가 판단
기판 처리 장치(110)의 제어부 장치(111)로부터의 의뢰에 의해, 호스트 컴퓨터(120)의 제어부 장치(121)가 처리 조건의 적용 필요와 불필요(설정 온도가 허용 범위인지 여부)를 판단한다(도4의 스텝 S16, 도5의 이벤트 20 내지 24). 이하, 이 상세한 것을 설명한다.
제어부 장치(131)로부터 변경한 처리 조건(예를 들어, 설정 온도)을 통지받은 제어부 장치(111)는, 변경한 처리 조건을 레시피에 취입하고(이벤트 20), 처리 조건의 적용 가부(설정 온도가 허용 범위인지 여부)를 제어부 장치(121)에 의뢰한다(이벤트 21). 제어부 장치(121)는 기준 조건 DB부(122)로부터 기준 조건 테이블을 취득하고(이벤트 22), 변경한 처리 조건의 적용의 가부를 판단한다(이벤트 23, 24). 또한, 변경한 처리 조건의 적용이 가능하다고 판단했을 때에는, 제어부 장치(121)로부터 제어부 장치(111)에 처리 개시를 지시하고, 제어부(111a)에 의해 기판 처리 장치(110)에 의한 기판의 처리가 개시된다.
도11은 기준 온도 테이블의 일례를 나타내는 모식도이다.
본 예에서는, 기준 온도로서 존1 내지 존5에서의 온도의 상한, 하한을 사용하고 있다.
여기서, 이들 항목 전체를 판단 기준으로 해도 좋고, 일부만을 판단 기준으로 해도 좋다. 즉, 이들의 항목 전체 또는 소정의 일부가 만족하고 있을(저촉하지 않을) 때에 처리 조건의 적용이 가능하다고 판단된다.
(그 밖의 실시 형태)
본 발명의 실시 형태는 상기한 실시 형태에 한정되지 않고 확장, 변경 가능하며, 확장, 변경한 실시 형태도 본 발명의 기술적 범위에 포함된다. 예를 들어, 히터의 구분의 개수는 5에는 한정되지 않는다. 또한, 기판 처리 장치(110), 호스트 컴퓨터(120), 서버 컴퓨터(130)의 역할 분담은 적절하게 변경 가능하다. 예를 들어, 기판 처리 장치(110)만, 혹은 기판 처리 장치(110) 및 호스트 컴퓨터(120)에 의해, 도4, 도5에서 나타낸 처리 내용을 실질적으로 실현 가능하다.
도1은 본 발명의 제1 실시 형태에 관한 기판 처리 시스템을 나타내는 도면.
도2는 기판 처리 장치의 제어부, 기판 처리부의 일례를 나타내는 도면.
도3은 웨이퍼 보트 상에서의 웨이퍼의 배치의 일례를 나타내는 모식도.
도4는 기판 처리 시스템의 동작 순서의 일례를 나타내는 흐름도.
도5는 기판 처리 시스템 내에서의 이벤트의 흐름의 일례를 나타내는 이벤트 흐름도.
도6은 막 두께 예측용 모델의 일례를 나타내는 모식도.
도7은 산출된 예측 막 두께를 나타내는 모식도.
도8은 기준 막 두께 테이블의 일례를 나타내는 모식도.
도9는 모니터 웨이퍼마다의 최적인 온도 변화량을 나타내는 모식도.
도10은 산출된 설정 온도를 나타내는 모식도.
도11은 기준 온도 테이블의 일례를 나타내는 모식도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 처리 시스템
110 : 기판 처리 장치
111, 121, 131 : 제어부 장치
112 : 기준 막 두께 DB부
113 : 기판 처리부
120 : 호스트 컴퓨터
122 : 기준 조건 DB부
130 : 서버 컴퓨터
132 : 성막량 모델 DB부
W : 웨이퍼

Claims (7)

  1. 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리부와,
    상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 취득부와,
    상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기억하는 제1 기억부와,
    상기 제1 기억부에서의 배치?성막량 모델을 기초로 하여, 상기 취득부에서 취득한 배치 패턴일 때의 기판의 예측 성막량을 산출하는 산출부와,
    상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 판단부와,
    상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리부를 제어하여 기판을 처리시키는 제어부를 구비하는 것을 특징으로 하는 기판 처리 시스템.
  2. 제1항에 있어서, 상기 산출부는, 또한 복수의 기판에 포함되는 복수의 모니터용 기판의 예측 성막량을 산출하고,
    상기 판단부는, 또한 복수의 모니터용 기판의 각각의 예측 성막량 및 이들 균일성이 소정 범위인지 여부를 판단하는 것을 특징으로 하는 기판 처리 시스템.
  3. 제1항에 있어서, 상기 기판의 처리 온도가 기판의 성막량에 미치는 영향을 나타내는 온도-성막량 모델을 기억하는 제2 기억부와,
    상기 산출부에서 산출되는 예측 성막량이 소정 범위가 아니라고 판단되었을 때에, 상기 제2 기억부로부터의 온도-성막량 모델을 기초로 하여, 처리 온도를 결정하는 온도 결정부를 더 구비하고,
    상기 제어부는, 상기 온도 결정부에서 결정된 처리 온도를 기초로 하여, 상기 기판 처리부를 제어하는 것을 특징으로 하는 기판 처리 시스템.
  4. 제3항에 있어서, 상기 기판 처리부는 상기 기판을 가열하는 복수의 가열부를 갖고,
    상기 판단부가 상기 산출부에서 산출되는 예측 성막량의 균일성을 판단하고, 상기 예측 성막량의 균일성이 소정 범위가 아니라고 판단되었을 때에, 상기 제2 기억부로부터의 온도-성막량 모델을 기초로 하여, 상기 온도 결정부가 상기 복수의 가열부 각각에 대응하는 처리 온도를 결정하는 것을 특징으로 하는 기판 처리 시스템.
  5. 적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리 장치를 제어하는 기판 처리 장치의 제어 방 법이며,
    상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 스텝과,
    상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출하는 스텝과,
    상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 스텝과,
    상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리 장치를 제어하는 스텝을 구비하는 것을 특징으로 하는 기판 처리 장치의 제어 방법.
  6. 삭제
  7. 컴퓨터에 기판 처리 장치의 제어 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    기판 처리 장치의 제어 방법은,
    적층된 미처리 기판 및 처리 완료 기판을 포함하는 복수의 기판을 수납하는 동시에, 이 복수의 기판에 대해 가열 처리 및 가스 공급 처리를 행하여, 상기 복수의 기판에 성막을 실시하는 기판 처리 장치를 제어하는 기판 처리 장치의 제어 방법이며,
    상기 복수의 기판 중 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴의 정보를 취득하는 스텝과,
    상기 복수의 기판 내에서의 미처리 기판 및 처리 완료 기판의 배치에 관한 배치 패턴이 기판의 성막량에 미치는 영향에 관한 배치?성막량 모델을 기초로 하여, 상기 배치 패턴일 때의 기판의 예측 성막량을 산출하는 스텝과,
    상기 산출되는 예측 성막량이 소정 범위인지 여부를 판단하는 스텝과,
    상기 산출되는 예측 성막량이 소정 범위라고 판단되었을 때에, 상기 기판 처리 장치를 제어하는 스텝을 구비하는 것을 특징으로 하는 기억 매체.
KR1020080094081A 2007-09-26 2008-09-25 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체 KR101133413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00249054 2007-09-26
JP2007249054A JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム，基板処理装置の制御方法，およびプログラム

Publications (2)

Publication Number Publication Date
KR20090032008A KR20090032008A (ko) 2009-03-31
KR101133413B1 true KR101133413B1 (ko) 2012-04-09

Family

ID=40470318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094081A KR101133413B1 (ko) 2007-09-26 2008-09-25 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체

Country Status (5)

Country Link
US (1) US7953512B2 (ko)
JP (1) JP5010414B2 (ko)
KR (1) KR101133413B1 (ko)
CN (1) CN101399176B (ko)
TW (2) TWI467680B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP5397215B2 (ja) * 2009-12-25 2014-01-22 ソニー株式会社 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5642612B2 (ja) * 2011-04-05 2014-12-17 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP2013161857A (ja) 2012-02-02 2013-08-19 Tokyo Electron Ltd 熱処理装置及び熱処理装置の制御方法
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
CN103924223B (zh) * 2014-04-28 2016-05-25 北京七星华创电子股份有限公司 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
JP6739376B2 (ja) * 2017-03-06 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置及び基板処理方法
JP6739386B2 (ja) * 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
KR20220154200A (ko) * 2020-03-25 2022-11-21 도쿄엘렉트론가부시키가이샤 기판의 처리 방법 및 기판 처리 장치
US11442440B1 (en) * 2021-03-24 2022-09-13 Changxin Memory Technologies, Inc. Method and apparatus of handling control wafer, method of testing by using control wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351868A (ja) 2000-06-07 2001-12-21 Hitachi Kokusai Electric Inc 半導体製造装置
JP2006206943A (ja) 2005-01-26 2006-08-10 Sony Corp 成膜シミュレーション方法
JP4686887B2 (ja) * 2001-04-09 2011-05-25 東京エレクトロン株式会社 成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3497450B2 (ja) * 2000-07-06 2004-02-16 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP3403160B2 (ja) 2000-09-27 2003-05-06 東京エレクトロン株式会社 熱処理装置、熱処理装置用制御装置
JP4273651B2 (ja) * 2000-10-25 2009-06-03 ソニー株式会社 成膜時間導出方法および成膜方法
JP4821078B2 (ja) * 2001-09-06 2011-11-24 東京エレクトロン株式会社 成膜装置及びその累積膜厚の管理方法
JP3855863B2 (ja) * 2002-04-01 2006-12-13 ソニー株式会社 再生方法および装置、記録方法および装置
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351868A (ja) 2000-06-07 2001-12-21 Hitachi Kokusai Electric Inc 半導体製造装置
JP4686887B2 (ja) * 2001-04-09 2011-05-25 東京エレクトロン株式会社 成膜方法
JP2006206943A (ja) 2005-01-26 2006-08-10 Sony Corp 成膜シミュレーション方法

Also Published As

Publication number Publication date
JP5010414B2 (ja) 2012-08-29
US7953512B2 (en) 2011-05-31
TW200933781A (en) 2009-08-01
CN101399176B (zh) 2011-06-08
TWI467680B (zh) 2015-01-01
JP2009081260A (ja) 2009-04-16
US20090078197A1 (en) 2009-03-26
KR20090032008A (ko) 2009-03-31
TW201511165A (zh) 2015-03-16
CN101399176A (zh) 2009-04-01
TWI545675B (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
KR101133413B1 (ko) 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체
JP5101243B2 (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US8354135B2 (en) Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
KR20170113217A (ko) 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
KR20220117820A (ko) 성막 시스템 및 성막 방법
JP4215977B2 (ja) 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8