KR20220154200A - 기판의 처리 방법 및 기판 처리 장치 - Google Patents

기판의 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20220154200A
KR20220154200A KR1020227035655A KR20227035655A KR20220154200A KR 20220154200 A KR20220154200 A KR 20220154200A KR 1020227035655 A KR1020227035655 A KR 1020227035655A KR 20227035655 A KR20227035655 A KR 20227035655A KR 20220154200 A KR20220154200 A KR 20220154200A
Authority
KR
South Korea
Prior art keywords
substrate
coefficients
value
chamber
power value
Prior art date
Application number
KR1020227035655A
Other languages
English (en)
Inventor
히로시 히로세
마사오미 고베
고이치 미야시타
다카후미 노가미
겐이치 고테
고우지 이이호시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020054588A external-priority patent/JP7493362B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220154200A publication Critical patent/KR20220154200A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32926—Software, data control or modelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 처리 장치의 챔버 내에 기판을 준비하는 공정과, 설정된 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)의 계수 A, B, C, D를 기억한 기억부를 참조하여, 상기 식 (1)과, 상기 계수 A, B, C, D와, 연속 성막한 기판의 처리량을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 보정하는 공정과, 보정한 상기 전력값을 상기 챔버 내에 인가하여, 준비한 상기 기판을 처리하는 공정을 포함하고, 상기 식 (1)은, Y=Aexp(BX)+CX+D로 나타내지고, 상기 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아닌, 기판의 처리 방법이 제공된다.

Description

기판의 처리 방법 및 기판 처리 장치
본 개시는, 기판의 처리 방법 및 기판 처리 장치에 관한 것이다.
마이크로파 또는 고주파의 전력을 챔버 내에 인가하여, 가스를 사용해서 기판을 처리하는 기판 처리 장치가 알려져 있다. 기판 처리 장치에서는, 기판의 처리 중에 챔버의 벽면 등에 퇴적물이 퇴적된다. 이 때문에, 예를 들어 특허문헌 1에서는, 마이크로파의 전력을 인가하여, 클리닝 가스의 플라스마에 의해 챔버의 벽면 등에 퇴적된 퇴적물을 제거하는 것을 제안한다.
일본 특허 공개 제2019-216150호 공보
본 개시는, 기판의 처리 변동을 억제할 수 있는 기술을 제공한다.
본 개시의 일 양태에 의하면, 기판 처리 장치의 챔버 내에 기판을 준비하는 공정과, 설정된 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)의 계수 A, B, C, D를 기억한 기억부를 참조하여, 상기 식 (1)과, 상기 계수 A, B, C, D와, 연속 성막한 기판의 처리량을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 보정하는 공정과, 보정한 상기 전력값을 상기 챔버 내에 인가하여, 준비한 상기 기판을 처리하는 공정을 포함하고, 상기 식 (1)은, Y=Aexp(BX)+CX+D로 나타내지고, 상기 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아닌, 기판의 처리 방법이 제공된다.
일 측면에 의하면, 기판의 처리 변동을 억제할 수 있다.
도 1은 기판의 처리 변동의 일례에 대해서 설명하기 위한 도면이다.
도 2는 일 실시 형태에 관한 설정 전력값의 보정의 일례를 도시하는 도면이다.
도 3a는 일 실시 형태에 관한 메모리에 기억된 계수 A, B, C, D의 일례를 도시하는 도면이다.
도 3b는 일 실시 형태에 관한 메모리에 기억된 계수 A, B, C, D의 일례를 도시하는 도면이다.
도 4는 일 실시 형태에 관한 설정 전력값의 보정의 다른 예를 도시하는 도면이다.
도 5는 일 실시 형태에 관한 기판의 처리 방법의 일례를 나타내는 흐름도이다.
도 6은 일 실시 형태에 관한 기판 처리 장치의 일례를 도시하는 도면이다.
도 7은 일 실시 형태에 관한 기판 처리 장치의 다른 예를 도시하는 도면이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해서 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
[기판의 처리 변동]
기판의 처리 변동에 대해서, 도 1을 참조하면서 설명한다. 도 1은, 기판의 처리 변동의 일례에 대해서 설명하는 도면이다. 기판의 처리의 일례로서, 기판 처리 장치의 챔버 내에서 기판에 성막 처리가 실시되는 예를 들어 설명한다. 기판 처리 장치의 구성에 대해서는, 도 6 및 도 7을 예로 들어 후술한다.
도 1의 (a)의 예에서는, 시간 T1 및 시간 T3에 기판의 성막 처리(Depo Process)의 공정이 행하여지고, 그 사이의 시간 T2에 챔버 내의 클리닝 처리의 공정이 행하여진다. 시간 T1 및 시간 T3의 성막 처리 공정은, 동일한 프로세스 레시피에 따라서, 예를 들어 수천매의 기판의 성막 처리가 연속해서 행하여진다. 클리닝 처리의 공정에서는, 기판의 성막 처리 중에 챔버의 벽면 등에 퇴적된 퇴적물을 제거한다. 클리닝 처리 공정 후, 시간 T3의 기판의 성막 처리의 초기 시에 있어서의 챔버 내의 분위기는, 시간 T1의 기판의 성막 처리의 초기 시에 있어서의 챔버 내의 분위기와 대략 동일하다.
예를 들어 수천매의 기판의 성막 처리가 연속해서 행하여지면, 동일한 프로세스 레시피에 따라서 성막 처리를 행해도, 각 기판에 동일한 성막 처리가 행하여지지 않고, 막 두께 및 막질(막의 특성)에 변동이 발생한다. 그 일례를 도 1의 (b)를 사용해서 설명한다. 도 1의 (b)에 나타내는 횡축의 변수 X는, 처리한 기판의 매수의 적산값을 나타낸다. 예를 들어, 시간 T1의 성막 처리에서 수천매, 시간 T3의 성막 처리에서 수천매의 기판을 연속해서 성막한 경우, 시간 T1의 처리 중에 기판의 매수의 적산값은 수천매가 된다. 클리닝 처리에 의해 적산값이 리셋된 후, 시간 T3의 처리 중에 기판의 매수의 적산값은 수천매가 된다. 기판의 성막 처리에 있어서 연속해서 처리하는 기판의 매수는, 이것에 한정되지 않고, 수백매 또는 그 이외의 몇 매이든 상관없다.
도 1의 (b)에 나타내는 종축의 변수 Z는, 처리한 각 기판의 성막의 막 두께이다. 시간 T1 및 시간 T3의 성막 처리의 공정은, 동일한 프로세스 레시피에 기초하여 실행되기 때문에, 처리한 기판의 매수가 증가해도 각 기판에 동일한 막 두께 및 동일한 막질의 막이 형성되는 것이 이상적이다. 그러나, 현실적으로는, 도 1의 (b)에 도시하는 바와 같이, 횡축의 변수 X가 나타내는 기판의 처리 매수의 적산값이 증가할수록, 종축의 변수 Z가 나타내는 막 두께가 저하된다. 도시하고 있지 않지만, 막질에 대해서도 마찬가지로 일정하지 않고, 기판의 처리 매수가 증가할수록, 막질의 일례를 나타내는 RI(굴절률)가 높아진다.
막 두께 및 막질의 변동에는 허용 범위가 있다. 도 1의 (b)의 예에서는, 변수 Z가 나타내는 막 두께가 소여의 상한값과 하한값의 사이에 있으면, 막 두께의 변동은 허용되지만, 상한값 또는 하한값을 초과하면 제품으로서 출하할 수 없어, 수율이 낮아지게 된다. 도 1의 (b)에서는, 막 두께가 하한값보다도 작아졌을 때가 제품으로서 출하할 수 없는 일례로서 나타내져 있다. 따라서, 연속 성막한 기판의 막 두께 및 막질의 변동을 억제하는 것이 중요하다. 그래서, 본 실시 형태에서는, 미리 설정된 전력값을 보정함으로써, 막 두께 및 막질의 변동을 억제하여, 연속 성막한 기판의 균질성을 도모한다.
도 2를 참조하여, 연속 성막한 기판의 균질성을 도모하기 위한 설정 전력값의 보정에 대해서 설명한다. 도 2는, 일 실시 형태에 관한 설정 전력값의 보정의 일례를 도시하는 도면이다. 설정 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)은, 이하로 나타내진다.
Y=Aexp(BX)+CX+D … 식 (1)
식 (1)의 A, B, C, D는 계수이며, 변수 X는, 기판의 매수(처리 매수)의 적산값이다. 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아니다. 기판의 매수의 적산값은, 변수 X의 일례이며, 변수 X는, 이것에 한정되지 않고, 연속 성막한 기판의 처리량을 나타내는 값이라면 된다. 예를 들어, 변수 X는, 기판의 매수의 적산값, 기판에 성막한 막 두께의 적산값, 또는 기판 처리 장치의 챔버 내에 인가한 전력의 인가 시간이어도 된다.
이 식 (1)에, 계수 A, B, C, D와, 기판의 매수의 적산값인 변수 X를 대입하여, 얻어진 보정값 Y에 기초해서 설정 전력값을 보정한다. 보정한 전력값을 챔버 내에 인가하여 기판을 처리함으로써, 막 두께를 제어할 수 있다.
도 2의 (a)는, 도 1의 (a)와 동일한 처리 상태를 나타낸다. 도 2의 (a)에 도시하는 바와 같이, 시간 T1의 성막 처리에서 수천매, 시간 T3의 성막 처리에서 수천매의 기판을 연속해서 성막하는 경우, 기판의 매수의 적산값인 변수 X는 시간 T1에서 수천이 된다. 마찬가지로 변수 X는 시간 T3에서 수천이 된다. 단, 연속해서 처리하는 기판의 매수는 이것에 한정되지 않는다.
도 2의 (b)에 나타내는 종축의 변수 Z는, 처리한 각 기판의 막 두께이다. 시간 T1 및 시간 T3의 성막 처리의 공정은, 동일한 프로세스 레시피에 기초하여 실행된다. 변수 X가 나타내는 기판의 처리 매수가 증가할수록, 변수 Z가 나타내는 막 두께가 낮아지는 도 1의 (b)에 나타낸 현상을 억제하기 위해서, 설정 전력값을 보정값 Y로 보정한다. 보정 후의 전력값(이하, 「보정 전력값」이라고도 함)이 정의 값으로 되도록, 설정 전력값으로부터 보정값 Y를 가산하거나 또는 감산한다.
보정 전력값을 인가해서 기판을 처리함으로써, 도 1의 (b)의 변수 Z가 나타내는 막 두께의 변동이 보정된다. 예를 들어, 도 2의 (b)의 변수 Z(n-1), Zn이 나타내는 막 두께가 상한값과 하한값의 사이의 허용 범위에 들어가서, 연속 처리하는 기판의 막 두께에 균질성이 도모된다.
또한, 도 2에서는, 분할한 각 구간에 대하여 계수 A, B, C, D를 그룹화해서 기억한 기억부를 참조하여, 식 (1)과, 구간마다의 계수 A, B, C, D와, 처리한 기판의 매수의 적산값을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 구간마다 설정 전력값을 보정한다.
예를 들어, 도 2에서는, 시간 T1의 기판의 성막 처리의 공정은, 제1 구간, 제2 구간, 제n-1 구간, 제n 구간, 제n+1 구간 …의 복수의 구간으로 분할되고, 각 구간에 대하여 그룹화된 계수 A, B, C, D가 설정되어, 메모리에 기억된다.
도 3a 및 도 3b는, 일 실시 형태에 관한 메모리에 기억된 계수 A, B, C, D의 일례를 도시하는 도면이다. 도 3a는, 연속 처리하는 기판의 성막 처리(Depo Process)를 제1 구간, 제2 구간, 제n-1 구간, 제n 구간, 제n+1 구간 …의 복수의 구간으로 분할했을 때의 각 구간에 대한 계수 A, B, C, D를 그룹화해서 기억한다. 예를 들어, 제1 구간 및 제2 구간의 그룹은 「그룹 a」로 설정되고, 제n-1 구간, 제n 구간 및 제n+1 구간의 그룹은 「그룹 b」로 설정되어 있다.
도 3b는, 각 그룹에 설정된 계수 A, B, C, D의 값을 나타낸다. 예를 들어, 그룹 a의 계수 A, B, C, D는 (A1, B1, C1, D1)로 설정되고, 그룹 b의 계수 A, B, C, D는 (A2, B2, C2, D2)로 설정되어 있다. 계수 A1, C1, D1의 적어도 어느 1개는 0이 아니며 또한 계수 A1이 0이 아닐 경우는 계수 B1도 0이 아닌 값으로 설정되어 있다. 또한, 계수 A2, C2, D2의 적어도 어느 1개는 0이 아니며 또한 계수 A2가 0이 아닐 경우는 계수 B2도 0이 아닌 값으로 설정되어 있다.
식 (1)에 의해 산출하는 보정값 Y는, 계수 A, B, C, D의 값 및 변수 X에 의해 변화한다. 예를 들어, 도 2의 프레임 내에 나타내는 식 (1)에서는, 제n-1 구간 및 제n 구간에서 동일한 그룹 b의 계수 A2, B2, C2, D2가 사용된다. 계수 A2, B2, C2, D2가 모두 0 이외의 값을 갖는 경우, 보정값 Y(n-1) 및 보정값 Yn의 산출에는, 식 (1)의 지수 함수의 항 Aexp(BX)와 선형 함수의 항 (CX+D) 양쪽의 함수가 사용된다.
막 두께의 변화가 지수 함수적인 거동을 할 경우, 보정값 Y의 산출에 지수 함수의 항 Aexp(BX)와 선형 함수의 항 (CX+D) 양쪽의 함수가 사용됨으로써 보다 정밀도를 올릴 수 있다. 도 2의 (b)의 예에서는, 보정값 Y(n-1) 및 보정값 Yn의 산출에 지수 함수의 항 A(n-1)exp(B(n-1)X(n-1)) 및 A(n)exp(B(n)X(n))과, 선형 함수의 항 (C(n-1)X(n-1)+D) 및 (C(n)X(n)+D) 양쪽의 함수가 사용된다. 이에 의해, 설정 전력값을 보정값 Y(n-1) 및 보정값 Yn으로 보정하고, 보정 전력값을 인가해서 성막 처리를 행한 결과, 제n-1 구간 및 제n 구간에서 막 두께의 변수 Z(n-1) 및 Zn의 변동을 억제할 수 있다. 또한, 도 2의 (b)에서는, 제n-1 구간 및 제n 구간에서의 보정값 Y 및 변수 Z만을 표시하고, 다른 구간에 관한 표시를 생략하고 있지만, 다른 구간에서도 마찬가지의 보정을 행함으로써, 막 두께의 변동을 억제할 수 있다.
또한, 도 2의 (b)에서는, 제n-1 구간 및 제n 구간에 사용하는 계수 A, B, C, D는 동일한 그룹 b의 동일한 값을 사용했지만, 이것에 한정되지 않고, 제n-1 구간 및 제n 구간에 사용하는 계수 A, B, C, D는 다른 그룹의 다른 값이어도 된다. 구간에 따라 계수를 설정함으로써, 막 두께의 변수 Z의 변동을 보다 고정밀도로 억제할 수 있다. 또한, 구간마다 계수 A, B, C, D를 변경함으로써, 점선의 「Bp」의 프레임 내에 나타내는 바와 같이, 구간의 경계선에서 보정값 Y가 불연속으로 되는 경우가 있다.
계수 A, B, C, D를 그룹화함으로써, 구간마다 계수 A, B, C, D를 구분해서 사용할 수 있다. 또한, 계수 A, B, C, D를 그룹화함으로써, 계수 A, B, C, D의 파라미터의 설정을 용이하게 할 수 있다. 또한, 계수 A, B, C, D의 그룹을 전환하기 위한 구간은 고정이어도 되고, 가변이어도 된다.
식 (1)에서는, 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아니다. 따라서, 보정값 Y는, 상수 D, 1차 함수 (CX+D) 및 지수 함수 Aexp(BX)의 어느 것 또는 상수 D, 1차 함수 (CX+D) 및 지수 함수 Aexp(BX)의 2개 이상의 조합의 값이 된다.
즉, 계수 A, B, C가 0이며, 계수 D가 0이 아닐 경우, 보정값 Y는 D(상수)가 된다. 계수 A, B가 0이며, 계수 C, D가 0이 아닐 경우, 보정값 Y=CX+D(1차 함수: 상수 포함)가 된다. 계수 C, D가 0이며, 계수 A, B가 0이 아닐 경우, 보정값 Y=Aexp(BX)(지수 함수)가 된다. 계수 C가 0이며, 계수 A, B, D가 0이 아닐 경우, 보정값 Y=Aexp(BX)(지수 함수)+D(상수)가 된다. 계수 D가 0이며, 계수 A, B, C가 0이 아닐 경우, Y=Aexp(BX)(지수 함수)+CX(1차 함수)가 된다. 이와 같이, 보정값 Y는, 식 (1)에 사용하는 계수 A, B, C, D에 의해, 상수, 1차 함수 및 지수 함수의 적어도 어느 것을 사용해서 산출된다.
도 4는, 일 실시 형태에 관한 설정 전력값의 보정의 다른 예를 도시하는 도면이다. 도 4의 (a)는, 도 2의 (a)와 동일한 처리 상태를 나타낸다. 도 4의 (b)의 예에서는, 제n-1 구간 및 제n 구간에서 다른 계수 A, B, C, D가 사용되고, 제n-1 구간에서는 계수 A, B, C가 0이며, 계수 D가 0이 아니다. 이 경우, 보정값 Y(n-1)=D(상수)가 된다. 제n 구간에서는 계수 A, B가 0이며, 계수 C, D가 0이 아니다. 이 경우, 보정값 Yn=C(n)X(n)+D(1차 함수: 상수 포함)가 된다. 이에 의해, 제n-1 구간에서는, 설정 전력값을 보정값 Y(n-1)로 보정한 결과, 상수 D에 의해 설정 전력값이 보정되어, 변수 Z(n-1)의 막 두께의 저하가 억제된다. 또한, 제n 구간에서는, 설정 전력값을 보정값 Yn으로 보정한 결과, 선형 함수의 항 (C(n)X(n)+D)에 의해 설정 전력값이 보정되어, 변수 Zn의 막 두께의 저하가 억제된다. 제n-1 구간 및 제n 구간에서 다른 계수 A, B, C, D가 사용되었기 때문에, 도 4의 (b)에 도시하는 바와 같이, 막 두께의 억제 상태가 다르다. 제n-1 구간에서는, 상수 D의 보정값 Y에 의해 변수 Z의 막 두께의 저하가 억제되지만, 서서히 막 두께가 저하된다. 제n 구간에서는, 상수 D뿐만 아니라, 보정값 Y에 포함되는 C(n)X(n)의 항에 의해 변수 Z의 막 두께의 저하가 더욱 억제된다.
각 구간에서는 처리한 기판의 매수의 적산값이 다르기 때문에, 변수 Z가 나타내는 막 두께의 저하 정도도 다른 경우가 있다. 이에 대해, 각 구간에서 식 (1)의 계수 A, B, C, D를 다른 값으로 적정화할 수 있다. 이에 의해, 각 구간에서 각각 적정한 보정값 Y를 산출할 수 있다. 이에 의해, 구간마다 변수 Z가 나타내는 막 두께의 저하 정도에 따라서 설정 전력값을 보정하고, 얻어진 보정 전력값을 인가함으로써, 막 두께의 저하를 더욱 고정밀도로 억제하여, 연속 성막에서의 각 기판의 막 두께의 균질성을 높일 수 있다.
시간 T2의 클리닝 처리 후에 시간 T3의 기판 처리를 개시할 경우, 변수 X를 0으로 리셋한다. 시간 T3은, 시간 T1과 동일한 구간으로 분할해도 된다. 시간 T3의 기판 처리는, 시간 T1의 기판 처리와 동일한 각 구간에 대하여 동일한 계수 A, B, C, D를 사용해서 식 (1)과, 구간마다의 계수 A, B, C, D와, 기판의 매수의 적산값을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 구간마다 설정 전력값을 보정해도 된다. 도 4의 (b)의 예에서는, 시간 T3의 기판의 처리 시간은, 시간 T1의 기판 처리와 동일한 구간에는 동일한 계수 A, B, C, D가 설정되어, 구간마다 설정 전력값을 보정한 예가 나타내져 있다.
단, 클리닝 처리 후이며, 시간 T3의 기판 처리를 개시하기 전에 챔버 내의 QC(Quality Control)용 웨이퍼를 사용해서 챔버 내의 분위기에 이상이 없는지 확인을 행하고 나서, 시간 T3의 기판 처리를 개시해도 된다.
[기판의 처리 방법]
이어서, 도 5를 참조하면서, 일 실시 형태에 관한 기판의 처리 방법에 대해서 설명한다. 도 5는, 일 실시 형태에 관한 기판의 처리 방법의 일례를 나타내는 흐름도이다. 본 처리는, 기판 처리 장치를 제어하는 제어부에 의해 실행된다. 제1 구간의 계수 A, B, C, D는, 미리 메모리로부터 취득하고 있다. 또한, 변수 X에는 초깃값의 「0」이 설정되어 있다.
본 처리가 개시되면, 제어부는, 기판을 챔버 내에 반송하여 준비한다(스텝 S1). 이어서, 제어부는, 처리한 기판의 매수의 적산값의 변수 X에 1을 가산한다(스텝 S2). 이어서, 제어부는, 구간의 변경이 있는지를 판정한다(스텝 S3). 제어부는, 구간의 변경이 있다고 판정하면, 변경된 구간에 대응해서 기억된 계수 A, B, C, D를 메모리로부터 취득한다(스텝 S4). 제어부는, 구간의 변경이 없다고 판정하면, 스텝 S5로 진행한다.
이어서, 제어부는, 계수 A, B, C, D와, 처리한 기판의 매수의 적산값의 변수 X를 식 (1)에 대입하여, 보정값 Y를 산출한다(스텝 S5). 구간의 변경이 있을 경우, 계수 A, B, C, D는 변경되고, 구간의 변경이 없을 경우, 계수 A, B, C, D는 변경되지 않는다.
이어서, 제어부는, 산출한 보정값 Y가, 소여의 상한값보다도 큰지를 판정한다(스텝 S6). 제어부는, 보정값 Y가 상한값보다도 크다고 판정한 경우, 에러 처리를 행하고(스텝 S8), 본 처리를 종료한다. 스텝 S6에서, 제어부는, 보정값 Y가 상한값 이하라고 판정한 경우, 보정값 Y가, 소여의 하한값보다도 작은지를 판정한다(스텝 S7). 제어부는, 보정값 Y가 하한값보다도 작다고 판정한 경우, 에러 처리를 행하고(스텝 S8), 본 처리를 종료한다. 스텝 S7에서, 제어부는, 보정값 Y가 하한값 이상이라고 판정한 경우, 설정 전력값을 보정값 Y에 의해 보정하고, 보정 전력값을 산출한다(스텝 S9). 구체적으로는, 보정 전력값이 정의 값으로 되도록, 설정 전력값으로부터 보정값 Y를 가산 또는 감산한다.
이어서, 제어부는, 챔버 내에 기판을 처리하기 위한 처리 가스를 공급한다(스텝 S10). 이어서, 제어부는, 챔버 내에 보정 전력값의 전력을 공급한다(스텝 S11). 이어서, 제어부는, 기판의 성막 처리를 하고(스텝 S12), 본 처리를 종료한다.
이에 의하면, 본 실시 형태에 관한 기판의 처리 방법은, 이하의 (a) 내지 (c)의 공정을 포함한다.
(a) 기판 처리 장치의 챔버 내에 기판을 준비하는 공정
(b) 설정 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)의 계수 A, B, C, D를 기억한 기억부를 참조하여, 상기 식 (1)과, 계수 A, B, C, D와, 기판의 처리량을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 상기 전력값을 보정하는 공정
(c) 보정한 상기 전력값을 상기 챔버 내에 인가하여, 준비한 상기 기판을 처리하는 공정
(b)의 공정에서 사용되는 식 (1)은, Y=Aexp(BX)+CX+D로 나타내진다. 또한, 식 (1)의 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아니다.
이에 의하면, 계수 A, B, C, D를, 상기 조건을 충족하는 소여의 값으로 설정함으로써 기판의 처리 변동을 억제할 수 있다. 또한, 산출된 보정값 Y가 소여의 상한값보다도 큰 경우, 또는 소여의 하한값보다도 작은 경우, 보정값 Y에 기초하는 설정 전력값의 보정을 행하지 않고, 기판의 처리를 정지한다. 이에 의해, 허용되지 않는 보정값 Y에 의해 설정 전력값을 보정하여, 불균질한 기판의 처리가 실행되는 것을 회피할 수 있다. 또한, 스텝 S8의 에러 처리는, 기판의 처리를 정지한 것을 표시하여, 오퍼레이터에게 통지하는 방법이어도 되고, 보정값 Y가 상한값 또는 하한값의 어느 것을 초과했는지를 표시하여, 오퍼레이터에게 통지하는 방법이어도 되고, 그 밖의 방법이어도 된다.
본 실시 형태에 관한 기판의 처리 방법은, 이상의 (a) 내지 (c)의 공정 전에, 식 (1)에 사용하는 계수 A, B, C, D를 미리 산출하여, 메모리에 기억하는 공정을 포함해도 된다. 이 공정은, 계수 A, B, C, D를 미리 구간마다 산출하여, 메모리에 기억해도 되고, 구분으로 나누지 않고, 계수 A, B, C, D를 산출하여 메모리에 기억해도 된다.
[기판 처리 장치]
상기에 설명한 기판의 처리 방법은, 기판 처리 장치의 제어부에 의해 실행되고, 기판 처리 장치는, 보정 전력값의 전력을 인가한다. 일 실시 형태에 관한 기판 처리 장치에 대해서, 도 6을 참조하면서 설명한다. 도 6은, 일 실시 형태에 관한 기판 처리 장치의 일례를 도시하는 도면이다. 도 6 및 후술하는 도 7의 기판 처리 장치에서는, 챔버 내에 인가하는 전력으로서 마이크로파 전력을 사용한다. 이 경우, 기판의 처리 방법은 마이크로파의 설정 전력값을 보정한다. 단, 이것에 한정되지 않고, 기판 처리 장치가 고주파 전력을 인가하는 경우, 기판의 처리 방법은 고주파의 설정 전력값을 보정한다. 본 실시 형태에 관한 기판의 처리 방법은, 도 6에 도시하는 제어부(3)에 의해 실행할 수 있다.
기판 처리 장치(10)는, 웨이퍼를 일례로 하는 기판(W)을 수용하는 챔버(1)를 갖는다. 기판 처리 장치(10)는, 마이크로파에 의해 챔버(1)의 천장면에 형성되는 표면파 플라스마에 의해, 기판(W)에 대하여 소정의 처리를 행한다. 소정의 처리로서는, 성막 처리, 에칭 처리 또는 애싱 처리 등이 예시된다.
기판 처리 장치(10)는, 챔버(1)와 전력 공급부(2)와 제어부(3)와 가스 공급부(22)를 갖는다. 챔버(1)는, 알루미늄 또는 스테인리스강 등의 금속 재료로 이루어지는 대략 원통상의 용기이며, 접지되어 있다.
챔버(1)와, 원반상의 천장판(19)은 챔버(1) 내의 처리 공간(U)을 형성한다. 챔버(1)와 천장판(19)의 접촉면에는 지지 링(129)이 마련되고, 이에 의해, 챔버(1) 내는 기밀하게 밀봉된다.
전력 공급부(2)는, 마이크로파 공급부(30)와 마이크로파 전송부(40)와 마이크로파 방사부(50)를 갖는다. 마이크로파 공급부(30)로부터 출력된 마이크로파는, 마이크로파 전송부(40)와 마이크로파 방사부(50)를 통해서 챔버(1) 내에 도입된다. 가스 공급부(22)로부터 출력된 가스가 가스 라인(111)을 통해서 가스 공급 구멍(60)으로부터 챔버(1) 내에 공급된다. 가스는, 도입된 마이크로파의 전계에 의해 여기하고, 이에 의해 표면파 플라스마가 형성된다.
챔버(1) 내에는 기판(W)을 적재하는 적재대(11)가 마련되어 있다. 기판(W)은, 반송 암에 의해 반입되어, 적재대(11)에 준비된다. 적재대(11)는, 챔버(1)의 저부에 마련된 절연 부재(12a)를 개재해서 통 형상의 지지 부재(12)에 지지되어 있다. 적재대(11)에는, 기판(W)을 정전 흡착하기 위한 정전 척, 온도 제어 기구, 기판(W)의 이면에 열전달용 가스를 공급하는 가스 유로 등이 마련되어도 된다.
적재대(11)에는, 정합기(13)를 통해서 고주파 바이어스 전원(14)이 접속되어 있다. 고주파 바이어스 전원(14)으로부터 적재대(11)에 고주파 전력이 공급됨으로써, 기판(W)측에 플라스마 중의 이온이 인입된다. 또한, 고주파 바이어스 전원(14)은 플라스마 처리의 특성에 따라서는 마련하지 않아도 된다.
챔버(1)의 저부에는 배기관(15)이 접속되어 있고, 배기관(15)에는 진공 펌프를 포함하는 배기 장치(16)가 접속되어 있다. 배기 장치(16)를 작동시키면 챔버(1) 내가 배기되고, 이에 의해, 챔버(1) 내가 소정의 진공도까지 고속으로 감압된다. 챔버(1)의 측면에는, 기판(W)의 반출입을 행하기 위한 반입출구(17)와, 반입출구(17)를 개폐하는 게이트 밸브(18)가 마련되어 있다.
마이크로파 전송부(40)는, 앰프부(42) 및 마이크로파 도입부(43)를 갖는다. 마이크로파 전송부(40)는, 마이크로파를 마이크로파 방사부(50)에 도입하는 기능 및 임피던스를 정합하는 기능을 갖는다.
앰프부(42)는, 마이크로파를 증폭시킨다. 마이크로파 도입부(43)는, 통 형상의 외측 도체(52) 및 그 중심에 마련된 막대 형상의 내측 도체(53)를 동축상으로 배치한다. 외측 도체(52)와 내측 도체(53)의 사이는, 증폭된 마이크로파가 마이크로파 방사부(50)를 향해서 전파하는 마이크로파 전송로(44)로 되어 있다.
또한 마이크로파 도입부(43)에는, 슬래그(54)와, 그 선단부에 위치하는 임피던스 조정 부재(140)가 마련되어 있다. 슬래그(54)를 이동시킴으로써, 챔버(1) 내의 부하(플라스마)의 임피던스를 마이크로파 공급부(30)에서의 마이크로파 전원의 특성 임피던스에 정합시킨다. 임피던스 조정 부재(140)는 유전물로 형성되고, 그 비유전율에 의해 마이크로파 전송로(44)의 임피던스를 조정한다.
마이크로파 방사부(50)는, 유전체판(131), 슬롯(132) 및 유전체 창(133)을 갖는다. 유전체판(131)은, 마이크로파를 투과시키는 원반상의 유전물로 형성되고, 천장판(19)의 상면에 배치되어 있다.
유전체판(131) 아래에는, 천장판(19)에 형성된 슬롯(132)을 개재해서 유전체 창(133)이 마련되어 있다. 유전체 창(133)은 천장판(19) 내에 배치되어 있다. 마이크로파 방사부(50)는, 천장판(19)의 이면에 형성된 오목부(61)에 노출되어, 마이크로파를 플라스마 생성 공간(U)에 방사한다.
기판 처리 장치(10)의 각 부는, 제어부(3)에 의해 제어된다. 제어부(3)는, CPU(4) 및 메모리(5)를 갖고 있다. 메모리(5)에는 프로세스 레시피 및 계수 A, B, C, D의 정보가 기억되어 있다. CPU(4)는, 프로세스 레시피에 기초하여 기판(W)의 처리를 제어한다. 또한, 제어부(3)는, 디스플레이 및 터치 패널을 가져, 에러의 표시나 데이터의 입력이 가능하게 되어 있다.
도 7은, 일 실시 형태에 관한 기판 처리 장치(10)의 다른 예를 도시하는 도면이다. 도 6의 기판 처리 장치(10)와 다른 점은, 도 7의 기판 처리 장치(10)는, 마이크로파 전송부(40)의 수가 복수인 점이다.
마이크로파 전송부(40)는, 천장판(19)의 중앙에 하나 배치되고, 그 주위에 원주 방향으로 등간격으로 복수 배치된다. 주위에 원주 방향으로 배치되는 마이크로파 전송부(40)의 개수는 3개 이상이 바람직하고, 예를 들어 3개 내지 6개이어도 된다.
도 6의 기판 처리 장치(10)가, 본 실시 형태에 관한 기판의 처리 방법을 실행하는 경우, 보정값 Y에 의해 보정한 보정 전력값의 마이크로파를, 마이크로파 방사부(50)로부터 방사한다. 도 7의 기판 처리 장치(10)에서는, 보정 전력값의 마이크로파를 중앙의 마이크로파 방사부(50)와 그 주위의 마이크로파 방사부(50)로부터 방사한다. 도 7의 기판 처리 장치(10)에서는, 중앙의 마이크로파 방사부(50)로부터 방사하는 마이크로파와, 그 주위의 마이크로파 방사부(50)로부터 방사하는 마이크로파를 동일한 전력값으로 제어해도 되고, 소정의 비율로 다른 전력값으로 제어해도 된다. 예를 들어, 중앙의 마이크로파 방사부(50)로부터 방사하는 마이크로파는 보정 전력값으로 제어하고, 주위의 마이크로파 방사부(50)로부터 방사하는 마이크로파는, 보정 전력값에 대하여 소정의 비율을 곱한 전력값으로 제어해도 된다. 단, 이상의 전력의 보정은 일례이며, 다른 방법으로 각 마이크로파 방사부(50)로부터 방사하는 마이크로파의 전력값을 제어해도 된다.
이상에서 설명한 바와 같이 본 실시 형태의 기판의 처리 방법 및 기판 처리 장치에 의하면, 기판의 처리 변동을 억제할 수 있다.
금회 개시된 일 실시 형태에 관한 기판의 처리 방법 및 기판 처리 장치는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기 실시 형태는, 첨부의 청구범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있으며, 또한, 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 기판 처리 장치는, 마이크로파 전력의 보정뿐만 아니라, 고주파 전력의 보정에도 적용할 수 있다. 즉, 본 개시의 기판 처리 장치는, Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP), Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Atomic Layer Deposition(ALD) 장치의 어느 타입의 장치에서도 적용 가능하다.
본 국제 출원은, 2020년 3월 25일에 출원된 일본 특허 출원 2020-054588호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 본 국제 출원에 원용한다.
1: 챔버
2: 전력 공급부
3: 제어부
10: 기판 처리 장치
11: 적재대
14: 고주파 바이어스 전원
19: 천장판
22: 가스 공급부
30: 마이크로파 공급부
40: 마이크로파 전송부
43: 마이크로파 도입부
44: 마이크로파 전송로
50: 마이크로파 방사부
52: 외측 도체
53: 내측 도체
54: 슬래그
60: 가스 공급 구멍
132: 슬롯
133: 유전체 창
W: 기판

Claims (7)

  1. 기판 처리 장치의 챔버 내에 기판을 준비하는 공정과,
    설정된 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)의 계수 A, B, C, D를 기억한 기억부를 참조하여, 상기 식 (1)과, 상기 계수 A, B, C, D와, 연속 성막한 기판의 처리량을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 보정하는 공정과,
    보정한 상기 전력값을 상기 챔버 내에 인가하여, 준비한 상기 기판을 처리하는 공정
    을 포함하고,
    상기 식 (1)은, 이하로 나타내지고,
    Y=Aexp(BX)+CX+D … 식 (1)
    상기 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아닌,
    기판의 처리 방법.
  2. 제1항에 있어서, 상기 식 (1)에 사용하는 상기 계수 A, B, C, D를 산출하여, 상기 기억부에 기억하는 공정을 포함하는, 기판의 처리 방법.
  3. 제1항 또는 제2항에 있어서, 상기 변수 X는, 기판의 매수의 적산값, 기판에 성막한 막 두께의 적산값, 또는 상기 챔버 내에 인가한 전력의 인가 시간의 어느 것인, 기판의 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전력값을 보정하는 공정은,
    상기 기판을 처리하는 공정을 복수의 구간으로 분할하고, 분할한 각 구간에 대하여 상기 계수 A, B, C, D를 그룹화해서 기억한 기억부를 참조하여, 상기 식 (1)과, 구간마다의 상기 계수 A, B, C, D와, 상기 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 구간마다 보정하는, 기판의 처리 방법.
  5. 제4항에 있어서, 상기 전력값을 보정하는 공정은,
    상기 챔버 내의 클리닝 처리 후의 기판의 처리를 개시할 경우, 상기 변수 X를 초깃값으로 설정하고, 상기 클리닝 처리 전의 상기 기판의 처리와 동일한 구간으로 분할하고, 분할한 각 구간에 대하여 그룹화된 상기 계수 A, B, C, D를 사용해서 상기 식 (1)과, 구간마다의 상기 계수 A, B, C, D와, 상기 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 구간마다 보정하는, 기판의 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 기판을 처리하는 공정은,
    보정값 Y가 소여의 상한값보다도 큰 경우, 또는 보정값 Y가 소여의 하한값보다도 작은 경우, 상기 기판의 처리를 행하지 않는, 기판의 처리 방법.
  7. 챔버와, 제어부를 갖는 기판 처리 장치이며,
    상기 제어부는,
    기판 처리 장치의 챔버 내에 기판을 준비하는 공정과,
    설정된 전력값에 대한 보정값 Y를 계산하기 위해서 사용하는 식 (1)의 계수 A, B, C, D를 기억한 기억부를 참조하여, 상기 식 (1)과, 상기 계수 A, B, C, D와, 연속 성막한 기판의 처리량을 나타내는 변수 X로부터 얻어진 보정값 Y에 기초하여, 설정된 상기 전력값을 보정하는 공정과,
    보정한 상기 전력값을 상기 챔버 내에 인가하여, 준비한 상기 기판을 처리하는 공정
    을 제어하고,
    상기 식 (1)은, 이하로 나타내지고,
    Y=Aexp(BX)+CX+D … 식 (1)
    상기 계수 A, C, D의 적어도 어느 1개는 0이 아니며 또한 계수 A가 0이 아닐 경우는 계수 B도 0이 아닌,
    기판 처리 장치.
KR1020227035655A 2020-03-25 2021-03-12 기판의 처리 방법 및 기판 처리 장치 KR20220154200A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020054588A JP7493362B2 (ja) 2020-03-25 基板の処理方法及び基板処理装置
JPJP-P-2020-054588 2020-03-25
PCT/JP2021/010110 WO2021193149A1 (ja) 2020-03-25 2021-03-12 基板の処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20220154200A true KR20220154200A (ko) 2022-11-21

Family

ID=77891794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227035655A KR20220154200A (ko) 2020-03-25 2021-03-12 기판의 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US20230135618A1 (ko)
KR (1) KR20220154200A (ko)
CN (1) CN115298355A (ko)
WO (1) WO2021193149A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216150A (ja) 2018-06-11 2019-12-19 東京エレクトロン株式会社 クリーニング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001011641A (ja) * 1999-07-02 2001-01-16 Hitachi Kokusai Electric Inc 成膜処理方法
JP4806856B2 (ja) * 2001-03-30 2011-11-02 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP3802889B2 (ja) * 2003-07-01 2006-07-26 東京エレクトロン株式会社 熱処理装置及びその校正方法
JP2007053191A (ja) * 2005-08-17 2007-03-01 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
JP5036290B2 (ja) * 2006-12-12 2012-09-26 東京エレクトロン株式会社 基板処理装置および基板搬送方法、ならびにコンピュータプログラム
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
JP5210659B2 (ja) * 2008-02-28 2013-06-12 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2010098053A (ja) * 2008-10-15 2010-04-30 Tokyo Electron Ltd クリーニング方法及び記録媒体
JP5371466B2 (ja) * 2009-02-12 2013-12-18 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6584352B2 (ja) * 2016-03-24 2019-10-02 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP2018083972A (ja) * 2016-11-24 2018-05-31 キヤノン株式会社 スパッタリング装置及び膜の製造方法
JP7068971B2 (ja) * 2017-11-16 2022-05-17 東京エレクトロン株式会社 プラズマ処理装置、温度制御方法および温度制御プログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019216150A (ja) 2018-06-11 2019-12-19 東京エレクトロン株式会社 クリーニング方法

Also Published As

Publication number Publication date
WO2021193149A1 (ja) 2021-09-30
CN115298355A (zh) 2022-11-04
US20230135618A1 (en) 2023-05-04
JP2021155769A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
KR102029579B1 (ko) 플라즈마 처리 장치 및 제어 방법
US20100243162A1 (en) Plasma processing apparatus
EP2955741B1 (en) Method to improve plasma etch uniformity
US20030201069A1 (en) Tunable focus ring for plasma processing
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
US9324600B2 (en) Mounting table structure and plasma film forming apparatus
CN115954268A (zh) 基片处理系统、基片处理方法和基片处理装置
US11735423B2 (en) Workpiece processing method
KR20090104783A (ko) 플라즈마 처리장치 및 플라즈마 처리방법 및 컴퓨터 판독이 가능한 기억 매체
TW202129687A (zh) 電漿處理裝置及電漿處理裝置的運轉方法
JP2018092973A (ja) 処理方法および処理装置
TWI785168B (zh) 基板處理方法
CN112868084B (zh) 衬底处理系统和用于操作衬底处理系统的方法
KR20220154200A (ko) 기판의 처리 방법 및 기판 처리 장치
JP7493362B2 (ja) 基板の処理方法及び基板処理装置
KR20200087693A (ko) 처리 방법 및 플라즈마 처리 장치
US11231313B2 (en) Method of obtaining output flow rate of flow rate controller and method of processing workpiece
US11081360B2 (en) Method for processing workpiece
JP6318027B2 (ja) プラズマ処理装置
JP6568335B2 (ja) 処理システム、および処理方法
TWI837272B (zh) 處理方法及電漿處理裝置
US20220005673A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20210025223A (ko) 기판 처리 장치 및 기판 처리 방법
JP2022163865A (ja) プラズマ処理システムおよびプラズマ処理方法
KR20230067578A (ko) 자기장을 사용한 플라즈마 방전 균일도 제어