CN117063617A - 等离子处理装置 - Google Patents

等离子处理装置 Download PDF

Info

Publication number
CN117063617A
CN117063617A CN202280005615.6A CN202280005615A CN117063617A CN 117063617 A CN117063617 A CN 117063617A CN 202280005615 A CN202280005615 A CN 202280005615A CN 117063617 A CN117063617 A CN 117063617A
Authority
CN
China
Prior art keywords
heater
region
regions
wafer
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005615.6A
Other languages
English (en)
Inventor
堀川恭兵
一野贵雅
中谷信太郎
中本和则
田中优贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN117063617A publication Critical patent/CN117063617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

静电卡盘(40)具有分别被电介质膜(41～45)覆盖的加热器(HT1)以及加热器(HT2)。加热器(HT2)被分成俯视观察下形成圆形状的区域(HT2a)、俯视观察下包围区域(HT2a)的外周的区域(HT2b)和俯视观察下包围区域(HT2a)的外周的区域(HT2c)而设置。加热器(HT1)被分成分别俯视观察下形成矩形状的多个区域(HT1d)而设置。区域(HT2a～HT2c)以及多个区域(HT1d)与控制部(C0)电连接。控制部(C0)能单独地控制对区域(HT2a～HT2c)以及多个区域(HT1d)的电力供给。

Description

等离子处理装置
技术领域
本发明涉及等离子处理装置，特别涉及在样品台具备加热器的等离子处理装置。
背景技术
一般，在半导体晶片(以后仅称作晶片)等板状的样品的表面层叠有多个绝缘膜以及多个导电性膜。在等离子处理装置中，对这些膜进行蚀刻，但蚀刻处理为了缩短时间，不将晶片取出到外部，而是在相同的等离子处理装置的处理室内进行。
在这样的蚀刻处理中，在将配置于处理室内的样品台的温度调整到适合的温度的状态下对晶片进行处理。因此，在等离子处理装置的样品台中内置加热器。在对晶片进行加工的情况下进行如下操作：使用该加热器调整成适于加工的温度，来提高加工精度。
例如，在专利文献1中，公开了在构成样品台的金属制的基材的上部通过热喷涂法形成环状的加热器膜的技术。能通过加热器膜来按每个蚀刻条件使晶片面内的温度分布变化。
在专利文献2中，公开了具备设于构成样品台的金属制的基材的上部的同心圆形状的第1加热器元件(element)和设于第1加热器元件的下方的第2加热器元件的等离子处理装置。第2加热器元件通过将多个扇形状的加热器分割体组合，来整体上构成为同心圆形状。通过将第2加热器元件分割，第2加热器元件的发热量变得比第1加热器元件的发热量小。在通过这2个加热器元件进行配置于样品台上的晶片的温度控制的同时，能对晶片进行蚀刻处理。
在先技术文献
专利文献
专利文献1：JP特开2007-67036号公报
专利文献2：JP特开2017-157855号公报
发明内容
近年来，为了应对半导体器件的高的集成度以及微细化，晶片的处理条件更加复杂化。例如，伴随半导体器件的微细化，为了适应半导体器件内的种种图案，谋求控制等离子处理中的温度。因此，对于样品台，谋求在宽的范围内控制温度条件，并且局部控制细致的温度条件。
若要对微细的半导体器件实现局部的温度控制，则必然需要增加加热器的分割数。但若增加加热器的分割数，就需要增加对各加热器的供电构造，样品台的内部的构造物会复杂化。此外，有如下问题：由于供电构造增加而不能进行温度控制的部位增加，温度变得比设定温度低的区域局部地增加。在专利文献1中，有可能损害晶片面内的温度的均匀性。这样一来，晶片的制造成品率降低。
在专利文献2中，通过比第1加热器元件分割数多且比第1加热器元件发热量小的第2加热器元件，能进行比专利文献1更细致的温度控制。但晶片当中的形成有半导体器件的芯片区域是被划线区域包围的区域，成为矩形状。第2加热器元件由于整体上构成为同心圆形状，因此，若要对半导体器件进行更细致的温度控制，就有可能与专利文献1同样地损害晶片面内的温度的均匀性。
本申请的主要目的在于，提供具备能提高晶片面内的温度的均匀性的加热器的等离子处理装置。本申请的其他目的在于，通过使用这样的等离子处理装置进行等离子处理(蚀刻处理)，来抑制晶片的制造成品率的降低。
其他课题以及新的特征会从本说明书的记述以及附图变得明确。
用于解决课题的手段
若简单说明本申请中公开的实施方式当中的代表性的方案的概要，则如下那样。
一实施方式中的等离子处理装置具备：真空容器；设于所述真空容器的内部的处理室；设于所述处理室的圆筒形状的样品台；和控制部。在此，所述样品台包含：基材；和设于所述基材的上面上的静电卡盘，所述静电卡盘具有分别被电介质膜覆盖的第1加热器以及第2加热器，所述第2加热器设于所述第1加热器的上方，所述第2加热器分成俯视观察下形成圆形状的第1区域、俯视观察下包围所述第1区域的外周的第2区域和俯视观察下包围所述第2区域的外周的第3区域而设置，所述第1加热器分成分别在俯视观察下形成矩形状的多个第4区域而设置，所述第1区域、所述第2区域、所述第3区域以及所述多个第4区域与所述控制部电连接，所述控制部能单独地控制对所述第1区域、所述第2区域、所述第3区域以及所述多个第4区域的电力供给。
发明效果
根据一实施方式，能提供具备能提高晶片面内的温度的均匀性的加热器的等离子处理装置。此外，通过使用这样的等离子处理装置进行等离子处理，能抑制晶片的制造成品率的降低。
附图说明
图1是表示实施方式1中的等离子处理装置的示意图。
图2是表示实施方式1中的样品台的截面图。
图3是将实施方式1中的样品台的一部分放大示出的截面图。
图4是表示实施方式1中的晶片、2个加热器以及基材的位置关系的俯瞰图。
图5是表示实施方式1中的晶片的俯视图。
图6是表示实施方式1中的上层的加热器的俯视图。
图7是表示实施方式1中的下层的加热器的俯视图。
图8是将实施方式1中的2个加热器重叠的俯视图。
图9是比较了实施方式1中的2个加热器各自的特性的表。
图10是表示实施方式1中的等离子处理方法的流程图。
具体实施方式
以下基于附图来详细说明实施方式。另外，在用于说明实施方式的全部图中，对具有相同的功能的构件标注相同的附图标记，省略其重复的说明。此外，在以下的实施方式中，除了特别需要时以外。原则上不再重复相同或同样的部分的说明。
此外，本申请中说明的X方向、Y方向以及Z方向相互交叉、相互正交。在本申请中，将Z方向设为某构造体的上下方向、高度方向或厚度方向来进行说明。此外，本申请中所用的“俯视图”或“俯视观察”等表达意味着将由X方向以及Y方向构成的面设为“平面”，从Z方向来看该“平面”。
(实施方式1)
<等离子处理装置的结构>
以下，使用图1来说明实施方式1中的等离子处理装置1的概要。
等离子处理装置1具备：圆筒形状的真空容器2；设于真空容器2的内部的处理室4；设于处理室4的内部的圆筒形状的样品台30；和安装于样品台30的侧面的基座环5。处理室4的上部构成产生等离子3的空间即放电室。在基座环5的内部设有导体环6。
在样品台30的上方设有：形成圆板形状的窗构件7；和形成圆板形状的簇射板8。窗构件7例如包含石英或陶瓷这样的电介质材料，将处理室4的内部气密密封。簇射板8设于窗构件7的下方，使得与窗构件7分离，例如包含石英这样的电介质材料。此外，在簇射板8设有多个孔眼9。在窗构件7与簇射板8之间设有间隙10，在进行等离子处理时对间隙10供给处理气体。
样品台30在对作为被处理件的晶片WF进行等离子处理时，为了设置晶片WF而使用。样品台30是在从上方来看与处理室4的放电室同心、或近似成能视作同心的程度的位置配置了其上下方向的中心轴的构件，形成圆筒形状。
另外，晶片WF例如包含硅这样的半导体基板、形成于上述半导体基板上的晶体管等半导体元件、和形成于上述半导体元件上的绝缘膜以及布线层当中的全部或一部分而构成。
样品台30与处理室4的底面之间的空间经由样品台30的侧面与处理室4的侧面之间的间隙与样品台30的上方的空间连通。因此，在设置于样品台30上的晶片WF的处理中产生的生成物、等离子3或气体的粒子经由样品台30与处理室4的底面之间的空间向处理室4的外部排出。
样品台30包含：基材50；和设于基材50的上表面上的静电卡盘40。基材50以及静电卡盘40形成圆筒形状。本申请的主要的特征在于静电卡盘40中所含的加热器HT1、HT2的构造，关于这样的特征，之后详细说明。
另外，基材50的中央部成为凸部，基材50的外周部成为凹部。静电卡盘40设于基材50的凸部的上表面上，基座环5设于凹部的上表面上，以使得包围凸部的侧面以及静电卡盘40的侧面。
在真空容器2的一部分设有运送口11。通过使用机械臂这样的真空运送装置，能经由运送口11将晶片WF向处理室4的内部或外部运送。
等离子处理装置1具备波导管12、磁控管振荡器13和螺线管线圈14。在窗构件7的上方设有波导管12，在波导管12的一端部设有磁控管振荡器13。磁控管振荡器13能振荡并输出微波的电场。微波的电场的频率并没有特别限定，例如是2.45GHz。波导管12是用于微波的电场进行传播的管路，将微波的电场经由波导管12供给到处理室4的内部。螺线管线圈14设于波导管12以及处理室4的周围，作为磁场产生单元使用。
在处理室4的底面设有真空排气口15。通过使用涡轮分子泵以及干式泵，能经由真空排气口15将处理室4的内部从大气压向真空状态排气。
等离子处理装置1具备负载阻抗可变箱16、负载的匹配器17和高频电源18。在基座环5的导体环6经由负载阻抗可变箱16以及负载的匹配器17电连接高频电源18。另外，高频电源18与接地电位连接。
将高频电源18中产生的交流高电压导入导体环6。通过被调节成适合的阻抗的值的负载阻抗可变箱16与配置于基座环5的上部的相对高的阻抗部分的组合，能使得到晶片WF的外周部为止的针对高频电力的阻抗的值相对较低。因此，能对晶片WF的外周部有效果地供给高频电力，能缓和晶片WF的外周部中的电场的集中。因此，在等离子处理中，能将离子等带电粒子以所期望的方向诱导到晶片WF的上表面。
等离子处理装置1具备控制部C0。控制部C0与磁控管振荡器13、螺线管线圈14、负载阻抗可变箱16、负载的匹配器17以及高频电源18电连接，控制他们的动作。
<静电卡盘的构造>
以下，使用图2以及图3来详细说明静电卡盘40的截面构造。图3将图2的静电卡盘40的一部分放大示出。
如图2以及图3所示那样，基材50包含凸部和其上表面位于比凸部的上表面低的位置的凹部。此外，在基材50设有同心圆状或螺旋状多重配置的冷媒用流路51。
静电卡盘40具有分别被电介质膜41～45覆盖的加热器HT1以及加热器HT2。在基材50上(基材50的凸部上)形成电介质膜41。在电介质膜41上形成加热器HT1。此外，在电介质膜41上形成电介质膜42，以使其覆盖加热器HT1。在电介质膜42上形成加热器HT2。此外，在电介质膜42上形成电介质膜43，以使其覆盖加热器HT2。
在电介质膜43上形成屏蔽膜46。此外，屏蔽膜46覆盖电介质膜41～43以及基材50的凸部各自的侧面。换言之，加热器HT1以及加热器HT2被屏蔽膜46覆盖。在屏蔽膜46上形成电介质膜44。在电介质膜44上形成电极47。此外，在电介质膜44上形成电介质膜45，以使其覆盖电极47。电介质膜45也形成于基材50的凹部的上表面上，以使得覆盖屏蔽膜46。
基材50例如包含钛或铝、或者它们的化合物等金属材料。电介质膜41～45包含陶瓷这样的电介质材料，例如包含氧化铝。屏蔽膜46包含能阻断高频的材料，包含非磁性的金属材料。电极47分别包含非磁性的金属材料，例如包含钽、钨或钼。
在静电卡盘40的上表面40t(电介质膜45的上表面)当中的电介质膜45的外周部设有突出部。晶片WF的外周部载置于该突出部上。这时，在晶片WF的下表面与静电卡盘40的上表面40t之间设有间隙。
在样品台30形成贯通基材50以及电介质膜41～45的孔61以及孔62。在晶片WF载置于静电卡盘40时，氦(He)等热传递性气体经由孔61供给到晶片WF的下表面与静电卡盘40的上表面40t之间的间隙。通过热传递性气体，能将来自静电卡盘40的温度变化向晶片WF传递。
在孔62的内部设有能在上下方向(Z方向)上移动的顶升销67。在晶片WF的运入时以及运出时，在顶升销67移动至比静电卡盘40的上表面40t的突出部更靠上方的位置的状态下，将晶片WF载置于顶升销67。之后，通过使顶升销67向下方移动，来将晶片WF的外周部载置于静电卡盘40的上表面40t的突出部。另外，尽管这里未图示，但孔62以及顶升销67在样品台30设有多个。
此外，等离子处理装置1具备高频电源70、直流电源71、直流电源72以及直流电源73。控制部C0与高频电源70、直流电源71、直流电源72以及直流电源73电连接，控制它们的动作。
在样品台30形成有贯通基材50以及电介质膜41～44并到达电极47的孔63。电极47通过设于孔63的内部的线缆以及连接器与高频电源70以及直流电源71电连接。另外，高频电源70与接地电位连接。此外，电极47以及孔63分别在样品台30形成多个。
在将晶片WF载置于静电卡盘40时，对多个电极47从直流电源71供给直流电压。通过该直流电压使晶片WF吸附在静电卡盘40的上表面40t，能在静电卡盘40以及晶片WF的内部生成用于保持晶片WF的静电力。另外，多个电极47绕着样品台30的上下方向的中心轴点对称地配置，对多个电极47施加分别不同的极性的电压。
此外，在晶片WF的等离子处理中，为了在晶片WF的上表面上形成用于诱导等离子中的带电粒子的电场，从高频电源70对多个电极47供给给定的频率的高频电力。高频电源70的频率优选设定成与高频电源18的频率相同，或设定成高频电源18的频率的常数倍的值。
屏蔽膜46与基材50电连接。由于基材50固定在接地电位，因此，屏蔽膜46也同样固定在接地电位。其结果，能抑制对加热器HT1、HT2流入高频。
在样品台30形成有贯通基材50以及电介质膜41、42并到达加热器HT2的孔64。加热器HT2通过设于孔62的内部的线缆以及连接器与直流电源72电连接。
在样品台30形成有贯通基材50以及电介质膜41并到达加热器HT1的孔65。加热器HT1通过设于孔65的内部的线缆以及连接器与直流电源73电连接。另外，在与加热器HT1、HT2连接的线缆中可以没有高频电力用的滤波器。
在位于加热器HT1的下方的基材50的内部设有与控制部C0电连接的温度传感器52。控制部C0在对晶片WF进行等离子处理的期间，保持由温度传感器52检测到的温度。另外，温度传感器52对应于后述的加热器HT1的区域HT1d的数量而设有多个。
在孔61～65的内壁分别设有绝缘套筒(boss)66。绝缘套筒66包含绝缘性材料，例如包含氧化铝或氧化钇等陶瓷材料，或包含树脂材料。在晶片WF的等离子处理中，有可能会由于基于高频电力的电场而在孔61～65的内部产生放电，通过设置绝缘套筒66能抑制这样的可能性。
<加热器的详细的构造>
以下，使用图4～9来说明加热器HT1以及加热器HT2的详细的构造。图4是表示晶片WF、加热器HT2、加热器HT1以及基材50的位置关系的俯瞰图。图5～图7是表示晶片WF、加热器HT2以及加热器HT1的俯视图。图8是将加热器HT1以及加热器HT2重叠的俯视图。
如图5所示那样，晶片WF具有：在Y方向以及X方向上延伸的划线区域SR；和分别被划线区域SR包围的多个芯片区域CR(多个裸片区域)。多个芯片区域CR分别在俯视观察下形成矩形状。若晶片WF的制造工序全部结束，就将晶片WF通过划片刀等沿着划线区域SR切断，单片化成多个芯片区域CR。即，多个芯片区域CR是实际作为产品出厂的区域，是形成种种半导体器件的区域。
加热器HT1以及加热器HT2具备能对晶片WF的种种区域选择性地变更温度的功能。
如图6所示那样，加热器HT2被分成俯视观察下形成圆形状的区域HT2a、俯视观察下包围区域HT2a的外周的区域HT2b和俯视观察下包围区域HT2b的外周的区域HT2c来设置。即，区域HT2b形成具有比区域HT2a的半径大的内径以及外径的环形状，区域HT2c形成具有比区域HT2b的外径大的内径以及外径的环形状。
在区域HT2a～HT2c分别单独地电连接图3所示的直流电源72。因此，控制部C0能单独地控制向区域HT2a～HT2c的电力供给。由此，对晶片WF当中的与区域HT2a～HT2c对应的区域单独地进行温度调整。
加热器HT2的主要的目的在于，谋求俯视观察下的周向的温度的均匀化，和对应于等离子处理中的反应生成物分布以及等离子密度分布来进行晶片WF的温度控制。
如图7所示那样，加热器HT1分别在俯视观察下分成形成矩形状的多个区域HT1d来设置。多个区域HT1d在X方向以及Y方向上相互相邻，配置成网格状。
在多个区域HT1d分别单独地电连接图3所示的直流电源73。因此，控制部C0能单独地控制对多个区域HT1d的电力供给。由此，能对多个芯片区域CR单独地进行温度调整。换言之，设置多个区域HT1d，以使得1个区域HT1d位于1个芯片区域CR的下方。因此，若变更对1个区域HT1d的电力供给，就变更1个芯片区域CR的温度。
加热器HT1的主要的目的在于，在等离子处理中对多个芯片区域CR单独地进行温度调整，局部地调整蚀刻形状。因此，加热器HT2被分成3个分区(区域HT2a～HT2c)，与此相对，加热器HT1被分成例如120个的分区。即，多个区域HT1d的数量例如是120个。
在加热器HT1中，由于将多个直流电源73和多个区域HT1d连起来的供电线多，因此，虽然有成为比设定温度低的温度的区域(冷点)易于局部增加的问题，但能通过加热器HT2来修正冷点的温度。此外，在加热器HT2中，虽然不能进行细小的区域的温度控制，但能通过加热器HT1进行这样的细小的区域的温度控制。
如此地，通过等离子处理装置1具备加热器HT1、HT2，能提高晶片WF的面内的温度的均匀性。
另外，区域HT2a～HT2c以及多个区域HT1d表示成为加热器的区域，并不表示构成加热器的导电体自身的形状。具体地，区域HT2a～HT2c以及多个区域HT1d分别通过将加热器线多次折回配置而构成。上述加热器线包含金属材料，例如包含钛、钨或钼。
图9是比较了加热器HT1的特性和加热器HT2的特性的表。加热器HT2的发热面积比加热器HT1的发热面积大。但由于加热器HT1被分成多个区域HT1d，因此，供电线变多，电流量变大。若电流量大，则在供电线中存在接触电阻的情况下，有可能会产生熔损或热变形等这样的发热所引起的装置的损伤。进而，若供电线多，则供电线自身也有可能会发热。若这样的发热部位密集，其影响就不再能无视，变得需要在静电卡盘40内考虑排热的设法应对。如以上那样，在加热器HT1中，需要加大电阻值、减小电流量这样的设法应对。
另一方面，在加热器HT2中，由于面积大，铺满的加热器线长，因此，电阻值易于变高。因此，由于电流量变小，因此需要降低电阻值这样的设法应对。
若考虑到以上，则构成加热器HT1(多个区域HT1d)以及加热器HT2(区域HT2a～HT2c)的加热器线的构造优选处于以下那样的关系。另外，在此，构成加热器HT1的加热器线的材料与构成加热器HT2的加热器线的材料相同。
构成加热器HT2的加热器线的厚度比构成加热器HT1的加热器线的厚度厚。此外，构成加热器HT2的加热器线的线宽比构成加热器HT1的加热器线的线宽宽。而且，更优选这些关系两方都得到满足。
此外，如图8所示那样，1个区域HT1d跨过区域HT2a～HT2c当中的2个区域的部位存在多个。在这样的部位，考虑区域HT2a～HT2c以及区域HT1d各自的温度和对相应的区域HT1d的周围的电力量来调整供给电力。
此外，加热器HT1的最外周的区域HT1d成为变形的形状。若以变形的形状实施温度控制，就难以在晶片WF的最外周部保持均匀性。因此，在晶片WF的最外周部，通过由区域HT2c实施温度控制，能减少温度偏差。此外，若想要在晶片WF的最外周部也形成芯片区域CR，则该区域会成为变形的形状。因此，实际上，晶片WF的最外周部是不形成半导体器件的区域，是不作为产品出厂的区域。因此，即使加热器HT1的最外周的区域HT1d成为变形的形状从而在晶片WF的最外周部产生温度偏差，关于晶片WF的制造成品率，也没有大的影响。
<等离子处理方法>
以下，使用图10，作为等离子处理方法的一例，例示对预先形成于晶片WF的上表面上的给定的膜执行利用了等离子3的蚀刻处理的方法。
首先，在步骤S1，通过来自控制部C0的指示，从直流电源72、73向加热器HT1、HT2供给直流电压，开启加热器HT1、HT2。在进行等离子处理前，对加热器HT2(区域HT2a～HT2c)以及加热器HT1(区域HT1d)设定电力供给，以使得成为目标温度。
在步骤S2，将与真空容器2的侧壁连结的真空运送容器的内部的压力减压至与处理室4同样的压力。晶片WF从等离子处理装置1的外部装载在机械臂这样的真空运送装置的臂的前端部，向真空运送容器的内部运送。通过将运送口11开口，晶片WF被从真空运送容器的内部运送到处理室4的内部，设置在样品台30上。若真空运送装置的臂从处理室4退出，就将处理室4的内部密封。
在步骤S3，从直流电源71对电极47供给直流电压，通过所生成的静电力将晶片WF保持在静电卡盘40的上表面40t上。在该状态下，对晶片WF与静电卡盘40的上表面40t之间的间隙经由孔61供给氦(He)等有热传递性的气体。此外，将由未图示的冷媒温度调整器调整成给定的温度的冷媒供给到冷媒用流路51。由此，在调整了温度的基材50与晶片WF之间促进了热的传递，晶片WF的温度被调整成适合等离子处理的开始的范围内的值。
在步骤S4，由未图示的气体供给装置调整了流量以及速度的处理气体被供给到间隙10，在间隙10的内部扩散。扩散的处理气体从多个孔眼9向样品台30的上方供给。将处理气体供给到处理室4的内部，并且从真空排气口15将处理室4的内部真空排气。通过两者的平衡，处理室4的内部的压力被调整成适于等离子处理的范围内的值。
在该状态下，从磁控管振荡器13振荡微波的电场。微波的电场在波导管12内部传播，透过窗构件7以及簇射板8。进而，将由螺线管线圈14生成的磁场供给到处理室4。通过上述磁场与微波的电场的相互作用引起电子回旋共振(ECR：Electron CyclotronResonance)。然后，通过处理气体的原子或分子进行激发、电离或解离，来在处理室4的内部生成等离子3。
若生成等离子3，就从高频电源70向电极47供给高频电力，在晶片WF的上表面上形成偏置电位，将等离子3中的离子等带电粒子诱导到晶片WF的上表面。由此，沿着掩模层的图案形状地对晶片WF的给定的膜执行等离子处理(蚀刻处理)。
在步骤S5，控制部C0在对晶片WF进行等离子处理的期间，比较由多个温度传感器52检测到的温度与步骤S1中对多个区域HT1d事前设定的目标温度的差分。然后，控制部C0单独地控制对多个区域HT1d的电力供给，以使得该差分变小。在此，控制部C0不使向区域HT2a～HT2c的电力供给变更，而仅单独控制向多个区域HT1d的电力供给。由此，对与变更了电力供给的区域HT1d对应的芯片区域CR单独地进行温度调整。
在步骤S6，蚀刻处理的对象向其他膜移转。因此，控制部C0为了向适于其他膜的温度变更而变更对区域HT2a～HT2c的电力供给。变更的温度由多个温度传感器52检测，并传递到控制部C0。控制部C0调整对区域HT2a～HT2c的电力供给，来调整晶片WF的面内温度，以使得变更的温度的误差成为给定的温度内。
在此，在加热器HT1中，进行与步骤S5同样的处理。即，单独地控制对多个区域HT1d的电力供给，对多个芯片区域CR单独地进行温度调整。
之后，在步骤S7，在不需要进一步的晶片WF的蚀刻处理的情况下，停止对间隙10的处理气体的供给，停止从磁控管振荡器13发送微波，停止来自高频电源70的高频电力的供给。由此，停止等离子处理。在步骤S8，除去静电，解除晶片WF的吸附。在步骤S9，真空运送装置的臂进入处理室4的内部，将处理完毕的晶片WF向等离子处理装置1的外部运送。
如此地，由于通过使用等离子处理装置1进行等离子处理(蚀刻处理)，能提高晶片WF面内的温度的均匀性，因此，能抑制晶片的制造成品率的降低。
以上基于上述实施方式具体说明了本发明，本发明并不限定于上述实施方式，能在不脱离其要旨的范围进行种种变更。
附图标记的说明
1 等离子处理装置
2 真空容器
3 等离子
4 处理室
5 基座环
6 导体环
7 窗构件
8 簇射板
9 孔眼
10 间隙
11 运送口
12 波导管
13 磁控管振荡器
14 螺线管线圈
15 真空排气口
16 负载阻抗可变箱
17 负载的匹配器
18 高频电源
30 样品台
40 静电卡盘
40t 上表面
41～45 电介质膜
46 屏蔽膜
47 电极
50 基材
51 冷媒用流路
52 温度传感器
61～65 孔
66 绝缘套筒
67 顶升销
70 高频电源
71 直流电源
72 直流电源
73 直流电源
C0 控制部
CR 芯片区域
HT1 加热器
HT1d 区域
HT2 加热器
HT2a～HT2c 区域
SR 划线区域
WF 晶片。

Claims (7)

1.一种等离子处理装置，其特征在于，具备：
真空容器；
处理室，其设于所述真空容器的内部；
样品台，其设于所述处理室，为圆筒形状；和
控制部，
所述样品台包含：基材；和设于所述基材的上表面上的静电卡盘，
所述静电卡盘具有分别被电介质膜覆盖的第1加热器以及第2加热器，
所述第2加热器设于所述第1加热器的上方，
所述第2加热器被分成俯视观察下形成圆形状的第1区域、俯视观察下包围所述第1区域的外周的第2区域和俯视观察下包围所述第2区域的外周的第3区域而设置，
所述第1加热器被分成分别俯视观察下形成矩形状的多个第4区域而设置，
所述第1区域、所述第2区域、所述第3区域以及所述多个第4区域与所述控制部电连接，
所述控制部单独地控制对所述第1区域、所述第2区域、所述第3区域以及所述多个第4区域的电力供给。
2.根据权利要求1所述的等离子处理装置，其特征在于，
所述第1加热器以及所述第2加热器为了在将晶片载置于所述静电卡盘的上表面时调整所述晶片的温度而设，
所述晶片具有：划线区域；和分别被划线区域包围且分别在俯视观察下形成矩形状的多个芯片区域，
通过所述控制部单独地调整对所述多个第4区域的电力供给，来对所述多个芯片区域单独地进行温度调整。
3.根据权利要求2所述的等离子处理装置，其特征在于，
在将所述晶片载置于所述静电卡盘的上表面时，设置多个第4区域，以使得1个所述第4区域位于1个所述芯片区域的下方。
4.根据权利要求2所述的等离子处理装置，其特征在于，
所述等离子处理装置还具备：
多个温度传感器，其分别设置在位于所述多个第4区域的下方的所述基材的内部，且与所述控制部电连接，
所述控制部在对所述晶片进行等离子处理的期间，比较由所述多个温度传感器检测到的温度与在进行所述等离子处理前对所述多个第4区域事前设定的目标温度的差分，单独地控制对所述多个第4区域的电力供给，以使得该差分变小。
5.根据权利要求4所述的等离子处理装置，其特征在于，
所述控制部不使对所述第1区域、所述第2区域以及所述第3区域的电力供给变更，来单独地控制对所述多个第4区域的电力供给。
6.根据权利要求1所述的等离子处理装置，其特征在于，
所述第1区域、所述第2区域、所述第3区域以及所述多个第4区域分别通过将包含金属材料的加热器线多次折回配置而构成，
构成所述第1区域、所述第2区域以及所述第3区域的所述加热器线的厚度比构成所述多个第4区域的所述加热器线的厚度厚。
7.根据权利要求6所述的等离子处理装置，其特征在于，
构成所述第1区域、所述第2区域以及所述第3区域的所述加热器线的线宽比构成所述多个第4区域的所述加热器线的线宽宽。
CN202280005615.6A 2022-03-14 2022-03-14 等离子处理装置 Pending CN117063617A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/011436 WO2023175690A1 (ja) 2022-03-14 2022-03-14 プラズマ処理装置

Publications (1)

Publication Number Publication Date
CN117063617A true CN117063617A (zh) 2023-11-14

Family

ID=88022505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005615.6A Pending CN117063617A (zh) 2022-03-14 2022-03-14 等离子处理装置

Country Status (5)

Country Link
JP (1) JPWO2023175690A1 (zh)
KR (1) KR20230135557A (zh)
CN (1) CN117063617A (zh)
TW (1) TW202336810A (zh)
WO (1) WO2023175690A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067036A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
JP6276919B2 (ja) * 2013-02-01 2018-02-07 株式会社日立ハイテクノロジーズ プラズマ処理装置および試料台
US10475687B2 (en) * 2014-11-20 2019-11-12 Sumitomo Osaka Cement Co., Ltd. Electrostatic chuck device
JP2017028111A (ja) * 2015-07-23 2017-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
KR20230135557A (ko) 2023-09-25
JPWO2023175690A1 (zh) 2023-09-21
WO2023175690A1 (ja) 2023-09-21
TW202336810A (zh) 2023-09-16

Similar Documents

Publication Publication Date Title
US10090160B2 (en) Dry etching apparatus and method
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
JP5231308B2 (ja) プラズマ処理装置
KR101094124B1 (ko) 균일한 프로세스 레이트를 발생시키는 안테나
US6518705B2 (en) Method and apparatus for producing uniform process rates
CN110880443B (zh) 等离子处理装置
KR20130111221A (ko) 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버
CN110770880B (zh) 等离子处理装置
TW202131371A (zh) 蝕刻裝置及方法
CN117063617A (zh) 等离子处理装置
KR102501531B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
JP3662212B2 (ja) プラズマ処理装置
CN109326497B (zh) 用于射频环境中的加热元件的高功率电缆
JP2010010154A (ja) チャンバー部品を介してプロセス流体を導入する方法及びシステム
JP3662211B2 (ja) プラズマ処理装置
JP7329131B2 (ja) プラズマ処理装置およびプラズマ処理方法
US20240055241A1 (en) Esc temperature control unit and substrate treating apparatus including the same
CN114008738B (zh) 用于衬底处理系统的缩小直径承载环硬件
EP3748668B1 (en) Reactive ion etching device
US20230369091A1 (en) High temperature pedestal with extended electrostatic chuck electrode
TW202412563A (zh) 改善晶圓之電漿處理邊緣均勻性的設備及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination