KR20230135557A - 플라스마 처리 장치 - Google Patents

플라스마 처리 장치 Download PDF

Info

Publication number
KR20230135557A
KR20230135557A KR1020237005509A KR20237005509A KR20230135557A KR 20230135557 A KR20230135557 A KR 20230135557A KR 1020237005509 A KR1020237005509 A KR 1020237005509A KR 20237005509 A KR20237005509 A KR 20237005509A KR 20230135557 A KR20230135557 A KR 20230135557A
Authority
KR
South Korea
Prior art keywords
heater
area
wafer
regions
region
Prior art date
Application number
KR1020237005509A
Other languages
English (en)
Inventor
교헤이 호리카와
다카마사 이치노
신타로우 나카타니
가즈노리 나카모토
유키 다나카
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20230135557A publication Critical patent/KR20230135557A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

정전 척(40)은, 각각 유전체막(41~45)에 의해 덮인 히터 HT1 및 히터 HT2를 갖는다. 히터 HT2는, 평면에서 볼 때 원 형상을 이루는 영역(HT2a)과, 평면에서 볼 때 영역(HT2a)의 외주를 둘러싸는 영역(HT2b)과, 평면에서 볼 때 영역(HT2a)의 외주를 둘러싸는 영역(HT2c)으로 나눠 설치되어 있다. 히터 HT1은, 각각 평면에서 볼 때 직사각형 형상을 이루는 복수의 영역(HT1d)으로 나눠 설치되어 있다. 영역(HT2a~HT2c) 및 복수의 영역(HT1d)은, 제어부(C0)에 전기적으로 접속되어 있다. 제어부(C0)는, 영역(HT2a~HT2c) 및 복수의 영역(HT1d)에의 전력 공급을 개별적으로 제어할 수 있다.

Description

플라스마 처리 장치
본 발명은, 플라스마 처리 장치에 관한 것이고, 특히, 시료대에 히터를 구비한 플라스마 처리 장치에 관한 것이다.
일반적으로, 반도체 웨이퍼(이후, 단순히 웨이퍼라 함) 등의 판상(板狀)의 시료의 표면에는, 복수의 절연막 및 복수의 도전성막이 적층되어 있다. 플라스마 처리 장치에서는, 이들 막이 에칭되지만, 에칭 처리는, 시간을 단축하기 위해, 웨이퍼를 외부로 취출하지 않고, 동일한 플라스마 처리 장치의 처리실 내에서 행해진다.
이러한 에칭 처리에서는, 처리실 내에 배치된 시료대의 온도를 적합한 온도로 조정한 상태에서, 웨이퍼가 처리된다. 그러므로, 플라스마 처리 장치의 시료대에는, 히터가 내장되어 있다. 웨이퍼를 가공할 경우, 그 히터를 사용해서 가공에 적합한 온도로 조정하여, 가공 정밀도를 높이는 것이 행해지고 있다.
예를 들면, 특허문헌 1에는, 시료대를 구성하는 금속제의 기재의 상부에, 용사법에 의해 링 형상의 히터막을 형성하는 기술이 개시되어 있다. 히터막에 의해, 에칭 조건마다 웨이퍼 면내의 온도 분포를 변화시킬 수 있다.
특허문헌 2에는, 시료대를 구성하는 금속제의 기재의 상부에 설치된 동심원 형상의 제1 히터 엘리먼트와, 제1 히터 엘리먼트의 하방에 설치된 제2 히터 엘리먼트를 구비한 플라스마 처리 장치가 개시되어 있다. 제2 히터 엘리먼트는, 복수의 부채꼴 형상의 히터 분할체를 조합함으로써, 전체적으로 동심원 형상으로서 구성되어 있다. 제2 히터 엘리먼트가 분할되어 있음으로써, 제2 히터 엘리먼트의 발열량이, 제1 히터 엘리먼트의 발열량보다 작게 되어 있다. 이들 2개의 히터 엘리먼트에 의해, 시료대 상에 배치된 웨이퍼의 온도 제어를 행하면서, 웨이퍼에 에칭 처리를 행할 수 있다.
일본국 특개2007-67036호 공보 일본국 특개2017-157855호 공보
근래, 반도체 디바이스의 높은 집적도 및 미세화에 대응하기 위해, 웨이퍼의 처리 조건은 보다 복잡화하고 있다. 예를 들면, 반도체 디바이스의 미세화에 수반해서, 반도체 디바이스 내의 다양한 패턴에 적응하도록, 플라스마 처리 중의 온도를 제어하는 것이 요구된다. 따라서, 시료대에는, 넓은 범위에서 온도 조건을 제어하는 것이 요구됨과 함께, 국소적으로는 미세한 온도 조건을 제어하는 것이 요구되고 있다.
미세한 반도체 디바이스에 대해, 국소적인 온도 제어를 실현하고자 하면, 필연적으로 히터의 분할 수를 증가시킬 필요가 있다. 그러나, 히터의 분할 수가 증가하면, 각 히터에의 급전 구조를 증가시킬 필요가 있어, 시료대의 내부의 구조물이 복잡화해 버린다. 또한, 급전 구조가 증가함으로써, 온도 제어를 할 수 없는 개소가 늘어나고, 설정 온도보다 낮은 온도가 되는 영역이 국소적으로 증가한다는 문제가 있다. 특허문헌 1에서는, 웨이퍼 면내의 온도의 균일성이 손상되어 버릴 우려가 있다. 그러면, 웨이퍼의 제조 수율이 저하한다.
특허문헌 2에서는, 제1 히터 엘리먼트보다 분할 수가 많고, 또한, 제1 히터 엘리먼트보다 발열량이 작은 제2 히터 엘리먼트에 의해, 특허문헌 1보다, 세밀한 온도 제어가 가능해지고 있다. 그러나, 웨이퍼 중 반도체 디바이스가 형성되는 칩 영역은, 스크라이브 영역으로 둘러싸인 영역이고, 직사각형 형상으로 되어 있다. 제2 히터 엘리먼트는, 전체적으로 동심원 형상으로서 구성되어 있으므로, 반도체 디바이스에 대해 보다 세밀한 온도 제어를 행하려고 하면, 특허문헌 1과 마찬가지로, 웨이퍼 면내의 온도의 균일성이 손상되어 버린다는 우려가 있다.
본원의 주된 목적은, 웨이퍼 면내의 온도의 균일성을 높일 수 있는 히터를 구비한 플라스마 처리 장치를 제공하는 것에 있다. 본원의 다른 목적은, 그러한 플라스마 처리 장치를 사용해서 플라스마 처리(에칭 처리)를 행함으로써, 웨이퍼의 제조 수율의 저하를 억제하는 것에 있다.
그 외의 과제 및 신규한 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명확해진다.
본원에 있어서 개시되는 실시형태 중, 대표적인 것의 개요를 간단히 설명하면, 다음과 같다.
일 실시형태에 있어서의 플라스마 처리 장치는, 진공 용기와, 상기 진공 용기의 내부에 설치된 처리실과, 상기 처리실에 설치된 원통 형상의 시료대와, 제어부를 구비한다. 여기에서, 상기 시료대는, 기재와, 상기 기재의 상면 상에 설치된 정전 척을 포함하고, 상기 정전 척은, 각각 유전체막에 의해 덮인 제1 히터 및 제2 히터를 갖고, 상기 제2 히터는, 상기 제1 히터의 상방에 설치되고, 상기 제2 히터는, 평면에서 볼 때 원 형상을 이루는 제1 영역과, 평면에서 볼 때 상기 제1 영역의 외주를 둘러싸는 제2 영역과, 평면에서 볼 때 상기 제2 영역의 외주를 둘러싸는 제3 영역으로 나눠 설치되고, 상기 제1 히터는, 각각 평면에서 볼 때 직사각형 형상을 이루는 복수의 제4 영역으로 나눠 설치되고, 상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 복수의 제4 영역은, 상기 제어부에 전기적으로 접속되고, 상기 제어부는, 상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 복수의 제4 영역에의 전력 공급을 개별적으로 제어할 수 있다.
일 실시형태에 따르면, 웨이퍼 면내의 온도의 균일성을 높일 수 있는 히터를 구비한 플라스마 처리 장치를 제공할 수 있다. 또한, 그러한 플라스마 처리 장치를 사용해서 플라스마 처리를 행함으로써, 웨이퍼의 제조 수율의 저하를 억제할 수 있다.
도 1은 실시형태 1에 있어서의 플라스마 처리 장치를 나타내는 모식도.
도 2는 실시형태 1에 있어서의 시료대를 나타내는 단면도.
도 3은 실시형태 1에 있어서의 시료대의 일부를 확대하여 나타내는 단면도.
도 4는 실시형태 1에 있어서의 웨이퍼, 2개의 히터 및 기재의 위치 관계를 나타내는 조관도.
도 5는 실시형태 1에 있어서의 웨이퍼를 나타내는 평면도.
도 6은 실시형태 1에 있어서의 상층의 히터를 나타내는 평면도.
도 7은 실시형태 1에 있어서의 하층의 히터를 나타내는 평면도.
도 8은 실시형태 1에 있어서의 2개의 히터를 중첩시킨 평면도.
도 9는 실시형태 1에 있어서의 2개의 히터의 각각의 특성을 비교한 표.
도 10은 실시형태 1에 있어서의 플라스마 처리 방법을 나타내는 플로우차트.
이하, 실시형태를 도면에 의거하여 상세히 설명한다. 또한, 실시형태를 설명하기 위한 전체 도면에 있어서, 동일한 기능을 갖는 부재에는 동일한 부호를 부여하고, 그 반복 설명은 생략한다. 또한, 이하의 실시형태에서는, 특별히 필요했을 때 이외는 동일 또는 마찬가지인 부분의 설명을 원칙적으로 반복하지 않는다.
또한, 본원에 있어서 설명되는 X 방향, Y 방향 및 Z 방향은, 서로 교차하며, 서로 직교하고 있다. 본원에서는, Z 방향을 어느 구조체의 상하 방향, 높이 방향 또는 두께 방향으로서 설명한다. 또한, 본원에서 사용되는 「평면도」 또는 「평면에서 볼 때」 등의 표현은, X 방향 및 Y 방향에 의해 구성되는 면을 「평면」으로 하여, 이 「평면」을 Z 방향으로부터 보는 것을 의미한다.
(실시형태 1)
＜플라스마 처리 장치의 구성＞
이하에 도 1을 사용해서, 실시형태 1에 있어서의 플라스마 처리 장치(1)의 개요에 대해 설명한다.
플라스마 처리 장치(1)는, 원통 형상의 진공 용기(2)와, 진공 용기(2)의 내부에 설치된 처리실(4)과, 처리실(4)의 내부에 설치된 원통 형상의 시료대(30)와, 시료대(30)의 측면에 부착된 서셉터 링(5)을 구비한다. 처리실(4)의 상부는, 플라스마(3)가 발생하는 공간인 방전실을 구성하고 있다. 서셉터 링(5)의 내부에는, 도체 링(6)이 설치되어 있다.
시료대(30)의 상방에는, 원판 형상을 이루는 창 부재(7)와, 원판 형상을 이루는 샤워 플레이트(8)가 설치되어 있다. 창 부재(7)는, 예를 들면 석영 또는 세라믹스와 같은 유전체 재료로 이루어지고, 처리실(4)의 내부를 기밀하게 봉지한다. 샤워 플레이트(8)는, 창 부재(7)로부터 이간하도록 창 부재(7)의 하방에 설치되고, 예를 들면 석영과 같은 유전체 재료로 이루어진다. 또한, 샤워 플레이트(8)에는, 복수의 구멍(9)이 마련되어 있다. 창 부재(7)와 샤워 플레이트(8) 사이에는, 간극(10)이 마련되고, 플라스마 처리를 행할 때, 간극(10)에는, 처리 가스가 공급된다.
시료대(30)는, 피처리재인 웨이퍼(ＷF)에 대해 플라스마 처리를 행할 때, 웨이퍼(ＷF)를 설치하기 위해 사용된다. 시료대(30)는, 상방에서 볼 때 처리실(4)의 방전실과 동심, 또는, 동심으로 간주할 수 있을 정도로 근사한 위치에, 그 상하 방향의 중심축이 배치된 부재이고, 원통 형상을 이루고 있다.
또한, 웨이퍼(ＷF)는, 예를 들면 실리콘과 같은 반도체 기판과, 상기 반도체 기판 상에 형성된 트랜지스터 등의 반도체 소자와, 상기 반도체 소자 상에 형성된 절연막 및 배선층 중, 전부 또는 일부를 포함하여 구성되어 있다.
시료대(30)와 처리실(4)의 바닥면 사이의 공간은, 시료대(30)의 측면과 처리실(4)의 측면 사이의 극간을 통해, 시료대(30)의 상방의 공간과 연통하고 있다. 그 때문에, 시료대(30) 상에 설치된 웨이퍼(ＷF)의 처리 중에 생긴 생성물, 플라스마(3) 또는 가스의 입자는, 시료대(30)와 처리실(4)의 바닥면 사이의 공간을 경유해서, 처리실(4)의 외부로 배출된다.
시료대(30)는, 기재(50)와, 기재(50)의 상면 상에 설치된 정전 척(40)을 포함한다. 기재(50) 및 정전 척(40)은, 원통 형상을 이룬다. 본원의 주된 특징은, 정전 척(40)에 포함되는 히터 HT1, HT2의 구조에 있지만, 그러한 특징에 대해서는, 후에 상세히 설명한다.
또한, 기재(50)의 중앙부는 볼록부로 되어 있고, 기재(50)의 외주부는 오목부로 되어 있다. 정전 척(40)은, 기재(50)의 볼록부의 상면 상에 설치되고, 서셉터 링(5)은, 볼록부의 측면 및 정전 척(40)의 측면을 둘러싸도록, 오목부의 상면 상에 설치되어 있다.
진공 용기(2)의 일부에는, 반송구(搬送口)(11)가 설치되어 있다. 로봇 아암과 같은 진공 반송 장치를 사용함으로써, 반송구(11)를 통해, 웨이퍼(ＷF)를 처리실(4)의 내부 또는 외부로 반송할 수 있다.
플라스마 처리 장치(1)는, 도파관(12)과, 마그네트론 발진기(13)와, 솔레노이드 코일(14)을 구비한다. 창 부재(7)의 상방에는, 도파관(12)이 설치되고, 도파관(12)의 일단부에는, 마그네트론 발진기(13)가 설치되어 있다. 마그네트론 발진기(13)는, 마이크로파의 전계를 발진해서 출력할 수 있다. 마이크로파의 전계의 주파수는, 특별히 한정되지 않지만, 예를 들면 2.45G㎐이다. 도파관(12)은, 마이크로파의 전계가 전파하기 위한 관로이고, 마이크로파의 전계는, 도파관(12)을 통해 처리실(4)의 내부에 공급된다. 솔레노이드 코일(14)은, 도파관(12) 및 처리실(4)의 주위에 설치되며, 자장 발생 수단으로서 사용된다.
처리실(4)의 바닥면에는, 진공 배기구(15)가 설치되어 있다. 터보 분자 펌프 및 드라이 펌프를 사용함으로써, 진공 배기구(15)를 통해, 처리실(4)의 내부를 대기압으로부터 진공 상태로 배기할 수 있다.
플라스마 처리 장치(1)는, 부하 임피던스 가변 박스(16)와, 부하의 정합기(17)와, 고주파 전원(18)을 구비한다. 서셉터 링(5)의 도체 링(6)에는, 부하 임피던스 가변 박스(16) 및 부하의 정합기(17)를 통해 고주파 전원(18)이 전기적으로 접속되어 있다. 또한, 고주파 전원(18)은, 접지 전위에 접속되어 있다.
고주파 전원(18)에서 발생한 교류 고전압은, 도체 링(6)에 도입된다. 바람직한 임피던스의 값으로 조절된 부하 임피던스 가변 박스(16)와, 서셉터 링(5)의 상부에 배치된 상대적으로 높은 임피던스 부분의 조합에 의해, 웨이퍼(ＷF)의 외주부까지의 고주파 전력에 대한 임피던스의 값을 상대적으로 낮게 할 수 있다. 이 때문에, 웨이퍼(ＷF)의 외주부에 고주파 전력을 효과적으로 공급할 수 있어, 웨이퍼(ＷF)의 외주부에 있어서의 전계의 집중을 완화할 수 있다. 따라서, 플라스마 처리 중에 있어서, 이온 등의 하전 입자를 원하는 방향에서 웨이퍼(ＷF)의 상면에 유인할 수 있다.
플라스마 처리 장치(1)는, 제어부(C0)를 구비한다. 제어부(C0)는, 마그네트론 발진기(13), 솔레노이드 코일(14), 부하 임피던스 가변 박스(16), 부하의 정합기(17) 및 고주파 전원(18)에 전기적으로 접속되어, 이들의 동작을 제어한다.
＜정전 척의 구조＞
이하에 도 2 및 도 3을 사용해서, 정전 척(40)의 단면 구조에 대해 상세히 설명한다. 도 3은, 도 2의 정전 척(40)의 일부를 확대하여 나타내고 있다.
도 2 및 도 3에 나타나는 바와 같이, 기재(50)는, 볼록부와, 그 상면이 볼록부의 상면보다 낮은 위치에 있는 오목부로 이루어진다. 또한, 기재(50)에는, 동심원 형상 또는 나선상 형상으로 다중 배치된 냉매용 유로(51)가 설치되어 있다.
정전 척(40)은, 각각 유전체막(41~45)에 의해 덮인 히터 HT1 및 히터 HT2를 갖는다. 기재(50) 상(기재(50)의 볼록부 상)에는, 유전체막(41)이 형성되어 있다. 유전체막(41) 상에는, 히터 HT1이 형성되어 있다. 또한, 유전체막(41) 상에는, 히터 HT1을 덮도록, 유전체막(42)이 형성되어 있다. 유전체막(42) 상에는, 히터 HT2가 형성되어 있다. 또한, 유전체막(42) 상에는, 히터 HT2를 덮도록, 유전체막(43)이 형성되어 있다.
유전체막(43) 상에는, 쉴드막(46)이 형성되어 있다. 또한, 쉴드막(46)은, 유전체막(41~43) 및 기재(50)의 볼록부의 각각의 측면을 덮고 있다. 환언하면, 히터 HT1 및 히터 HT2는, 쉴드막(46)에 의해 덮여 있다. 쉴드막(46) 상에는, 유전체막(44)이 형성되어 있다. 유전체막(44) 상에는, 전극(47)이 형성되어 있다. 또한, 유전체막(44) 상에는, 전극(47)을 덮도록, 유전체막(45)이 형성되어 있다. 유전체막(45)은, 쉴드막(46)을 덮도록, 기재(50)의 오목부의 상면 상에도 형성되어 있다.
기재(50)는, 예를 들면, 티타늄 혹은 알루미늄, 또는, 이들의 화합물 등의 금속 재료로 이루어진다. 유전체막(41~45)은, 세라믹과 같은 유전체 재료로 이루어지고, 예를 들면 산화알루미늄으로 이루어진다. 쉴드막(46)은, 고주파를 차단할 수 있는 재료로 이루어지고, 비자성의 금속 재료로 이루어진다. 전극(47)은, 각각 비자성의 금속 재료로 이루어지고, 예를 들면 탄탈륨, 텅스텐 또는 몰리브덴으로 이루어진다.
정전 척(40)의 상면(40t)(유전체막(45)의 상면) 중, 유전체막(45)의 외주부에는, 돌출부가 설치되어 있다. 웨이퍼(ＷF)의 외주부는, 이 돌출부 상에 재치(載置)된다. 그 때, 웨이퍼(ＷF)의 하면과 정전 척(40)의 상면(40t) 사이에, 극간이 마련된다.
시료대(30)에는, 기재(50) 및 유전체막(41~45)을 관통하는 홀(61) 및 홀(62)이 형성되어 있다. 웨이퍼(ＷF)가 정전 척(40)에 재치되었을 때는, 헬륨(He) 등의 열전달성 가스가, 홀(61)을 통해, 웨이퍼(ＷF)의 하면과 정전 척(40)의 상면(40t) 사이의 극간에 공급된다. 열전달성 가스에 의해, 정전 척(40)으로부터의 온도 변화를 웨이퍼(ＷF)에 전달할 수 있다.
홀(62)의 내부에는, 상하 방향(Z 방향)으로 이동 가능한 리프트 핀(67)이 설치되어 있다. 웨이퍼(ＷF)의 반입 시 및 반출 시에는, 리프트 핀(67)이, 정전 척(40)의 상면(40t)의 돌출부보다 상방의 위치까지 이동한 상태에서, 웨이퍼(ＷF)가 리프트 핀(67)에 재치된다. 그 후, 리프트 핀(67)을 하방으로 이동함으로써, 웨이퍼(ＷF)의 외주부가, 정전 척(40)의 상면(40t)의 돌출부에 재치된다. 또한, 여기에서는 도시하고 있지 않지만, 홀(62) 및 리프트 핀(67)은, 시료대(30)에 복수 설치되어 있다.
또한, 플라스마 처리 장치(1)는, 고주파 전원(70), 직류 전원(71), 직류 전원(72) 및 직류 전원(73)을 구비한다. 제어부(C0)는, 고주파 전원(70), 직류 전원(71), 직류 전원(72) 및 직류 전원(73)에 전기적으로 접속되어, 이들의 동작을 제어한다.
시료대(30)에는, 기재(50) 및 유전체막(41~44)을 관통하고, 전극(47)에 달하는 홀(63)이 형성되어 있다. 전극(47)은, 홀(63)의 내부에 설치된 케이블 및 커넥터에 의해, 고주파 전원(70) 및 직류 전원(71)에 전기적으로 접속되어 있다. 또한, 고주파 전원(70)은, 접지 전위에 접속되어 있다. 또한, 전극(47) 및 홀(63)은, 각각 시료대(30)에 복수 형성되어 있다.
웨이퍼(ＷF)를 정전 척(40)에 재치할 때, 복수의 전극(47)에는, 직류 전원(71)으로부터 직류 전압이 공급된다. 이 직류 전압에 의해, 웨이퍼(ＷF)를 정전 척(40)의 상면(40t)에 흡착시켜, 웨이퍼(ＷF)를 유지하기 위한 정전기력을, 정전 척(40) 및 웨이퍼(ＷF)의 내부에 생성할 수 있다. 또한, 복수의 전극(47)은, 시료대(30)의 상하 방향의 중심축의 둘레에 점대칭으로 배치되고, 복수의 전극(47)에는, 각각 서로 다른 극성의 전압이 인가된다.
또한, 웨이퍼(ＷF)의 플라스마 처리 중에 있어서, 웨이퍼(ＷF)의 상면 상에 플라스마 중의 하전 입자를 유인하기 위한 전계를 형성하기 위해, 고주파 전원(70)으로부터 복수의 전극(47)에 소정의 주파수의 고주파 전력이 공급된다. 고주파 전원(70)의 주파수는, 바람직하게는 고주파 전원(18)의 주파수와 동일하거나, 고주파 전원(18)의 주파수의 상수배의 값으로 설정되어 있다.
쉴드막(46)은, 기재(50)에 전기적으로 접속되어 있다. 기재(50)는, 접지 전위로 고정되어 있으므로, 쉴드막(46)도 마찬가지로 접지 전위로 고정된다. 그 결과, 히터 HT1, HT2에의 고주파의 유입을 억제할 수 있다.
시료대(30)에는, 기재(50) 및 유전체막(41, 42)을 관통하고, 히터 HT2에 달하는 홀(64)이 형성되어 있다. 히터 HT2는, 홀(62)의 내부에 설치된 케이블 및 커넥터에 의해, 직류 전원(72)에 전기적으로 접속되어 있다.
시료대(30)에는, 기재(50) 및 유전체막(41)을 관통하고, 히터 HT1에 달하는 홀(65)이 형성되어 있다. 히터 HT1은, 홀(65)의 내부에 설치된 케이블 및 커넥터에 의해, 직류 전원(73)에 전기적으로 접속되어 있다. 또한, 히터 HT1, HT2에 접속되어 있는 케이블에는, 고주파 전력용의 필터가 구비되어 있지 않다.
히터 HT1의 하방에 위치하는 기재(50)의 내부에는, 제어부(C0)에 전기적으로 접속된 온도 센서(52)가 설치되어 있다. 제어부(C0)는, 웨이퍼(ＷF)에 대해 플라스마 처리를 행하고 있는 동안, 온도 센서(52)에 의해 검출된 온도를 유지한다. 또한, 온도 센서(52)는, 후술하는 히터 HT1의 영역(HT1d)의 수에 따라, 복수 설치되어 있다.
홀(61~65)의 내벽에는, 각각 절연 보스(66)가 설치되어 있다. 절연 보스(66)는, 절연성 재료로 이루어지고, 예를 들면 알루미나 또는 이트리아 등의 세라믹스 재료로 이루어지거나, 수지 재료로 이루어진다. 웨이퍼(ＷF)의 플라스마 처리 중에는, 고주파 전력에 의한 전계에 의해, 홀(61~65)의 내부에 있어서 방전이 발생할 우려가 있지만, 절연 보스(66)를 설치함으로써, 그러한 우려를 억제할 수 있다.
＜히터의 상세한 구조＞
이하에 도 4~9를 사용해서, 히터 HT1 및 히터 HT2의 상세한 구조에 대해 설명한다. 도 4는, 웨이퍼(ＷF), 히터 HT2, 히터 HT1 및 기재(50)의 위치 관계를 나타내는 조관도이다. 도 5~도 7은, 웨이퍼(ＷF), 히터 HT2 및 히터 HT1을 나타내는 평면도이다. 도 8은, 히터 HT1 및 히터 HT2를 중첩시킨 평면도이다.
도 5에 나타나는 바와 같이, 웨이퍼(ＷF)는, Y 방향 및 X 방향으로 연장하는 스크라이브 영역(SR)과, 각각 스크라이브 영역(SR)으로 둘러싸인 복수의 칩 영역(CR)(복수의 다이 영역)을 갖는다. 복수의 칩 영역(CR)은, 각각 평면에서 볼 때 직사각형 형상을 이룬다. 웨이퍼(ＷF)의 제조 공정이 모두 종료하면, 웨이퍼(ＷF)는, 다이싱 블레이드 등에 의해 스크라이브 영역(SR)을 따라 절단되어, 복수의 칩 영역(CR)으로서 개편화된다. 즉, 복수의 칩 영역(CR)은, 실제로 제품으로서 출하되는 영역이고, 다양한 반도체 디바이스가 형성되어 있는 영역이다.
히터 HT1 및 히터 HT2는, 웨이퍼(ＷF)의 다양한 영역에 대해, 선택적으로 온도를 변경할 수 있는 기능을 구비하고 있다.
도 6에 나타나는 바와 같이, 히터 HT2는, 평면에서 볼 때 원 형상을 이루는 영역(HT2a)과, 평면에서 볼 때 영역(HT2a)의 외주를 둘러싸는 영역(HT2b)과, 평면에서 볼 때 영역(HT2b)의 외주를 둘러싸는 영역(HT2c)으로 나눠 설치되어 있다. 즉, 영역(HT2b)은, 영역(HT2a)의 반경보다 큰 내경 및 외경을 갖는 링 형상을 이루고, 영역(HT2c)은, 영역(HT2b)의 외경보다 큰 내경 및 외경을 갖는 링 형상을 이룬다.
영역(HT2a~HT2c)에는, 각각 도 3에 나타나는 직류 전원(72)이 개별적으로 전기적으로 접속되어 있다. 따라서, 제어부(C0)는, 영역(HT2a~HT2c)에의 전력 공급을 개별적으로 제어할 수 있다. 이에 의해, 웨이퍼(ＷF) 중 영역(HT2a~HT2c)에 대응하는 영역이, 개별적으로 온도 조정된다.
히터 HT2의 주된 목적은, 평면에서 볼 때의 둘레 방향의 온도의 균일화를 도모하는 것, 및, 플라스마 처리 중의 반응 생성물 분포 및 플라스마 밀도 분포에 따라, 웨이퍼(ＷF)의 온도 제어를 행하는 것이다.
도 7에 나타나는 바와 같이, 히터 HT1은, 각각 평면에서 볼 때 직사각형 형상을 이루는 복수의 영역(HT1d)으로 나눠 설치되어 있다. 복수의 영역(HT1d)은, X 방향 및 Y 방향에 있어서 서로 인접하고, 그리드 형상으로 배치되어 있다.
복수의 영역(HT1d)에는, 각각 도 3에 나타나는 직류 전원(73)이 개별적으로 전기적으로 접속되어 있다. 따라서, 제어부(C0)는, 복수의 영역(HT1d)에의 전력 공급을 개별적으로 제어할 수 있다. 이에 의해, 복수의 칩 영역(CR)이, 개별적으로 온도 조정된다. 환언하면, 하나의 칩 영역(CR)의 하방에 하나의 영역(HT1d)이 위치하도록, 복수의 영역(HT1d)이 설치되어 있다. 이 때문에, 하나의 영역(HT1d)에의 전력 공급이 변경되면, 하나의 칩 영역(CR)의 온도가 변경된다.
히터 HT1의 주된 목적은, 플라스마 처리 중에 복수의 칩 영역(CR)에 대해 개별적으로 온도 조정을 행하여, 에칭 형상을 국소적으로 조정하는 것이다. 이 때문에, 히터 HT2가 3개의 존(영역(HT2a~HT2c))으로 나눠져 있던 것에 대해, 히터 HT1은, 예를 들면 120개의 존으로 나눠져 있다. 즉, 복수의 영역(HT1d)의 수는, 예를 들면 120개이다.
히터 HT1에서는, 복수의 직류 전원(73)과 복수의 영역(HT1d)을 잇는 급전 라인이 많으므로, 설정 온도보다 낮은 온도가 되는 영역(콜드 스폿)이 국소적으로 증가하기 쉽다는 문제가 있지만, 히터 HT2에 의해 콜드 스폿의 온도를 보정할 수 있다. 또한, 히터 HT2에서는 미세한 영역의 온도 제어를 할 수 없지만, 히터 HT1에 의해, 그러한 미세한 영역의 온도 제어가 가능해진다.
이와 같이, 플라스마 처리 장치(1)가 히터 HT1, HT2를 구비하고 있음으로써, 웨이퍼(ＷF)의 면내의 온도의 균일성을 높일 수 있다.
또한, 영역(HT2a~HT2c) 및 복수의 영역(HT1d)은, 히터로 되는 영역을 나타내고, 히터를 구성하는 도전체 자체의 형상을 나타내는 것은 아니다. 구체적으로는, 영역(HT2a~HT2c) 및 복수의 영역(HT1d)은, 각각 히터선이 복수 회 되꺾여 배치됨으로써 구성되어 있다. 상기 히터선은, 금속 재료로 이루어지고, 예를 들면 티타늄, 텅스텐 또는 몰리브덴으로 이루어진다.
도 9는, 히터 HT1의 특성과, 히터 HT2의 특성을 비교한 표이다. 히터 HT2의 발열 면적은, 히터 HT1의 발열 면적보다 크게 되어 있다. 그러나, 히터 HT1은 복수의 영역(HT1d)으로 나눠져 있으므로, 급전 라인이 많아져, 전류량이 커진다. 전류량이 크면, 급전 라인에 접촉 저항이 존재할 경우, 용손 또는 열변형 등과 같은 발열에 의한 장치의 손상이 발생할 우려가 있다. 또한, 급전 라인이 많으면, 급전 라인 자체가 발열할 우려도 있다. 이러한 발열 개소가 밀집하면, 그 영향을 무시 할 수 없게 되어, 정전 척(40) 내에서 배열(排熱)을 고려하는 연구가 필요해져 버린다. 이상과 같이, 히터 HT1에서는, 저항값을 크게 하고, 전류량을 작게 한다는 연구가 필요해진다.
한편, 히터 HT2에서는, 면적이 커지고, 까는 히터선이 길기 때문에, 저항값이 높아지기 쉽다. 그러므로, 전류량이 작아지므로, 저항값을 낮춘다는 연구가 필요하다.
이상을 고려하면, 히터 HT1(복수의 영역(HT1d)) 및 히터 HT2(영역(HT2a~HT2c))를 구성하는 히터선의 구조가, 이하와 같은 관계에 있는 것이 바람직하다. 또한, 여기에서는, 히터 HT1을 구성하는 히터선의 재료가, 히터 HT2를 구성하는 히터선의 재료와 동일하다.
히터 HT2를 구성하는 히터선의 두께는, 히터 HT1을 구성하는 히터선의 두께보다 두껍다. 또한, 히터 HT2를 구성하는 히터선의 선폭은, 히터 HT1을 구성하는 히터선의 선폭보다 넓다. 그리고, 이들 관계가 양쪽 모두 만족되어 있는 것이, 더 바람직하다.
또한, 도 8에 나타나는 바와 같이, 하나의 영역(HT1d)이 영역(HT2a~HT2c) 중 2개의 영역에 걸쳐 있는 개소가, 복수 존재한다. 이러한 개소에 있어서는, 영역(HT2a~HT2c) 및 영역(HT1d)의 각각의 온도와, 해당하는 영역(HT1d)의 주위에의 전력량을 고려해서, 공급 전력을 조정한다.
또한, 히터 HT1의 최외주의 영역(HT1d)은, 변형된 형상으로 되어 있다. 변형된 형상에서 온도 제어를 실시하면, 웨이퍼(ＷF)의 최외주부에 있어서 균일성을 유지하는 것이 어렵다. 따라서, 웨이퍼(ＷF)의 최외주부에서는, 영역(HT2c)에 의해 온도 제어를 실시함으로써, 온도 편차를 저감할 수 있다. 또한, 웨이퍼(ＷF)의 최외주부에도 칩 영역(CR)을 형성하고자 하면, 그 영역은, 변형된 형상으로 되어버린다. 따라서, 실제로는, 웨이퍼(ＷF)의 최외주부는, 반도체 디바이스가 형성되지 않는 영역이고, 제품으로서 출하되지 않는 영역이다. 따라서, 히터 HT1의 최외주의 영역(HT1d)이 변형된 형상으로 되어 있고, 웨이퍼(ＷF)의 최외주부에서 온도 편차가 발생하고 있다고 해도, 웨이퍼(ＷF)의 제조 수율에 관련해, 큰 영향은 없다.
＜플라스마 처리 방법＞
이하에 도 10을 사용해서, 플라스마 처리 방법의 일례로서, 웨이퍼(ＷF)의 상면 상에 미리 형성된 소정의 막에 대해, 플라스마(3)를 사용한 에칭 처리를 실행하는 방법에 대해 예시한다.
우선, 스텝 S1에서는, 제어부(C0)로부터의 지시에 의해, 직류 전원(72, 73)으로부터 히터 HT1, HT2에 직류 전압을 공급하여, 히터 HT1, HT2를 온한다. 플라스마 처리를 행하기 전에, 히터 HT2(영역(HT2a~HT2c)) 및 히터 HT1(영역(HT1d))에 대해 목표 온도로 되도록, 전력 공급을 설정한다.
스텝 S2에서는, 진공 용기(2)의 측벽에 연결된 진공 반송 용기의 내부의 압력을, 처리실(4)과 마찬가지인 압력까지 감압한다. 웨이퍼(ＷF)는, 플라스마 처리 장치(1)의 외부로부터 로봇 아암과 같은 진공 반송 장치의 아암의 선단부에 얹혀, 진공 반송 용기의 내부로 반송된다. 반송구(11)를 개구함으로써, 웨이퍼(ＷF)는, 진공 반송 용기의 내부로부터 처리실(4)의 내부로 반송되고, 시료대(30) 상에 설치된다. 진공 반송 장치의 아암이 처리실(4)로부터 퇴실하면, 처리실(4)의 내부가 밀봉된다.
스텝 S3에서는, 직류 전원(71)으로부터 전극(47)에 직류 전압이 공급되고, 생성된 정전기력에 의해, 웨이퍼(ＷF)는, 정전 척(40)의 상면(40t) 상에서 유지된다. 이 상태에서, 웨이퍼(ＷF)와 정전 척(40)의 상면(40t) 사이의 극간에는, 헬륨(He) 등의 열전달성을 갖는 가스가, 홀(61)을 통해 공급된다. 또한, 도시하지 않은 냉매 온도 조정기에 의해 소정의 온도로 조정된 냉매가, 냉매용 유로(51)에 공급된다. 이에 의해, 온도가 조정된 기재(50)와 웨이퍼(ＷF) 사이에서, 열의 전달이 촉진되어, 웨이퍼(ＷF)의 온도가, 플라스마 처리의 개시에 적절한 범위 내의 값으로 조정된다.
스텝 S4에서는, 도시하지 않은 가스 공급 장치에 의해 유량 및 속도가 조정된 처리 가스가, 간극(10)에 공급되며, 간극(10)의 내부에서 확산한다. 확산한 처리 가스는, 복수의 구멍(9)으로부터 시료대(30)의 상방에 공급된다. 처리 가스가 처리실(4)의 내부에 공급됨과 함께, 진공 배기구(15)로부터 처리실(4)의 내부가 진공 배기된다. 양자의 밸런스에 의해, 처리실(4)의 내부의 압력이, 플라스마 처리에 적합한 범위 내의 값으로 조정된다.
이 상태에서, 마그네트론 발진기(13)로부터 마이크로파의 전계가 발진된다. 마이크로파의 전계는, 도파관(12) 내부를 전파하여, 창 부재(7) 및 샤워 플레이트(8)를 투과한다. 또한, 솔레노이드 코일(14)에 의해 생성된 자계가, 처리실(4)에 공급된다. 상기 자계와 마이크로파의 전계의 상호작용에 의해, 전자 사이클로트론 공명(ECR：Electron Cyclotron Resonance)이 생기된다. 그리고, 처리 가스의 원자 또는 분자가 여기, 전리 또는 해리함에 의해, 처리실(4)의 내부에 플라스마(3)가 생성된다.
플라스마(3)가 생성되면, 고주파 전원(70)으로부터 전극(47)에 고주파 전력이 공급되고, 웨이퍼(ＷF)의 상면 상에 바이어스 전위가 형성되고, 플라스마(3) 중의 이온 등의 하전 입자가 웨이퍼(ＷF)의 상면에 유인된다. 이에 의해, 마스크층의 패턴 형상을 따르도록, 웨이퍼(ＷF)의 소정의 막에 대해, 플라스마 처리(에칭 처리)가 실행된다.
스텝 S5에서는, 제어부(C0)는, 웨이퍼(ＷF)에 대해 플라스마 처리를 행하고 있는 동안, 복수의 온도 센서(52)에 의해 검출된 온도와, 스텝 S1에서 복수의 영역(HT1d)에 대해 사전에 설정되어 있던 목표 온도와의 차분을 비교한다. 그리고, 제어부(C0)는, 그 차분이 작아지도록, 복수의 영역(HT1d)에의 전력 공급을 개별적으로 제어한다. 여기에서, 제어부(C0)는, 영역(HT2a~HT2c)에의 전력 공급을 변경하지 않고, 복수의 영역(HT1d)만에의 전력 공급을 개별적으로 제어하고 있다. 이에 의해, 전력 공급이 변경된 영역(HT1d)에 대응하는 칩 영역(CR)이, 개별적으로 온도 조정된다.
스텝 S6에서는, 에칭 처리의 대상이 다른 막으로 이행한다. 그러므로, 제어부(C0)는, 다른 막에 적합한 온도로 변경하기 위해, 영역(HT2a~HT2c)에의 전력 공급을 변경한다. 변경된 온도는, 복수의 온도 센서(52)에 의해 검출되고, 제어부(C0)에 전달된다. 제어부(C0)는, 변경된 온도의 오차가 소정의 온도 내로 되도록, 영역(HT2a~HT2c)에의 전력 공급을 조정하고, 웨이퍼(ＷF)의 면내 온도를 조정한다.
여기에서, 히터 HT1에서는, 스텝 S5와 마찬가지인 처리가 행해진다. 즉, 복수의 영역(HT1d)에의 전력 공급이 개별적으로 제어되고, 복수의 칩 영역(CR)이, 개별적으로 온도 조정된다.
그 후, 스텝 S7에서는, 가일층의 웨이퍼(ＷF)의 에칭 처리의 필요가 없을 경우, 간극(10)에 처리 가스의 공급을 정지하고, 마그네트론 발진기(13)로부터 마이크로파의 발신을 정지하고, 고주파 전원(70)으로부터의 고주파 전력의 공급을 정지한다. 이에 의해, 플라스마 처리가 정지된다. 스텝 S8에서는, 정전기가 제거되어, 웨이퍼(ＷF)의 흡착이 해제된다. 스텝 S9에서는, 진공 반송 장치의 아암이 처리실(4)의 내부에 진입하고, 처리 완료의 웨이퍼(ＷF)가 플라스마 처리 장치(1)의 외부로 반송된다.
이와 같이, 플라스마 처리 장치(1)를 사용해서 플라스마 처리(에칭 처리)를 행함으로써, 웨이퍼(ＷF) 면내의 온도의 균일성을 높일 수 있으므로, 웨이퍼의 제조 수율의 저하를 억제할 수 있다.
이상, 상기 실시형태에 의거하여 본 발명을 구체적으로 설명했지만, 본 발명은, 상기 실시형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능하다.
1 플라스마 처리 장치 2 진공 용기
3 플라스마 4 처리실
5 서셉터 링 6 도체 링
7 창 부재 8 샤워 플레이트
9 구멍 10 간극
11 반송구 12 도파관
13 마그네트론 발진기 14 솔레노이드 코일
15 진공 배기구 16 부하 임피던스 가변 박스
17 부하의 정합기 18 고주파 전원
30 시료대 40 정전 척
40t 상면 41~45 유전체막
46 쉴드막 47 전극
50 기재 51 냉매용 유로
52 온도 센서 61~65 홀
66 절연 보스 67 리프트 핀
70 고주파 전원 71 직류 전원
72 직류 전원 73 직류 전원
C0 제어부 CR 칩 영역
HT1 히터 HT1d 영역
HT2 히터 HT2a~HT2c 영역
SR 스크라이브 영역 ＷF 웨이퍼

Claims (7)

  1. 진공 용기와,
    상기 진공 용기의 내부에 설치된 처리실과,
    상기 처리실에 설치된 원통 형상의 시료대와,
    제어부
    를 구비하고,
    상기 시료대는, 기재(基材)와, 상기 기재의 상면 상에 설치된 정전 척을 포함하고,
    상기 정전 척은, 각각 유전체막에 의해 덮인 제1 히터 및 제2 히터를 갖고,
    상기 제2 히터는, 상기 제1 히터의 상방에 설치되고,
    상기 제2 히터는, 평면에서 볼 때 원 형상을 이루는 제1 영역과, 평면에서 볼 때 상기 제1 영역의 외주를 둘러싸는 제2 영역과, 평면에서 볼 때 상기 제2 영역의 외주를 둘러싸는 제3 영역으로 나눠 설치되고,
    상기 제1 히터는, 각각 평면에서 볼 때 직사각형 형상을 이루는 복수의 제4 영역으로 나눠 설치되고,
    상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 복수의 제4 영역은, 상기 제어부에 전기적으로 접속되고,
    상기 제어부는, 상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 복수의 제4 영역에의 전력 공급을 개별적으로 제어할 수 있는, 플라스마 처리 장치.
  2. 제1항에 있어서,
    상기 제1 히터 및 상기 제2 히터는, 상기 정전 척의 상면에 웨이퍼가 재치되었을 때, 상기 웨이퍼의 온도를 조정하기 위해 설치되고,
    상기 웨이퍼는, 스크라이브 영역과, 각각 스크라이브 영역으로 둘러싸이고, 또한, 각각 평면에서 볼 때 직사각형 형상을 이루는 복수의 칩 영역을 갖고,
    상기 제어부가 상기 복수의 제4 영역에의 전력 공급을 개별적으로 제어함으로써, 상기 복수의 칩 영역이, 개별적으로 온도 조정되는, 플라스마 처리 장치.
  3. 제2항에 있어서,
    상기 정전 척의 상면에 상기 웨이퍼가 재치되었을 때, 복수의 제4 영역은, 하나의 상기 칩 영역의 하방에 하나의 상기 제4 영역이 위치하도록 설치되어 있는, 플라스마 처리 장치.
  4. 제2항에 있어서,
    각각 상기 복수의 제4 영역의 하방에 위치하는 상기 기재의 내부에 설치되고, 또한, 상기 제어부에 전기적으로 접속된 복수의 온도 센서를 더 구비하고,
    상기 제어부는, 상기 웨이퍼에 대해 플라스마 처리를 행하고 있는 동안, 상기 복수의 온도 센서에 의해 검출된 온도와, 상기 플라스마 처리를 행하기 전에, 상기 복수의 제4 영역에 대해 사전에 설정되어 있던 목표 온도와의 차분을 비교하고, 그 차분이 작아지도록, 상기 복수의 제4 영역에의 전력 공급을 개별적으로 제어하는, 플라스마 처리 장치.
  5. 제4항에 있어서,
    상기 제어부는, 상기 제1 영역, 상기 제2 영역 및 상기 제3 영역에의 전력 공급을 변경하지 않고, 상기 복수의 제4 영역에의 전력 공급을 개별적으로 제어하는, 플라스마 처리 장치.
  6. 제1항에 있어서,
    상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 복수의 제4 영역은, 각각 금속 재료로 이루어지는 히터선이 복수 회 되꺾여 배치됨으로써 구성되고,
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역을 구성하는 상기 히터선의 두께는, 상기 복수의 제4 영역을 구성하는 상기 히터선의 두께보다 두꺼운, 플라스마 처리 장치.
  7. 제6항에 있어서,
    상기 제1 영역, 상기 제2 영역 및 상기 제3 영역을 구성하는 상기 히터선의 선폭은, 상기 복수의 제4 영역을 구성하는 상기 히터선의 선폭보다 넓은, 플라스마 처리 장치.
KR1020237005509A 2022-03-14 2022-03-14 플라스마 처리 장치 KR20230135557A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/011436 WO2023175690A1 (ja) 2022-03-14 2022-03-14 プラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20230135557A true KR20230135557A (ko) 2023-09-25

Family

ID=88022505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237005509A KR20230135557A (ko) 2022-03-14 2022-03-14 플라스마 처리 장치

Country Status (5)

Country Link
JP (1) JPWO2023175690A1 (ko)
KR (1) KR20230135557A (ko)
CN (1) CN117063617A (ko)
TW (1) TW202336810A (ko)
WO (1) WO2023175690A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067036A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2017157855A (ja) 2014-11-20 2017-09-07 住友大阪セメント株式会社 静電チャック装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
JP6276919B2 (ja) * 2013-02-01 2018-02-07 株式会社日立ハイテクノロジーズ プラズマ処理装置および試料台
JP2017028111A (ja) * 2015-07-23 2017-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067036A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2017157855A (ja) 2014-11-20 2017-09-07 住友大阪セメント株式会社 静電チャック装置

Also Published As

Publication number Publication date
CN117063617A (zh) 2023-11-14
JPWO2023175690A1 (ko) 2023-09-21
TW202336810A (zh) 2023-09-16
WO2023175690A1 (ja) 2023-09-21

Similar Documents

Publication Publication Date Title
KR101924488B1 (ko) 프로세스 공간이 한정된 ｐｅｃｖｄ 챔버
KR102454532B1 (ko) 전기적 아크 및 발광을 방지하고 프로세스 균일도를 개선하기 위한 피처들을 갖는 정전 척
JP3150058B2 (ja) プラズマ処理装置及びプラズマ処理方法
US10741368B2 (en) Plasma processing apparatus
JP7364758B2 (ja) プラズマ処理方法
KR20180080996A (ko) 플라즈마 처리 장치
US20230290611A1 (en) Distributed plasma source array
US11908663B2 (en) Plasma processing apparatus
TW202004831A (zh) 電漿處理裝置
KR20230135557A (ko) 플라스마 처리 장치
KR102285126B1 (ko) 플라스마 처리 장치
JP2001210628A (ja) プラズマ処理装置
KR20220134511A (ko) 플라스마 처리 장치 및 플라스마 처리 방법
TW202040627A (zh) 電漿處理設備
WO2023248406A1 (ja) プラズマ処理装置
US20240047181A1 (en) Plasma processing apparatus and plasma processing method
US20230369091A1 (en) High temperature pedestal with extended electrostatic chuck electrode
US20220157578A1 (en) Temperature regulator and substrate treatment apparatus
KR102501531B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
KR20240022756A (ko) 척 온도 제어 유닛 및 이를 포함하는 기판 처리 장치
JP2021192425A (ja) プラズマ処理装置