TWI467680B - 基板處理系統、基板處理裝置之控制方法及程式 - Google Patents

基板處理系統、基板處理裝置之控制方法及程式 Download PDF

Info

Publication number
TWI467680B
TWI467680B TW97133987A TW97133987A TWI467680B TW I467680 B TWI467680 B TW I467680B TW 97133987 A TW97133987 A TW 97133987A TW 97133987 A TW97133987 A TW 97133987A TW I467680 B TWI467680 B TW I467680B
Authority
TW
Taiwan
Prior art keywords
substrates
substrate
film formation
substrate processing
unit
Prior art date
Application number
TW97133987A
Other languages
English (en)
Other versions
TW200933781A (en
Inventor
Yuichi Takenaga
Tatsuya Yamaguchi
Wenling Wang
Toshihiko Takahashi
Masato Yonezawa
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200933781A publication Critical patent/TW200933781A/zh
Application granted granted Critical
Publication of TWI467680B publication Critical patent/TWI467680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Description

基板處理系統、基板處理裝置之控制方法及程式
本發明係關於一種基板處理系統、基板處理裝置之控制方法及用於該系統及方法之程式。
本申請案係基於2007年9月26日申請之先前日本專利申請案第2007-249054號，其全部內容係以引用的方式併入於此。
在用以製造半導體之一程序中，使用經調適用以處理每一半導體晶圓(下面稱為一「晶圓」)(即，一基板)之一基板處理裝置，例如一垂直型加熱裝置。在該垂直型加熱裝置中，在一垂直型加熱爐內提供經組態用以採取一多級方式固持多個晶圓薄片之一固持工具，以便可藉由CVD(化學汽相沈積)、氧化或類似程序(例如，參見專利文件1)來實行針對每一基板之一膜形成程序。
專利文件1：TOKUKAI第2002-110552號(JP 2002-110552A)
在此一程序中，需要控制在藉由該基板處理裝置處理的每一基板上之一成膜量(或膜形成之數量)。
依據上文，本發明之一目的係提供一種新的基板處理系統、該基板處理裝置之新的控制方法及用於該系統及方法之新的程式，其目的皆係欲實現對在每一經處理基板上的成膜量之明顯有效的控制。
依據本發明之基板處理系統包含：一基板處理單元，其經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，以及經調適用以向該複數個基板提供一加熱程序與一氣體供應程序，以便在該複數個基板之每一基板上形成一膜；一圖案獲得單元，其經調適用以獲得關於與在該複數個基板中的未經處理基板及經處理基板之配置有關的一配置圖案之資訊；一第一記憶體單元，其經調適用以在其中儲存一配置/成膜量模型，該模型指示藉由與在該複數個基板中的未經處理基板及經處理基板之配置有關之配置圖案對在該等基板上之一成膜量施加之影響；一計算單元，其經調適用以依據在該第一記憶體單元中儲存的配置/成膜量模型來計算在藉由該圖案獲得單元獲得之配置圖案之情況下在該等基板上之一估計成膜量；一決定單元，其經調適用以決定藉由該計算單元計算的估計成膜量是否在一預定範圍內；及一控制單元，其經調適用以在藉由該計算單元計算的估計成膜量係決定為在該預定範圍內時控制並驅動該基板處理單元來處理該等基板。
在依據本發明之基板處理系統中，該計算單元可進一步計算在包括於該複數個基板中的複數個監視基板上之估計成膜量，而該決定單元可進一步決定該估計成膜量及其在該複數個監視基板的每一基板上之均勻度是否分別在預定範圍內。
依據本發明之基板處理系統可進一步包含：一第二記憶體單元，其經調適用以在其中儲存一溫度/成膜量模型，該模型指示藉由一針對該等基板之處理溫度對在該等基板上的成膜量施加之影響；以及一溫度決定單元，其經調適用以在藉由該計算單元計算的估計成膜量係決定為超出該預定範圍時依據儲存於該第二記憶體單元中的溫度/成膜量模型來決定該處理溫度，其中該控制單元依據藉由該溫度決定單元決定之處理溫度來控制該基板處理單元。
在依據本發明之基板處理系統中，該基板處理單元可包括複數個加熱單元，每一加熱單元經調適用以加熱該等基板，而該溫度決定單元可在藉由該計算單元計算的估計成膜量之均勻度係決定為超出該預定範圍時依據儲存於該第二記憶體單元中的溫度/成膜量模型來決定對應於該複數個加熱單元之每一者的處理溫度。
或者，依據本發明之控制方法經組態用以控制一基板處理裝置，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，以及經調適用以向該複數個基板提供一加熱程序及一氣體供應程序，以便在該複數個基板之每一基板上形成一膜，該方法包含以下步驟：獲得關於與在該複數個基板中的未經處理基板及經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型來計算在該配置圖案之情況下在該等基板上之一估計成膜量，該模型指示藉由與在該複數個基板中的未經處理基板及經處理基板之配置有關的配置圖案對在該等基板上之一成膜量施加之影響；決定在該計算步驟中計算的估計成膜量是否在一預定範圍內；以及當在該計算步驟中計算的估計成膜量係決定為在該預定範圍內時，控制該基板處理裝置。
或者，本發明提供一種經組態用以驅動一電腦來實行針對一基板處理裝置之一控制方法的電腦程式，其中該方法經組態用以控制該基板處理裝置，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，以及經調適用以向該複數個基板提供一加熱程序及一氣體供應程序，以便在該複數個基板之每一基板上形成一膜，而其中該方法包含以下步驟：獲得關於與在該複數個基板中的未經處理基板及經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型來計算在該配置圖案之情況下在該等基板上之一估計成膜量，該模型指示藉由與在該複數個基板中的未經處理基板及經處理基板之配置有關的配置圖案對在該等基板上之一成膜量施加之影響；決定在該計算步驟中計算的估計成膜量是否在一預定範圍內；以及當在該計算步驟中計算的估計成膜量係決定為在該預定範圍內時，控制該基板處理裝置。
或者，本發明提供一種經組態用以在其中儲存用以驅動一電腦來實行一基板處理裝置之一控制方法的一電腦程式之儲存媒體，其中該方法經組態用以控制該基板處理裝置，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，以及經調適用以向該複數個基板提供一加熱程序及一氣體供應程序，以便在該複數個基板之每一基板上形成一膜，而其中該方法包含以下步驟：獲得關於與在該複數個基板中的未經處理基板及經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型來計算在該配置圖案之情況下在該等基板上之一估計成膜量，該模型指示藉由與在該複數個基板中的未經處理基板及經處理基板之配置有關的配置圖案對在該等基板上之一成膜量施加之影響；決定在該計算步驟中計算的估計成膜量是否在一預定範圍內；以及當在該計算步驟中計算的估計成膜量係決定為在該預定範圍內時，控制該基板處理裝置。
因此，依據本發明，可提供該基板處理系統、該基板處理裝置之控制方法及用於該系統及方法之程式，其目的皆係欲實現對在每一經處理基板上的成膜量之明顯有效的控制。
範例
下文將參考圖式說明本發明之一具體實施例。
圖1係解說與本發明之一第一具體實施例相關之一基板處理系統100之一圖式。該基板處理系統100經調適用以處理基板(例如，晶圓)並包括一基板處理裝置110、一主機電腦120、一伺服器電腦130及一膜厚度計141。此等組件係經由一網路彼此連接。
該基板處理裝置110經調適用以處理該等基板(例如，半導體晶圓)，並包括一控制系統111、一參考膜厚度DB單元112及一基板處理單元113。
該控制系統111經調適用以控制該基板處理單元113。該控制系統111可分別具有以下單元(1)至(3)之功能：
(1)一控制單元111a，其經調適用以將該基板處理單元控制成使得該基板處理單元將處理該等基板；
(2)一圖案獲得單元111b，其經調適用以獲得與在該複數個基板中的未經處理基板及經處理基板有關之一配置圖案；以及
(3)一決定單元111c，其經調適用以決定一估計成膜量是否在一預定範圍內。
該參考膜厚度DB單元112係經調適用以在其中儲存一參考膜厚度表之一記憶體單元，該參考膜厚度表係用作用以決定是否應變更處理條件之一參考。
該基板處理單元113經組態用以在該等基板係以一多級方式配置之條件下藉由一反應氣體來處理該等基板。即，該基板處理單元113經調適用以在以該多級方式配置的基板之每一者上形成一膜而同時將熱量及氣體提供到每一基板上。下面將進一步詳細說明該控制系統111及基板處理單元113。
該主機電腦120經調適用以控制該基板處理裝置110，並包括一控制系統121與一參考條件DB單元122。例如，該控制系統121係由一CPU(中央處理單元)組成且經調適用以控制該主機電腦120與該基板處理裝置110之整個系統。該參考條件DB單元122係經調適用以在其中儲存一參考溫度表之一記憶體單元，該參考溫度表係用作用以決定該處理條件是否適用之一參考。
該伺服器電腦130用作用以支援藉由該主機電腦120針對該基板處理裝置110實行的控制之一電腦，且包括一控制系統131與一成膜量模型DB單元132。
例如，該控制系統131係由一CPU(中央處理單元)組成且經調適用以控制該伺服器電腦130之整個系統。該控制系統131可分別具有以下單元(1)及(2)之功能：
(1)一計算單元131a，其經調適用以計算在每一基板上之估計成膜量；以及
(2)一溫度決定單元131b，其經調適用以在藉由計算獲得之估計成膜量係決定為超出該預定範圍時依據一溫度/成膜量模型來決定一處理溫度。
該成膜量模型DB單元132係經調適用以在其中儲存用於計算每一處理條件之一成膜量模型的一記憶體單元。該成膜量模型DB單元132可分別具有以下單元(1)及(2)之功能：
(1)一第一記憶體單元132a，其經調適用以在其中儲存一配置/成膜量模型，該模型指示因在該複數個基板中的未經處理基板與經處理基板之配置而對在每一基板上的成膜量施加之影響；以及
(2)一第二記憶體單元132b，其經調適用以在其中儲存該溫度/成膜量模型，該模型指示因針對該基板之處理溫度而對在每一基板上的成膜量施加之影響。
該膜厚度計141係由一器件(例如一橢圓偏光計)組成，該器件經調適用以測量每一基板之膜厚度。
(該控制系統111及基板處理單元113之細節)
下面將更詳細說明該控制系統111及基板處理單元113。圖2係顯示該控制系統111及基板處理單元113之一範例的一圖式。在該圖式中，該基板處理單元113係由所謂的垂直型加熱裝置組成，且係以斷面圖來顯示。
該基板處理單元113包括由一內部容器2a與一外部容器2b組成之一雙管結構之一反應容器2，該內部容器2a與該外部容器2b分別係由(例如)石英形成。在此情況下，一金屬且管狀歧管21係提供於該反應容器2之一底部端。
該內部容器2a係開放於其頂部端，且受該歧管21之內側支撐。該外部容器2b係封閉於其頂部端，且係在其底部端氣密接合至該歧管21之一頂部端。
用作一固持工具之一晶圓舟23係位於該反應容器2中。該晶圓舟23係經由一熱絕緣模具(或熱絕緣部件)25固持於一蓋子24上。在該晶圓舟23上，配置晶圓W(包括產品晶圓Wp與監視晶圓Wm1至Wm5)的多個薄片，各晶圓薄片構成一基板。稍後將進一步詳細說明該等晶圓W在該晶圓舟23上的配置。
該蓋子24係安裝於一晶舟升降機26上，該晶舟升降機26經調適用以相對於該反應容器2而將該晶圓舟23載送進入與載送出去。當位於一上限位置時，該蓋子24封閉該歧管21之一底部端開口，即由該反應容器2與歧管21組成的處理容器之一底部端開口。
由(例如)電阻加熱元件組成之一加熱器3係提供於該反應容器2周圍。該加熱器3係分成五個區段，並因每一對應的功率控制器41至45而將每一經分割的加熱器31至35調適用以控制一加熱值。在此範例中，該反應容器2、歧管21及加熱器3一起構成一加熱爐。
分別對應於該等加熱器31至35而將皆由一熱耦或類似物組成之內部溫度感測器S1in至S5in提供至該內部容器2a之一內部壁。分別對應於該等加熱器31至35而將皆由一熱耦或類似物組成之外部溫度感測器S1out至S5out提供至該外部容器2b之一外部壁。
可將該內部容器2a之內部視為分成五個區域(區域1至5)，分別對應於該等加熱器31至35。同樣，可將該等晶圓視為分成五個基板群組G1至G5，分別對應於在其中分別定位該等晶圓的區域(區域1至5)。應注意，基板群組G1至G5之整個主體將係共同稱為一批次。即，安裝於該晶圓舟23上並放置於該反應容器2中的所有晶圓一起構成將共同經受一熱處理之一批次。
該等監視晶圓Wm係提供為監視晶圓Wm1至Wm5，一監視晶圓係針對該等基板群組G1至G5之每一群組(即，對應於每一區域1至5)。即，每一監視晶圓Wm1至Wm5係以相對於每一區域1至5之一對一的對應關係提供為代表每一基板群組G1至G5之晶圓(或基板)。
在該歧管21中，複數個氣體供應管係提供成使得可將每一所需氣體供應進入該內部容器2a。但是，為方便起見，圖2顯示範例性的兩個氣體供應管51、52。在該等氣體供應管51、52之中間，為控制氣體流速而分別提供流速控制單元61、62，例如質量流量控制器或類似者，及/或閥(未顯示)。
此外，將一排氣管27與該歧管21連接以使其能從介於該內部容器2a與該外部容器2b之間的一空間抽空氣體。該排氣管27進而係與一真空幫浦(未顯示)連接。在該排氣管27之中間，提供一壓力控制單元28。該壓力控制單元28包括一構件，例如一蝶形閥、一閥驅動單元等，用以控制在該反應容器2中的壓力。
該控制系統111經調適用以控制處理參數，例如在該反應容器2中之一處理大氣之溫度、在該反應容器2中的壓力及每一氣體流速。從該等溫度感測器S1in至S5in及S1out至S5out向該控制系統111輸入每一測量信號，而接著從該控制系統111分別向該加熱器3之功率控制器41至45、壓力控制單元28及流速控制單元61、62輸出控制信號。
(該等晶圓W之配置)
圖3係顯示該等晶圓W在該晶圓舟23上的配置之一範例之一示意圖。該晶圓舟23包括槽(或溝槽)，每一槽(或溝槽)經調適用以在其中配置一晶圓W。藉由該等晶圓W在該等槽中的此類配置，該等晶圓W之每一者可採取一水平姿勢而在一垂直方向上具有一間隙，從而可將其以一多級方式配置。在圖3所示範例中，該等晶圓W係分別配置於一百一十七(117)個槽中。可從該晶圓舟23之頂部藉由指派給每一槽之一槽編號(槽No.)來識別每一晶圓W之位置。
作為配置於該晶圓舟23上的晶圓W，有三類晶圓，即產品晶圓Wp、監視晶圓Wm及虛設晶圓Wd。
該等產品晶圓Wp係用於生產該等半導體器件。在此範例中，該等產品晶圓Wp將係描述為未經處理晶圓Wn(即，在該基板處理單元113中尚未經處理(或者未經受膜形成程序)的晶圓W。
該等監視晶圓Wm係用於監視在每一產品晶圓Wp上形成的膜之厚度。為與該處理條件匹配，應將具有實質上與該等產品晶圓Wp的尺寸及材料相同的尺寸及材料之晶圓W用作該等監視晶圓Wm。在此範例中，該等未經處理晶圓Wn係用作該等監視晶圓Wm。在此情況下，該等監視晶圓Wm1至Wm5係位於分別對應於槽編號6、32、58、84及110之分離位置。
該等虛設晶圓Wd係用於增強該等產品晶圓Wp之均勻度。即，圍繞該晶圓舟23的頂部與底部端的位置分別係外側與以該多級方式配置的晶圓W之間的邊界。因此，在此類位置周圍的晶圓W之膜厚度可能不同於位於其他位置的晶圓之膜厚度。因此，藉由在該晶圓舟23的頂部與底部端周圍分別定位的虛設晶圓Wd，可以安全地檢查該等產品晶圓Wp之間的膜厚度之均勻度(或該等晶圓之間的均勻度)。
鑑於生產成本，較佳的係將經處理晶圓Wy(即，在基板處理單元113中已經處理(或經受過該膜形成程序)的晶圓W)用作該等虛設晶圓Wd。可重複使用相同的虛設晶圓Wd，因為可實現針對該等半導體器件的生產成本之進一步減小。否則，若將該等未經處理晶圓Wn用作該等虛設晶圓Wd，則應在每次處理該等產品晶圓Wp時應製備此類未經處理晶圓Wn，從而引起該等半導體器件的生產成本之明顯增加。
但是，將該等經處理晶圓Wy用作該等虛設晶圓Wd可能對個別產品晶圓Wp之膜厚度產生一定影響。此係由於該反應氣體之消耗數量會隨每一晶圓W的表面條件(或隨形成於該晶圓W上的膜之存在與否)而變化。將相對於以下關係(1)及(2)來更詳細地說明此現象。
(1)該反應氣體的濃度與該成膜量之間的關係
該反應氣體係從位於該內部容器2a之一底部部分的氣體供應管51、52之每一氣體引入埠供應，而接著係從該內部容器2a之一頂部部分排出。在期間該反應氣體從該內部容器2a的底部部分行進至頂部部分之一時間週期內，為在每一晶圓W上形成膜而消耗該反應氣體，而因此逐漸降低該反應氣體之濃度。因此，該反應氣體之濃度在每一氣體引入埠(即，該內部容器2a之底部部分)周圍相對較高，而同時其隨著該反應氣體移動遠離該氣體引入埠而降低。最終，處在遠離該氣體引入埠(或在該內部容器2a的頂部部分周圍)之一點的反應氣體之濃度會明顯降低。因此，對應於該反應氣體之分佈或濃度梯度，每一晶圓W之厚度可能傾向於在每一氣體引入埠附近較大(即，該膜形成速率變得較高)而在遠離該氣體引入埠之點處減小(即，該膜形成速率變得較低)。
該氣體濃度之此類分佈與離每一氣體引入埠之距離相關並與從該氣體引入埠至該內部容器2a的頂部部分之路線上的條件(例如，每一晶圓W的表面條件及表面面積與該內部容器2a的條件等等)相關。因此類條件而對該反應氣體的濃度造成之影響在每一氣體引入埠附近(或在該內部容器2a的底部部分周圍)較小，而在遠離該氣體引入埠(或在該內部容器2a的頂部部分周圍)的點處更顯著。從以上說明可看出，位於該反應氣體的路線上之每一晶圓W之表面條件對該反應氣體的濃度分佈以及對形成於該晶圓W上的膜厚度(或在該等晶圓之間的該膜厚度之均勻度)有明顯影響。
(2)每一晶圓W的表面條件與該反應氣體的消耗數量之間的關係 接下來，將更詳細地說明每一晶圓W的表面條件與該反應氣體的消耗數量之間的關係。當然，該反應氣體的消耗數量隨該等未經處理晶圓Wn與該等經處理晶圓Wy之間的差而變化。通常地，對於該等未經處理晶圓Wn，該膜形成速率相對較低，而對於該等經處理晶圓Wy，其相對較高。此可歸因於構成該晶圓W的表面之材料相對於構成該膜的材料之親和力。若構成該晶圓W的表面之材料係與構成該膜的材料相同(該等晶圓W=經處理晶圓Wy)，則從該反應氣體向該膜之變換可因該兩個材料之間的一較大親和力(即，該膜形成速率相對較高)而快速進行，因此增加該反應氣體之消耗數量。但是，若構成該晶圓W的表面之材料不同於構成該膜之材料(該等晶圓W=該等未經處理晶圓Wn)，則從該反應氣體向該膜之變換實質上係延遲(即，降低該膜形成速率)，因此減少該反應氣體之消耗數量。 因此，當使用以該多級方式配置於該反應容器中的未經處理晶圓Wn時，可令該反應氣體之濃度梯度及因此令該等晶圓之間的膜厚度之波動減小，因此提供該等晶圓之間更優異的均勻度。另一方面，當使用以該多級方式配置於該反應容器內的經處理晶圓Wy時，可能會令該反應氣體之濃度梯度及因此令該等晶圓之間的膜厚度之波動增加，從而引起該等晶圓之間的膜厚度之均勻度之劣化。 此適用於該反應氣體在每一晶圓W的表面上反應以至於在其上面形成該膜(即，一介面速率受限反應)之情況，而尤其適用於藉由CVD之膜形成程序。同時，在藉由該反應氣體擴散進每一晶圓W(例如藉由氧化)而形成該膜(即，一擴散受控反應)之情況中，該反應不會始終對應於諸如在該介面速率受限反應中所見之一趨勢。即，在該擴散受控反應之情況中，不僅該膜之存在與否，而且該膜厚度，皆可對該反應氣體之消耗數量具有實質的影響。 但是，該等未經處理晶圓Wn與該等經處理晶圓Wy之間在該反應氣體的消耗數量方面之此一差可適用於該介面速率受限反應與該擴散受控反應中的任一者。 (3)每一晶圓W之表面條件及膜厚度之估計
如上所述，每一晶圓W之表面條件(或在該晶圓W上形成的膜之存在與否)對該反應氣體之消耗數量有實質的影響。此意味著在以該多級方式配置的晶圓W中之經處理晶圓Wy之配置對將膜形成至每一晶圓W上(或該等晶圓之間的膜厚度之分佈)有一定影響。因此，需要估計該膜厚度，而同時對該等經處理晶圓Wy的配置加以考量。
除每一晶圓W的表面條件外，該晶圓W的表面面積亦對該反應氣體的消耗數量有一定影響。即，可將該等晶圓W的表面面積用作一用以估計該膜厚度之因數。但是，在下面提供的說明中，將不使用該等晶圓W的表面面積作為用以估計該膜厚度之因數。
(該基板處理系統100之操作)
下面將說明該基板處理系統100之操作。圖4係解說該基板處理系統100之一操作程序之一範例的一流程圖，而圖5係解說在該基板處理系統100中實行的事件之一流程之一範例的一事件流程圖。
A.　為該程序而作之準備
首先，準備用於該等基板或晶圓之程序(圖5所示之事件1至3)。
(1)主機電腦120之控制系統121引導該基板處理裝置110之控制系統111實行該程序(事件1)並獲得按照一下次將實行的製法之過去的膜形成之一結果(或膜厚度)(事件2)。
即，該控制系統121獲得在按照下次將實行的製法實行之前一程序之際的膜形成之結果。本文所使用的術語「製法」表示用於該等晶圓W之處理條件(例如，設定溫度、氣體流速、壓力、處理時間等)。在此情況下，針對該等監視晶圓Wm1至Wm5之每一者，針對複數個點(例如，九(9)個點)而獲得膜厚度之測量結果。該等監視晶圓Wm之每一位置與每一測量點可以係分別指示為每一對應的槽編號及每一平面內測量點(x[mm],y[mm])。
(2)該基板處理單元110之控制系統111之圖案獲得單元111b獲得與每一虛設晶圓Wd的位置及累積膜厚度有關之資訊(事件3)。此表示該圖案獲得單元111b獲得與指示在該複數個基板中的未經處理基板與經處理基板之每一配置的一配置圖案有關之資訊。可從該虛設晶圓Wd之總處理時間、該晶圓Wd之已使用次數及類似者，來估計在每一虛設晶圓Wd上的累積膜厚度。另外，可藉由使用該膜厚度計141來自動測量該累積膜厚度。替代或額外的係，一操作者可將每一測量結果輸入進該控制系統111。
在此情況下，獲得在按照下次將實行的製法之先前程序之際每一虛設晶圓Wd之累積膜厚度D與在下一程序之際該虛設晶圓Wd之累積膜厚度D。以此方式，針對所有該等虛設晶圓Wd獲得累積厚度D。同樣，該等虛設晶圓Wd之每一位置可以係指示為每一對應的槽編號。
該累積膜厚度D表示透過所有該等程序在每一虛設晶圓Wd上累積的膜之厚度。因此，在每次重複使用或處理該虛設晶圓Wd時增加累積的膜厚度D。作為該等虛設晶圓Wd，可使用該等未經處理晶圓Wn與經處理晶圓Wy兩者。通常地，該等未經處理虛設晶圓Wn係用作欲重新或首次使用的虛設晶圓Wd。當然，已使用過甚至僅一次的虛設晶圓Wd應當係用作該等經處理虛設晶圓Wy。通常地，將進一步重複使用此類使用過或經處理的虛設晶圓。
B.　該膜厚度之估計
該伺服器電腦130之控制系統131首先獲得為估計該膜厚度而需要之資訊，例如在下一程序之際使用的處理條件及類似者，接著估計針對每一區域1至5的膜厚度，而然後向該基板處理單元110的控制系統111通知該估計結果(圖4所示之步驟S11、S12及圖5所示之事件4至8)。下面將更詳細地說明此操作。
該控制系統111引導該控制系統121估計將在下一程序之際測量的膜厚度(事件4)。接著，該控制系統121從該控制系統111獲得為估計在下一程序之際測量的膜厚度而需要之資料(或膜厚度估計資料)(事件5)，以及從該成膜量模型DB單元132獲得為估計該膜厚度而需要之一模型(或膜厚度估計模型)(事件6)。然後，該控制系統121計算該估計膜厚度(事件7)，並向控制系統111通知該計算的結果(事件8)。
(1)膜厚度估計資料
作為該膜厚度估計資料，可提到以下因數(1)至(4)。
(1)在先前程序之際每一虛設晶圓Wd之累積膜厚度。
(2)在下一程序之際每一虛設晶圓Wd之累積膜厚度。
(1)與(2)之此等資料分別對應於在該事件3中獲得之每一累積膜厚度。
(3)在先前程序之際所使用之製法(即，設定溫度、氣體流速、壓力及處理時間)。
在此因數中，該設定溫度[℃]表示在該膜形成程序中使用之溫度，且係針對每一區域而設定。該氣體流速[sccm]係針對用於該反應氣體的每一氣體(例如，SiH2 Cl2 、NH3 、N2 、O2 等)而設定。本文將壓力[托]稱為總壓力。處理時間[分鐘]係該膜形成程序所需要的時間。本文所使用的膜形成程序表示用以藉由加熱該晶圓W並允許將該晶圓曝露於該反應氣體而在每一晶圓W上形成該膜之一程序。
(4)在下一程序之際使用之製法(即，設定溫度、氣體流速、壓力及處理時間)及一目標膜厚度Dt。
與在前一程序之際使用的製法類似，分別設定在下一程序之際使用的製法之細節。此外，該目標膜厚度Dt係重新設定。
(2)膜厚度估計模型
該膜厚度估計模型係用於估計因每一虛設晶圓Wd的表面條件之波動所導致的該膜厚度之波動。此模型對應於該配置/成膜量模型，後者指示因在該複數個基板中的未經處理基板與經處理基板之配置而對在每一基板上的成膜量造成的影響。藉由此一膜厚度估計模型，可對應於該等經處理晶圓Wy相對於該等虛設晶圓Wd之配置，來估計每一監視晶圓Wm之膜厚度。
在此情況下，依據如下面所定義之一影響程度，即，a(S,N)，來估計每一監視晶圓Wm之膜厚度。即，本文可將此影響程度a(S,N)考量為該膜厚度估計模型。
該影響程度a(S,N)係指示當從每一氣體引入埠直至該監視晶圓Wm配置該等經處理晶圓時就該經處理晶圓Wy的每一薄片而言對每一監視晶圓Wm的膜厚度施加的影響之一參數。此一影響程度a(S,N)可以係表達為以下等式(1)。
a(S,N)=(D0-DN)/N　(1)
其中
S：用以識別該監視晶圓Wm的位置之一識別符(例如，該槽編號)；
N：在從該氣體引入埠直至該監視晶圓Wm之該反應氣體的路線上配置之經處理晶圓Wy的薄片之數目(即，在該路線上之該等經處理晶圓的薄片之數目)；
DN：當在該路線上之該等經處理晶圓的薄片之數目為N時該監視晶圓Wm之膜厚度；以及
D0：當在該路線上之該等經處理晶圓之薄片之數目為零(0)(即，該等未經處理晶圓Wn係配置於在該路線上的所有槽中)時該監視晶圓Wm之膜厚度。
作為一範例，將說明位於一槽編號110之監視晶圓Wm。現在，假定在該反應氣體的路線上將該等未經處理晶圓Wn配置於指派為該等槽編號111至117的所有槽中之情況下，該監視晶圓Wm之膜厚度DO係29.21nm。此外，假定在該反應氣體的路線上將該等經處理晶圓Wy配置於指派為該等槽編號111至117的所有槽中之情況下，該監視晶圓Wm之膜厚度DN係29.00nm。
在此情況下，可將影響程度a(S,N)[nm/薄片](即，指示就該經處理晶圓Wy的每一薄片而言對位於該槽編號110處的監視晶圓Wm之膜厚度施加的影響之影響程度a)計算如下：
a=(29.21[nm]-29.00[nm])/7[個薄片]=0.03[nm/薄片]
當然，該影響程度a(S,N)隨該監視晶圓Wm所處之位置(或識別符S)及在該路線上的經處理晶圓之薄片之數目(N)而變化。因此，藉由獲得相對於所有該等監視晶圓Wm(該等監視晶圓Wm係分別位於其中的所有槽)之影響程度a(S,N)以及在該路線上之該等經處理晶圓的薄片之數目(N)，可估計對應於該等經處理晶圓Wy的配置之每一監視晶圓Wm的膜厚度。
由於晶圓W之一較大總數目(例如，117個薄片)，因此獲得針對所有該等晶圓W的影響程度a(S,N)相當困難。因此，為方便及簡潔起見，應明白，針對藉由將在該路線上的該等經處理晶圓的薄片之數目(N)分成複數個區段而定義的每一範圍，該影響程度a(S,N)係假定為恆定。儘管該影響程度a(S,N)隨在該路線上的該等經處理晶圓的薄片之數目(N)而變化(一般地，其係隨在該路線上的該等經處理晶圓的薄片之數目(N)增加而增加)，但該變化並不很大。因此，即使係假定為針對每一所分割範圍係恆定，但針對每一所分割範圍而實際測量的影響程度a(S,N)之此一變化對位於其中的晶圓之膜厚度之估計幾乎沒有任何嚴重影響。
例如，藉由將該等經處理晶圓Wy的每一配置圖案(或所配置數目)設定如下，可高效率地推導該影響程度a(S,N)。
在圖3所示範例中，該等監視晶圓Wm係分別位於槽編號6、32、58、84、110之位置。同時，該等未經處理晶圓Wn及/或經處理晶圓Wy係位於槽編號1至5、7至31、33至57、59至83、85至109及111至117之其餘位置。在此情況下，對應於該等槽編號1至5、7至31、33至57、59至83、85至109及111至117之範圍將分別係稱為區域6至1。即，此等範圍將係從較靠近該反應氣體的引入埠之一區域起稱為區域1至6。
配置圖案A：該等未經處理晶圓Wn係配置於所有該等區域1至6中。
配置圖案B：該等經處理晶圓Wy係配置於該區域1中，而該等未經處理晶圓Wn係配置於該等區域2至6中。
配置圖案C：該等經處理晶圓Wy係配置於該等區域1至2中，而該等未經處理晶圓Wn係配置於該等區域3至6中。
配置圖案D：該等經處理晶圓Wy係配置於該等區域1至3中，而該等未經處理晶圓Wn係配置於該等區域4至6中。
配置圖案E：該等經處理晶圓Wy係配置於該等區域1至4中，而該等未經處理晶圓Wn係配置於該等區域5至6中。
配置圖案F：該等經處理晶圓Wy係配置於該等區域1至5中，而該等未經處理晶圓Wn係配置於該區域6中。
即，藉由如上所述設定每一配置圖案A至F，可將在該路線上之該等經處理晶圓之薄片之數目(N)分成五個範圍：0至7、8至32、33至57、58至82及83至107。
可在以下程序(1)至(4)中製備一簡化的膜厚度估計模型。
(1)按照針對所有該等配置圖案A至F之相同製法(或處理條件)處理該等晶圓W。
(2)測量針對個別配置圖案A至F之該等監視晶圓Wm1至Wm5的膜厚度。在此情況下，可針對該等監視晶圓Wm1至Wm5之一部分而省略該測量。例如，針對位於該槽編號6的監視晶圓Wm，僅針對該等配置圖案A、B的測量可滿足一必需條件。因此，不需要針對該等配置圖案C至F之進一步測量。即，在該等配置圖案C至F之每一者中，在該路線上之該等經處理晶圓之薄片之數目(N)係與在該配置圖案B中之此數目相同，而因此可將該監視晶圓Wm之膜厚度視為在此等圖案中實質上係相同。
(3)針對在該路線上之該等經處理晶圓的薄片之每一分割數目(N1至N2)，計算該影響程度a(S,N1至N2)。
例如，對於位於該槽58處的監視晶圓Wm，針對在該路線上之該等經處理晶圓的薄片之分割數目(8至32)，該影響程度a(S,8至32)[nm/薄片]可以係計算如下。
a(S,8至32)=((在槽58處該等圖案A、C之間的膜厚度之差)/在槽58處該路線上的經處理晶圓之薄片之數目)=(29.90[nm]-28.94[nm])/32[個薄片]=0.03[nm/薄片]
(4)藉由將所有計算的影響程度a(S,N1至N2)匯總，可製備該膜厚度估計模型。
圖6顯示如此製備的膜厚度估計模型之一範例。在此情況下，藉由使用一三角矩陣來表達該膜厚度估計模型(或配置/成膜量模型)。
(4)該膜厚度之估計
可藉由使用該膜厚度估計模型來計算在下一程序之際針對每一監視晶圓Wm之一估計膜厚度。
作為一範例，分別在前一程序及下一程序之際，該等監視晶圓Wm係位於該等槽6、32、58、84、110處，而該等未經處理晶圓Wn及經處理晶圓Wy係配置如下。
(在前一程序之際)未經處理晶圓Wn：槽編號1至109經處理晶圓Wy：槽編號111至117
(在下一程序之際)未經處理晶圓Wn：槽編號1至96經處理晶圓Wy：槽編號96至109、111至117
在計算位於該槽110的監視晶圓Wm之膜厚度之情況下，在該路線上之該等經處理晶圓的薄片之數目(N)在前一程序之際以及在下一程序之際係相同(即，七(7)個薄片)。因此，在先前與接下來的程序之際，該影響程度a(S110,0至7)皆相同。同時，在計算位於該槽84的監視晶圓Wm之膜厚度之情況下，在前一程序之際在該路線上之該等經處理晶圓的薄片之數目(N)(即，7個薄片)係不同於在下一程序之際之此數目(即，21個薄片)。因此，該等影響程度a(S84,0至7)及a(S110,8至32)係分別適用於前一程序及下一程序。
一般地，可藉由以下等式來計算每一監視晶圓Wm之估計膜厚度Dn+1 ：
Dn+1 =Dn +a(S,N1n 至N2n )×Nn -a(S,N1n+1 至N2n+1 )×Nn+1
其中
Dn ：在該前一程序之際該監視晶圓Wm之膜厚度；
Nn ：在該前一程序之際在該路線上的經處理晶圓之薄片數目(N1n <Nn <N2n )；以及
Nn+1 ：在該下一程序之際在該路線上的經處理晶圓之薄片數目(N1n+1 <Nn+1 <N2n+1 )。
例如，可將在下一程序之際位於該槽84的監視晶圓Wm之估計膜厚度Dn+1 計算如下：
Dn+1 =Dn +a(S84,0至7)×Nn -a(S84,8至32)×Nn+1 =29.90[nm]+0.03[nm/薄片])/7[個薄片]-0.03[nm/薄片]×21[個薄片]=29.48[nm]
同樣，亦可計算針對其他監視晶圓Wm之估計膜厚度Dn+1 。
圖7顯示藉由如上所述之計算分別獲得之估計膜厚度Dn+1 。
針對該等估計膜厚度Dn+1 之此計算係藉由該控制系統131之計算單元來實行，而同時使用藉由該圖案獲得單元111b獲得之每一配置圖案。
C.　關於是否應變更該處理條件之決定
該基板處理裝置110之控制系統111之決定單元111c決定是否應變更該處理條件(該估計膜厚度之均勻度是否在一可允許範圍內)(圖4所示之步驟S13及圖5所示之事件9至11)。依據該決定之一結果，開始下一程序，否則指示該處理條件之一變更(或一新的處理條件之選擇(或計算))(圖4所示之步驟S15及圖5所示之事件12至16)。下面將更詳細地說明此程序。
在接到該控制系統131關於該估計膜厚度之通知後，該控制系統111之決定單元111c從該參考膜厚度DB單元112獲得該參考膜厚度表(事件9)。接著，該決定單元111c決定是否應變更在下一程序之際的處理條件(事件10)。若不需要變更該處理條件(事件11)，則藉由該控制單元111a來開始下一程序(事件26)。同時，若需要變更該處理條件，則該控制系統111引導該控制系統131選擇下一處理條件(事件12)。
圖8係顯示該參考膜厚度表之一範例的一示意圖。
在此範例中，使用以下因數(1)至(5)作為用於該決定之參考值：
(1)針對所有該等監視晶圓Wm1至Wm5之一平均膜厚度Dm之一上限Dmu[nm]；
(2)針對所有該等監視晶圓Wm1至Wm5之平均膜厚度Dm之一下限Dmd[nm]；
(3)每一監視晶圓Wm1至Wm5之一膜厚度(或平均膜厚度)D之一上限Du[nm]；
(4)每一監視晶圓Wm1至Wm5之膜厚度(或平均膜厚度)D之一下限Dd[nm]；以及
(5)一面對面均勻度Uf(=(D1max-D1min)×100/(D1m×2))[%]，
其中
D1max：每一監視晶圓Wm1至Wm5之膜厚度之最大值；
D1min：每一監視晶圓Wm1至Wm5之膜厚度之最小值；
以及
D1m：每一監視晶圓Wm1至Wm5之膜厚度之一平均值。
儘管所有此等因數(1)至(5)皆可用作用於該決定之參考值，但可將此等因數之一部分用作該等參考。即，若該等因數(1)至(5)之全部或一特定部分分別地不滿足預定條件或超出預定範圍，則會將該處理條件之變更決定為必須。D.　該處理條件之變更(或針對每一區域1至5的設定溫度之計算)
當需要變更該處理條件(或當該膜厚度超出該可允許範圍時)，該伺服器電腦130之控制系統131將計算下一處理條件(例如，針對每一區域1至5之設定溫度)，並將該計算結果傳送至該基板處理裝置110之控制系統111(圖4所示之步驟S15及圖5所示之事件13至19)。現在，將更詳細地說明此操作。
(1)該膜厚度之估計
該控制系統131之計算單元131a從該控制系統111獲得為在下一程序之際估計該膜厚度並計算該設定溫度而需要之資料(或膜厚度估計及溫度計算資料)(事件13)，以及從該成膜量模型DB單元132獲得為估計該膜厚度而需要之模型(或膜厚度估計模型)(事件14)。接著，該控制系統131之計算單元131a計算該估計膜厚度(事件15)。為計算該估計膜厚度，可採用類似於步驟S12及事件7之一方法及一程序。
(2)該設定溫度之計算
該控制系統131之溫度決定單元131b從該成膜量模型DB單元132之第二記憶體單元132b獲得為計算該設定溫度而需要之一模型(或設定溫度計算模型)(事件16、17)，以便計算該設定溫度(事件18)。然後，該單元131b向該控制系統111傳送該計算結果(事件9)。應注意，該設定溫度計算模型對應於該溫度/成膜量模型，後者指示因針對該基板之處理溫度而對在每一基板上的成膜量施加之影響。
在此操作中，計算可允許每一監視晶圓之膜厚度對應於該目標膜厚度Dt(或參考膜厚度)之「溫度」，尤其係針對每一區域1至5之設定溫度。
該設定溫度對該膜形成速率具有一實質的影響。一般地，該膜形成速率係隨溫度之一上升而增加，而同時隨該溫度降低而減小。因此，該溫度會在該等監視晶圓Wm之每一者皆展現與該目標膜厚度Dt相比之一更薄膜厚度之情況下升高，而在該等監視晶圓Wm之每一者皆具備與該目標膜厚度Dt相比之一更厚膜厚度的之情況下降低，從而增強針對所有該等晶圓W之該膜厚度的均勻度。
眾所皆知，在藉由在該膜的表面上實行之一程序(例如藉由CVD(化學汽相沈積))來決定該膜形成速率之一介面速率受限程序中，該膜厚度之成長速率(或膜形成速率)V可以係表達為以下理論等式(10)(即，阿瑞尼斯(Arrhenius)等式)：
V=C.exp(-Ea/(kT))　(10)
其中
C：一程序常數(即，藉由該膜形成程序決定之一常數)；
Ea：在由SiH2 Cl2 與NH3 所組成的反應氣體形成一SiN膜之情況下之活化能量(即，藉由該膜形成程序之類型決定之一常數)，例如1.8[eV]；
k：波茲曼(Boltzmann)常數；以及
T：絕對溫度。
當等式(10)係相對於該溫度T而部分微分並接著變換時，可獲得以下等式(11)。
dD/dT=D×(Ea/(k.T2 ))[nm/℃]　(11)
其中
D：膜厚度；以及
dD/dT：一膜厚度溫度係數K(當該溫度係改變1℃時該膜厚度之一變化數量)。
因此，藉由將活化能量Ea及絕對溫度T替換進該等式(11)，可獲得該膜厚度溫度係數K(=dD/dT)。
例如，當假定該設定溫度係760℃時，該活化能量係1.8eV而該目標膜厚度Dt係30[nm]，則可藉由將此等值代入該等式(11)來獲得0.6[nm/℃]之膜厚度溫度係數K。
當考量該槽6時，若該設定溫度係相同，則該估計膜厚度將係與30nm[nm]的目標膜厚度Dt相差0.32[nm]之29.68[nm]。因此，為獲得該溫度之變化數量(=T1-T0)以對此一差作出補償，應將該膜厚度之差除以藉由以上計算獲得之0.6[nm/℃]。因此，可由此除法而獲得0.53[℃]。因此，藉由將該溫度改變如此獲得之0.53℃，可使得針對下一程序而估計的膜厚度等於該目標膜厚度Dt。
正如該槽6之情況，圖9顯示針對每一監視晶圓Wm獲得該溫度的最佳變化數量之一結果。此外，圖10顯示每一設定溫度。即，現在針對每一區域1至5而改變在前一程序之際針對所有該等區域皆相同之設定溫度(760℃)。
一般地，該設定溫度T1係計算如下。
即，當在該目標膜厚度Dt之情況下在前一程序之際該設定溫度係T0而該膜厚度係D0時，在諸如下述之一程序中計算在該下一程序T1之際的設定溫度。
該膜厚度溫度係數K(=dD/dt)可以係表達為以下等式(12)。
K=(Dt-D0)/(T1-T0)　(12)
假定該等式(11)係等於該等式(12)，而當藉由該設定溫度T0來替代該絕對溫度T時，可推導以下等式(13)。
T1=T0+[(Dt-D0)/Dt]‧[k‧T02 /Ea]　(13)
由於Ea、k、T0、Dt、D0之每一者係已知，因此可從該等式(13)獲得在下一程序之際的設定溫度T1。
為使得該膜厚度D等於該目標膜厚度Dt，針對每一區域而控制該設定溫度T。在此情況下，藉由使用該等式(11)來計算該膜厚度溫度係數K(=dD/dT)。換言之，在該阿瑞尼斯等式(即，該等式(10))在任何情況下皆可成立之前提下計算該膜厚度溫度係數K。但是，由該裝置之處理條件及/或操作狀態決定，該阿瑞尼斯等式可包括某一錯誤，原因在於替代為該活化能量Ea之一值並非最佳，或類似原因。為校正此一錯誤，使用一學習函數可能會有效。即，藉由使用實際測量的值來重複計算，可更正確地掌握該溫度與該膜厚度之間的一實際關係，從而獲得對在基於該關係的計算中使用的參數之精確而精細的控制。對於此一學習函數，可使用Kalman濾波器。
E.　下一處理條件的適用性之決定
依據來自該基板處理裝置110的控制系統111之一請求，該主機電腦120之控制系統決定該處理條件是否適用(或者該設定溫度是否在一可允許的範圍內)(圖4所示之步驟S16及圖5所示之事件20至24)。下面，將進一步詳細說明此操作。
該控制系統111接收關於藉由該控制系統131變更的處理條件(例如，該設定溫度)之資訊，其會將經變更的處理條件併入該製法(事件20)，並引導該控制系統121決定該處理條件是否適用(或者該設定溫度是否在該可允許範圍內)(事件21)。接著，該控制系統121從該參考條件DB單元122獲得一參考條件表(事件22)，並由此決定經變更的處理條件是否適用(事件23、24)。因此，若經變更的處理條件經判定為適用，則該控制系統121向該控制系統111指示該程序之開始。因此，該控制單元111a引導該基板處理裝置110開始針對該等基板之該程序。
圖11係顯示該參考溫度表之一範例的一示意圖。
在此範例中，在每一區域1至5中的溫度之一上限值與一下限值係分別用作該參考溫度。
儘管圖11所示之所有因數皆可用作用於該決定之參考值，但可將此等因數之一部分用作該等參考。即，若該等因數之全部或一特定部分滿足預定條件或歸屬於預定範圍，則會將該處理條件之變更決定為適用。
(其他具體實施例)
本發明不限於上述具體實施例，但可對其作進一步延伸及修改而不脫離本發明之技術範疇。例如，分割的加熱器之數目不限於五(5)。此外，該基板處理裝置110、主機電腦120及伺服器電腦130可彼此相對地按需要交替發揮功能。例如，藉由使用僅該基板處理裝置110或藉由使用該基板處理裝置110與主機電腦120之一組合，可實質上實行圖4、5所示之任何步驟及事件。
2．．．反應容器
2a．．．內部容器
2b．．．外部容器
3．．．加熱器
21．．．管狀歧管
23．．．晶圓舟
24．．．蓋子
25．．．熱絕緣模具(或熱絕緣部件)
26．．．晶舟升降機
27．．．排氣管
28．．．壓力控制單元
31至35．．．經分割的加熱器
41至45．．．功率控制器
51、52．．．氣體供應管
61、62．．．流速控制單元
100．．．基板處理系統
110．．．基板處理裝置
111．．．控制系統
111a．．．控制單元
111b．．．圖案獲得單元
111c．．．決定單元
112．．．參考膜厚度DB單元
113．．．基板處理單元
120．．．主機電腦
121．．．控制系統
122．．．參考條件DB單元
130．．．伺服器電腦
131．．．控制系統
131a．．．計算單元
131b．．．溫度決定單元
132．．．成膜量模型DB單元
132a．．．第一記憶體單元
132b．．．第二記憶體單元
141．．．膜厚度計
S1in至S5in．．．內部溫度感測器
S1out至S5out．．．外部溫度感測器
Wm1至Wm5．．．監視晶圓
圖1係解說與本發明之一第一具體實施例相關的基板處理系統之一圖式。
圖2係解說該基板處理裝置的控制單元及基板處理單元之一範例之一圖式。
圖3係解說在一晶圓舟上該等晶圓的配置之一範例之一示意圖。
圖4係解說該基板處理系統之一操作程序之一範例的一流程圖。
圖5係解說分別在該基板處理系統中實行的事件之一流程之一範例的一事件流程圖。
圖6係顯示用於估計一膜厚度之一模型之一範例的一示意圖。
圖7係顯示藉由計算獲得之估計膜厚度之一示意圖。
圖8係顯示一參考膜厚度表之一範例的一示意圖。
圖9係顯示針對每一監視晶圓之一最佳的溫度變化數量之一示意圖。
圖10係顯示藉由計算獲得之每一設定溫度之一示意圖。
圖11係顯示一參考溫度表之一範例的一示意圖。
100．．．基板處理系統
110．．．基板處理裝置
111．．．控制系統
111a．．．控制單元
111b．．．圖案獲得單元
111c．．．決定單元
112．．．參考膜厚度DB單元
113．．．基板處理單元
120．．．主機電腦
121．．．控制系統
122．．．參考條件DB單元
130．．．伺服器電腦
131．．．控制系統
131a．．．計算單元
131b．．．溫度決定單元
132．．．成膜量模型DB單元
132a．．．第一記憶體單元
132b．．．第二記憶體單元
141．．．膜厚度計

Claims (7)

  1. 一種基板處理系統，其包含：一基板處理單元，其經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，並經調適用以向該複數個基板提供一加熱程序與一氣體供應程序，以便在該複數個基板之每一基板上形成一膜；一圖案獲得單元，其經調適用以獲得關於與在該複數個基板中的該等未經處理基板及經處理基板之配置有關之一配置圖案的資訊；一第一記憶體單元，其經調適用以在其中儲存一配置/成膜量模型，該模型指示由與該複數個基板中的該等未經處理基板及經處理基板之該配置有關之該配置圖案對在該等基板上之一成膜量所施加之影響；一計算單元，其經調適用以依據儲存於該第一記憶體單元中的該配置/成膜量模型，來計算在藉由該圖案獲得單元所獲得之該配置圖案之情況下，在該等基板上之一估計成膜量；一決定單元，其經調適用以決定藉由該計算單元所計算的該估計成膜量是否在一預定範圍內；以及一控制單元，其經調適用以在藉由該計算單元所計算的該估計成膜量係決定為在該預定範圍內時控制並驅動該基板處理單元來處理該等基板。
  2. 如請求項1之基板處理系統， 其中該計算單元進一步計算在包括於該複數個基板中的複數個監視基板上之該估計成膜量，以及其中該決定單元進一步決定該估計成膜量及其在該複數個監視基板上之每一者上的均勻度是否分別在預定範圍內。
  3. 如請求項1之基板處理系統，其進一步包含：一第二記憶體單元，其經調適用以在其中儲存一溫度/成膜量模型，該模型指示因針對該等基板之一處理溫度而對在該等基板上的該成膜量所施加之影響；以及一溫度決定單元，其經調適用以在藉由該計算單元所計算的該估計成膜量係決定為超出該預定範圍時，依據儲存於該第二記憶體單元中之該溫度/成膜量模型來決定該處理溫度，其中該控制單元依據藉由該溫度決定單元所決定之該處理溫度來控制該基板處理單元。
  4. 如請求項3之基板處理系統，其中該基板處理單元包括複數個加熱單元，每一加熱單元經調適用以加熱該等基板，以及其中該溫度決定單元在藉由該計算單元所計算的該估計成膜量之該均勻度係決定為超出該預定範圍時，依據儲存於該第二記憶體單元中之該溫度/成膜量模型來決定對應於該複數個加熱單元的每一者之一處理溫度。
  5. 一種控制一基板處理裝置之控制方法，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未 經處理基板與經處理基板之複數個基板，且經調適用以向該複數個基板提供一加熱程序與一氣體供應程序，以便在該複數個基板之每一基板上形成一膜，該方法包含以下步驟：獲得關於與在該複數個基板中的該等未經處理基板與經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型，來計算在該配置圖案之該情況下在該等基板上之一估計成膜量，該配置/成膜量模型指示由與在該複數個基板中的該等未經處理基板及經處理基板之該配置有關的該配置圖案對在該等基板上之一成膜量所施加之影響；決定在該計算步驟中所計算的該估計成膜量是否在一預定範圍內；以及當在該計算步驟中所計算的該估計成膜量係決定為在該預定範圍內時控制該基板處理裝置。
  6. 一種用以驅動一電腦實行一基板處理裝置之一控制方法的電腦程式，其中該方法經組態用以控制該基板處理裝置，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，並經調適用以向該複數個基板提供一加熱程序與一氣體供應程序，以便在該複數個基板之每一基板上形成一膜，且其中該方法包含以下步驟：獲得關於與在該複數個基板中的該等未經處理基板 與經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型，來計算在該配置圖案之該情況下在該等基板上之一估計成膜量，該配置/成膜量模型指示藉由與在該複數個基板中的該等未經處理基板及經處理基板之該配置有關的該配置圖案對在該等基板上之一成膜量所施加之影響；決定在該計算步驟中所計算的該估計成膜量是否在一預定範圍內；以及當在該計算步驟中所計算的該估計成膜量係決定為在該預定範圍內時控制該基板處理裝置。
  7. 一種用以在其中儲存一用以驅動一電腦實行一基板處理裝置之一控制方法的電腦程式之儲存媒體，其中該方法經組態用以控制該基板處理裝置，該基板處理裝置經調適用以在其中儲存包括分別以一多級方式配置的未經處理基板與經處理基板之複數個基板，並經調適用以向該複數個基板提供一加熱程序與一氣體供應程序，以便在該複數個基板之每一基板上形成一膜；且其中該方法包含以下步驟：獲得關於與在該複數個基板中的該等未經處理基板與經處理基板之配置有關的一配置圖案之資訊；依據一配置/成膜量模型，來計算在該配置圖案之該情況下在該等基板上之一估計成膜量，該配置/成膜量模型指示藉由與在該複數個基板中的該等未經處理基板及經處理基板之該配置有關的該配置圖案對在該等基板上 之一成膜量所施加之影響；決定在該計算步驟中所計算的該估計成膜量是否在一預定範圍內；以及當在該計算步驟中所計算的該估計成膜量係決定為在該預定範圍內時控制該基板處理裝置。
TW97133987A 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式 TWI467680B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249054A JP5010414B2 (ja) 2007-09-26 2007-09-26 基板処理システム，基板処理装置の制御方法，およびプログラム

Publications (2)

Publication Number Publication Date
TW200933781A TW200933781A (en) 2009-08-01
TWI467680B true TWI467680B (zh) 2015-01-01

Family

ID=40470318

Family Applications (2)

Application Number Title Priority Date Filing Date
TW97133987A TWI467680B (zh) 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式
TW103131378A TWI545675B (zh) 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103131378A TWI545675B (zh) 2007-09-26 2008-09-04 基板處理系統、基板處理裝置之控制方法及程式

Country Status (5)

Country Link
US (1) US7953512B2 (zh)
JP (1) JP5010414B2 (zh)
KR (1) KR101133413B1 (zh)
CN (1) CN101399176B (zh)
TW (2) TWI467680B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
JP5397215B2 (ja) * 2009-12-25 2014-01-22 ソニー株式会社 半導体製造装置、半導体装置の製造方法、シミュレーション装置及びシミュレーションプログラム
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP5642612B2 (ja) * 2011-04-05 2014-12-17 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP2013161857A (ja) 2012-02-02 2013-08-19 Tokyo Electron Ltd 熱処理装置及び熱処理装置の制御方法
JP2013197116A (ja) * 2012-03-15 2013-09-30 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6211960B2 (ja) * 2014-03-13 2017-10-11 東京エレクトロン株式会社 制御装置、基板処理装置及び基板処理システム
CN103924223B (zh) * 2014-04-28 2016-05-25 北京七星华创电子股份有限公司 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
JP6739376B2 (ja) * 2017-03-06 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置及び基板処理方法
JP6739386B2 (ja) 2017-03-28 2020-08-12 東京エレクトロン株式会社 基板処理システム、制御装置、成膜方法及びプログラム
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
JP2021155769A (ja) * 2020-03-25 2021-10-07 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US11442440B1 (en) * 2021-03-24 2022-09-13 Changxin Memory Technologies, Inc. Method and apparatus of handling control wafer, method of testing by using control wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025997A (ja) * 2000-07-06 2002-01-25 Tokyo Electron Ltd バッチ式熱処理装置及びその制御方法
US20020045146A1 (en) * 2000-09-13 2002-04-18 Wenling Wang Batch-type heat treatment apparatus and control method for the batch-type heat treatment apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351868A (ja) 2000-06-07 2001-12-21 Hitachi Kokusai Electric Inc 半導体製造装置
JP3403160B2 (ja) 2000-09-27 2003-05-06 東京エレクトロン株式会社 熱処理装置、熱処理装置用制御装置
JP4273651B2 (ja) * 2000-10-25 2009-06-03 ソニー株式会社 成膜時間導出方法および成膜方法
JP4686887B2 (ja) * 2001-04-09 2011-05-25 東京エレクトロン株式会社 成膜方法
JP4821078B2 (ja) * 2001-09-06 2011-11-24 東京エレクトロン株式会社 成膜装置及びその累積膜厚の管理方法
JP3855863B2 (ja) * 2002-04-01 2006-12-13 ソニー株式会社 再生方法および装置、記録方法および装置
JP2006206943A (ja) 2005-01-26 2006-08-10 Sony Corp 成膜シミュレーション方法
JP4893045B2 (ja) * 2006-03-22 2012-03-07 富士通セミコンダクター株式会社 薄膜製造方法及び薄膜製造装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025997A (ja) * 2000-07-06 2002-01-25 Tokyo Electron Ltd バッチ式熱処理装置及びその制御方法
US20020045146A1 (en) * 2000-09-13 2002-04-18 Wenling Wang Batch-type heat treatment apparatus and control method for the batch-type heat treatment apparatus

Also Published As

Publication number Publication date
JP5010414B2 (ja) 2012-08-29
KR101133413B1 (ko) 2012-04-09
TW201511165A (zh) 2015-03-16
US7953512B2 (en) 2011-05-31
KR20090032008A (ko) 2009-03-31
JP2009081260A (ja) 2009-04-16
TWI545675B (zh) 2016-08-11
CN101399176B (zh) 2011-06-08
TW200933781A (en) 2009-08-01
US20090078197A1 (en) 2009-03-26
CN101399176A (zh) 2009-04-01

Similar Documents

Publication Publication Date Title
TWI467680B (zh) 基板處理系統、基板處理裝置之控制方法及程式
JP5101243B2 (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
JP3987312B2 (ja) 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US8354135B2 (en) Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
TW200406847A (en) Heat processing method and heat processing apparatus
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
TWI692026B (zh) 控制裝置、基板處理系統、基板處理方法及程式
TWI595578B (zh) 基板處理方法、記憶媒體、控制裝置、基板處理裝置及基板處理系統
KR100882633B1 (ko) 열처리 장치, 열처리 방법, 제어 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
TWI729673B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP2024517112A (ja) 基板処理装置、温度測定方法および温度制御方法
JP4455856B2 (ja) 半導体製造システムおよび半導体製造方法
JP3901958B2 (ja) 熱処理装置設定温度の作成方法、および熱処理方法
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
WO2022232014A1 (en) Use of signal filtering schemes in high tcr based control

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees