TWI692026B - 控制裝置、基板處理系統、基板處理方法及程式 - Google Patents

控制裝置、基板處理系統、基板處理方法及程式 Download PDF

Info

Publication number
TWI692026B
TWI692026B TW106109248A TW106109248A TWI692026B TW I692026 B TWI692026 B TW I692026B TW 106109248 A TW106109248 A TW 106109248A TW 106109248 A TW106109248 A TW 106109248A TW I692026 B TWI692026 B TW I692026B
Authority
TW
Taiwan
Prior art keywords
film
forming
laminated
forming conditions
processing
Prior art date
Application number
TW106109248A
Other languages
English (en)
Other versions
TW201801173A (zh
Inventor
竹永裕一
笠井隆人
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201801173A publication Critical patent/TW201801173A/zh
Application granted granted Critical
Publication of TWI692026B publication Critical patent/TWI692026B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本實施形態的控制裝置，控制基板處理裝置之動作，該基板處理裝置係在基板進行第1膜之成膜後，進行第2膜之成膜，以形成疊層膜；該控制裝置具有：配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件；模型儲存部，儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、 以及儲存於該模型儲存部的該第2處理模型，調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。

Description

控制裝置、基板處理系統、基板處理方法及程式
本發明係有關於控制裝置、基板處理系統、基板處理方法及程式。
於半導體裝置之製造，若要在半導體晶圓(晶圓)等基板進行具有既定特性之膜層的成膜，會預先算出可得到具有既定特性之膜層的最佳成膜條件，再使用所算出之最佳成膜條件，在基板進行成膜。在要算出最佳成膜條件時，會需要半導體製造裝置及半導體製程之相關知識及經驗，而有時會有不易算出最佳成膜條件的情形。
於習知技術中，作為算出最佳成膜條件之系統，已知有一種熱處理系統，操作者僅需輸入目標膜厚，控制部就會算出接近目標膜厚之最佳溫度(例如參照日本特開2013-207256號)。
[解決問題之技術手段] 本揭露之一態樣之控制裝置，控制基板處理裝置之動作，該基板處理裝置係在基板進行第1膜之成膜後，進行第2膜之成膜，以形成疊層膜；該控制裝置具有：配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件；模型儲存部，儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第2處理模型，調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
上述之摘要，僅係用以說明，不論在任何形態下皆不具備限定之意圖。除了上述說明的樣態、實施例及特徴以外，還有追加之樣態、實施例及特徴，應可藉由參照圖式及以下之詳細說明而更為明確。
於以下之詳細說明中，將參照形成說明書之一部份而隨附之圖式。詳細說明、圖式及申請專利範圍所記載之說明性的實施例，並不具限定之意圖。只要不脫離在此所示之本發明之思想或範圍，皆可使用其他實施例、或進行其他變形。
於半導體裝置之製造，有時係藉由在同一處理容器內，使成膜氣體之種類等的成膜條件變換而連續成膜，以在基板形成積層有複數膜層的疊層膜。在這樣的疊層膜之中，由於例如構成疊層膜之個別膜層的折射率之差異很小，所以在已積層之狀態下，有時會難以測定個別膜層的膜厚。
若要在這樣的疊層膜算出最佳成膜條件，則首先要在基板上進行第1膜之成膜，再使用已成膜之第1膜的特性之測定値，來調整第1膜的成膜條件。接著，在第1膜上進行第2膜之成膜，再使用所形成之疊層膜的特性之測定値，來調整第2膜的成膜條件。如此這般，由於調整疊層膜的成膜條件之程序很複雜，所以要輕易調整疊層膜的成膜條件，會很困難。
再者，若未充分進行第1膜的成膜條件之調整，就在第1膜上進行第2膜之成膜，則有時不論再怎麼調整第2膜的成膜條件，也無法得到具有目標之既定特性的疊層膜。再者，在形成疊層膜前，第1膜的成膜條件之調整，要進行到獲得何種程度之特性為止，並不易判斷。
有鑑於此，於一層面，本案之目的，係提供一種控制裝置，其可以輕易地調整疊層膜的成膜條件。
為了達成上述目的，本案之一態樣的控制裝置，控制基板處理裝置之動作，該基板處理裝置係在基板進行第1膜之成膜後，進行第2膜之成膜，以形成疊層膜；該控制裝置具有：配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件；模型儲存部， 儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第2處理模型，調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
於上述之控制裝置，該控制部在該疊層膜之特性的預測値，未滿足作為目標之該疊層膜之特性的情況下，判定要調整該第1成膜條件。
於上述之控制裝置，該控制部在判定要調整該第1成膜條件的情況下，針對需要調整該第1成膜條件一事，進行通報。
於上述之控制裝置，該控制部在判定要調整該第1成膜條件的情況下，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第1處理模型，調整該第1成膜條件，以使該疊層膜之特性的預測値，與該疊層膜之特性的目標値一致。
於上述之控制裝置，該控制部在判定要調整該第1成膜條件的情況下，控制該基板處理裝置之動作，而依據調整後之該第1成膜條件及調整後之該第2成膜條件，以形成該疊層膜。
於上述之控制裝置，該疊層膜係在該基板處理裝置連續成膜而得之膜層。
於上述之控制裝置，該第1膜與該第2膜，係包含同一元素的膜層。
於上述之控制裝置，該疊層膜之特性係膜厚。
於上述之控制裝置，該疊層膜之特性係雜質濃度。
本案之一態樣的基板處理系統具有：基板處理裝置，在基板進行第1膜之成膜後，再進行第2膜之成膜，以形成疊層膜；以及控制裝置，控制該基板處理裝置之動作；該控制裝置具有配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件；模型儲存部，儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第2處理模型，調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
本案之一態樣的基板處理方法，具有以下步驟：成膜步驟，包含依第1成膜條件而在基板進行第1膜之成膜的第1成膜步驟、以及依第2成膜條件而在該第1膜上進行第2膜之成膜的第2成膜步驟；測定步驟，測定疊層膜之特性，該疊層膜包含在該成膜步驟所成膜之該第1膜及該第2膜；調整步驟，根據在該測定步驟所測出之該疊層膜的特性之測定値、以及呈現該第2成膜條件對該第2膜之特性所造成之影響的第2處理模型，調整該第2成膜條件；以及判定步驟，根據以該第1成膜條件及在該調整步驟調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
於上述之基板處理方法，該成膜步驟，具有對該第1膜進行既定處理的處理步驟；該處理步驟，係在該第1成膜步驟之後、且係在該第2成膜步驟之前進行。
於上述之基板處理方法，該既定之處理，具有蝕刻該第1膜之蝕刻處理。
本案之一態樣的記錄媒體，儲存有一程式，以使電腦執行上述之基板處理方法。
藉由本案的控制裝置，可以輕易地調整疊層膜的成膜條件。
以下，針對用以實施本案之形態，參照圖式進行說明。又，於本說明書及圖式中，對於實質係相同之構成，會藉由標註相同符號，以省略重複說明。 (基板處理裝置)
針對本實施形態的基板處理裝置，進行說明。本實施形態的基板處理裝置，係批次式的裝置，亦即係以基板保持具，在垂直方向上隔著既定之間隔，保持許多片作為基板之一例的半導體晶圓(以下稱為「晶圓」。)，並將該基板保持具容納於處理容器，而可以同時對許多片的晶圓進行膜層之成膜。
圖1係繪示本實施形態之基板處理裝置之一例的概略結構圖。
如圖1所示，基板處理裝置，具有大致圓筒形的處理容器4，其長度方向係垂直方向。處理容器4具有雙重管結構，該雙重管結構具備：係圓筒體的內筒6、以及在內筒6之外側而同心式地配置之具有頂板的外筒8。內筒6及外筒8，係例如由石英等的耐熱性材料所形成。
內筒6及外筒8，係藉由以不鏽鋼等所形成之歧管10，而使其下端部受到保持。歧管10係固定於例如未圖示之基座板。又，歧管10由於係與內筒6及外筒8共同形成大致圓筒形的內部空間，因此視作是形成處理容器4之局部之物。亦即， 處理容器4具備：例如由石英等的耐熱性材料所形成之內筒6及外筒8、以及由不鏽鋼等所形成之歧管10，而歧管10則設置在處理容器4之側面下部，俾能從下方保持內筒6及外筒8。
歧管10，具有氣體導入部20，用以對處理容器4內導入：用於成膜處理之成膜氣體、添加氣體等等處理氣體、用於吹洗處理之吹洗氣體等各種氣體。於圖1中，係繪示設置1個氣體導入部20的形態，但不限定於此，亦可對應於所使用之氣體的種類等，設置複數個氣體導入部20。
作為處理氣體之種類，並無特別限定，可以配合所要成膜之膜層的種類等，而適當選擇。例如，若要進行添加了磷(P)的聚矽膜(以下稱為「D-poly膜」。)之成膜，則可以使用甲矽烷氣體(SiH4 氣體)以作為成膜氣體，並使用磷化氫氣體(PH3 氣體)以作為添加氣體。再者，若要進行例如非晶矽膜(以下稱為「a-Si膜」。)之成膜，則可以使用SiH4 氣體以作為成膜氣體。
就吹洗氣體的種類而言，並無特別限定，例如可以使用氮(N2 )氣等的惰性氣體。
於氣體導入部20，連接著導入配管22，用以對處理容器4內導入各種氣體。又，於導入配管22，中途設有用以調整氣體流量的質量流量控制器等的流量調整部24、或未圖示之閥等。
再者，歧管10具有使處理容器4內部進行排氣的氣體排氣部30。於氣體排氣部30，連接有排氣配管36，其包含可對處理容器4內部進行減壓控制的真空泵32、 開度可變閥34等。
於歧管10之下端部，形成爐口40；於爐口40則設有例如由不鏽鋼等所形成之圓盤狀的蓋體42。蓋體42係設置成藉由例如發揮晶舟昇降器之功能的昇降機構44而可以昇降，以構成為可以將爐口40氣密性地密封。
在蓋體42上，設置有例如石英製的保溫筒46。於保溫筒46上，載置例如石英製的晶舟48；該晶舟48多層式保持例如50片至175片左右之晶圓W，而使其在水平狀態下隔著既定之間隔。
晶舟48係透過使用昇降機構44以使蓋體42上昇，而被載入(搬入)處理容器4內，並對晶舟48內所保持之晶圓W，進行各種成膜處理。在進行過各種成膜處理後，藉由使用昇降機構44以使蓋體42下降，而從處理容器4內朝向下方之裝載區，將晶舟48加以卸載(搬出)。
於處理容器4之外周側，設有例如圓筒形狀的加熱器60，其可以進行加熱控制而使處理容器4成為既定之溫度。
加熱器60，係分割成複數之區塊，而由鉛直方向上側朝向下側，設有加熱器60a~60g。加熱器60a~60g，係構成為可以分別藉由電力控制機62a~62g而獨立地控制發熱量。再者，於內筒6之內壁及/或外筒8的外壁，設置有對應於加熱器60a~60g的未圖示之溫度感測器。以下將設有加熱器60a~60g的區塊，分別稱為區塊1~7。又，於圖1中，係繪示將加熱器60分割成7個區塊的形態，但不限定於此；例如亦可由鉛直方向上側朝向下側，分割成6個以下的區塊、或分割成8個以上的區塊。再者，加熱器60亦可不分割成複數的區塊。
載置於晶舟48之許多片的晶圓W，構成1個批次，而以1個批次為單位，進行各種成膜處理。再者，載置於晶舟48之晶圓W的至少1片以上，較佳係監測晶圓(monitor wafer)。再者，監測晶圓較佳係對應於分割之各個加熱器60a~60g而配置。
再者，本實施形態的基板處理裝置，具有係電腦等的控制裝置100，其用以控制裝置全體之動作。控制裝置100係藉由有線或無線等的通訊手段，以連接至主電腦，而使基板處理裝置構成基板處理系統。 (控制裝置)
針對本實施形態的控制裝置100，基於圖2以進行說明。圖2係繪示本實施形態之控制裝置之一例的概略構成圖。
如圖2所示，控制裝置100具有：模型儲存部102、配方儲存部104、ROM106、RAM108、輸入輸出埠110、CPU112、以及將這些彼此連接的匯流排114。
於模型儲存部102，儲存有例如處理模型、熱模型。
處理模型係呈現膜厚等成膜條件對成膜結果所造成之影響的模型，可舉例如：溫度-膜厚模型、時間-膜厚模型、壓力-膜厚模型、氣體流量-膜厚模型。溫度-膜厚模型，係呈現晶圓W之溫度對所成膜之膜層的膜厚所造成之影響的模型。 時間-膜厚模型，係呈現成膜時間對所成膜之膜層的膜厚所造成之影響的模型。壓力-膜厚模型，係呈現處理容器4內之壓力對所成膜之膜層的膜厚所造成之影響的模型。氣體流量-膜厚模型，係呈現成膜氣體之流量對所成膜之膜層的膜厚所造成之影響的模型。
再者，作為其他處理模型，可舉例如呈現晶圓W之溫度、成膜時間、處理容器4內之壓力、成膜氣體之流量等的成膜條件，對所成膜之膜層的雜質濃度、薄片電阻、反射率等的膜質所造成之影響的模型。
處理模型，依各膜層之種類而準備。
又，於模型儲存部102，可以儲存前述處理模型中之部分，亦可儲存全部。
除了前述處理模型以外，模型儲存部102還儲存熱模型。
熱模型係呈現晶圓W之溫度與加熱器60之設定溫度間之關係的模型，係於如下決定加熱器60之設定溫度之際所參照的模型：俾使晶圓W之溫度，成為以溫度-膜厚模型等處理模型所算出之晶圓W的溫度。
再者，這些模型，由於也有可能會隨著成膜條件或基板處理裝置之狀態，而導致預設(既定)値並非最佳的情形，因此亦可藉由在軟體附加擴增型卡曼濾波器等而搭載學習機能，以進行模型之學習。
於配方儲存部104，儲存有處理配方，其對應基板處理裝置所進行之成膜處理的種類，而決定控制程序。處理配方係作業員(操作者)依據實際要進行之成膜處理，而逐一準備的配方。處理配方，係規定例如從對基板處理裝置搬入晶圓W到搬出已完成處理之晶圓W為止的溫度變化、壓力變化、各種氣體之供給的開始及停止的時間點、各種氣體的供給量等的成膜條件。
ROM106係記錄媒體，其由EEPROM(電子可抹除可程式化唯讀記憶體；Elect rically Erasable Programmable ROM)、快閃記憶體、硬碟等所構成，而儲存CPU112之動作程式等。
RAM108係發揮作為CPU112之工作區等的功能。
輸入輸出埠110，會對CPU112供給關於溫度、壓力、氣體流量等成膜條件的測定訊號。再者，輸入輸出埠110會將CPU112所輸出之控制訊號，輸出至各部(電力控制機62、開度可變閥34的未圖示之控制器、流量調整部24等)。再者，於輸入輸出埠110，連接著操作者操作基板處理裝置所用的操作面板116。
CPU112執行ROM106所儲存之動作程式，並依據來自操作面板116之指令，而按照配方儲存部104所儲存之處理配方，控制基板處理裝置的動作。
再者，CPU112會依據模型儲存部102所儲存之處理模型，而算出最佳成膜條件。此時，係利用線形規劃法或二次規劃法等的最佳化演算法，而根據叫出之處理配方所儲存之既定膜厚、膜質、蝕刻量等，而算出滿足晶圓W之面內均勻性、晶圓W間之面間均勻性的成膜條件。
再者，CPU112根據模型儲存部102所儲存之熱模型，而決定加熱器60的設定溫度，以達成處理模型所算出之晶圓W的溫度。
匯流排114係在各部之間，傳遞資訊。
走筆至此，話說於半導體裝置之製造，有時係藉由在同一處理容器內，使成膜氣體之種類等的成膜條件變換而連續成膜，以在晶圓W形成積層有複數膜層的疊層膜。在這樣的疊層膜之中，由於構成疊層膜之個別膜層的特性(例如，折射率)之差異很小，所以在已積層之狀態下，有時會難以測定個別膜層的特性(例如膜厚)。
例如，在第1膜上成膜有包含與第1膜同一元素之第2膜的疊層膜，其第1膜與第2膜之特性差異很小。因此，在已積層之狀態下，要分離第1膜之特性與第2膜之特性而加以測定，會很困難。
再者，例如在進行第1膜之成膜後、且進行了蝕刻處理等既定處理後，而在已處理之第1膜上，以與第1膜的成膜條件相同之條件進行第2膜之成膜的疊層膜，其第1膜與第2膜之特性沒有差異。因此，在已積層之狀態下，要分離第1膜之特性與第2膜之特性而加以測定，會很困難。
若要在這樣的疊層膜算出最佳成膜條件，則首先要在基板上進行第1膜之成膜，再使用已成膜之第1膜的特性之測定値，來調整第1膜的成膜條件(以下稱為「第1成膜條件」。)。接著，在第1膜上進行第2膜之成膜，再使用所形成之疊層膜的特性之測定値，來調整第2膜的成膜條件(以下稱為「第2成膜條件」。)。如此這般，調整疊層膜的成膜條件之程序很複雜，要調整疊層膜的成膜條件實屬不易。
再者，若未充分進行第1膜的成膜條件之調整，就在第1膜上進行第2膜之成膜，則有時不論再怎麼調整第2膜的成膜條件，也無法得到具有目標之既定特性的疊層膜。再者，在形成疊層膜前，第1膜的成膜條件之調整，要進行到獲得何種程度之特性為止，並不易判斷。
有鑑於此，於本實施形態，控制裝置100首先會依據：已在第1膜上成膜有第2膜之疊層膜的特性之測定値、以及儲存在模型儲存部102之呈現第2成膜條件對第2膜之特性所造成之影響的處理模型，來調整第2成膜條件。接著，控制裝置100根據使用調整後之第2成膜條件而形成疊層膜時，所預測之疊層膜之特性的預測値，來判定是否要調整第1成膜條件。藉此，則即使是半導體製造裝置或半導體製程之相關知識及經驗少的操作者，也能輕易地調整疊層膜的成膜條件。
接下來，針對本實施形態的控制裝置100之動作(調整處理)，進行說明。於下文中，係舉以下情形為例而進行說明：在晶圓W進行D-poly之成膜後，進行a-Si之成膜，以形成疊層膜。D-poly膜係第1膜之一例，a-Si膜係第2膜之一例。
圖3係用以說明本實施形態之基板處理系統的動作之一例的流程圖。
本實施形態的調整處理，可以在進行成膜處理前的設定階段進行，亦可與成膜處理同時進行。再者，於調整處理，操作者係對操作面板116進行操作，以選擇製程種類(例如，形成D-poly膜與a-Si膜之疊層膜)，並且分別針對各區塊，輸入所要形成之疊層膜的膜厚之目標値(目標膜厚)。
一旦製程種類等的必要資訊輸入進來，而接收到開始指令，則CPU112就會從配方儲存部104，叫出對應於所輸入之製程種類的處理配方(步驟S1)。
接下來，在晶圓W形成D-poly膜與a-Si膜之疊層膜(步驟S2：成膜步驟)。具體而言，CPU112使蓋體42下降，並將至少在各區塊搭載有晶圓W的晶舟48，配置於蓋體42上。接著，CPU112使蓋體42上昇，並將晶舟48搬入處理容器4內。接著，CPU112依據從配方儲存部104所叫出之處理配方，控制流量調整部24、開度可變閥34、電力控制機62a~62g等，而在晶圓W上，形成依序積層有D-poly膜與a-Si膜的疊層膜。D-poly膜，係藉由對晶圓W供給SiH4 氣體與PH3 氣體之混合氣體，而在氣相下產生化學反應以沈積出膜層而成膜。a-Si膜，係藉由對已成膜有D-poly膜之晶圓W供給SiH4 氣體，而在氣相下產生化學反應以沈積出膜層而成膜。又，亦可係在D-poly膜之成膜後、且對D-poly膜進行過蝕刻處理等的既定處理後，再進行a-Si膜之成膜。
在疊層膜形成後，CPU112就使蓋體42下降，以搬出已形成疊層膜之晶圓W。主電腦使搬出之晶圓W搬運至未圖示之膜厚測定器，以測定疊層膜之膜厚(步驟S 3：測定步驟)。膜厚測定器一旦測定了疊層膜之膜厚，就將所測出之膜厚，經由主電腦而傳輸至CPU112。又，亦可由操作者進行操作面板116之操作，而輸入膜厚測定器所測出之膜厚。
一旦CPU112接收到所測出之疊層膜的膜厚(步驟S4)，CPU112就判定疊層膜的膜厚是否為疊層膜之目標膜厚的容許範圍內的膜厚(步驟S5)。所謂的容許範圍內，意指從所輸入之疊層膜的目標膜厚起算，係包含在可容許之既定範圍內；例如自所輸入之疊層膜的目標膜厚起算，係在±1%以內的情形。
當CPU112在步驟S5，判定疊層膜的膜厚係在疊層膜之目標膜厚的容許範圍內的膜厚時，就結束調整處理。當CPU112在步驟S5，判定疊層膜的膜厚並非在疊層膜之目標膜厚的容許範圍內的膜厚時，就執行a-Si膜之配方最佳化計算(步驟S6：調整步驟)。在配方最佳化計算，係根據：在步驟S4所接收之疊層膜的膜厚、以及模型儲存部102所儲存之呈現a-Si膜的成膜條件對a-Si膜的特性所造成之影響的處理模型，而使晶圓W的溫度、成膜時間等等a-Si膜的成膜條件最佳化。此時，利用線形規劃法或二次規劃法等的最佳化演算法，算出在各區塊之晶圓W的溫度、成膜時間等等a-Si膜的成膜條件，以使疊層膜的膜厚達到目標膜厚。再者，根據模型儲存部102所儲存之熱模型，算出加熱器60a~60g的設定溫度，以使其成為依據呈現a-Si膜的成膜條件對a-Si膜之特性所造成之影響的處理模型而算出之晶圓W的溫度。再者，在a-Si膜的配方最佳化計算，更佳係至少測定1次D-poly膜單獨的膜厚，以掌握所測定之D-poly膜單獨的膜厚狀態，再用於計算。又，a-Si膜的成膜條件係第2成膜條件之一例；呈現a-Si膜的成膜條件對a-Si膜之特性所造成之影響的處理模型，係第2處理模型之一例。
接著，CPU112判定，藉由以配方儲存部104所儲存之D-poly膜的成膜條件及步驟S6而算出之a-Si膜的成膜條件，來形成疊層膜時，所預測之膜厚(以下稱為「預測膜厚」。)是否係疊層膜之目標膜厚之容許範圍內的膜厚(步驟S7：判定步驟)。此時，若是正在對於許多片晶圓W進行疊層膜之預測膜厚的運算，則可以根據至少1片晶圓W的疊層膜之預測膜厚是否係疊層膜之目標膜厚之容許範圍內的膜厚，來進行判定。再者，亦可根據許多片晶圓W中之疊層膜之預測膜厚的變量(面間均勻性)，是否係疊層膜之目標膜厚之容許範圍內的膜厚，來進行判定。又，D-poly膜的成膜條件，係第1成膜條件之一例。
圖4係用以說明疊層膜之預測膜厚與疊層膜之目標膜厚間之關係的圖式。於圖4，繪示各區塊之疊層膜之預測膜厚與疊層膜之目標膜厚間的關係；於圖4中，係以粗的虛線代表疊層膜之預測膜厚，並以細的點線代表疊層膜之目標膜厚。
於圖4之例中，由於在所有區塊(區塊1~7)，疊層膜之預測膜厚皆非疊層膜之目標膜厚(100nm)的容許範圍(±1nm)內的膜厚，所以CPU112就判定疊層膜之預測膜厚並非疊層膜之目標膜厚之容許範圍內的膜厚。
相對於此，若不同於圖4的例子，CPU112在步驟S7判定疊層膜之預測膜厚係目標膜厚之容許範圍內的膜厚，則會更新在步驟S1所叫出之處理配方(步驟S 8)。具體而言，CPU112會使在步驟S1所叫出之處理配方的a-Si膜的成膜條件，更新成在步驟S6所算出之成膜條件。在更新過處理配方後，就回到步驟S2。處理配方之更新，可以係覆寫在既有之處理配方上，亦可係新建一有別於既有之處理配方的新處理配方。
若CPU112在步驟S7，判定疊層膜之預測膜厚並非目標膜厚之容許範圍內的膜厚，則針對需要調整D-poly膜的成膜條件一事，進行通報(步驟S9)。例如，CPU 112會在操作面板116上顯示：需要調整D-poly膜的成膜條件。
接著，CPU112會算出在執行D-poly膜之配方最佳化計算之際，所使用的D- poly膜之目標膜厚(步驟S10)。於D-poly膜之目標膜厚的算出，會以使疊層膜之預測膜厚與疊層膜之目標膜厚一致的方式，算出D-poly膜之目標膜厚。具體而言，D-poly膜之目標膜厚，可以藉由下述式(1)及式(2)算出。 (D-poly膜之目標膜厚)=(D-poly膜的膜厚之測定値)+(膜厚調整量)　　(1) (膜厚調整量)=(疊層膜之目標膜厚)-(疊層膜之預測膜厚)　　(2)
圖5係用以說明算出D-poly膜之目標膜厚之方法的圖式。於圖5中，繪示各區塊之疊層膜之預測膜厚、疊層膜之目標膜厚、D-poly膜的膜厚之測定値及D-poly膜之目標膜厚。於圖5中，係以粗的虛線代表疊層膜之預測膜厚，以細的點線代表疊層膜之目標膜厚，以細的實線代表D-poly膜的膜厚之測定値，並以細的虛線代表D-poly膜之目標膜厚。
如圖5所示，例如於區塊1中之疊層膜之預測膜厚(102nm)，係只比疊層膜之目標膜厚(100nm)厚2nm的膜厚。亦即，膜厚調整量，藉由式(2)算出係-2nm。因此，D-poly膜之目標膜厚，係藉由式(1)，在D-poly膜的膜厚之測定値(86nm)加算膜厚調整量(-2nm)，而可算出係84nm。
接著，CPU112就執行D-poly膜的配方最佳化計算(步驟S11)。在配方最佳化計算，係根據：在步驟S4所接收之疊層膜的膜厚、以及模型儲存部102所儲存之呈現D-poly膜的成膜條件對成膜結果所造成之影響的處理模型，而使D-poly膜的成膜條件最佳化。此時，利用線形規劃法或二次規劃法等的最佳化演算法，算出在各區塊之晶圓W的溫度、成膜時間等等D-poly膜的成膜條件，以使D-poly膜的膜厚達到在步驟S10所算出之D-poly膜之目標膜厚。又，若係以調整處理前就儲存在配方儲存部104之D-poly膜的成膜條件，進行D-poly膜(單膜)之成膜，且測定了所成膜之D-poly膜的膜厚時，則亦可採用D-poly膜的膜厚，以取代步驟S4所接收之疊層膜的膜厚。又，呈現D-poly膜的成膜條件對成膜結果所造成之影響的處理模型，係第1處理模型之一例。
接著，CPU112更新在步驟S1所叫出之處理配方(步驟S8)。具體而言，CPU112會使在步驟S1所叫出之處理配方的D-poly膜的成膜條件，更新成在步驟S11所算出之D-poly膜的成膜條件。再者，CPU112將步驟S1所叫出之處理配方之a-Si膜的成膜條件，更新成在步驟S6所算出之a-Si膜的成膜條件。在更新過處理配方後， 就回到步驟S2。處理配方之更新，可以係覆寫在既有之處理配方上，亦可係新建一有別於既有之處理配方的新處理配方。
藉由以上所述，即可調整疊層膜的成膜條件。又，此調整處理係一例；例如若CPU112在步驟S7，判定疊層膜之預測膜厚並非目標膜厚之容許範圍內的膜厚時，亦可不進行步驟S9，就進行步驟S10及步驟S11。再者，例如若CPU112在步驟S7，判定疊層膜之預測膜厚並非目標膜厚之容許範圍內的膜厚，亦可僅是在步驟S9，針對需要調整D-poly膜的成膜條件一事進行通報。在此情況下，亦可中斷處理，直到由操作者進行繼續處理之操作為止。
如上文之說明，於本實施形態，控制裝置100首先根據呈現：在D-poly膜上成膜有a-Si膜之疊層膜的特性之測定値、以及模型儲存部102所儲存之呈現a-Si膜的成膜條件對a-Si膜的特性所造成之影響的處理模型，以調整a-Si膜的成膜條件。接著，控制裝置100根據使用調整後之a-Si膜的成膜條件而形成疊層膜時，所預測之疊層膜之特性的預測値，來判定是否要調整D-poly膜的成膜條件。藉此， 則即使是半導體製造裝置或半導體製程之相關知識及經驗少的操作者，也能輕易地調整疊層膜的成膜條件。再者，可以縮短算出疊層膜之最佳成膜條件為止所需的時間。
以上，係以上述實施形態說明了控制裝置、基板處理系統、基板處理方法及程式，但本案並不限定於上述實施形態，在本案之範圍內可以進行各種變形及改良。
於本實施形態，係舉使用SiH4 氣體及PH3 氣體之混合氣體而進行添加有磷的聚矽膜之成膜的情況為例，進行了說明；但成膜氣體並不限定於SiH4 氣體，例如亦可係乙矽烷(Si2 H6 )。再者，所添加之雜質並不限定為磷，例如亦可係硼(B)。
再者，於本實施形態，係舉使用SiH4 氣體而進行a-Si膜之成膜的情況為例，進行了說明；但成膜氣體並不限定於SiH4 氣體，亦可係能進行a-Si膜之成膜的其他成膜氣體。
再者，於本實施形態，係舉形成D-poly膜與a-Si膜之疊層膜的情況為例，進行了說明；但疊層膜並不限定於此。作為疊層膜，較佳係難以在已積層之狀態下測定個別膜層之特性的膜，例如可舉出包含同一元素之膜層所形成之疊層膜。 具體而言，疊層膜可以係成膜條件不同之2個聚矽膜，亦可係成膜條件不同之2個a-Si膜。再者，形成疊層膜之方法，並無特別限定，例如可以係化學氣相沈積(CVD：Chemical Vapor Deposition)，亦可係原子層沈積(ALD：Atomic Layer Deposi tion)。
再者，於本實施形態，係舉以2個膜層所形成之疊層膜為例，進行了說明，但疊層膜並不限定於此。作為疊層膜，亦可係由3個以上之膜層所形成之膜。
再者，於本實施形態，係以藉由配方最佳化計算而調整加熱器60之設定溫度及成膜時間的情況為例，進行了說明；但亦可僅調整加熱器60之設定溫度，亦可僅調整成膜時間。再者，亦可調整其他的成膜條件，例如從：成膜氣體之流量、成膜氣體之供給時間、處理容器4內的壓力、吹洗氣體的供給時間、晶舟48的轉速(旋轉速度)所選擇之一個成膜條件。更進一步地，亦可同時調整從這些成膜條件所選擇之複數的成膜條件。
再者，於本實施形態，係以形成具有既定膜厚之疊層膜的情況為例，進行了說明；但疊層膜之特性並不限定於此，例如亦可為疊層膜的雜質濃度、薄片電阻、反射率、耐蝕刻性等其他特性。在此情況下，只要使用呈現晶圓W之溫度、成膜時間、處理容器4內之壓力、成膜氣體之流量等的成膜條件，對所成膜之膜層的雜質濃度、薄片電阻、反射率等的膜質所造成之影響的處理模型即可。
再者，於本實施形態，係以載置於晶舟之許多片晶圓W而構成1個批次，再以1個批次為單位來進行成膜處理的批次式之裝置舉例，進行了說明，但並不限定於此。例如亦可係對於載置於保持器上的許多片晶圓W一併進行成膜處理的半批次式的裝置，亦可係一片一片地進行成膜處理之單片式的裝置。
再者，於本實施形態，係以控制基板處理裝置之動作的控制裝置100進行調整處理的情況為例，進行了說明；但並不限定於此，例如亦可由對複數裝置進行集中管理之控制裝置(群控制器)或主電腦進行。
藉由上述內容，應可理解本案之各種實施例係以說明為目的而記載，且可在不脫離本案之範圍及思想的情況下進行各種變形。因此，在此所揭露之各種實施例，並不用於限制後文之申請專利範圍各項所指定之本質性的範圍及思想。
4‧‧‧處理容器 6‧‧‧內筒 8‧‧‧外筒 10‧‧‧歧管 20‧‧‧氣體導入部 22‧‧‧導入配管 24‧‧‧流量調整部 30‧‧‧氣體排氣部 32‧‧‧真空泵 34‧‧‧開度可變閥 36‧‧‧排氣配管 40‧‧‧爐口 42‧‧‧蓋體 44‧‧‧昇降機構 46‧‧‧保溫筒 48‧‧‧晶舟 60、60a~60g‧‧‧加熱器 62a~62g‧‧‧電力控制機 100‧‧‧控制裝置 102‧‧‧模型儲存部 104‧‧‧配方儲存部 106‧‧‧ROM 108‧‧‧RAM 110‧‧‧輸入輸出埠 112‧‧‧CPU 114‧‧‧匯流排 116‧‧‧操作面板 S1~S11‧‧‧步驟 W‧‧‧晶圓
【圖1】繪示本實施形態之基板處理裝置之一例的概略結構圖。
【圖2】繪示本實施形態之控制裝置之一例的概略構成圖。
【圖3】用以說明本實施形態之基板處理系統的動作之一例的流程圖。
【圖4】用以說明疊層膜之預測膜厚與疊層膜之目標膜厚間之關係的圖式。
【圖5】用以說明算出D-poly膜之目標膜厚之方法的圖式。
100‧‧‧控制裝置
102‧‧‧模型儲存部
104‧‧‧配方儲存部
106‧‧‧ROM
108‧‧‧RAM
110‧‧‧輸入輸出埠
112‧‧‧CPU
114‧‧‧匯流排
116‧‧‧操作面板

Claims (14)

  1. 一種控制裝置，用以控制基板處理裝置之動作，該基板處理裝置係在基板進行第1膜之成膜後，進行第2膜之成膜，以形成疊層膜；該控制裝置包括： 配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件； 模型儲存部，儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及 控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第2處理模型，調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値， 判定是否調整該第1成膜條件。
  2. 如申請專利範圍第1項之控制裝置，其中，該控制部在該疊層膜之特性的預測値， 未滿足作為目標之該疊層膜之特性的情況下，判定要調整該第1成膜條件。
  3. 如申請專利範圍第1項之控制裝置，其中，該控制部在判定要調整該第1成膜條件的情況下，針對需要調整該第1成膜條件一事，進行通報。
  4. 如申請專利範圍第1項之控制裝置，其中，該控制部在判定要調整該第1成膜條件的情況下，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第1處理模型，調整該第1成膜條件，以使該疊層膜之特性的預測値，與該疊層膜之特性的目標値一致。
  5. 如申請專利範圍第4項之控制裝置，其中，該控制部在判定要調整該第1成膜條件的情況下，控制該基板處理裝置之動作，以依據調整後之該第1成膜條件及調整後之該第2成膜條件，來形成該疊層膜。
  6. 如申請專利範圍第1項之控制裝置，其中，該疊層膜係在該基板處理裝置連續成膜而得之膜層。
  7. 如申請專利範圍第1項之控制裝置，其中，該第1膜與該第2膜，係包含同一元素的膜層。
  8. 如申請專利範圍第1項之控制裝置，其中，該疊層膜之特性係膜厚。
  9. 如申請專利範圍第1項之控制裝置，其中，該疊層膜之特性係雜質濃度。
  10. 一種基板處理系統，包括： 基板處理裝置，在基板進行第1膜之成膜後，再進行第2膜之成膜，以形成疊層膜；以及 控制裝置，控制該基板處理裝置之動作； 該控制裝置包括 配方儲存部，儲存成膜條件，該成膜條件包含進行該第1膜之成膜的第1成膜條件、以及進行該第2膜之成膜的第2成膜條件； 模型儲存部，儲存處理模型，該處理模型包含第1處理模型及第2處理模型，該第1處理模型呈現該第1成膜條件對該第1膜之特性所造成之影響，該第2處理模型呈現該第2成膜條件對該第2膜之特性所造成之影響；以及 控制部，根據包含依據儲存於該配方儲存部之該第1成膜條件及該第2成膜條件而成膜之該第1膜及該第2膜的該疊層膜的特性之測定値、以及儲存於該模型儲存部的該第2處理模型，而調整該第2成膜條件；再根據以該第1成膜條件及調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
  11. 一種基板處理方法，包括以下步驟： 成膜步驟，包含依第1成膜條件而在基板進行第1膜之成膜的第1成膜步驟、以及依第2成膜條件而在該第1膜上進行第2膜之成膜的第2成膜步驟； 測定步驟，測定包含在該成膜步驟所成膜之該第1膜及該第2膜的疊層膜之特性； 調整步驟，根據在該測定步驟所測出之該疊層膜的特性之測定値、以及呈現該第2成膜條件對該第2膜之特性所造成之影響的第2處理模型，來調整該第2成膜條件；以及 判定步驟，根據以該第1成膜條件及在該調整步驟調整後之該第2成膜條件而形成該疊層膜之情況下所預測之該疊層膜之特性的預測値，判定是否調整該第1成膜條件。
  12. 如申請專利範圍第11項之基板處理方法，其中， 該成膜步驟，包括對該第1膜進行既定處理的處理步驟； 該處理步驟，係在該第1成膜步驟之後、且在該第2成膜步驟之前進行。
  13. 如申請專利範圍第12項之基板處理方法，其中，該既定之處理，包括蝕刻該第1膜之蝕刻處理。
  14. 一種記錄媒體，儲存有用以使電腦執行申請專利範圍第11項之基板處理方法的程式。
TW106109248A 2016-03-28 2017-03-21 控制裝置、基板處理系統、基板處理方法及程式 TWI692026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-063220 2016-03-28
JP2016063220A JP6541599B2 (ja) 2016-03-28 2016-03-28 制御装置、基板処理システム、基板処理方法及びプログラム

Publications (2)

Publication Number Publication Date
TW201801173A TW201801173A (zh) 2018-01-01
TWI692026B true TWI692026B (zh) 2020-04-21

Family

ID=59898147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109248A TWI692026B (zh) 2016-03-28 2017-03-21 控制裝置、基板處理系統、基板處理方法及程式

Country Status (5)

Country Link
US (1) US10395934B2 (zh)
JP (1) JP6541599B2 (zh)
KR (1) KR102147563B1 (zh)
CN (1) CN107236936B (zh)
TW (1) TWI692026B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6959191B2 (ja) * 2018-07-25 2021-11-02 旭化成エレクトロニクス株式会社 学習処理装置、学習処理方法、化合物半導体の製造方法、および、プログラム
JP7161896B2 (ja) * 2018-09-20 2022-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム
KR20210092238A (ko) * 2018-11-21 2021-07-23 도쿄엘렉트론가부시키가이샤 기판 처리의 조건 설정 지원 방법, 기판 처리 시스템, 기억 매체 및 학습 모델
CN110442930B (zh) * 2019-07-19 2023-12-15 Tcl华星光电技术有限公司 虚拟量测方法和虚拟量测装置
JP7442407B2 (ja) * 2020-07-14 2024-03-04 東京エレクトロン株式会社 制御装置、システム及び制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507143A (en) * 2003-06-18 2005-02-16 Applied Materials Inc Method and system for monitoring an etch process
TW200737026A (en) * 2006-02-07 2007-10-01 Timbre Tech Inc Transforming metrology data from a semiconductor treatment system using multivariate analysis
US20100198386A1 (en) * 2006-10-05 2010-08-05 Tokyo Electron Limited Method of optimizing process recipe of substrate processing system
US20130260572A1 (en) * 2012-03-28 2013-10-03 Tokyo Electron Limited Continuous processing system, continuous processing method, and program
US20140335693A1 (en) * 2013-05-09 2014-11-13 Tokyo Electron Limited Substrate processing method, program, control apparatus, film forming apparatus, and substrate processing system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190457A (ja) * 1992-01-17 1993-07-30 Fuji Electric Co Ltd 学習指示機能付半導体製造装置
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JP3901958B2 (ja) * 2000-08-24 2007-04-04 東京エレクトロン株式会社 熱処理装置設定温度の作成方法、および熱処理方法
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same
JP4511488B2 (ja) * 2006-03-31 2010-07-28 株式会社堀場製作所 有機ｅｌ素子の製造装置
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
JP5212281B2 (ja) * 2009-07-03 2013-06-19 日立電線株式会社 半導体光素子基板の製造方法
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US8994013B2 (en) * 2012-05-18 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, display device, electronic device, and lighting device
JP2014127627A (ja) * 2012-12-27 2014-07-07 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置、及び、プログラム
US9797042B2 (en) * 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507143A (en) * 2003-06-18 2005-02-16 Applied Materials Inc Method and system for monitoring an etch process
TW200737026A (en) * 2006-02-07 2007-10-01 Timbre Tech Inc Transforming metrology data from a semiconductor treatment system using multivariate analysis
US20100198386A1 (en) * 2006-10-05 2010-08-05 Tokyo Electron Limited Method of optimizing process recipe of substrate processing system
US20130260572A1 (en) * 2012-03-28 2013-10-03 Tokyo Electron Limited Continuous processing system, continuous processing method, and program
US20140335693A1 (en) * 2013-05-09 2014-11-13 Tokyo Electron Limited Substrate processing method, program, control apparatus, film forming apparatus, and substrate processing system

Also Published As

Publication number Publication date
US20170278714A1 (en) 2017-09-28
JP6541599B2 (ja) 2019-07-10
JP2017183311A (ja) 2017-10-05
US10395934B2 (en) 2019-08-27
CN107236936A (zh) 2017-10-10
KR102147563B1 (ko) 2020-08-24
TW201801173A (zh) 2018-01-01
KR20170113201A (ko) 2017-10-12
CN107236936B (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
TWI692026B (zh) 控制裝置、基板處理系統、基板處理方法及程式
TWI681356B (zh) 控制裝置、基板處理系統、基板處理方法及程式
KR101133413B1 (ko) 기판 처리 시스템, 기판 처리 장치의 제어 방법 및 기억 매체
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) 連続処理システム、連続処理方法、及び、プログラム
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US9798317B2 (en) Substrate processing method and control apparatus
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP6584350B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
US10229843B2 (en) Substrate processing apparatus and control device for substrate processing apparatus
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム