JP6584350B2 - 制御装置、基板処理システム、基板処理方法及びプログラム - Google Patents

制御装置、基板処理システム、基板処理方法及びプログラム Download PDF

Info

Publication number
JP6584350B2
JP6584350B2 JP2016053882A JP2016053882A JP6584350B2 JP 6584350 B2 JP6584350 B2 JP 6584350B2 JP 2016053882 A JP2016053882 A JP 2016053882A JP 2016053882 A JP2016053882 A JP 2016053882A JP 6584350 B2 JP6584350 B2 JP 6584350B2
Authority
JP
Japan
Prior art keywords
result
condition
abnormal
predicted
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016053882A
Other languages
English (en)
Other versions
JP2017168728A (ja
Inventor
裕一 竹永
裕一 竹永
隆人 笠井
隆人 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016053882A priority Critical patent/JP6584350B2/ja
Priority to US15/459,553 priority patent/US20170271218A1/en
Publication of JP2017168728A publication Critical patent/JP2017168728A/ja
Application granted granted Critical
Publication of JP6584350B2 publication Critical patent/JP6584350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Description

本発明は、制御装置、基板処理システム、基板処理方法及びプログラムに関する。
半導体装置の製造においては、半導体ウエハ（ウエハ）等の基板に所望の特性を有する膜を成膜する場合、所望の特性を有する膜が得られる最適な成膜条件を予め算出し、算出した最適な成膜条件を用いて基板に成膜が行われる。最適な成膜条件を算出する場合、半導体製造装置や半導体プロセスに関する知識や経験が必要であり、容易に最適な成膜条件を算出できない場合がある。
従来、最適な成膜条件を算出するシステムとして、操作者が目標膜厚を入力するだけで、制御部が目標膜厚に近づく最適温度を算出する熱処理システムが知られている（例えば、特許文献１参照）。
特開２０１３−２０７２５６号公報
しかしながら、上記のシステムでは、制御部により算出される最適温度を用いてウエハに成膜処理を行った場合であっても、外乱の影響により、所望の特性を有する膜が得られない場合がある。
そこで、一側面では、本発明は、外乱の影響を検出することが可能な制御装置を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る制御装置は、基板に所定の処理を行う基板処理装置の動作を制御する制御装置であって、第１の条件と、前記第１の条件とは異なる第２の条件と、を含む前記所定の処理の条件を記憶するレシピ記憶部と、前記第１の条件で前記基板に対して行われる第１の処理と、前記第１の処理の後に前記第２の条件で前記基板に対して行われる第２の処理と、において、前記第２の処理の結果と、前記第１の条件と前記第２の条件との関係から予測される結果と、に基づいて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定する制御部と、を有し、前記制御部は、同時に処理される複数枚の基板を用いて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定し、前記制御部は、前記複数枚の基板の少なくとも一部において、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定し、前記第２の処理の結果が、前記複数枚の基板のすべてにおいて、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向ではない場合、前記第１の処理の結果及び前記第２の処理の結果が異常ではないと判定し、前記制御部は、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、前記複数枚の基板のすべてにおいて、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合と、前記複数枚の基板の一部において前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合とで、異なる推定原因を報知する。
開示の制御装置によれば、外乱の影響を検出することができる。
本実施形態の基板処理装置の一例を示す概略構成図 本実施形態の制御装置の一例を示す概略構成図 外乱の影響について説明するための図（１） 外乱の影響について説明するための図（２） 外乱の影響について説明するための図（３） 本実施形態の制御装置の動作の一例を示すフローチャート
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
（基板処理装置）
本実施形態の基板処理装置について説明する。本実施形態の基板処理装置は、基板の一例としての半導体ウエハ（以下「ウエハ」という。）が垂直方向に所定の間隔をおいて複数枚保持された基板保持具を収容可能であり、複数枚のウエハに対して同時に基板処理を行うことが可能な装置である。
以下、図１に基づき説明する。図１は、本実施形態の基板処理装置の一例を示す概略構成図である。
図１に示されるように、基板処理装置は、長手方向が垂直方向である略円筒形の処理容器４を有する。処理容器４は、円筒体の内筒６と、内筒６の外側に同心的に配置された天井を有する外筒８とを備える２重管構造を有する。内筒６及び外筒８は、例えば石英等の耐熱性材料により形成されている。
内筒６及び外筒８は、ステンレス鋼等により形成されるマニホールド１０によって、その下端部が保持されている。マニホールド１０は、例えば図示しないベースプレートに固定されている。なお、マニホールド１０は、内筒６及び外筒８と共に略円筒形の内部空間を形成しているため、処理容器４の一部を形成しているものとする。即ち、処理容器４は、例えば石英等の耐熱性材料により形成される内筒６及び外筒８と、ステンレス鋼等により形成されるマニホールド１０とを備え、マニホールド１０は、内筒６及び外筒８を下方から保持するように処理容器４の側面下部に設けられている。
マニホールド１０は、処理容器４内に、成膜処理に用いられる成膜ガス、エッチング処理に用いられるエッチングガス等の処理ガス、パージ処理に用いられるパージガス等の各種ガスを導入するガス導入部２０を有する。図１では、ガス導入部２０が１つ設けられる形態を示しているが、これに限定されず、使用するガスの種類等に応じて、ガス導入部２０が複数設けられていてもよい。
成膜ガスの種類としては、特に限定されず、成膜する膜の種類等に応じて適宜選択することができる。例えば、ウエハＷにポリシリコン膜を成膜する場合、成膜ガスとしては、例えばモノシラン（ＳｉＨ４）を含むガスを用いることができる。
エッチングガスの種類としては、特に限定されず、エッチング対象の成膜物質の種類等に応じて適宜選択することができる。
パージガスの種類としては特に限定されず、例えば窒素（Ｎ２）ガス等の不活性ガスを用いることができる。
ガス導入部２０には、各種ガスを処理容器４内に導入するための導入配管２２が接続される。なお、導入配管２２には、ガス流量を調整するためのマスフローコントローラ等の流量調整部２４や図示しないバルブ等が介設されている。
また、マニホールド１０は、処理容器４内を排気するガス排気部３０を有する。ガス排気部３０には、処理容器４内を減圧制御可能な真空ポンプ３２、開度可変弁３４等を含む排気配管３６が接続されている。
マニホールド１０の下端部には、炉口４０が形成されており、炉口４０には、例えばステンレス鋼等により形成される円盤状の蓋体４２が設けられている。蓋体４２は、例えばボートエレベータとして機能する昇降機構４４により昇降可能に設けられており、炉口４０を気密に封止可能に構成されている。
蓋体４２の上には、例えば石英製の保温筒４６が設置されている。保温筒４６の上には、例えば５０枚から１７５枚程度のウエハＷを水平状態で所定の間隔で多段に保持する、例えば石英製のウエハボート４８が載置されている。
ウエハボート４８は、昇降機構４４を用いて蓋体４２を上昇させることで処理容器４内へとロード（搬入）され、ウエハボート４８内に保持されたウエハＷに対して各種の基板処理が行われる。各種の基板処理が行われた後には、昇降機構４４を用いて蓋体４２を下降させることで、ウエハボート４８は処理容器４内から下方のローディングエリアへとアンロード（搬出）される。
処理容器４の外周側には、処理容器４を所定の温度に加熱制御可能な、例えば円筒形状のヒータ６０が設けられている。
ヒータ６０は、複数のゾーンに分割されており、鉛直方向上側から下側に向かって、ヒータ６０ａ〜６０ｆが設けられている。ヒータ６０ａ〜６０ｆは、それぞれ電力制御機６２ａ〜６２ｆによって独立して発熱量を制御できるように構成される。また、内筒６の内壁及び／又は外筒８の外壁には、ヒータ６０ａ〜６０ｆに対応して、図示しない温度センサが設置されている。以下、ヒータ６０ａ〜６０ｆが設けられているゾーンを、それぞれゾーン１〜６と称する。なお、図１では、ヒータ６０が６つのゾーンに分割されている形態を示しているが、これに限定されず、例えば鉛直方向上側から下側に向かって、５つ以下のゾーンに分割されていてもよく、７つ以上のゾーンに分割されていてもよい。また、ヒータ６０は、複数のゾーンに分割されていなくてもよい。
ウエハボート４８に載置された複数枚のウエハＷは、１つのバッチを構成し、１つのバッチ単位で各種の基板処理が行われる。また、ウエハボート４８に載置されるウエハＷの少なくとも１枚以上は、モニタウエハであることが好ましい。また、モニタウエハは分割されるヒータ６０ａ〜６０ｆのそれぞれに対応して配置されることが好ましい。
また、本実施形態の基板処理装置は、装置全体の動作を制御するためのコンピュータ等の制御装置１００を有する。制御装置１００は、有線、無線等の通信手段によって、ホストコンピュータに接続され、基板処理装置は基板処理システムを構成している。
（制御装置）
本実施形態の制御装置１００について、図２に基づき説明する。図２は、本実施形態の制御装置の一例を示す概略構成図である。
図２に示されるように、制御装置１００は、モデル記憶部１０２と、レシピ記憶部１０４と、ＲＯＭ（Read Only Memory）１０６と、ＲＡＭ（Random Access Memory）１０８と、Ｉ／Ｏポート１１０と、ＣＰＵ（Central Processing Unit）１１２と、これらを相互に接続するバス１１４とを有する。
モデル記憶部１０２には、例えばプロセスモデル、熱モデルが記憶されている。
プロセスモデルは、基板処理条件が基板処理結果に与える影響を表すモデルである。プロセスモデルとしては、例えば成膜条件が成膜結果に与える影響を表す成膜処理のためのプロセスモデル、エッチング条件がエッチング結果に与える影響を表すエッチング処理のためのプロセスモデルが挙げられる。
成膜処理のためのプロセスモデルとしては、例えば温度−膜厚モデル、時間−膜厚モデル、圧力−膜厚モデル、ガス流量−膜厚モデルが挙げられる。温度−膜厚モデルは、ウエハＷの温度が成膜された膜の膜厚に与える影響を表すモデルである。時間−膜厚モデルは、成膜時間が成膜された膜の膜厚に与える影響を表すモデルである。圧力−膜厚モデルは、処理容器４内の圧力が成膜された膜の膜厚に与える影響を表すモデルである。ガス流量−膜厚モデルは、成膜ガスの流量が成膜された膜の膜厚に与える影響を表すモデルである。
また、他の成膜処理のためのプロセスモデルとしては、例えばウエハＷの温度、成膜時間、処理容器４内の圧力、成膜ガスの流量等の成膜条件が、成膜された膜の膜厚とは異なる他の特性、例えば不純物濃度、シート抵抗、反射率等に与える影響を表すモデルが挙げられる。
エッチング処理のためのプロセスモデルとしては、例えば温度−エッチング量モデル、時間−エッチング量モデル、圧力−エッチング量モデル、ガス流量−エッチング量モデルが挙げられる。温度−エッチング量モデルは、ウエハＷの温度がウエハＷ上の成膜物質のエッチング量に与える影響を表すモデルである。時間−エッチング量モデルは、エッチング時間がウエハＷ上の成膜物質のエッチング量に与える影響を表すモデルである。圧力−エッチング量モデルは、処理容器４内の圧力がウエハＷ上の成膜物質のエッチング量に与える影響を表すモデルである。ガス流量−エッチング量モデルは、エッチングガスの流量がウエハＷ上の成膜物質のエッチング量に与える影響を表すモデルである。
なお、モデル記憶部１０２には、前述したプロセスモデルのうちの一部が記憶されていてもよく、すべてが記憶されていてもよい。
前述のプロセスモデルの他、モデル記憶部１０２は熱モデルを記憶する。
熱モデルは、例えば処理容器４内の温度が、温度−膜厚モデル、温度−エッチング量モデル等のウエハＷの温度が基板処理結果に与える影響を表すモデルにより算出される温度となるように、ヒータ６０の設定温度を決定する際に参照されるモデルである。
また、これらのモデルは、基板処理条件や基板処理装置の状態によってデフォルト（既定）値が最適でない場合も考えられるため、ソフトウェアに拡張カルマンフィルタ等を付加して学習機能を搭載することにより、モデルの学習を行うものであってもよい。
レシピ記憶部１０４には、基板処理装置で行われる基板処理の種類に応じて制御手順を定めるプロセス用レシピが記憶されている。プロセス用レシピは、オペレータ（操作者）が実際に行う基板処理ごとに用意されるレシピである。プロセス用レシピは、例えば基板処理装置へのウエハＷの搬入から、処理済みのウエハＷの搬出までの、温度変化、圧力変化、各種ガスの供給の開始及び停止のタイミング、各種ガスの供給量等の基板処理条件を規定するものである。
ＲＯＭ１０６は、ＥＥＰＲＯＭ（Electrically Erasable Programmable ＲＯＭ）、フラッシュメモリ、ハードディスク等により構成され、ＣＰＵ１１２の動作プログラム等を記憶する記憶媒体である。
ＲＡＭ１０８は、ＣＰＵ１１２のワークエリア等として機能する。
Ｉ／Ｏポート１１０は、温度、圧力、ガス流量等の基板処理条件に関する測定信号をＣＰＵ１１２に供給する。また、Ｉ／Ｏポート１１０は、ＣＰＵ１１２が出力する制御信号を各部（電力制御機６２、開度可変弁３４の図示しないコントローラ、流量調整部２４等）へ出力する。また、Ｉ／Ｏポート１１０には、操作者が基板処理装置を操作する操作パネル１１６が接続されている。
ＣＰＵ１１２は、ＲＯＭ１０６に記憶された動作プログラムを実行し、操作パネル１１６からの指示に従って、レシピ記憶部１０４に記憶されているプロセス用レシピに沿って、基板処理装置の動作を制御する。
また、ＣＰＵ１１２は、モデル記憶部１０２に記憶されているプロセスモデルに基づいて、最適な基板処理条件を算出する。この際、線形計画法や２次計画法等の最適化アルゴリズムを利用して、読み出したプロセス用レシピに記憶された所望の膜の特性、エッチング量等に基づき、ウエハＷの面内均一性、ウエハＷ間の面間均一性を満たすような基板処理条件を算出する。
また、ＣＰＵ１１２は、モデル記憶部１０２に記憶されている熱モデルに基づいて、プロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０の設定温度を決定する。
バス１１４は、各部の間で情報を伝達する。
ところで、プロセスモデルに基づいて算出される最適な基板処理条件を用いて、基板処理を行った場合であっても、外乱の影響により、予測される結果の傾向とは逆傾向となる場合がある。
例えばＮ（Ｎは１以上の整数）回目の成膜処理よりも成膜時間を短くし、他の成膜条件を同一として（Ｎ＋１）回目の成膜処理を行ったにも関わらず膜厚が厚くなる場合が挙げられる。また、例えばＮ回目の成膜処理よりもウエハＷの温度を低くし、他の成膜条件を同一として（Ｎ＋１）回目の成膜処理を行ったにも関わらず膜厚が厚くなる場合が挙げられる。
なお、外乱としては、例えば膜厚測定器の影響、基板処理装置のメンテナンスの影響、累積膜厚の影響、ローディングエリアの雰囲気の影響、ウエハＷの影響、ウエハの積載枚数の影響が考えられる。
図３から図５は外乱の影響について説明するための図であり、外乱の影響により、成膜結果が、予測される成膜結果の傾向とは逆傾向となる場合の一例を示している。図３は、Ｎ回目及び（Ｎ＋１）回目の成膜処理における成膜時間を示している。図４は、Ｎ回目及び（Ｎ＋１）回目の成膜処理における各ゾーンのヒータの設定温度を示しており、横軸はゾーンを表し、縦軸はヒータの設定温度（℃）を表している。図５は、Ｎ回目及び（Ｎ＋１）回目の成膜処理によりウエハＷ上に成膜された膜の膜厚の実測値及び（Ｎ＋１）回目の成膜処理によりウエハＷ上に成膜される膜の膜厚の予測値を示している。図５における横軸はゾーンを表し、縦軸は膜厚（ｎｍ）を表している。
図５に示されるように、Ｎ回目の成膜処理により得られる膜の膜厚の実測値は、ゾーン１〜５において目標値よりも厚くなっており、ゾーン６において目標膜厚よりも薄くなっている。
そこで、制御装置１００は、Ｎ回目の成膜処理によりウエハＷ上に成膜された膜の膜厚の実測値と、目標値と、プロセスモデル（時間−膜厚モデル、温度−膜厚モデル）と、熱モデルとに基づいて、各ゾーンにおけるウエハＷ上に成膜される膜の膜厚が目標値となるように成膜時間及びヒータ６０の設定温度を変更する。また、制御装置１００は、成膜時間及びヒータ６０の設定温度を変更した後の成膜条件を（Ｎ＋１）回目の成膜処理の成膜条件とする。
具体的には、図３に示されるように、ウエハＷ上に成膜される膜の膜厚が薄くなるように成膜時間を短くし、図４に示されるように、ゾーン６のウエハＷ上に成膜される膜の膜厚が厚くなるようにゾーン６のヒータ６０ｆの設定温度をゾーン１〜５よりも高くする。なお、本実施形態では、プロセスモデルとして、時間−膜厚モデル及び温度−膜厚モデルを使用しているが、他のプロセスモデルを使用してもよい。
再び、図５を参照すると、ゾーン６では、（Ｎ＋１）回目の成膜処理により得られる膜の膜厚の実測値は、Ｎ回目の成膜処理により得られる膜の膜厚の実測値よりも厚くなる方向に変化している。即ち、（Ｎ＋１）回目の成膜処理により得られる膜の膜厚の実測値は、予測される結果の傾向と同じ傾向（予測値に近づく方向）となっている。
これに対して、ゾーン１〜５では、（Ｎ＋１）回目の成膜処理により得られる膜の膜厚の実測値は、Ｎ回目の成膜処理により得られる膜の膜厚の実測値よりも厚くなる方向に変化している。即ち、（Ｎ＋１）回目の成膜処理により得られる膜の膜厚の実測値は、予測される結果の傾向とは逆傾向（予測値から遠ざかる方向）となっている。
このような場合、（Ｎ＋１）回目の成膜処理により得られる膜の膜厚の実測値と、目標値と、モデル記憶部１０２に記憶されているプロセスモデルと、熱モデルと、に基づいて、（Ｎ＋２）回目の最適な成膜条件を算出すると、得られる膜の膜厚の実測値が目標値と等しくなる最適な成膜条件が得られない。このため、最適な成膜条件を算出するまでに多数回の成膜処理を要する、又は、多数回の成膜処理を行った場合であっても最適な成膜条件を算出できないおそれがある。
そこで、本実施形態では、制御装置１００は、第１の条件でウエハＷに対して行われる第１の処理と、第１の処理の後に第２の条件でウエハＷに対して行われる第２の処理と、において、第２の処理の結果と、第１の条件と第２の条件との関係から予測される結果と、に基づいて、第１の処理の結果又は第２の処理の結果が異常であるか否かを判定する。これにより、外乱の影響を検出することができる。
次に、外乱の影響を検出することが可能な制御装置１００の動作（調整処理）について、ウエハＷ上にポリシリコン膜を成膜する場合を例に挙げて説明する。なお、基板処理は成膜処理に限定されず、例えばエッチング処理であってもよい。
以下、図６に基づき説明する。図６は、本実施形態の制御装置の動作の一例を示すフローチャートである。
本実施形態の調整処理は、基板処理を行う前のセットアップの段階で行ってもよく、基板処理と同時に行ってもよい。また、調整処理においては、操作者は、操作パネル１１６を操作して、プロセス種別（例えば、ＳｉＨ４ガスを用いたポリシリコン膜の成膜）を選択すると共に、成膜するポリシリコン膜の膜厚（目標膜厚）をゾーンごとに入力する。
プロセス種別等の必要な情報が入力され、開始指令を受信すると、ＣＰＵ１１２は、入力されたプロセス種別に対応するプロセス用レシピをレシピ記憶部１０４から読み出す（ステップＳ１）。
次に、ウエハＷ上にポリシリコン膜を成膜する（ステップＳ２）。具体的には、ＣＰＵ１１２は、蓋体４２を下降させ、少なくとも各ゾーンにウエハＷを搭載したウエハボート４８を蓋体４２上に配置する。続いて、ＣＰＵ１１２は、蓋体４２を上昇させ、ウエハボート４８を処理容器４内に搬入する。続いて、ＣＰＵ１１２は、レシピ記憶部１０４から読み出したプロセス用レシピに従って、流量調整部２４、開度可変弁３４、電力制御機６２ａ〜６２ｆ等を制御して、ウエハＷ上にポリシリコン膜を成膜する。
ポリシリコン膜の成膜が終了すると、ＣＰＵ１１２は、蓋体４２を下降させ、ポリシリコン膜が成膜されたウエハＷを搬出させる。ホストコンピュータは、搬出されたウエハＷを図示しない膜厚測定器等の測定装置に搬送させ、ポリシリコン膜の膜厚を測定させる（ステップＳ３）。膜厚測定器は、ポリシリコン膜の膜厚を測定すると、測定した膜厚を、ホストコンピュータを介してＣＰＵ１１２に送信する。なお、操作者が操作パネル１１６を操作して、膜厚測定器で測定された膜厚を入力してもよい。
測定されたポリシリコン膜の膜厚をＣＰＵ１１２が受信すると（ステップＳ４）、調整処理を開始してからレシピ最適化計算がすでに実行されているか否かを判定する（ステップＳ５）。レシピ最適化計算については後述する。
ＣＰＵ１１２は、ステップＳ５においてレシピ最適化計算がすでに実行されていると判定した場合、ステップＳ４で受信したポリシリコン膜の膜厚が異常であるか否かを判定する（ステップＳ６）。ポリシリコン膜の膜厚が異常であるか否かの判定は、ステップＳ４で受信したポリシリコン膜の膜厚が、予測される膜厚（以下「予測膜厚」という。）の傾向とは逆傾向であるか否かによって行われる。
具体的には、例えば成膜時間を短くし、他の成膜条件を変更せずに成膜処理を行ったにも関わらず、ポリシリコン膜の膜厚が厚くなっている（予測される結果の傾向とは逆傾向である）場合、ＣＰＵ１１２は、膜厚が異常であると判定する。また、例えばウエハＷの温度を低くし、他の成膜条件を変更せずに成膜処理を行ったにも関わらず、ポリシリコン膜の膜厚が厚くなっている（予測される結果の傾向とは逆傾向である）場合、ＣＰＵ１１２は、膜厚が異常であると判定する。
なお、判定の際、一部のウエハＷでポリシリコン膜の膜厚が予測膜厚の傾向とは逆傾向である場合に膜厚が異常であると判定してもよく、すべてのウエハＷでポリシリコン膜の膜厚が予測膜厚の傾向とは逆傾向である場合に膜厚が異常であると判定してもよい。
ステップＳ５においてレシピ最適化計算が実行されていないと判定した場合、膜厚の異常判定（ステップＳ６）を実行することなく、ステップＳ９へ進む。
ＣＰＵ１１２は、ステップＳ６においてポリシリコン膜の膜厚が異常であると判定した場合、成膜結果が異常であることを報知する（ステップＳ７）。例えば、ＣＰＵ１１２は、膜厚が異常であることを操作パネル１１６に表示する。また、ＣＰＵ１１２は、異常であると推定される原因（推定原因）を更に報知してもよい。具体的には、例えばすべてのウエハＷでポリシリコン膜の膜厚が予測膜厚の傾向とは逆傾向である場合、「膜厚測定器の影響」、「基板処理装置のメンテナンスの影響」、「累積膜厚の影響」、「ローディングエリアの雰囲気の影響」等の推定原因を報知する。また、例えば一部のウエハＷでポリシリコン膜の膜厚が予測膜厚の傾向とは逆傾向である場合、「ウエハＷの影響」、「ダミーウエハの影響」、「累積膜厚の影響」、「ウエハの積載枚数の影響」等の推定原因を報知する。なお、推定原因に代えて、推定原因ごとに対応付けされたエラーコード等を報知してもよい。
なお、ステップＳ６においてポリシリコン膜の膜厚が異常ではないと判定した場合、成膜結果が異常であることを報知することなく、ステップＳ９へ進む。
成膜結果が異常であることが報知されると、操作者は、報知された内容を確認し、操作パネル１１６を操作して、処理を続行するか、又は、処理を中断するかを選択する。
ＣＰＵ１１２は、所定の時間内に処理を続行する操作がされたか否かを判定する（ステップＳ８）。
ＣＰＵ１１２は、ステップＳ８において所定の時間内に処理を続行する操作がされたと判定した場合、ポリシリコン膜の膜厚が目標膜厚の許容範囲内の膜厚であるか否かを判定する（ステップＳ９）。許容範囲内とは、入力された目標膜厚から許容可能な所定の範囲内に含まれていることを意味し、例えば入力された目標膜厚から±１％以内の場合をいう。ＣＰＵ１１２は、ステップＳ８において所定の時間内に処理を続行する操作がされなかったと判定した場合、かつ、操作者により成膜処理を再開する操作がされた場合（ステップＳ１０）、ステップＳ２へ戻る。
ＣＰＵ１１２は、ステップＳ９においてポリシリコン膜の膜厚が目標膜厚の許容範囲内の膜厚であると判定した場合、調整処理を終了する。ＣＰＵ１１２は、ステップＳ９においてポリシリコン膜の膜厚が目標膜厚の許容範囲内の膜厚ではないと判定した場合、ステップＳ４で受信したポリシリコン膜の膜厚が異常であるか否かを判定する（ステップＳ１１）。
ＣＰＵ１１２は、ステップＳ１１においてステップＳ４で受信したポリシリコン膜の膜厚が異常であると判定した場合、過去の学習結果を使用することなく、レシピ最適化計算を実行する（ステップＳ１２）。レシピ最適化計算では、調整処理を開始してから得られた処理の結果等の過去の学習結果を使用することなく、例えばモデル記憶部１０２に記憶されているプロセスモデルから、最適化アルゴリズムを利用して目標膜厚となるような各ゾーンにおけるウエハＷの温度及び成膜時間を算出する。また、モデル記憶部１０２に記憶されている熱モデルに基づいて、プロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０ａ〜６０ｆの設定温度を算出する。
ＣＰＵ１１２は、ステップＳ１１においてステップＳ４で受信したポリシリコン膜の膜厚が異常でないと判定した場合、過去の学習結果を使用して、レシピ最適化計算を実行する（ステップＳ１３）。レシピ最適化計算では、調整処理を開始してから得られた処理の結果等の過去の学習結果を使用して、例えばモデル記憶部１０２に記憶されているプロセスモデルから、最適化アルゴリズムを利用して目標膜厚となるような各ゾーンにおけるウエハＷの温度及び成膜時間を算出する。また、モデル記憶部１０２に記憶されている熱モデルに基づいて、プロセスモデルにより算出されるウエハＷの温度となるように、ヒータ６０ａ〜６０ｆの設定温度を算出する。
続いて、ＣＰＵ１１２は、読み出したプロセス用レシピのヒータ６０ａ〜６０ｆの設定温度及び成膜時間を、ステップＳ１２又はステップＳ１３で算出したヒータ６０ａ〜６０ｆの設定温度及び成膜時間に更新し（ステップＳ１４）、ステップＳ２へ戻る。プロセス用レシピの更新は、既存のプロセス用レシピを上書きするものであってもよく、既存のプロセス用レシピとは別に新たなプロセス用レシピを作成するものであってもよい。
なお、このような調整処理が終了すると、ＣＰＵ１１２は、ウエハＷ上にポリシリコン膜を成膜する成膜処理を実行する。具体的には、ＣＰＵ１１２は、昇降機構４４により蓋体４２を下降させ、ウエハＷを搭載したウエハボート４８を蓋体４２上に配置する。続いて、ＣＰＵ１１２は、昇降機構４４により蓋体４２を上昇させ、ウエハボート４８を処理容器４内に搬入する。続いて、ＣＰＵ１１２は、レシピ記憶部１０４から読み出したプロセス用レシピに従って、流量調整部２４、開度可変弁３４、電力制御機６２ａ〜６２ｆ等を制御して、ウエハＷ上にポリシリコン膜を成膜する。
以上に説明したように、本実施形態では、制御装置１００は、第１の条件でウエハＷに対して行われる第１の処理と、第１の処理の後に第２の条件でウエハＷに対して行われる第２の処理と、において、第２の処理の結果と、第１の条件と第２の条件との関係から予測される結果と、に基づいて、第１の処理の結果又は第２の処理の結果が異常であるか否かを判定する。これにより、外乱の影響を検出することができる。
また、本実施形態では、制御装置１００は、第１の処理の結果又は第２の処理の結果が異常であると判定した場合、異常であることを報知する。これにより、外乱の影響があった場合、操作者が報知された内容を確認した後、成膜処理を続行するか否かを判断できる。このため、外乱の影響があるにも関わらず、成膜処理が自動的に継続されることを抑制できる。その結果、外乱の影響があっても、安定的にプロセス制御ができ、プロセス性能が向上する。また、操作者は、制御装置１００により成膜結果が異常であると判断された場合にのみ成膜結果について調査を行えばよいため、操作者の負担を軽減することができる。
また、本実施形態では、制御装置１００が、第１の処理の結果又は第２の処理の結果が異常であると判定した場合、異常であると推定される原因を報知する。これにより、基板処理装置や基板処理プロセスに関する知識や経験の少ない操作者であっても調整処理を容易に行うことができる。
また、本実施形態では、制御装置１００は、第１の処理の結果又は第２の処理の結果が異常であると判定した場合、これらの処理の結果を使用することなく、モデル記憶部１０２に記憶されたプロセスモデルに基づいて所定の処理の条件を算出する。これにより、外乱の影響を受けた処理の結果等を使用することなく所定の処理の条件を算出できるので、最適な成膜条件を算出するまでに要する成膜処理の回数を減らすことができる。
以上、制御装置、基板処理システム、基板処理方法及びプログラムを上記実施形態により説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。
本実施形態では、ウエハボート４８に載置された多数枚のウエハＷにより１つのバッチを構成し、１つのバッチ単位で成膜処理を行うバッチ式の装置を例に挙げて説明したが、これに限定されない。例えばホルダ上に載置した複数のウエハＷに対して一括して成膜処理を行うセミバッチ式の装置であってもよく、一枚ずつ成膜処理を行う枚葉式の装置であってもよい。
また、本実施形態では、基板処理装置の動作を制御する制御装置１００が調整処理を行う場合を例に挙げて説明したが、これに限定されず、例えば複数の装置を一元管理する制御装置（群コントローラ）やホストコンピュータで行ってもよい。
また、本実施形態では、成膜結果の異常判定をレシピ最適化計算に利用する形態について説明したが、これに限定されない。例えば成膜結果の異常判定を装置異常検出及び分類（ＦＤＣ：Fault Detection & Classification）、統計的プロセス管理（ＳＰＣ：Statistical Process Control）等の装置の健康状態の診断に利用してもよい。
１００ 制御装置
１０２ モデル記憶部
１０４ レシピ記憶部
１０６ ＲＯＭ
１０８ ＲＡＭ
１１０ Ｉ／Ｏポート
１１２ ＣＰＵ
１１４ バス
１１６ 操作パネル
Ｗ ウエハ

Claims (8)

  1. 基板に所定の処理を行う基板処理装置の動作を制御する制御装置であって、
    第１の条件と、前記第１の条件とは異なる第２の条件と、を含む前記所定の処理の条件を記憶するレシピ記憶部と、
    前記第１の条件で前記基板に対して行われる第１の処理と、前記第１の処理の後に前記第２の条件で前記基板に対して行われる第２の処理と、において、前記第２の処理の結果と、前記第１の条件と前記第２の条件との関係から予測される結果と、に基づいて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定する制御部と、
    を有し、
    前記制御部は、同時に処理される複数枚の基板を用いて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定し、
    前記制御部は、前記複数枚の基板の少なくとも一部において、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定し、
    前記第２の処理の結果が、前記複数枚の基板のすべてにおいて、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向ではない場合、前記第１の処理の結果及び前記第２の処理の結果が異常ではないと判定し、
    前記制御部は、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、前記複数枚の基板のすべてにおいて、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合と、前記複数枚の基板の一部において前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合とで、異なる推定原因を報知する、
    制御装置。
  2. 前記制御部は、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、異常であることを報知する、
    請求項１に記載の制御装置。
  3. 前記所定の処理の条件が前記所定の処理の結果に与える影響を表すプロセスモデルを記憶するモデル記憶部を更に有し、
    前記制御部は、
    前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、前記第１の処理の結果及び前記第２の処理の結果を使用することなく、前記モデル記憶部に記憶された前記プロセスモデルに基づいて、前記所定の処理の条件を算出し、
    前記第１の処理の結果又は前記第２の処理の結果が異常ではないと判定した場合、前記第１の処理の結果と、前記第２の処理の結果と、前記モデル記憶部に記憶された前記プロセスモデルと、に基づいて、前記所定の処理の条件を算出する、
    請求項１又は２に記載の制御装置。
  4. 前記所定の処理は成膜処理であり、
    前記所定の処理の結果は前記基板に成膜される膜の膜厚である、
    請求項１乃至３のいずれか一項に記載の制御装置。
  5. 前記所定の処理はエッチング処理であり、
    前記所定の処理の結果は前記基板上の成膜物質のエッチング量である、
    請求項１乃至３のいずれか一項に記載に制御装置。
  6. 基板に所定の処理を行う基板処理装置と、
    前記基板処理装置の動作を制御する制御装置と、
    を有し、
    前記制御装置は、
    第１の条件と、前記第１の条件とは異なる第２の条件と、を含む前記所定の処理の条件を記憶するレシピ記憶部と、
    前記第１の条件で前記基板に対して行われる第１の処理と、前記第１の処理の後に前記第２の条件で前記基板に対して行われる第２の処理と、において、前記第２の処理の結果と、前記第１の条件と前記第２の条件との関係から予測される結果と、に基づいて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定する制御部と、
    を有し、
    前記制御部は、同時に処理される複数枚の基板を用いて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定し、
    前記制御部は、前記複数枚の基板の少なくとも一部において、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定し、
    前記第２の処理の結果が、前記複数枚の基板のすべてにおいて、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向ではない場合、前記第１の処理の結果及び前記第２の処理の結果が異常ではないと判定し、
    前記制御部は、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、前記複数枚の基板のすべてにおいて、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合と、前記複数枚の基板の一部において前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合とで、異なる推定原因を報知する、
    基板処理システム。
  7. 第１の条件で基板に第１の処理を行うステップと、
    前記第１の処理を行うステップの後、前記第１の条件とは異なる第２の条件で基板に第２の処理を行うステップと、
    前記第２の処理の結果と、前記第１の条件と前記第２の条件との関係から予測される結果と、に基づいて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定するステップと、
    を有し、
    前記判定するステップは、同時に処理される複数枚の基板を用いて、前記第１の処理の結果又は前記第２の処理の結果が異常であるか否かを判定し、
    前記判定するステップは、前記複数枚の基板の少なくとも一部において、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定し、
    前記第２の処理の結果が、前記複数枚の基板のすべてにおいて、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向ではない場合、前記第１の処理の結果及び前記第２の処理の結果が異常ではないと判定し、
    前記判定するステップは、前記第１の処理の結果又は前記第２の処理の結果が異常であると判定した場合、前記複数枚の基板のすべてにおいて、前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合と、前記複数枚の基板の一部において前記第２の処理の結果が、前記第１の条件と前記第２の条件との関係から予測される結果の傾向とは逆傾向である場合とで、異なる推定原因を報知する、
    基板処理方法。
  8. 請求項７に記載の基板処理方法をコンピュータに実行させる、プログラム。
JP2016053882A 2016-03-17 2016-03-17 制御装置、基板処理システム、基板処理方法及びプログラム Active JP6584350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016053882A JP6584350B2 (ja) 2016-03-17 2016-03-17 制御装置、基板処理システム、基板処理方法及びプログラム
US15/459,553 US20170271218A1 (en) 2016-03-17 2017-03-15 Control device, substrate processing system, substrate processing method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053882A JP6584350B2 (ja) 2016-03-17 2016-03-17 制御装置、基板処理システム、基板処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2017168728A JP2017168728A (ja) 2017-09-21
JP6584350B2 true JP6584350B2 (ja) 2019-10-02

Family

ID=59847769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053882A Active JP6584350B2 (ja) 2016-03-17 2016-03-17 制御装置、基板処理システム、基板処理方法及びプログラム

Country Status (2)

Country Link
US (1) US20170271218A1 (ja)
JP (1) JP6584350B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785699B2 (ja) * 2017-03-28 2020-11-18 東京エレクトロン株式会社 基板処理システム及び制御装置
US10784174B2 (en) * 2017-10-13 2020-09-22 Lam Research Corporation Method and apparatus for determining etch process parameters
JP2022125802A (ja) 2021-02-17 2022-08-29 東京エレクトロン株式会社 成膜システム、成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359217A (ja) * 2001-05-31 2002-12-13 Omron Corp 研磨終点検出方法およびその装置
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
JP4568216B2 (ja) * 2003-09-08 2010-10-27 株式会社東芝 半導体装置の製造システム
JP4882239B2 (ja) * 2005-02-16 2012-02-22 東京エレクトロン株式会社 半導体製造装置、コンピュータプログラム及び記憶媒体
EP1845553B1 (en) * 2004-12-28 2009-10-21 Tokyo Electron Ltd. Semiconductor manufacturing apparatus, abnormality detection in such semiconductor manufacturing apparatus, method for specifying abnormality cause or predicting abnormality, and recording medium wherein computer program for executing such method is recorded
JP2013008860A (ja) * 2011-06-24 2013-01-10 Asahi Kasei Electronics Co Ltd 半導体装置の評価用ｔｅｇ、オーバーエッチング率の演算方法および半導体装置の評価方法
JP5739841B2 (ja) * 2012-06-13 2015-06-24 株式会社東芝 電子デバイスの生産管理装置、生産管理システム及び生産管理プログラム

Also Published As

Publication number Publication date
US20170271218A1 (en) 2017-09-21
JP2017168728A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
JP6584350B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6280407B2 (ja) 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP2006186280A (ja) 半導体製造装置及び記憶媒体
US10607869B2 (en) Substrate processing system and control device
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6864705B2 (ja) 基板処理装置、制御システム及び半導体装置の製造方法
US10229843B2 (en) Substrate processing apparatus and control device for substrate processing apparatus
KR20180109717A (ko) 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
CN114944325A (zh) 成膜系统以及成膜方法
JP6566897B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
JP6771418B2 (ja) 基板処理システム、制御装置、群コントローラ及びホストコンピュータ
JP2016136598A (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190903

R150 Certificate of patent or registration of utility model

Ref document number: 6584350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250