JP6739386B2 - 基板処理システム、制御装置、成膜方法及びプログラム - Google Patents

基板処理システム、制御装置、成膜方法及びプログラム Download PDF

Info

Publication number
JP6739386B2
JP6739386B2 JP2017063792A JP2017063792A JP6739386B2 JP 6739386 B2 JP6739386 B2 JP 6739386B2 JP 2017063792 A JP2017063792 A JP 2017063792A JP 2017063792 A JP2017063792 A JP 2017063792A JP 6739386 B2 JP6739386 B2 JP 6739386B2
Authority
JP
Japan
Prior art keywords
substrate
film
information indicating
substrates
film formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017063792A
Other languages
English (en)
Other versions
JP2018166192A (ja
Inventor
裕一 竹永
裕一 竹永
隆人 笠井
隆人 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017063792A priority Critical patent/JP6739386B2/ja
Priority to KR1020180033813A priority patent/KR102234404B1/ko
Priority to US15/936,952 priority patent/US10504803B2/en
Publication of JP2018166192A publication Critical patent/JP2018166192A/ja
Application granted granted Critical
Publication of JP6739386B2 publication Critical patent/JP6739386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/188—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by special applications and not provided for in the relevant subclasses, (e.g. making dies, filament winding)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40066—Stack and align identical layers, laminates, electronic substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Description

本発明は、基板処理システム、制御装置、成膜方法及びプログラムに関する。
従来から、半導体製造プロセスにおいて、半導体ウエハ等の基板を処理する基板処理装置、例えば縦型熱処理装置が用いられている。縦型熱処理装置では、多数枚のウエハを棚状に保持する保持具を縦型の熱処理炉内に配置し、ＣＶＤ処理、ＡＬＤ処理等により、基板への成膜が行われる。
このような基板処理装置では、製品ウエハの均一性の向上のためにダミーウエハが配置される（例えば、特許文献１参照）。ダミーウエハとしては、例えば未処理ウエハや処理済ウエハが用いられる。
特開２００９−８１２６０号公報
しかしながら、ダミーウエハに未処理ウエハを用いると、製品ウエハを処理するごとに新たな未処理ウエハを用意することになり、半導体装置の製造コストが増大する。一方、ダミーウエハに処理済ウエハを用いると、製品ウエハの膜厚に影響を与える可能性がある。これは、ウエハの表面状態により、反応ガスの消費量が異なることに起因する。このように、成膜処理を行う際には、外乱の影響を受ける場合がある。
本発明は上記に鑑みてなされたものであって、外乱の影響を除去して成膜処理を行うことが可能な基板処理システムを提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る基板処理システムは、処理容器内に収容された複数の基板に対し、前記複数の基板のうち少なくとも一の基板に成膜された膜の特性に基づいて算出される成膜条件を用いて、前記複数の基板に成膜処理を行うことが可能な基板処理システムであって、前記基板の表面状態が前記一の基板に成膜される膜の特性に与える影響を表す表面状態情報、及び前記基板の前記処理容器内における配置状態が前記一の基板に成膜される膜の特性に与える影響を表す配置状態情報を記憶する記憶部と、前記記憶部に記憶された前記表面状態情報及び前記配置状態情報に基づいて、前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を算出する算出部と、前記算出部が算出した前記情報に基づいて、前記一の基板に成膜される膜の特性を補正する補正部と、を有し、前記表面状態情報は、前記基板に成膜された膜の種類を表す膜種情報と、前記基板の表面積を表す表面積情報と、を含み、前記配置状態情報は、前記処理容器内にガスを供給するガス導入部から前記一の基板に至るまでの経路上に載置される基板の枚数を表す枚数情報と、前記一の基板と隣接する基板に成膜された膜の種類を表す隣接膜種情報と、を含み、前記膜種情報及び前記表面積情報が前記一の基板に成膜される膜の特性に与える影響を表す情報を数値化した補正係数をそれぞれａ ｋ 、ｂ ｋ （ｋは定数）、前記隣接膜種情報を数値化した補正係数をｃ、前記ガス導入部から前記一の基板に至るまでの経路上に載置される前記基板の枚数をｎとすると、前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（２）により算出される。
Figure 0006739386
開示の基板処理システムによれば、外乱の影響を除去して成膜処理を行うことができる。
本発明の実施形態に係る基板処理システムの概略断面図 本発明の実施形態に係る制御装置の機能構成を説明するための図 本発明の実施形態に係る外乱除去処理の一例のフローチャート
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
（基板処理システム）
本発明の基板処理システムについて説明する。図１は、本発明の実施形態に係る基板処理システムの概略断面図である。
図１に示されるように、基板処理システムは、基板処理装置１と、制御装置１００とを備える。
基板処理装置１は、例えば処理容器４内に収容された複数の基板に対し、一括で成膜処理を実行可能なバッチ式の装置である。基板は、例えば半導体ウエハ（以下「ウエハＷ」という。）であってよい。
制御装置１００は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムに基づいて動作し、基板処理装置１の動作を制御する。制御装置１００は、基板処理装置１の内部に設けられていてもよく、外部に設けられていてもよい。制御装置１００が基板処理装置１の外部に設けられている場合、制御装置１００は、有線又は無線等の通信手段によって、基板処理装置１を制御することができる。また、制御装置１００は、有線又は無線等の通信手段によって、基板処理装置１を含む複数の装置を一元管理する制御装置である群コントローラやホストコンピュータに接続されていてもよい。
（基板処理装置）
図１に示されるように、基板処理装置１は、長手方向が垂直方向である略円筒形の処理容器４を有する。処理容器４は、円筒体の内筒６と、内筒６の外側に同心的に配置された天井を有する外筒８とを備える２重管構造を有する。内筒６及び外筒８は、例えば石英等の耐熱性材料により形成されている。
内筒６及び外筒８は、ステンレス鋼等により形成されるマニホールド１０によって、その下端部が保持されている。マニホールド１０は、例えば図示しないベースプレートに固定されている。なお、マニホールド１０は、内筒６及び外筒８と共に略円筒形の内部空間を形成しているため、処理容器４の一部を形成しているものとする。即ち、処理容器４は、例えば石英等の耐熱性材料により形成される内筒６及び外筒８と、ステンレス鋼等により形成されるマニホールド１０とを備え、マニホールド１０は、内筒６及び外筒８を下方から保持するように処理容器４の側面下部に設けられている。
マニホールド１０は、処理容器４内に、成膜処理に用いられる成膜ガス、添加ガス等の処理ガス、パージ処理に用いられるパージガス等の各種ガスを導入するガス導入部２０を有する。図１では、ガス導入部２０が１つ設けられる形態を示しているが、これに限定されず、使用するガスの種類等に応じて、ガス導入部２０が複数設けられていてもよい。
処理ガスの種類としては、特に限定されず、成膜する膜の種類等に応じて適宜選択することができ、例えばシリコン含有ガスであってよい。
パージガスの種類としては特に限定されず、例えば窒素（Ｎ２）ガス等の不活性ガスを用いることができる。
ガス導入部２０には、各種ガスを処理容器４内に導入するための導入配管２２が接続される。なお、導入配管２２には、ガス流量を調整するためのマスフローコントローラ等の流量調整部２４や図示しないバルブ等が介設されている。
また、マニホールド１０は、処理容器４内を排気するガス排気部３０を有する。ガス排気部３０には、処理容器４内を減圧制御可能な真空ポンプ３２、開度可変弁３４等を含む排気配管３６が接続されている。
マニホールド１０の下端部には、炉口４０が形成されており、炉口４０には、例えばステンレス鋼等により形成される円盤状の蓋体４２が設けられている。蓋体４２は、例えばボートエレベータとして機能する昇降機構４４により昇降可能に設けられており、炉口４０を気密に封止可能に構成されている。
蓋体４２の上には、例えば石英製の保温筒４６が設置されている。保温筒４６の上には、例えば５０枚から１７５枚程度のウエハＷを水平状態で所定の間隔で多段に保持する、例えば石英製のウエハボート４８が載置されている。
ウエハボート４８は、昇降機構４４を用いて蓋体４２を上昇させることで処理容器４内へとロード（搬入）され、ウエハボート４８内に保持されたウエハＷに対して各種の成膜処理が行われる。各種の成膜処理が行われた後には、昇降機構４４を用いて蓋体４２を下降させることで、ウエハボート４８は処理容器４内から下方のローディングエリアへとアンロード（搬出）される。
処理容器４の外周側には、処理容器４を所定の温度に加熱制御可能な、例えば円筒形状のヒータ６０が設けられている。
ヒータ６０は、複数のゾーンに分割されており、鉛直方向上側から下側に向かって、ヒータ６０ａ〜６０ｇが設けられている。ヒータ６０ａ〜６０ｇは、それぞれ電力制御機６２ａ〜６２ｇによって独立して発熱量を制御できるように構成される。また、内筒６の内壁及び／又は外筒８の外壁には、ヒータ６０ａ〜６０ｇに対応して、図示しない温度センサが設置されている。なお、図１では、ヒータ６０が７つのゾーンに分割されている形態を示しているが、これに限定されず、例えば鉛直方向上側から下側に向かって、６つ以下のゾーンに分割されていてもよく、８つ以上のゾーンに分割されていてもよい。また、ヒータ６０は、複数のゾーンに分割されていなくてもよい。
ウエハボート４８に載置された多数枚のウエハＷは、１つのバッチを構成し、１つのバッチ単位で各種の成膜処理が行われる。多数枚のウエハＷは、製品基板である製品ウエハＷｐと、モニタ基板であるモニタウエハＷｍと、ダミー基板であるダミーウエハＷｄとを含む。
製品ウエハＷｐは、半導体装置の製造に用いられるウエハＷである。製品ウエハＷｐは、下地膜が成膜されたウエハであってもよく、下地膜が成膜されていない未処理ウエハであってもよい。
モニタウエハＷｍは、製品ウエハＷｐに成膜される膜の厚さのモニタのためのウエハＷであり、条件を揃えるため、例えば製品ウエハＷｐとほぼ同一のウエハＷが用いられる。モニタウエハＷｍは、分割されるヒータ６０ａ〜６０ｇのそれぞれに対応して配置されることが好ましい。これにより、ゾーンごとの膜厚を測定することができ、面間均一性を高い精度で制御することが可能となる。
ダミーウエハＷｄは、製品ウエハＷｐの均一性の向上のために配置される。即ち、ウエハボート４８の上端、下端の近傍では、積層されたウエハＷと外界との境界となることから、他のウエハＷと膜厚が異なる可能性がある。ウエハボート４８の上端、下端の近傍にダミーウエハＷｄを配置することで，製品ウエハＷｐ間での膜厚の均一性（ウエハ間均一性）の確保が図られる。
ところで、多数枚のウエハを棚状に保持して一括で成膜処理を行う基板処理装置１においては、ウエハＷの表面状態、表面積、ウエハＷの配置状態（レイアウト）、内筒６の状態等の外乱によって、ガス導入部２０から供給される成膜ガスの濃度に分布が生じる。
具体的には、成膜ガスは、内筒６の下部に配置されたガス導入部２０のガス導入口から供給され、内筒６の上部から排出される。成膜ガスが内筒６の下部から上部に移動する間に、成膜ガスがウエハＷでの成膜で消費され、濃度が低下する。その結果、ガス導入口の近傍（内筒６の下部）での成膜ガスの濃度は大きく、ガス導入口から遠ざかるにつれて成膜ガスの濃度は低下し、ガス導入口の遠方（内筒６の上部）での成膜ガスの濃度は小さくなる。このため、成膜ガスの濃度分布に応じて、ウエハＷの膜厚もガス導入口の近傍で厚く（成膜速度が大きく）、ガス導入口の遠方で薄く（成膜速度が小さく）なる傾向がある。このときのガス濃度の分布は、ガス導入口からの距離、及びガスの経路上での条件（ウエハＷの表面状態、表面積、内筒６の状態等）によって異なる。ガス導入口の近傍（内筒６の下部）での成膜ガスの濃度はこの条件の影響が小さく、ガス導入口の遠方（内筒６の上部）での成膜ガスの濃度はこの条件の影響が大きい。このように成膜ガスの経路上に配置されるウエハＷの表面状態が、成膜ガスの濃度分布、ひいてはウエハＷに形成される膜の厚さ（ウエハ間膜厚の均一性）に影響を与える。
また、未処理ウエハＷｎ、処理済ウエハＷｙでガスの消費量が異なる。一般に、未処理ウエハＷｎでは成膜速度が小さく、処理済ウエハＷｙでは成膜速度が大きい。これは、膜の構成材料とウエハＷの表面を構成する材料の親和性に起因する。ウエハＷの表面を構成する材料が膜の構成材料と同一（ウエハＷが処理済ウエハＷｙ）であれば、材料の親和性の関係で、成膜ガスから膜への転換が速やかで（成膜速度が大きく）、成膜ガスの消費量も大きくなる。一方、ウエハＷの表面を構成する材料が膜の構成材料と異種（ウエハＷが未処理ウエハＷｎ）であれば、成膜ガスから膜への転換が遅くなり（成膜速度が小さく）、成膜ガスの消費量も小さくなる。その結果、未処理ウエハＷｎを積層配置した場合、成膜ガスの濃度分布、ひいてはウエハ間での膜厚分布が小さくなる（ウエハ間での膜厚の均一性が良好）。一方、処理済ウエハＷｙを積層配置した場合、反応ガスの濃度分布、ひいてはウエハ間での膜厚分布が大きくなる（ウエハ間での膜厚の均一性が不良）。
そこで、以下では、これらの外乱の影響を除去して成膜処理を行うことができる、本発明の実施形態に係る制御装置１００の具体的な構成について説明する。
（制御装置）
本発明の実施形態に係る制御装置１００について説明する。図２は、本発明の実施形態に係る制御装置１００の機能構成を説明するための図である。
図２に示されるように、制御装置１００は、記憶部１０１と、算出部１０２と、補正部１０３とを有する。
記憶部１０１は、表面状態情報及び配置状態情報を記憶する。
表面状態情報は、ウエハＷの表面状態が一のウエハＷ（例えば、モニタウエハＷｍ、製品ウエハＷｐ）に成膜される膜の特性に与える影響を表す情報である。膜の特性とは、例えば膜の厚さ、膜中不純物濃度であってよい。表面状態情報は、ウエハＷに成膜された膜の種類を表す膜種情報と、ウエハＷの表面積を表す表面積情報とを含む。膜種情報は、例えば成膜する膜に対する下地膜の種類に応じて定められた膜種補正係数であってよく、予備実験等により定められる。具体的には、例えば成膜する膜と下地膜の種類が同一である場合の膜種補正係数を１とすると、成膜する膜と下地膜の種類とが異なる場合の膜種補正係数は１よりも小さい値とすることができる。表面積情報は、例えばウエハＷの表面積に応じて定められた表面積補正係数であってよく、予備実験等により定められる。具体的には、ウエハＷの表面に凹凸パターンが形成されていない場合の表面積補正係数を１とすると、ウエハＷの表面にトレンチパターンやホールパターン等の凹凸パターンが形成されている場合の表面積補正係数は１よりも大きい値とすることができる。また、ウエハＷの表面積が大きいほど、表面積補正係数は大きい値とすることができる。
配置状態情報は、ウエハＷの処理容器４内における配置状態が一のウエハＷ（例えば、モニタウエハＷｍ、製品ウエハＷｐ）に成膜される膜の特性に与える影響を表す情報である。具体的には、配置状態情報は、処理容器４内にガスを供給するガス導入部２０のガス導入口から一のウエハＷに至るまでの経路上に載置されるウエハＷの枚数を表す枚数情報であってよい。例えば、図１に示す基板処理装置１において、ウエハボート４８のすべてのスロットにウエハＷが載置されており、一のウエハＷであるモニタウエハＷｍが下から１０枚目に載置されている場合、ガス導入部２０のガス導入口からモニタウエハＷｍに至るまでの経路上に載置されるウエハＷの枚数は９枚である。即ち、枚数情報は９枚とされる。また、配置状態情報は、一のウエハＷにおける成膜が行われる側の面と隣接するウエハＷの表面積の情報及び隣接するウエハＷに成膜された膜の種類を表す隣接膜種情報を含んでもよい。
算出部１０２は、記憶部１０１に記憶された表面状態情報及び配置状態情報に基づいて、複数のウエハＷが一のウエハＷの膜の特性に与える影響を表す情報を算出する。具体的には、膜種情報及び表面状態情報が一のウエハＷに成膜される膜の特性に与える影響を表す情報を数値化した補正係数である膜種補正係数及び表面積補正係数をそれぞれａｋ、ｂｋ（ｋは定数）、経路上のウエハＷの枚数をｎとすると、算出部１０２は、複数のウエハＷが一のウエハＷの膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（１）により算出する。
Figure 0006739386
また、配置状態情報が隣接膜種情報を含む場合、隣接膜種情報を数値化した補正係数をｃとすると、算出部１０２は、複数のウエハＷが一のウエハＷの膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（２）により算出する。
Figure 0006739386
補正部１０３は、算出部１０２が算出した情報に基づいて、一のウエハＷに成膜された膜の特性の実測値を補正する。これにより、一のウエハＷに成膜される膜の特性は、外乱の影響が除去された特性に補正することができる。そのため、外乱の影響が除去された特性に基づいて算出される成膜条件を用いて、複数のウエハＷに成膜処理を行うことができる。その結果、ウエハＷに成膜される膜の特性を高い精度で制御することができる。
（外乱除去処理）
本発明の実施形態に係る外乱除去処理について説明する。図３は、本発明の実施形態に係る外乱除去処理の一例のフローチャートである。
以下では、前述の基板処理装置１を用いて、ウエハボート４８のすべてのスロットにウエハＷを載置し、そのうちの一のウエハＷをモニタウエハＷｍとし、モニタウエハＷｍに成膜される膜の膜厚に基づいて算出される成膜条件を用いて、複数のウエハＷに成膜処理を行う場合を例に挙げて説明する。
制御装置１００は、ユーザ等により成膜条件が選択され、成膜処理の操作が行われると、図３のフローチャートに示される外乱除去処理を開始する。成膜条件は、目標膜厚を含む。
最初に、制御装置１００は、ユーザ等により選択された成膜条件に基づいて、複数のウエハＷに対して成膜処理を実行する（ステップＳ１）。また、モニタウエハＷｍに成膜された膜の膜厚を測定する。
次に、制御装置１００は、モニタウエハＷｍに成膜された膜の膜厚の測定結果を取得する（ステップＳ２）。
次に、制御装置１００は、膜厚測定結果を補正する（ステップＳ３）。具体的には、算出部１０２は、記憶部１０１に記憶されたウエハＷの表面状態が一のウエハＷに成膜される膜の膜厚に与える影響を表す表面状態情報、及びウエハＷの処理容器４内における配置状態が一のウエハＷに成膜される膜の膜厚に与える影響を表す配置状態情報に基づいて、複数のウエハＷが一のウエハＷの膜の膜厚に与える影響を表す情報を算出する。続いて、補正部１０３は、算出部１０２が算出した複数のウエハＷが一のウエハＷの膜の膜厚に与える影響を表す情報に基づいて、一のウエハＷに成膜された膜の実測膜厚を補正する。これにより、ウエハボート４８に載置された複数のウエハＷの表面状態や配置状態等の外乱の影響を除去した膜厚を算出することができる。
次に、制御装置１００は、ステップＳ３において補正された膜厚が管理基準内であるか否かを判定する（ステップＳ４）。管理基準は、成膜条件等に応じて定められ、例えば目標膜厚±１０％であってよく、目標膜厚±５％であってもよい。
ステップＳ４において、補正された膜厚が管理基準内であると判定した場合、制御装置１００は、処理を終了する。一方、ステップＳ４において、補正された膜厚が管理基準外であると判定した場合、制御装置１００は、ユーザ等に成膜結果が管理基準外であることを通知する（ステップＳ５）。成膜結果が管理基準外であることの通知を受けると、ユーザ等は処理を続行するか否かを判断し得る。
ステップＳ６では、制御装置１００は、ユーザ等からの処理続行の操作を受け付けたか否かを判定する。
ステップＳ６において、処理続行の操作を受け付けたと判定した場合、制御装置１００は、処理を終了する。一方、ステップＳ６において、処理続行の操作を受け付けていないと判定した場合、制御装置１００は、ユーザ等による対処がなされたか否かを判定する（ステップＳ７）。
ステップＳ７において、ユーザ等による対処がなされたと判定した場合、制御装置１００は、処理をステップＳ１へ移行する。一方、ユーザ等による対処がなされていないと判定した場合、制御装置１００は、再びステップＳ７を繰り返す。
以上に説明したように、本発明の実施形態では、表面状態情報及び配置状態情報に基づいて、複数のウエハＷが一のウエハＷの膜の特性に与える影響を表す情報を算出し、算出した情報に基づいて、一のウエハＷに成膜される膜の特性を補正する。これにより、使用するウエハＷの表面状態やウエハボート４８に載置されるウエハＷの枚数が変わる等の外乱が生じた場合であっても、外乱の影響を取り除いた膜の特性を取得することができる。そのため、ダミーウエハＷｄをコーティングする作業（工程）が不要となり、半導体装置の製造に掛かるコスト、手間、時間を削減することができる。
また、成膜結果に対する外乱が除去されるため、成膜結果の監視精度が向上し、監視時の誤報（誤検知）が発生しにくくなる。
さらに、成膜結果を用いたフィードバック制御を行う場合には、精度の高いプロセス制御（プロセス結果の調整）が可能になる。
以上、本発明を実施するための形態について説明したが、上記内容は、発明の内容を限定するものではなく、本発明の範囲内で種々の変形及び改良が可能である。
上記の実施形態では、基板処理装置１の動作を制御する制御装置１００が外乱除去処理を実行する場合を例に挙げて説明したが、本発明はこれに限定されない。例えば、有線又は無線等の通信手段によって制御装置１００と接続された群コントローラやホストコンピュータが外乱除去処理を実行してもよい。
上記の実施形態では、ウエハＷの表面状態及びウエハＷの処理容器４内における配置状態が一のウエハＷに成膜される膜の特性に与える影響を数値化して、実測された膜の特性値を補正する場合を例に挙げて説明したが、本発明はこれに限定されない。例えば、これらの影響に加えて、内筒６の状態（内筒６表面の累積膜厚の大きさ）、モニタウエハＷｍの前洗浄の実施有無、モニタウエハＷｍに成膜された下地膜、製品ウエハＷｐの洗浄後の経過時間等が、一のウエハＷに成膜される膜の特性に与える影響を数値化して、実測された膜の特性を補正してもよい。
１ 基板処理装置
４ 処理容器
１００ 制御装置
１０１ 記憶部
１０２ 算出部
１０３ 補正部
Ｗ ウエハ
Ｗｍ モニタウエハ

Claims (5)

  1. 処理容器内に収容された複数の基板に対し、前記複数の基板のうち少なくとも一の基板に成膜された膜の特性に基づいて算出される成膜条件を用いて、前記複数の基板に成膜処理を行うことが可能な基板処理システムであって、
    前記基板の表面状態が前記一の基板に成膜される膜の特性に与える影響を表す表面状態情報、及び前記基板の前記処理容器内における配置状態が前記一の基板に成膜される膜の特性に与える影響を表す配置状態情報を記憶する記憶部と、
    前記記憶部に記憶された前記表面状態情報及び前記配置状態情報に基づいて、前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を算出する算出部と、
    前記算出部が算出した前記情報に基づいて、前記一の基板に成膜される膜の特性を補正する補正部と、
    を有し、
    前記表面状態情報は、前記基板に成膜された膜の種類を表す膜種情報と、前記基板の表面積を表す表面積情報と、を含み、
    前記配置状態情報は、前記処理容器内にガスを供給するガス導入部から前記一の基板に至るまでの経路上に載置される基板の枚数を表す枚数情報と、前記一の基板と隣接する基板に成膜された膜の種類を表す隣接膜種情報と、を含み、
    前記膜種情報及び前記表面積情報が前記一の基板に成膜される膜の特性に与える影響を表す情報を数値化した補正係数をそれぞれａ ｋ 、ｂ ｋ （ｋは定数）、前記隣接膜種情報を数値化した補正係数をｃ、前記ガス導入部から前記一の基板に至るまでの経路上に載置される前記基板の枚数をｎとすると、
    前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（２）により算出される、
    基板処理システム。
    Figure 0006739386
  2. 前記一の基板は、製品基板に形成される膜の特性のモニタのためのモニタ基板である、
    請求項１に記載の基板処理システム。
  3. 処理容器内に収容された複数の基板に対し、前記複数の基板のうち少なくとも一の基板に成膜された膜の特性に基づいて算出される成膜条件を用いて、前記複数の基板に成膜処理を行うことが可能な基板処理装置を制御する制御装置であって、
    前記基板の表面状態が前記一の基板に成膜される膜の特性に与える影響を表す表面状態情報、及び前記基板の前記処理容器内における配置状態が前記一の基板に成膜される膜の特性に与える影響を表す配置状態情報を記憶する記憶部と、
    前記記憶部に記憶された前記表面状態情報及び前記配置状態情報に基づいて、前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を算出する算出部と、
    前記算出部が算出した前記情報に基づいて、前記一の基板に成膜される膜の特性を補正する補正部と、
    を有し、
    前記表面状態情報は、前記基板に成膜された膜の種類を表す膜種情報と、前記基板の表面積を表す表面積情報と、を含み、
    前記配置状態情報は、前記処理容器内にガスを供給するガス導入部から前記一の基板に至るまでの経路上に載置される基板の枚数を表す枚数情報と、前記一の基板と隣接する基板に成膜された膜の種類を表す隣接膜種情報と、を含み、
    前記膜種情報及び前記表面積情報が前記一の基板に成膜される膜の特性に与える影響を表す情報を数値化した補正係数をそれぞれａ ｋ 、ｂ ｋ （ｋは定数）、前記隣接膜種情報を数値化した補正係数をｃ、前記ガス導入部から前記一の基板に至るまでの経路上に載置される前記基板の枚数をｎとすると、
    前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（２）により算出される、
    制御装置。
    Figure 0006739386
  4. 処理容器内に収容された複数の基板に対し、前記複数の基板のうち少なくとも一の基板に成膜された膜の特性に基づいて算出される成膜条件を用いて、前記複数の基板に成膜処理を行う成膜方法であって、
    前記基板の表面状態が前記一の基板に成膜される膜の特性に与える影響を表す表面状態情報、及び前記基板の前記処理容器内における配置状態が前記一の基板に成膜される膜の特性に与える影響を表す配置状態情報に基づいて、前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を算出する算出ステップと、
    前記算出ステップで算出した前記情報に基づいて、前記一の基板に成膜される膜の特性を補正する補正ステップと、
    を有し、
    前記表面状態情報は、前記基板に成膜された膜の種類を表す膜種情報と、前記基板の表面積を表す表面積情報と、を含み、
    前記配置状態情報は、前記処理容器内にガスを供給するガス導入部から前記一の基板に至るまでの経路上に載置される基板の枚数を表す枚数情報と、前記一の基板と隣接する基板に成膜された膜の種類を表す隣接膜種情報と、を含み、
    前記膜種情報及び前記表面積情報が前記一の基板に成膜される膜の特性に与える影響を表す情報を数値化した補正係数をそれぞれａ ｋ 、ｂ ｋ （ｋは定数）、前記隣接膜種情報を数値化した補正係数をｃ、前記ガス導入部から前記一の基板に至るまでの経路上に載置される前記基板の枚数をｎとすると、
    前記複数の基板が前記一の基板の膜の特性に与える影響を表す情報を数値化した補正値は、下記の数式（２）により算出される、
    成膜方法。
    Figure 0006739386
  5. 請求項４に記載の成膜方法をコンピュータに実行させるためのプログラム。
JP2017063792A 2017-03-28 2017-03-28 基板処理システム、制御装置、成膜方法及びプログラム Active JP6739386B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017063792A JP6739386B2 (ja) 2017-03-28 2017-03-28 基板処理システム、制御装置、成膜方法及びプログラム
KR1020180033813A KR102234404B1 (ko) 2017-03-28 2018-03-23 기판 처리 시스템, 제어 장치, 성막 방법 및 프로그램
US15/936,952 US10504803B2 (en) 2017-03-28 2018-03-27 Substrate processing system, control device, and film deposition method and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017063792A JP6739386B2 (ja) 2017-03-28 2017-03-28 基板処理システム、制御装置、成膜方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2018166192A JP2018166192A (ja) 2018-10-25
JP6739386B2 true JP6739386B2 (ja) 2020-08-12

Family

ID=63670760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017063792A Active JP6739386B2 (ja) 2017-03-28 2017-03-28 基板処理システム、制御装置、成膜方法及びプログラム

Country Status (3)

Country Link
US (1) US10504803B2 (ja)
JP (1) JP6739386B2 (ja)
KR (1) KR102234404B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102052435B1 (ko) * 2016-03-31 2019-12-05 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
CN114262880B (zh) * 2021-12-16 2023-11-17 上海华虹宏力半导体制造有限公司 一种lpcvd炉管自动调控沉积膜厚的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749687B1 (en) 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
JP2003077782A (ja) * 2001-08-31 2003-03-14 Toshiba Corp 半導体装置の製造方法
JP4068327B2 (ja) * 2001-10-11 2008-03-26 株式会社東芝 半導体製造装置と半導体装置の製造方法
US20050136657A1 (en) 2002-07-12 2005-06-23 Tokyo Electron Limited Film-formation method for semiconductor process
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2008047785A (ja) * 2006-08-21 2008-02-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
JP5166138B2 (ja) * 2008-07-02 2013-03-21 パナソニック株式会社 半導体装置の製造方法および半導体装置の製造装置
JP5884705B2 (ja) 2012-10-16 2016-03-15 信越半導体株式会社 気相成長装置の汚染量測定方法及びエピタキシャルウェーハの製造方法
WO2014115586A1 (ja) 2013-01-23 2014-07-31 株式会社 日立ハイテクノロジーズ 表面計測装置
JP6378639B2 (ja) * 2015-03-24 2018-08-22 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム

Also Published As

Publication number Publication date
KR20180109717A (ko) 2018-10-08
US10504803B2 (en) 2019-12-10
JP2018166192A (ja) 2018-10-25
US20180286767A1 (en) 2018-10-04
KR102234404B1 (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
JP5010414B2 (ja) 基板処理システム，基板処理装置の制御方法，およびプログラム
US9453683B2 (en) Heat treatment system, heat treatment method, and program
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6106519B2 (ja) 基板処理方法、プログラム、制御装置、成膜装置及び基板処理システム
WO2004015750A1 (ja) 熱処理方法及び熱処理装置
JP6541599B2 (ja) 制御装置、基板処理システム、基板処理方法及びプログラム
KR101872067B1 (ko) 기판 처리 방법, 프로그램, 제어 장치, 기판 처리 장치 및 기판 처리 시스템
JP6739386B2 (ja) 基板処理システム、制御装置、成膜方法及びプログラム
JP2016157771A (ja) 熱処理システム、熱処理方法、及び、プログラム
US10607869B2 (en) Substrate processing system and control device
US20170271218A1 (en) Control device, substrate processing system, substrate processing method, and program
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6267881B2 (ja) 基板処理方法及び制御装置
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP2014099437A (ja) 半導体装置の製造方法
JP2022125802A (ja) 成膜システム、成膜方法
KR20180102014A (ko) 기판 처리 시스템, 제어 장치 및 기판 처리 방법
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP2007250682A (ja) 基板処理装置の温度制御方法、基板処理装置および基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200721

R150 Certificate of patent or registration of utility model

Ref document number: 6739386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250