JP5166138B2 - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

Description

本発明は、半導体装置の製造方法および半導体装置の製造装置に関し、特に、バッチ式の成膜装置において、その膜厚（成膜レート）を精度良く制御し、半導体装置の製造ばらつきを抑え、製造歩留を向上させる半導体装置の製造方法および半導体装置の製造装置に関する。

半導体装置のデザインルールの微細化に伴って、トランジスタや配線の形成技術ではますます高精度な制御が求められている。その要素技術の１つである、熱酸化、熱拡散、ＣＶＤ（Chemical Vapor Deposition）、アニール等の製造プロセスにおいて、近年、薄膜形成や不純物の極浅接合（USJ:Ultra Shallow Junction）に対しては、サーマルバジェットの低減が必要になっている。そのため、古くから半導体製造に用いられているファーネスタイプの製造装置であるバッチ式の減圧ＣＶＤ装置に代えて、枚葉式の急速昇降温熱処理装置（RTP:Rapid Thermal Processor）が使用されるようになっている。しかし、成膜レートが小さい膜を十数〜数十ｎｍの比較的厚い膜厚で形成する場合、枚葉式の製造装置では製造スループットが低いため製造コストが著しく増大する。そのため、生産性の高いバッチ式のファーネスタイプの製造装置が現在でも使用されている。

半導体装置のさらなる微細化が進むにつれて、製造装置の微小な状態変化が製造プロセスの出来映えに影響を及ぼし、もはや製造装置自身の制御だけでは安定なプロセスを実現することが難しくなりつつある。例えば、酸化膜形成装置の場合、ウェーハ温度や製造装置内部の温度がバッチ間で同一になる状態に制御していても、その膜形成装置の装置状態に依存して、実際に形成される酸化膜厚が異なる。その場合、プロセスモニター等の酸化膜厚を測定し、その膜厚から処理時間等を調整して目標とする膜厚に調整するプロセス制御（APC:Advanced Process Control）等が用いられる場合がある。

例えば、特許文献１に記載された方法もＡＰＣの一つである。特許文献１では、熱処理による製造プロセスを行う炉、減圧ＣＶＤ装置、ＲＴＰ等の製造装置において、プロセス制御コントローラを設けている。そのコントローラにおいて、製造装置から得られたガス流量や温度を基に酸化膜厚を計算し、所望の酸化膜厚となったときに製造装置のプロセスを停止させることを提案している。
特開２００７−５９９４５号公報

しかしながら、特許文献１に記載された方法ではいくつかの課題がある。

特許文献１の方法では、ウェーハ上の酸化膜厚の予測に、半導体製造装置のガス流量から得られたガス分圧と温度を用いているが、これらのパラメータのみでは装置の状態変化を正確に捉えることができない。これは、酸化膜形成のメカニズムと製造装置から得られるパラメータの測定原理と、その性質を考えると容易に説明できる。

すなわち、ウェーハ表面に存在する酸素原子（あるいは酸素ラジカル）が熱エネルギーを得てシリコンと結合し酸化膜となる。酸素原子の数はガス分圧から求められるが、熱エネルギーを求めるためにはウェーハ温度が必要になる。バッチ式減圧ＣＶＤ装置では、例えば、反応炉（チューブ）内部に熱電対が設置され、熱電対により計測された温度が一定になる状態に、反応炉を加熱するヒータの温度（放熱量）が制御される。あるいは、熱電対により計測された温度を用いてチューブ内のボートに設置された各ウェーハの温度を予測し、そのウェーハ温度が一定になる状態に、ヒータの温度を制御する方法もある。

バッチ式減圧ＣＶＤを使用し続けると、チューブやボート等のウェーハ以外の場所にも成膜される。その結果、装置状態、すなわち、ヒータからウェーハへの熱の伝わり方が変化する。そのため、熱電対により測定された温度や予測されるウェーハ温度が一定となる状態にヒータ温度を制御しても、バッチ間での真のウェーハ温度は厳密には一致しなくなり、ウェーハ上の酸化レートが変化することになる。半導体装置の微細化に伴って、この変化は無視できなくなり、数ナノメートルオーダーの膜厚制御が要求される場合は、バッチ間の膜厚ばらつきにより製造歩留を低下させる。

さらには、成膜レートは、装置状態だけでなく成膜処理される製品種にも依存する。近年採用されている、半導体装置を構成するトランジスタのゲート電極の側壁（サイドウォール）にスペーサを設けてチャネル領域とソース／ドレイン領域を分離する技術では、側壁上に成膜することになるため、ウェーハ上のゲート電極の寸法や数によって成膜面積が変化する。成膜面積が変化するとそれに応じて成膜レートも変化することが考えられる。

また、バッチ式減圧ＣＶＤ装置ではチューブの長手方向に配列された各ウェーハの成膜レートが均一になる状態にヒータ温度が調整されるが、互いに異なるゲート電極の寸法・数を有するウェーハに対して同時に成膜する場合、チューブ長手方向の成膜レートのバランスが崩れ、チューブ内のウェーハ設置位置によっても成膜レートの変化が発生する。

特許文献１では、製品種（ゲート電極の寸法・数）や装置内の処理位置による成膜レートの変動は考慮されておらず、これらに起因する膜厚ばらつきを低減することは不可能である。

本発明は、上述の従来の事情を鑑みて提案されたものであって、装置状態が変化したり複数種の製品ウェーハに対して同時に成膜したりする場合でも、ウェーハ上の膜厚ばらつきを低減することができる、半導体装置の製造方法および半導体装置の製造装置を提供することを目的とする。

前述した目的を達成するために、本発明は、以下の技術的手段を採用している。まず、本発明は、処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する成膜工程を含む半導体装置の製造方法を前提としている。そして、本発明に係る半導体装置の製造方法では、成膜工程が、以下のようにして実施される。まず、予め取得された予測式と、先に実施された成膜処理中に取得された装置パラメータとに基づいて、成膜レート予測値が算出される。ここで、予測式は、処理室内壁の堆積膜厚に依存して変動するウェーハへの到達熱エネルギー量と処理室内のウェーハ上の成膜レートとの対応関係を示す式である。当該予測式は、複数の装置パラメータを含む関数として表現されている。次いで、算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が目標膜厚となる処理時間が算出される。そして、当該算出された処理時間により、ウェーハ上に成膜処理が実施される。なお、装置パラメータとは、上記処理室を備える成膜装置において、成膜処理を実施する際に制御される各種パラメータおよび当該制御に伴って変動する非制御の各種パラメータである。例えば、減圧ＣＶＤ装置では、内部熱電対の計測温度、外部熱電対の計測温度、ヒータパワー、ガス流量、ガス圧力等を装置パラメータとして使用することができる。

この半導体装置の製造方法によれば、製造装置の状態が変化しても、その変化に応じて所望膜厚の膜をウェーハ上に形成することができる。この半導体装置の製造方法は、算出された成膜レート予測値が予め設定された範囲に属するか否かを判定し、予め設定された範囲に属すると判定された場合に、成膜処理を実施する構成であることが好ましい。これにより、製造装置の状態が変化により成膜レートが許容できない状態にまで変化した場合には成膜が実施されなくなる。その結果、製造歩留の低下を未然に防ぐことができる。

また、本発明に係る他の半導体装置の製造方法では、まず、予め取得された上述の予測式と、先に実施された成膜処理中に取得された装置パラメータとに基づいて、成膜レート予測値が算出される。次いで、算出された成膜レート予測値と予め設定された予定処理時間とに基づいて、予定処理時間経過後のウェーハ上の成膜量が算出される。そして、算出された成膜量が予め設定された範囲に属するか否かが判定され、予め設定された範囲に属すると判定された場合に、ウェーハ上に成膜処理が実施される。

この半導体装置の製造方法によれば、所望膜厚の膜が形成できる場合にのみ成膜が実施される。したがって、製造装置の状態が変化して所望膜厚の膜が形成できない状態になった場合には成膜が実施されないため、製造歩留の低下を未然に防ぐことができる。

以上の半導体装置の製造方法では、処理室内の全てのウェーハ上での成膜レートを代表する１つの成膜レートに対して取得された予測式を使用することができる。これにより、非常に簡便に、上述の効果を得ることができる。また、予測式は、処理室内に設置された各ウェーハ上の成膜面積に依存した成膜レート変動量を表現する補正項を含むことが好ましい。当該補正項は、例えば、各ウェーハ上に既形成の素子パターンの周囲長を含む項とすることができる。さらに、上記予測式は、処理室内でのウェーハ設置位置に依存した成膜レート変動量を表現する補正項を含むことが好ましい。

また、本発明に係るさらに他の半導体装置の製造方法では、まず、予め取得された基本成膜レート予測式と、直前に実施された成膜処理中に取得された装置パラメータとに基づいて、基本成膜レート予測値が算出される。基本成膜レート予測式は、処理室内の全てのウェーハ設置位置にベアウェーハを設置した状態で予め取得された式であり、処理室内壁の堆積膜厚に依存して変動する処理室内のベアウェーハへの到達熱エネルギー量と処理室内のベアウェーハ上の成膜レートとの対応関係を示す式である。当該基本成膜レート予測式は、複数の装置パラメータを含む関数として表現されている。次いで、算出された基本成膜レート予測値が予め設定された範囲に属するか否かが判定される。当該判定の結果、算出された成膜レート予測値が予め設定された範囲に属すると判定された場合には、予め取得された成膜レート予測式と、上記直前に実施された成膜処理中に取得された装置パラメータとに基づいて、成膜レート予測値が算出される。ここで、成膜レート予測式は、上述の到達熱エネルギー量と処理室内のウェーハ設置位置に設置された製品ウェーハ上の成膜レートとの対応関係を示す式である。当該成膜レート予測式は、例えば、上述の基本成膜レート予測式に補正項を付加した式を採用することができる。補正項は、処理室内に設置された各ウェーハ上の成膜面積に依存した成膜レートの変動量や、処理室内でのウェーハ設置位置に依存した成膜レートの変動量を表現する。続いて、算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が目標膜厚となる処理時間が算出される。そして、算出された処理時間により、ウェーハ上に成膜処理が実施される。

この半導体装置の製造方法では、装置状態の変動を基本成膜レートの変動として捉え、膜厚は製品ウェーハ上の成膜レートに基づいて制御するため、装置状態の変動をより正確に捉えることができ、装置状態の変動が許容範囲内であるときには、形成膜厚を精密に制御することができる。

なお、以上の判定において、成膜レート、成膜量あるいは基本成膜レートが範囲外に属すると判定された場合には、処理室の内壁に堆積した膜を、ウェーハがない状態で処理室内にクリーニングガスを導入することにより除去することが好ましい。これにより、装置状態を初期状態に戻すことができる。

一方、他の観点では、本発明は、処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する半導体装置の製造装置を提供することもできる。すなわち、本発明に係る半導体装置の製造装置は、成膜レート演算部、データ収集部、処理条件算出部および装置制御部を備える。成膜レート演算部は、データ収集部により取得された、先に実施された成膜処理中の装置パラメータを予め登録された予測式に代入することにより成膜レート予測値を算出する。ここで、予測式は、処理室内壁の堆積膜厚に依存して変動する処理室内のウェーハへの到達熱エネルギー量と処理室内のウェーハ上の成膜レートとの対応関係を示す式である。当該予測式は複数の装置パラメータを含む関数として表現されている。処理条件演算部は、成膜レート演算部により算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が目標膜厚となる処理時間を算出する。そして、装置制御部は、処理条件算出部により算出された処理時間にしたがって成膜処理を実行する。

この半導体装置の製造装置は、さらに、異常判定部を備えてもよい。異常判定部は、成膜レート演算部により算出された成膜レート予測値が予め設定された範囲に属するか否かを判定する。この場合、成膜レート予測値が予め設定された範囲に属すると異常判定部が判定した場合に、装置制御部が成膜処理を実行する。

また、本発明に係る他の半導体装置の製造装置は、成膜レート演算部、データ収集部、異常判定部および装置制御部を備える。成膜レート演算部は、データ収集部により取得された、先に実施された成膜処理中の装置パラメータを予め登録された上述の予測式に代入することにより成膜レート予測値を算出する。また、成膜レート演算部は、算出した成膜レート予測値と予め設定された予定処理時間とに基づいて予定処理時間経過後のウェーハ上の成膜量を算出する。異常判定部は、成膜レート演算部により算出された成膜量が予め設定された範囲に属するか否かを判定する。そして、異常判定部が成膜量が予め設定された範囲に属すると判定した場合に、装置制御部が成膜処理を実行する。

本発明によれば、使用に伴うバッチ式成膜装置の状態変化に起因する成膜レートの変動や、同一バッチにおいて異なるゲート周囲長を持つ製品ウェーハを処理する場合等に発生する成膜レートの変動に起因する異常な処理の実行を未然に防止することができる。また、このような成膜レートの変動が発生した場合でも、膜厚を所望の値に制御することができる。その結果、半導体装置の製造歩留を向上させることができ、バッチ間ばらつきも低減することができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。以下の各実施形態では、バッチ式減圧ＣＶＤ装置の事例により本発明を具体化している。

（第１の実施形態）
図１は本実施形態における半導体装置の製造装置である、酸化膜等の膜を形成するバッチ式減圧ＣＶＤ装置の要部を示す概略構成図である。

図１に示すように、減圧ＣＶＤ装置は、鉛直方向の軸心を有する円筒状の石英製あるいは炭化シリコン（ＳｉＣ）製のアウターチューブ３を備える。アウターチューブ３内部には、鉛直方向に軸心を有する円筒状の石英製のインナーチューブ２が収納されている。インナーチューブ２は両端が開放端になっており、下端がアウターチューブ３に支持されている。

アウターチューブ３は下端のみが開放端になっており、当該開放端を通じて複数のウェーハが搭載されたボート４が搬入出される。ボート４は、石英あるいはＳｉＣ等からなり、水平を保った状態で処理対象のウェーハを鉛直方向に一定の間隔で支持する。ボート４はアウターチューブ３の開放端を閉塞するキャップ（図示せず）に支持されており、キャップと一体になってアウターチューブ３から出し入れされる。なお、キャップおよびアウターチューブ３により気密された空間が反応炉（処理室）を構成している。

インナーチューブ３下端より下方のアウターチューブ２の側面にはガス導入管８が接続されている。ガス導入管８によりインナーチューブ２内に導入されたプロセスガスやパージガスは、インナーチューブ２の内側を下端側から上端側へ流れ、インナーチューブ２の上端からアウターチューブ３とインナーチューブ２との間の空間を経由して真空ポンプ２２に接続された排気管２１に排出される。真空ポンプ２２の上流側には、排気管２１の排気能力を調整する圧力制御部１０が配置されている。圧力制御部１０は、圧力制御部１０とアウターチューブ３との間に配置された圧力測定部９により計測された圧力値が所定圧力となる状態に排気能力を調整する。圧力制御部１０は、例えば、バタフライバルブやガスバラスト等により構成することができる。

アウターチューブ３の外周には、反応炉内を加熱する環状の抵抗加熱ヒータ５（以下、ヒータ５という。）が複数配置されている。なお、反応炉の加熱には、抵抗加熱ヒータに限らず、任意の熱源を使用することができる。ヒータ５は、アウターチューブ３に沿って複数個に分割されており、それぞれ独立して発熱量を制御可能になっている。なお、アウターチューブ３の外部（例えば、隣接するヒータ５の間）には、アウターチューブ３に沿って複数個の外部熱電対７が配置されている。また、アウターチューブ３の内部（例えば、インナーチューブ２とボート４との間）には、先端が互いに異なる高さに設置された複数個の内部熱電対６が配置されている。

図２は、上記減圧ＣＶＤ装置の制御系を示す機能ブロック図である。図２に示すように、減圧ＣＶＤ装置は、装置制御部１１およびプロセス制御部１２を備える。

装置制御部１１は、内部熱電対６および外部熱電対７で計測された温度を基に各ヒータ５の出力（ヒータパワー）を制御する。また、装置制御部１１は、ガス導入管８を通じて導入する各種ガスの流量、反応炉内圧力、処理時間等の装置パラメータも制御している。

プロセス制御部１２は、データ収集部１３、成膜レート演算部１４、処理条件演算部１５および異常判定部１６を備える。データ収集部１３は、装置制御部１１から装置状態（装置パラメータ等）を収集し記憶する。成膜レート演算部１４は、データ収集部１３が収集したデータの基づいて以下で詳述するように成膜レートを予測する。処理条件演算部１５は、成膜レート演算部１４が算出した成膜レート予測値と、生産システム１７から得たターゲット膜厚、製品ウェーハ上のゲート周囲長等の素子パターン周囲長および枚数から処理条件を算出する。なお、図２に示す生産システム１７は、当該減圧ＣＶＤ装置が属する半導体装置生産ラインのロット進捗等の生産状況を管理するシステムである。さらに、異常判定部１６は、成膜レート演算部１４が算出した成膜レートが予め設定された基準範囲内にあるかを判定する。なお、処理条件演算部１５において算出された処理条件は装置制御部１１に伝達される。

装置制御部１１、データ収集部１３、成膜レート演算部１４、処理条件演算部１５、異常判定部１６は、例えば、専用の演算回路、あるいは、プロセッサとＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェアにより実現することができる。また、データ収集部１３は収集したデータを記憶するＨＤＤ（Hard Disk Drive）等の記憶装置をさらに備える。

以上の構成において、ボート４がアウターチューブ３内にセットされると、アウターチューブ３内にガス導入管８からプロセスガスが導入されるとともに、真空ポンプ２２によりアウターチューブ３内の圧力が減圧され、一定圧力に維持される。このとき、アウターチューブ３内はヒータ５により一定温度に保持される。ヒータ５の発熱量は、例えば、内部熱電対６および外部熱電対７により計測された温度に基づいて、所定の目標温度（あるいは、特定のアルゴリズムにより予測されたウェーハ温度）となる状態に制御される。これにより、ボート４に搭載されたウェーハ上にプロセスガスに応じた膜が堆積される。

以上の構成を有する減圧ＣＶＤ装置では、（ａ）装置状態の変化、（ｂ）処理されるウェーハ上に形成されたパターンおよび当該ウェーハの枚数、（ｃ）ボート４へのウェーハの搭載位置により、ウェーハ上の成膜レートが変動し得る。

すなわち、反応炉内での成膜を重ねるごとに、インナーチューブ２の内壁、アウターチューブ３の内壁、ボート４にも膜が堆積される。このような、反応炉内の状態変化により熱源のヒータからチューブやボート、ウェーハへの熱の伝わり方が変わり、ウェーハ上の成膜レートが変化する。また、ウェーハ外に堆積した膜の堆積量が多くなると、パーティクルとなって成膜中のウェーハ上に付着し、製造歩留が低下する。このような製造歩留の低下を回避するため、所定のタイミングで、インナーチューブ２の内壁、アウターチューブ３の内壁、ボート４（以下、単にチューブ内壁という。）の堆積物を除去するガスクリーニングや、インナーチューブ２、アウターチューブ３、ボート４の交換等のメンテナンスが実施される。このようなメンテナンスによってもウェーハ上の成膜レートが変化する。

また、多品種を生産するラインでは、製品によってウェーハ上に形成された素子パターン、例えば、ゲートパターンの形状や配置が変わるため、素子パターン周囲長の総和が変わる。特に、トランジスタのゲート電極のサイドウォールスペーサ形成工程においては、製品種によって成膜面積が変わる。すなわち、ウェーハ上の総ゲート周囲長が長いと成膜面積が大きくなる。したがって、減圧ＣＶＤ装置に投入される製品ウェーハの品種（総ゲート周囲長）とその枚数によって成膜レートが変わることになる。

さらに、成膜装置はアウターチューブ３の長手方向（ウェーハの並ぶ方向）に温度が均一になるようにメンテナンス後等に調整（校正）されるが、その後、生産を開始すると投入されるウェーハによってもそのバランスが崩れることがある。その結果、チューブの長手方向に成膜レートが依存することになる。このため、バッチ内の膜厚ばらつきにより製造歩留が低下する。

本実施形態では、以上のような装置状態の変化、処理対象のウェーハ品種と枚数の変化、装置内のウェーハ処理位置による変化を考慮した成膜レートの予測式を使用することにより、膜厚ばらつきを抑制する。当該予測式について以下に説明する。

まず、装置状態のみが変化する場合の成膜レートの変化について説明する。このような装置状態のみが変化する場合の成膜レートは、例えば、パターンが形成されていないウェーハ（以下、ベアウェーハという。）を、ボート４の全搭載位置に配置した状態（以下、フルバッチ状態という。）で成膜を実施した場合に観測され得る。

減圧ＣＶＤ装置内の特定ウェーハにおける成膜レートは、当該ウェーハ上のデポラジカル量と熱エネルギーに依存し、デポラジカル量と熱エネルギーの積に比例すると考えることができる。デポラジカル量は成膜時のガス流量（分圧）で表すことができる。ウェーハ上の熱エネルギーは熱源であるヒータ５から放射されるが、ヒータ５から放射された熱エネルギーは、チューブ内壁の堆積膜厚によってウェーハへ伝えられる量が変化するため、ヒータパワーのみで表すことができない。すなわち、チューブ内壁の堆積膜に吸収される熱量をヒータパワーから差し引く必要がある。また、チューブ内壁の堆積膜厚は、デポラジカルのチューブ内壁への堆積係数αが処理回数につれて変化すると考えられるため、チューブ内壁の堆積膜厚は処理回数に比例して単純に増大しない。このため、減圧ＣＶＤ装置内の特定ウェーハにおける成膜レートは、処理回数の増大につれて複雑に変動する。

図３は、堆積係数α、チューブ内壁の堆積膜厚ｔ₀およびウェーハ上の成膜レートＲ₀の処理回数に対する依存性の一例を示す模式図である。図３において横軸が処理回数（処理バッチ数）に対応する。図３（ａ）の縦軸が堆積係数αに対応し、図３（ｂ）の縦軸が堆積膜厚ｔ₀に対応し、図３（ｃ）の縦軸が成膜レートＲ₀に対応する。

減圧ＣＶＤ装置では、ガスクリーニング直後およびチューブ交換直後に、所定の前処理（ボート４にウェーハを搭載しない状態での成膜）が実施され、その後、ウェーハへの成膜が実施される。この前処理後のチューブ内壁の状態は、ほぼ同一の状態になる。そのため、ガスクリーニング直後およびチューブ交換直後は、堆積係数αはほぼ同等の値であると考えられる。この状態でウェーハへの成膜を行うと、チューブ内壁にも膜が堆積する。チューブ内壁の堆積膜の堆積膜厚ｔ₀は、図３（ｂ）に示すように、処理回数が増大するにつれて、ガスクリーニング直後（チューブ交換直後を含む）から徐々に増大する。

チューブ内壁に膜が堆積すると、ヒータ５から放射された熱エネルギーの一部がチューブ内壁に堆積した膜に吸収される。チューブ内壁に堆積した膜による熱エネルギーの吸収が大きくなると、ボート４に搭載されたウェーハに到達する熱エネルギー量が減少する。上述のように、チューブ内部では内部熱電対６により温度（熱エネルギー量）が計測されており、当該内部熱電対６に到達する熱エネルギー量が減少すると、その減少量を補うようにヒータ５が放射する熱エネルギーが増大される。その結果、チューブ内壁に堆積した膜に吸収される熱エネルギー量はより大きくなり、図３（ａ）に示すように、堆積係数αは増大することになる。

なお、図３に示す、堆積係数α、チューブ内壁の堆積膜厚ｔ₀および成膜レートＲ₀の処理回数に対する依存性は、熱の吸収率、すなわち、成膜対象の膜種に応じて異なる挙動を示す。例えば、チューブ内壁に堆積する膜が薄く、堆積膜に吸収される熱エネルギーが小さい場合は、ウェーハまで到達する熱エネルギー量が大きく減少することはない。この場合、チューブ内壁への膜の堆積に使用される熱エネルギーは増大せず、堆積係数αも増大しない。この場合、上記前処理直後のチューブ内壁の状態に起因して、前処理直後のチューブ内壁に膜が堆積しやすい状態にあれば、処理回数の増大に伴って、堆積係数αが減少することも発生し得る。

以上のようなチューブ内壁への膜の堆積は、ウェーハへの成膜と並行して発生する。また、内部熱電対６は、測定原理上、熱エネルギーの変動を瞬時に捉えることはでない。すなわち、堆積膜厚ｔ₀の増大に起因する到達エネルギーの減少が内部熱電対６に検出されたときに、はじめて、ヒータ５の放射熱エネルギーが増大される。したがって、堆積係数αの変動（堆積膜厚ｔ₀の増加率の変動）に瞬時に追従することはできず、図３（ｃ）に示すように、ボート４に搭載されたウェーハへの成膜レートＲ₀も変動する。図３（ｃ）の事例では、成膜レートＲ₀は、処理回数が増大するにつれて、ガスクリーニング直後（チューブ交換直後を含む）の成膜レートから徐々に減少している。

以上のように、成膜レートＲ₀は処理回数の増大に伴って複雑に変動するが、当該変動は、チューブ内壁に堆積した膜による熱エネルギーの吸収、すなわち、堆積膜に起因するエネルギーロスが変動するために発生するといえる。したがって、チューブ内壁の堆積膜厚ｔ₀を考慮することにより、装置状態のみに起因する成膜レートＲ₀の変動を予測することができる。当該エネルギーロスは、チューブ内壁堆積膜の熱吸収率ａ_t、チューブ内壁の堆積膜厚ｔ₀および定数βを用いて、β・ａ_t・ｔ₀と表現することができる。したがって、成膜レートＲ₀は、以下の式（１）で表現することができる。

Ｒ₀∝デポラジカル量×熱エネルギー
∝ガス分圧×（ヒータパワー − エネルギーロス）
＝ガス分圧×（ヒータパワー − β・ａ_t・ｔ₀） ・・・（１）

減圧ＣＶＤ装置において堆積膜厚ｔ₀を実際に計測することは不可能ではないが、製造スループットやin-Situでのデータ取得の観点では、堆積膜厚ｔ₀をin-Situで計測可能な装置パラメータで代替することが好ましい。そこで、堆積膜厚ｔ₀を装置パラメータで表すことについて検討する。例えば、堆積膜厚ｔ₀が大きいと内部熱電対６の設定温度への追従が次第に悪くなることが考えられる。そのため、堆積膜厚ｔ₀を内部熱電対６の温度の設定値と実測値の差を変数として有する関数として仮定することができる。このように、堆積膜厚ｔ₀を装置パラメータで代替すると、成膜レートＲ₀を装置パラメータの関数として表現することができる。

本実施形態では、成膜レートＲ₀をより高精度に予測する観点で、堆積膜厚ｔ₀に依存して変動するウェーハ上への到達熱エネルギー量が複数の装置パラメータの関数として表現できると仮定している。また、本実施形態では、式（１）を表現できる最も簡単な式と考えられる、複数の装置パラメータを説明変数とする一次多項式（式（２））を成膜レートＲ₀の予測式として用いる。

Ｒ₀＝ｋ₁・Ｐ₁＋ｋ₂・Ｐ₂＋ｋ₃・Ｐ₃＋・・・＋ｋ_n・Ｐ_n＋Ｋ ・・・（２）

式（２）において、説明変数Ｐ₁〜Ｐ_nは、それぞれ、データ収集部１３が収集した内部熱電対６の計測温度、外部熱電対７の計測温度、ヒータパワー、ガス流量、ガス圧力等の装置パラメータの統計値である。ここで、統計値は、例えば、１回の成膜処理中に取得される装置パラメータの平均値、中央値、標準偏差、分散、レンジ（最大値−最小値）等を指す。また、係数ｋ₁〜ｋ_nは、各装置パラメータに対応する係数である。係数ｋ₁〜ｋ_nおよび定数Ｋは、例えば、複数回の成膜処理にわたって取得された、装置パラメータの各統計値と、それぞれの装置パラメータの統計値が取得された成膜処理における成膜レート実測値とを対象とする重回帰分析により求めることができる。なお、成膜レート実測値は、例えば、膜厚測定機等により成膜量を測定し、当該成膜量を成膜処理時間で除することにより算出することができる。また、式（２）中の説明変数Ｐ₁〜Ｐ_nとして使用する装置パラメータは、多変量解析、変数増減法等の変数決定法等により成膜レートＲ₀と高い相関関係を有する装置パラメータを適宜選択すればよい。なお、上記式（１）から理解できるように、説明変数Ｐ₁〜Ｐ_n中には、ヒータパワー、堆積膜厚ｔ₀を表す装置パラメータが少なくとも含まれることになる。また、成膜レートＲ₀の予測式は、一次多項式に限らず装置パラメータの２次関数や指数関数や対数関数などを用いてもよい。

また、厳密には、堆積膜厚ｔ₀は、チューブの高さ方向の位置により異なることになる。しかしながら、本実施形態では、単純化のため、チューブ内壁に一様な堆積膜が存在する状態を仮定している。この場合、式（２）の係数ｋ₁〜ｋ_nおよび定数Ｋの算出に使用する成膜レート実測値として、ボート４上搭載されたベアウェーハの中から選択された１つの代表ウェーハの成膜レート実測値や各ベアウェーハの成膜レート実測値の平均値等を使用することができる。

続いて、処理対象のウェーハ品種と枚数、減圧ＣＶＤ装置内のウェーハ処理位置による成膜レートの変化について説明する。

まず、１回の成膜処理における全成膜量Ｄ_Tを以下の式（３）のように仮定する。

全成膜量Ｄ_T＝各ウェーハの成膜量Ｄ_Wの総和
＋ウェーハ以外（チューブ等）の成膜量Ｄ₀
＋排気管２１へ排出される量Ｗ_E ・・・（３）

また、式（３）の右辺第１項は、各ベアウェーハの成膜量Ｄ_Bの総和と各製品ウェーハの成膜量Ｄ_Pの総和と考えることができる。ベアウェーハは、例えば、ボート４に製品ウェーハとともに搭載されるダミーウェーハである。ダミーウェーハは、ボート４の両端部（図１では、上端と下端）に複数枚搭載されるウェーハである。また、複数種の製品ウェーハをボート４に搭載する場合には、ダミーウェーハは、同一品種からなる製品ウェーハ群と他の同一品種からなる製品ウェーハ群との間にも複数枚搭載される。このダミーウェーハは、ボート４の両端部や各製品ウェーハ群端における均熱長を確保する機能を有している。製品ウェーハがシリコン（Ｓｉ）基板である場合、ダミーウェーハには、例えば、ＳｉＣ基板やＳｉ基板を使用することができる。

式（３）の右辺第１項を、各ベアウェーハの成膜量Ｄ_Bの総和と各製品ウェーハの成膜量Ｄ_Pの総和と考えると、式（３）は以下の式（４）で表現することができる。

Ｄ_T＝ΣＤ_B＋ΣＤ_P＋Ｄ₀＋Ｗ_E ・・・（４）

また、上述のように、各製品ウェーハ上の成膜レートは各製品ウェーハ群の成膜総面積に依存する。例えば、素子パターン周囲長が長くなるにつれて、あるいは同一品種からなる製品ウェーハ群に属するウェーハ枚数が多くなるにつれて、当該製品ウェーハ群に属する各製品ウェーハ上の成膜レートは減少する。以下、素子パターンがゲートパターンであるとして説明する。

図４は、ゲート周囲長が異なる複数品種の製品ウェーハをボート４上の異なる位置に搭載し、ボート４上の他のウェーハ搭載位置にベアウェーハを搭載したフルバッチ状態での各ウェーハ上の成膜レートを示す模式図である。図４において、横軸が減圧ＣＶＤ装置内でのウェーハ位置に対応し、縦軸が成膜レートに対応する。また、横軸の左端が、図１に示すボート４の上端に対応し、横軸の右方向がボート４の下端方向に対応する。ここでは、ボート４上に搭載された同一品種からなる複数の製品ウェーハ群のうち、製品ウェーハ群Ｗ₁（製品ウェーハ１枚あたりのゲート周囲長Ｌ₁）、および製品ウェーハ群Ｗ₂（製品ウェーハ１枚あたりのゲート周囲長Ｌ₂）のみを示している。なお、ボート４に搭載された各製品ウェーハ群の間、およびボート４の両端部には、それぞれ複数枚のベアウェーハが搭載されている。

図４に実線で示す曲線Ｒ₀（ｘ）は基本成膜レートである。ここで、基本成膜レートとは、ボート４の全ウェーハ搭載位置にベアウェーハを搭載した場合の各ウェーハ上での成膜レートである。図４に破線で示す曲線Ｒ_B（ｘ）は、各ベアウェーハ上の成膜レートであり、曲線Ｒ_P1（ｘ）は、第１の製品ウェーハ群に属する各製品ウェーハ上の成膜レートであり、曲線Ｒ_P2（ｘ）は、第２の製品ウェーハ群に属する各製品ウェーハ上の成膜レートである。なお、引数ｘは、各ウェーハのボート４上の搭載位置である（図４参照）。

プロセスガスの導入条件が同一である場合、全成膜量Ｄ_Tは一定である。この場合、式（４）によれば、各製品ウェーハの成膜量の総和ΣＤ_Pが大きくなると、各ベアウェーハの成膜量の総和ΣＤ_Bが小さくなる。また、上述のように、各製品ウェーハの成膜レートはゲート周囲長およびウェーハ枚数に依存して低下するが、各製品ウェーハの成膜量Ｄ_P（成膜レート×成膜面積）が一定値になるほど成膜レートが低下することはなく、結果として、各製品ウェーハの成膜量Ｄ_Pは増大する。したがって、各ダミーウェーハ上の成膜レートも製品ウェーハの成膜総面積に依存して減少することになる。すなわち、製品ウェーハのゲート周囲長が長く、かつウェーハ枚数が多い場合には、図４に示すように、製品ウェーハの成膜レートが基本成膜レートＲ₀（ｘ）に比べて減少するだけでなく、ダミーウェーハの成膜レートも基本成膜レートＲ₀（ｘ）に比べて減少することになる。なお、図４の模式図では、ここでは、ゲート周囲長Ｌ₁＞ゲート周囲長Ｌ₂であり、曲線Ｒ_P1（ｘ）の基本成膜レートＲ₀（ｘ）に対する減少量の方が、曲線Ｒ_P2（ｘ）の基本成膜レートＲ₀（ｘ）に対する減少量よりも大きくなる。

以上から、製品処理時の成膜レートＲは装置状態の変動、品種、処理枚数に依存すると考えられる。また、品種が異なる複数の製品ウェーハ群を、同一ボート４上に搭載した場合、上述のようにチューブの長手方向の温度均一性のバランスが崩れ、チューブの長手方向の位置により、成膜レートが変動する。本実施形態では、これらを変数として考慮した最も簡単な式として以下の式（５）を使用する。

Ｒ＝Ｒ₀−ΣＡ_i・Ｌ_i・Ｎ_i−ΣＢ_i・Ｆ_Pi ・・・（５）

式（５）において、右辺第１項は減圧ＣＶＤ装置の装置パラメータから求めた基本成膜レートＲ₀である。右辺第１項は、例えば、上述の式（２）により表現することができる。また、右辺第２項はウェーハ品種およびウェーハ枚数に起因する成膜レート補正項である。ここでは、上述の考察に基づき、右辺第２項を、同一バッチに属する製品ウェーハ群ごとに算出した総成膜面積と係数Ａ_iの積の総和として表現している。すなわち、同一バッチに属する同一品種からなる製品ウェーハ群ｉに属する各製品ウェーハの製品ウェーハ１枚あたりのゲート周囲長Ｌ_i、ウェーハ枚数Ｎ_iおよび係数Ａ_jの積を、同一バッチに属する全製品ウェーハ群にわたって合算している。ここで、係数Ａ_jは、プロセスガス種、ガス流量、処理圧力、処理温度等の成膜条件に応じて定まる係数である。さらに、右辺第３項はウェーハの炉内処理位置に起因する成膜レート補正項である。ここでは、上述の考察に基づき、右辺第３項を、同一バッチに属する製品ウェーハ群ｉのボート４の搭載位置に基づいて定まるポジションファクター（炉内位置補正係数）Ｆ_Piと係数Ｂ_iの積の総和として表現している。ポジションファクターＦ_Piは、例えば、同一品種からなる製品ウェーハ群ｉを、プロセスガス流の上流側（図１では、ボート４の下端側）に搭載した場合と、プロセスガス流の下流側（図１では、ボート４の上端側）に搭載した場合とで生じる、成膜レート減少量の差を補正するためのパラメータである。ポジションファクターＦ_Piは、製品品種および成膜条件に応じて決定することができる。例えば、係数Ｂ_iは成膜条件に応じて定まる係数である。

なお、上述のように本実施形態ではチューブ内壁に一様な堆積膜が存在するものとして式（２）を単純化しているため、基本成膜レートＲ₀は位置ｘに対する依存性を有していない。したがって、式（５）により算出される製品処理時の成膜レートＲも位置ｘに対する依存性を有していないことになる。すなわち、式（５）によれば、ゲート周囲長が異なる複数品種の製品ウェーハ群をボート４上の異なる位置に搭載した場合に発生する各製品ウェーハ群上での成膜レート低下量を平均化し、当該平均化した成膜レート低下量をボート４上に搭載された全製品ウェーハに対して一様に反映させた成膜レートが算出されることになる。この場合、式（５）の係数Ａ_i、Ｂ_iおよびポジションファクターＦ_Piは、例えば、当該減圧ＣＶＤ装置において過去に取得したデータを対象とした重回帰分析を用いて求めてもよい。このとき、係数Ａ_i、Ｂ_iおよびポジションファクターＦ_Piを算出する重回帰分析で必要となる成膜レート実測値には、例えば、代表ウェーハの値や各製品ウェーハの平均値等を使用することができる。なお、成膜条件によっては、ポジションファクターＦ_Piがゼロとみなせる場合が発生する。この場合は、式（５）の右辺第３項を省略してもよい。

本実施形態では、式（５）により算出される成膜レートＲを成膜レート予測値として使用する。図５は、同一バッチで処理された成膜レート実測値の平均値および式（５）による成膜レート予測値を示す図である。図５において、縦軸は基準化成膜レート平均値、横軸は処理回数（処理バッチ数）に対応する。ここで、成膜レート実測値の平均値に対する基準化成膜レート平均値は、複数バッチ間にわたる成膜レート実測値の平均値データの平均値および標準偏差を用いて、（各成膜レート実測値の平均値−バッチ間データの平均値）／（バッチ間データの標準偏差）により算出している。同様に、成膜レート予測値に対する基準化成膜レート平均値は、複数バッチ間にわたる成膜レート予測値データの平均値および標準偏差を用いて、（各成膜レート予測値−バッチ間データの平均値）／（バッチ間データの標準偏差）により算出している。また、図５では、処理回数Ｘまでの成膜レート実測値により式（５）の係数Ａ_i、Ｂ_iおよびポジションファクターＦ_Piを算出し、処理回数Ｘ以降の成膜レートを予測している。

図５から、予測値と実測値とが高い精度で一致していることが理解できる。したがって、成膜すべき膜厚を、成膜レート予測値で除することにより算出される処理時間により成膜処理を実施することで、所望の膜厚をウェーハ上に形成することができる。なお、成膜すべき膜厚は、ターゲット膜厚Ｔ_target−初期膜厚Ｔ₀により算出される膜厚である。ここで、初期膜厚Ｔ₀は、減圧ＣＶＤ装置に起因するインキュベーション成分であり、本実施形態では定数としている。

また、式（５）により算出される成膜レート予測値を使用することにより、製造歩留の低下を未然に防ぐこともできる。図６は、本実施形態の減圧ＣＶＤ装置（図１、図２参照）において実施される、成膜レート予測値が基準範囲外である場合に処理停止する異常判定処理を示すフローチャートである。当該異常判定処理は、成膜処理開始前、例えば、生産システム１７からロット投入指示が入力されたタイミングで実施することができる。ここで、ロット投入指示とは、生産システム１７が、当該減圧ＣＶＤ装置において次バッチとして処理する製品ウェーハ群（ロット）を指定する指示を指す。なお、以下では、減圧ＣＶＤ装置において、同一の処理条件（プロセスガス種および成膜温度）での成膜処理が、繰り返し実施されているとする。

当該異常判定処理が開始されると、まず、成膜レート演算部１４は、先の成膜処理（例えば、直前に実施された成膜処理）時の装置パラメータを、データ収集部１３を介して装置制御部１１から取得する。また、成膜レート演算部１４は、生産システム１７から処理対象バッチに属する製品ウェーハの総ゲート周囲長Ｌ_i、枚数Ｎ_iを取得する。また、成膜レート演算部１４は、生産システム１７あるいは減圧ＣＶＤ装置から、上記ロット投入指示に基づいて決定された各製品ウェーハ群のボート４上の搭載位置の情報を取得する（ステップＳ６０１）。装置パラメータ、総ゲート周囲長Ｌ_i、枚数Ｎ_i、各製品ウェーハ群の搭載位置情報を取得した成膜レート演算部１４は、式（５）に基づいて成膜レート予測値を算出する（ステップＳ６０２）。なお、ここでは、上述の式（５）および式（２）は、成膜レート演算部１４に予め登録されている。また、式（２）および式（５）の係数および定数（係数ｋ₁〜ｋ_n、定数Ｋ、係数Ａ_j、係数Ｂ_i、ポジションファクターＦ_Pi）は、重回帰分析等を用いて決定され、成膜レート演算部１４に予め登録されている。

成膜レート演算部１４により算出された成膜レート予測値は、異常判定部１６に入力される。予測値が入力された異常判定部１６は、入力された成膜レート予測値と予め設定された基準範囲とを比較し、入力された成膜レート予測値が基準範囲内であるか否かを判定する（ステップＳ６０３）。なお、異常判定部１６には、生産ラインにおいて許容される成膜レートの基準範囲が予め登録されている。当該基準範囲は、製品品種ごとに設定されていてもよい。この場合、異常判定部１６には、製品品種ごとに許容される成膜レートの基準範囲が予め登録されており、成膜レート演算部１４が、生産システム１７から取得した製品品種を、成膜レート予測値とともに異常判定部１６に入力する。そして、製品品種ごとに基準範囲内であるか否かが判定される。

判定の結果、基準範囲外であれば、異常判定部１６は、装置制御部１１に処理の中止を指示するとともに、当該減圧ＣＶＤ装置への投入を禁止する情報を生産システム１７へ伝達する。当該通知を受けた生産システム１７は、当該減圧ＣＶＤ装置に投入予定であった製品ウェーハ群を、同等の処理を実施可能な、生産ライン内の他の製造装置へ投入するよう生産計画を変更する（ステップＳ６０３Ｎｏ、Ｓ６０４）。一方、判定の結果、基準範囲内であれば、異常判定部１６は、処理条件演算部１５に次処理開始許可を通知する。当該通知を受信した処理条件演算部１５は、成膜レート演算部１４から成膜レート予測値を取得するとともに、生産システム１７からターゲット膜厚Ｔ_targetを取得し、上述の手法により成膜時間を算出する。処理時間を算出した処理条件演算部１５は、生産システム１７から取得した他の処理条件（処理温度等）とともに処理時間を装置制御部１１へ入力する。処理条件が入力された装置制御部１１は、入力された処理条件に応じた成膜処理を実施する（ステップＳ６０３Ｙｅｓ）。

以上のように、本実施形態によれば、減圧ＣＶＤ装置の各装置パラメータのバッチ処理ごとのデータに基づいてウェーハ上の成膜レートを予測し異常判定を行うことができ、異常な成膜処理の実施を防止することができる。その結果、製品の製造歩留低下を抑制することができる。

なお、上記では、異常判定部１６が、成膜レート予測値が基準範囲内にあるか否かを判定する構成としたが、成膜時間が固定である場合、異常判定部１６は、成膜膜厚に基づいて判定を行ってもよい。この場合、成膜レート演算部１４が、算出した成膜レート予測値に予め設定されている予定成膜時間を乗じて予測膜厚を算出する。また、異常判定部１６には製品品種ごとに許容される膜厚の基準範囲が予め登録されており、予測膜厚が基準範囲内であるか否かを異常判定部１６が判定する。

また、減圧ＣＶＤ装置において、異なる処理条件（プロセスガス種および成膜温度）での成膜処理が実施されてもよい。この場合、成膜レート演算部１４には、処理条件ごとに予測式（式（２）および式（５）の係数および定数）が登録されており、処理条件に応じて使用する予測式が選択されることになる。

さらに、上記では、単純化のため、式（２）、式（５）の係数および定数を算出する際の成膜レート実測値として代表値（平均値）を使用したが、チューブの高さ方向を複数の領域に区分し、各領域について代表値（平均値）を使用して式（２）、式（５）の係数および定数を算出してもよい。この場合、領域ごとに式（２）および式（５）が求められ、成膜レート演算部１４に登録される。また、成膜レート演算部１４は、各製品ウェーハ群の搭載位置情報に応じて使用する予測式を選択する。また、この場合、上述の処理時間は、例えば、成膜すべき膜厚を、各領域について算出された成膜レート予測値の平均値で除することにより算出できる。上述のように、複数の領域に区分する場合、各領域は、ボート上の複数のウェーハ搭載位置を含むことが実用的であるが、ボート上の１つのウェーハ搭載位置のみを含む領域に区分することを除外するものではない。

（第２の実施形態）
続いて、図１、図２、図７を参照しながら、本発明の第２の実施形態について説明する。なお、本実施形態の減圧ＣＶＤ装置の構成は、第１の実施形態で説明した減圧ＣＶＤ装置と同様であるため、ここでの詳細な説明は省略する。

図７は、本実施形態の減圧ＣＶＤ装置（図１、図２参照）において実施される、式（２）により得られる基本成膜レートＲ₀を用いて膜厚を制御する処理を示すフローチャートである。当該膜厚制御処理は、同一処理条件での成膜処理が連続的に実施される場合に適用される。したがって、当該膜厚制御処理は、同一処理条件での連続的な成膜処理が開始されるときに開始される。

膜厚制御処理が開始されると、まず、少なくとも１回の成膜処理が完了するまで待機する。そして、成膜処理が完了すると、次成膜処理が開始されるまでの間に以下の処理が実施される。以下、ｎバッチ目のウェーハ群に対する成膜処理が完了した時点での処理について説明する。ここでは、ｎバッチ目のウェーハ群に対する成膜処理は、成膜時間ｔ_nで実施されている（ステップＳ７０１）。

ｎバッチ目のウェーハ群に対する処理が完了すると、成膜レート演算部１４が、当該ｎバッチ目の成膜処理における減圧ＣＶＤ装置の上述の装置パラメータを、データ収集部１３を介して装置制御部１１から取得する（ステップＳ７０２）。次に、成膜レート演算部１４は、データ収集部１３から取得した装置パラメータと式（２）とにより、基本成膜レートＲ₀を算出する（ステップＳ７０３）。なお、基本成膜レートＲ₀を示す式（２）は、成膜レート演算部１４に予め登録されている。また、ここでは、式（２）の係数および定数（係数ｋ₁〜ｋ_n、定数Ｋ）は、成膜レート実測値として代表ウェーハの値や各ベアウェーハの平均値等のバッチを代表する値を使用した重回帰分析等を用いて決定され、成膜レート演算部１４に予め登録されている。以下、当該算出された基本成膜レートＲ₀を、単に予測値Ｒ₀という。

成膜レート演算部１４により算出された予測値Ｒ₀は、異常判定部１６に入力される。予測値Ｒ₀が入力された異常判定部１６は、入力された予測値Ｒ₀と予め設定された基準範囲とを比較し、入力された予測値Ｒ₀が基準範囲内であるか否かを判定する（ステップＳ７０４）。なお、異常判定部１６には、生産ラインにおいて許容される予測値Ｒ₀の基準範囲が予め登録されている。上述のように、基本成膜レートはベアウェーハをフルバッチ状態で成膜処理した場合の成膜レートである。そのため、基本成膜レートは、製品の処理に依存せず、減圧ＣＶＤ装置の状態変動のみが反映される。すなわち、基本成膜レートが異常に大きくなった場合や異常に小さくなった場合には、成膜装置に何らかの異常が発生したとみなすことができる。したがって、基本成膜レートが基準範囲内にあるか否かを判定することにより、減圧ＣＶＤ装置の異常の有無を判定することができる。

判定の結果、予測値Ｒ₀が基準範囲外であれば、異常判定部１６は、当該減圧ＣＶＤ装置への投入を禁止する情報を生産システム１７へ伝達する。当該通知を受けた生産システム１７は、当該減圧ＣＶＤ装置に投入予定であった製品を、同等の処理を実施可能な、生産ライン内の他の製造装置へ投入するよう生産計画を変更する（ステップＳ７０４Ｎｏ、Ｓ７０９）。一方、判定の結果、予測値Ｒ₀が基準範囲内であれば、異常判定部１６は、データ収集部１３を介して装置制御部１１から、次処理バッチの有無を確認し、次処理バッチが存在しない場合、そのまま処理は終了する（ステップＳ７０４Ｙｅｓ、Ｓ７０５Ｎｏ）。

また、次処理バッチが存在した場合、異常判定部１６は、処理条件演算部１５に次処理開始許可を通知する。当該通知を受信した処理条件演算部１５は、成膜レート演算部１４から成膜レート予測値を取得する（ステップＳ７０５Ｙｅｓ、Ｓ７０６）。この成膜レート予測値は、第１の実施形態において説明した成膜レート予測値と同一である。成膜レート演算部１４による成膜レート予測値の算出は、上記予測値Ｒ₀の算出と並行して実施されてもよく、異常判定部１６による判定後、例えば、処理条件演算部１５からの要求に応じて実施されてもよい。また、処理条件演算部１５は、生産システム１７からターゲット膜厚Ｔ_targetを取得する。そして、処理条件演算部１５は、上述の手法、すなわち、（ターゲット膜厚Ｔ_target−初期膜厚Ｔ₀）／成膜レート予測値 の算出式により、次バッチ処理での処理時間ｔ_n+1を算出する（ステップＳ７０７）。処理時間を算出した処理条件演算部１５は、生産システム１７から取得した他の処理条件（処理温度等）とともに処理時間ｔ_n+1を装置制御部１１へ入力する（ステップＳ７０８）。処理条件が入力された装置制御部１１は、入力された処理条件に応じた（ｎ＋１）バッチ目の成膜処理を実施する（ステップＳ７０１）。

以上のように、本実施形態によれば、減圧ＣＶＤ装置の各パラメータのバッチ処理ごとのデータに基づいて次バッチのウェーハ上の膜厚を制御することができ、バッチ間の製造ばらつきを低減することができる。その結果、製品を高歩留で製造することができる。

なお、上記では、チューブ内での位置依存性を有しない、単一の基本成膜レート算出式を使用して、基本成膜レート予測値を算出する事例について説明したが、第１の実施形態で説明したように、チューブの高さ方向を複数の領域に区分し、各領域について代表値（平均値）を使用して係数および定数を算出した、複数の基本成膜レート算出式を使用してもよい。この場合、領域ごとに式（２）が求められ、成膜レート演算部１４に登録される。また、複数の基本成膜レート算出式を使用する場合、異常判定部１６は、成膜レート演算部１４が算出した各領域の基本成膜レート予測値Ｒ₀について上記判定を行ってもよく、成膜レート演算部１４が算出した各領域の基本成膜レート予測値Ｒ₀の平均値について上記判定を行ってもよい。

また、複数の基本成膜レート算出式を使用する場合、成膜レート演算部１４は、各製品ウェーハ群の搭載位置情報に応じて使用する成膜レート予測式を選択し、各領域について、成膜レートを算出することができる。このとき、処理条件演算部１５は、処理時間ｔ_n+1を、例えば、（ターゲット膜厚Ｔ_target−初期膜厚Ｔ₀）／（成膜レート予測値の平均値） の算出式により算出できる。

（第３の実施形態）
以下、図１、図２、図８を参照しながら、本発明の第３の実施形態について説明する。本実施形態の減圧ＣＶＤ装置の構成も、第１の実施形態で説明した減圧ＣＶＤ装置と同様であるため、ここでの詳細な説明は省略する。本実施形態は、第２の実施形態のステップＳ７０４において基本成膜レート予測値が異常と判定された場合に、チューブ内の堆積膜を除去する点で第２の実施形態と相違する。

図８は、本実施形態の減圧ＣＶＤ装置（図１、図２参照）において実施される膜厚制御処理を示すフローチャートである。第２の実施形態と同様に、当該膜厚制御処理は、同一処理条件での成膜処理が連続的に実施される場合に適用される。したがって、当該制御処理は、同一処理条件での連続的な成膜処理が開始されるときに開始される。

膜厚制御処理が開始されると、まず、少なくとも１回の成膜処理が完了するまで待機する。そして、成膜処理が完了すると、次成膜処理が開始されるまでの間に以下の処理が実施される。以下、ｎバッチ目のウェーハ群に対する成膜処理が完了した時点での処理について説明する。ここでは、ｎバッチ目のウェーハ群に対する成膜処理は、成膜時間ｔ_nで実施されている（ステップＳ８０１）。

ｎバッチ目のウェーハ群に対する処理が完了すると、成膜レート演算部１４が、当該ｎバッチ目の成膜処理における減圧ＣＶＤ装置の上述の装置パラメータを、データ収集部１３を介して装置制御部１１から取得する（ステップＳ８０２）。次に、成膜レート演算部１４は、データ収集部１３から取得した装置パラメータと式（２）とにより、基本成膜レートＲ₀（予測値Ｒ₀）を算出する（ステップＳ８０３）。なお、第２の実施形態と同様に、成膜レート演算部１４には、成膜レート実測値として代表ウェーハの値や各ベアウェーハの平均値等のバッチを代表する値を使用した重回帰分析等を用いて決定された、式（２）の係数および定数（係数ｋ₁〜ｋ_n、定数Ｋ）が予め登録されている。

成膜レート演算部１４により算出された予測値Ｒ₀は、異常判定部１６に入力される。予測値Ｒ₀が入力された異常判定部１６は、入力された予測値Ｒ₀と予め設定された基準範囲とを比較し、入力された予測値Ｒ₀が基準範囲内であるか否かを判定する（ステップＳ８０４）。当該基準範囲は、第２の実施形態と同様である。

判定の結果、予測値Ｒ₀が基準範囲内であれば、異常判定部１６は、データ収集部１３を介して装置制御部１１から、次処理バッチの有無を確認し、次処理バッチが存在しない場合、そのまま処理は終了する（ステップＳ８０４Ｙｅｓ、Ｓ８０５Ｎｏ）。また、次処理バッチが存在した場合、異常判定部１６は、第２の実施形態と同様に、処理条件演算部１５に通知し、当該通知に応じて、処理条件演算部１５が、成膜レート予測値の取得、処理時間ｔ_n+1の算出を実施する（ステップＳ８０５Ｙｅｓ、Ｓ８０６、Ｓ８０７）。そして、装置制御部１１により、（ｎ＋１）バッチ目の成膜処理が実施される（ステップＳ８０８、Ｓ８０１）。

一方、判定の結果、予測値Ｒ₀が基準範囲外であれば、異常判定部１６は、当該減圧ＣＶＤ装置への投入を禁止する情報を生産システム１７へ伝達する。当該通知を受けた生産システム１７は、当該減圧ＣＶＤ装置に投入予定であった製品を、同等の処理を実施可能な、生産ライン内の他の製造装置へ投入するよう生産計画を変更する（ステップＳ８０４Ｎｏ、Ｓ８０９）。

また、このとき、異常判定部１６は、自身が保持するカウンター値ｍに１を加え、カウンター値ｍを予め設定された基準回数ｍ_cと比較する（ステップＳ８１０、Ｓ８１１）。そして、カウンター値ｍが基準回数ｍ_cより小さい場合は、装置制御部１１にクリーニングの実行を指示する（ステップＳ８１１Ｙｅｓ、Ｓ８１２）。当該指示を受けた装置制御部１１は、ボート４にウェーハを未搭載の状態で反応炉内にクリーニングガスを導入し、チューブ内に堆積した膜を除去する。クリーニングが完了すると、成膜処理が再開される。カウンター値ｍが基準回数ｍ_c達した場合、異常判定部１６は、生産システム１７に装置メンテナンスを要求する。あるいは、減圧ＣＶＤ装置が備える図示しない報知手段により、音、光、警告表示等、作業者に異常を通知可能な任意の方式により警報を発報し、作業者に装置メンテナンスが必要であることを報知する（ステップＳ８１３）。なお、メンテナンス要求に応じて、チューブ交換等の装置メンテナンスが実施された場合、上記カウンター値ｍはリセットされ、成膜処理が再開される。なお、基準回数ｍ_cは、チューブ交換等の装置メンテナンスまでに実施可能なクリーニング上限回数を設定すればよい。

以上のように、本実施形態によれば、装置状態に応じたメンテナンス（コンディションベースメンテナンス）を実施することができ、第２の実施形態により得られる効果に加えて、装置の稼動と成膜品質の両方を確保できるような装置メンテナンス周期の最適化を図ることができる。

なお、本実施形態においても、第２の実施形態で説明したように、チューブの高さ方向を複数の領域に区分し、各領域について代表値（平均値）を使用して係数および定数を算出した、複数の基本成膜レート算出式を使用してもよい。

以上説明したように、本発明によれば、使用に伴うバッチ式成膜装置の状態変化に起因する成膜レートの変動や、同一バッチにおいて異なるゲート周囲長を持つ製品ウェーハを処理する場合等に発生する成膜レートの変動に起因する異常な処理の実行を未然に防止することができる。また、このような成膜レートの変動が発生した場合でも、膜厚を所望の値に制御することができる。その結果、半導体装置の製造歩留を向上させることができ、バッチ間ばらつきを低減することができる。

なお、以上で説明した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の技術的思想を逸脱しない範囲内で種々の変形や応用が可能である。例えば、上記第２および第３の実施形態では、特に好ましい形態として、基本成膜レート予測値が許容範囲内にあるか否かにより異常の有無を判定したが、式（５）により算出される成膜レート予測値が許容範囲内にあるか否かにより異常の有無を判定することも可能である。また、上記第１の実施形態と第３の実施形態とを組み合わせ、予測膜厚が許容範囲外と判定された場合に、自動的にクリーニングを実施する構成とすることもできる。

加えて、上記各実施形態では、チューブ下部からプロセスガスを導入する減圧ＣＶＤ装置に本発明を適用した事例を説明したが、チューブ上部からプロセスガスを導入する減圧ＣＶＤ装置等、異なるプロセスガスの導入方式の減圧ＣＶＤ装置に適用可能である。また、本発明は、減圧ＣＶＤ装置に限らず、処理室内に設置された複数のウェーハ上に加熱下で成膜処理するいかなる製造装置にも適用可能である。

本発明は、ウェーハ上の膜厚を精度よく制御し、製造ばらつきを低減し、製品歩留を向上させるという効果を有し、半導体装置の製造方法および半導体装置の製造装置として有用である。

本発明が適用される成膜装置の一例を示す概略構成図 本発明が適用される成膜装置の制御系の一例を示す機能ブロック図 チューブ内壁の堆積係数、堆積膜厚および成膜レートの成膜回数依存性の一例を示す模式図 同一バッチに属する各ウェーハ上での成膜レートを示す模式図 本発明の第１の実施形態における成膜レート予測値と実測値とを示す比較図 本発明の第１の実施形態における異常判定処理を示すフローチャート 本発明の第２の実施形態における膜厚制御処理を示すフローチャート 本発明の第３の実施形態における堆積膜除去処理を含む膜厚制御処理を示すフローチャート

符号の説明

１ ウェーハ
２ インナーチューブ
３ アウターチューブ
４ ボート
５ ヒータ
６ 内部熱電対
７ 外部熱電対
８ ガス導入管
９ 圧力測定部
１０ 圧力制御部
１１ 装置制御部
１２ プロセス制御部
１３ データ収集部
１４ 成膜レート演算部
１５ 処理条件演算部
１６ 異常判定部
１７ 生産システム

Claims (12)

1. 処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する成膜工程を含む半導体装置の製造方法であって、
   前記成膜工程が、
   処理室内壁の堆積膜厚に依存して変動する前記ウェーハへの到達熱エネルギー量と前記ウェーハ上の成膜レートとの対応関係を、複数の装置パラメータを含む関数として表現した、予め取得された予測式と、先に実施された成膜処理中に取得された前記装置パラメータとに基づいて、成膜レート予測値を算出する工程と、
   前記算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が前記目標膜厚となる処理時間を算出する工程と、
   前記算出された処理時間により、ウェーハ上に成膜処理を行う工程と、
   を有することを特徴とする、半導体装置の製造方法。
2. 処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する成膜工程を含む半導体装置の製造方法であって、
   前記成膜工程が、
   処理室内壁の堆積膜厚に依存して変動する前記ウェーハへの到達熱エネルギー量と前記ウェーハ上の成膜レートとの対応関係を、複数の装置パラメータを含む関数として表現した、予め取得された予測式と、先に実施された成膜処理中に取得された前記装置パラメータとに基づいて、成膜レート予測値を算出する工程と、
   前記算出された成膜レート予測値と予定処理時間とに基づいて、予定処理時間経過後のウェーハ上の成膜量を算出する工程と、
   前記算出された成膜量が予め設定された範囲に属するか否かを判定する工程と、
   前記算出された成膜量が予め設定された範囲に属すると判定された場合に、ウェーハ上に成膜処理を行う工程と、
   を有することを特徴とする、半導体装置の製造方法。
3. 前記算出された成膜レート予測値が予め設定された範囲に属するか否かを判定する工程をさらに有し、
   前記算出された成膜レート予測値が予め設定された範囲に属すると判定された場合に、前記成膜処理を実施する、請求項１記載の半導体装置の製造方法。
4. 前記予測式が、前記処理室内の全てのウェーハ上での成膜レートを代表する１つの成膜レートに対して取得された、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
5. 前記予測式が、前記処理室内に設置された各ウェーハ上の成膜面積に依存した前記成膜レートの変動量を表現する補正項を含む、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
6. 前記補正項が、各ウェーハ上に形成された素子パターンの周囲長を含む、請求項５記載の半導体装置の製造方法。
7. 前記予測式が、前記処理室内でのウェーハ設置位置に依存した前記成膜レートの変動量を表現する補正項を含む、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
8. 処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する成膜工程を含む半導体装置の製造方法であって、
   前記成膜工程が、
   前記処理室内の全ウェーハ設置位置にベアウェーハを設置した状態で予め取得された、処理室内壁の堆積膜厚に依存して変動する前記ベアウェーハへの到達熱エネルギー量と前記ウェーハ上の成膜レートとの対応関係を、複数の装置パラメータを含む関数として表現した、基本成膜レート予測式と、直前に実施された成膜処理中に取得された前記装置パラメータとに基づいて、基本成膜レート予測値を算出する工程と、
   前記算出された基本成膜レート予測値が予め設定された範囲に属するか否かを判定する工程と、
   前記算出された基本成膜レート予測値が予め設定された範囲に属すると判定された場合に、前記到達熱エネルギー量と前記処理室内のウェーハ設置位置に設置された製品ウェーハ上の成膜レートとの対応関係を示す、予め取得された成膜レート予測式と、前記直前に実施された成膜処理中に取得された装置パラメータとに基づいて、成膜レート予測値を算出する工程と、
   前記算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が前記目標膜厚となる処理時間を算出する工程と、
   前記算出された処理時間により、ウェーハ上に成膜処理を行う工程と、
   を有することを特徴とする、半導体装置の製造方法。
9. 前記判定において、前記範囲外に属すると判定された場合に、前記処理室の内壁に堆積した膜を、ウェーハがない状態で前記処理室内にクリーニングガスを導入することにより除去する、請求項２、３または８記載の半導体装置の製造方法。
10. 処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する半導体装置の製造装置において、
    処理室内壁の堆積膜厚に依存して変動する前記ウェーハへの到達熱エネルギー量と前記ウェーハ上の成膜レートとの対応関係を、複数の装置パラメータを含む関数として表現した予測式が予め登録され、先に実施された成膜処理中に取得された前記装置パラメータを前記予測式に代入することにより成膜レート予測値を算出する成膜レート演算部と、
    成膜処理中に前記装置パラメータを取得するデータ収集部と、
    前記成膜レート演算部により算出された成膜レート予測値と予め設定された目標膜厚とに基づいて、ウェーハ上の成膜量が前記目標膜厚となる処理時間を算出する処理条件算出部と、
    前記処理条件算出部により算出された処理時間にしたがって成膜処理を実行する制御部と、
    を備えたことを特徴とする、半導体装置の製造装置。
11. 前記成膜レート演算部により算出された成膜レート予測値が予め設定された範囲に属するか否かを判定する異常判定部をさらに有し、
    前記異常判定部が、前記成膜レート予測値が予め設定された範囲に属すると判定した場合に、前記制御部が成膜処理を実行する、請求項１０記載の半導体装置の製造装置。
12. 処理室外部の熱源により処理室壁面を通じて加熱された状況下で前記処理室内に設置された複数のウェーハ上に膜を形成する半導体装置の製造装置において、
    処理室内壁の堆積膜厚に依存して変動する前記ウェーハへの到達熱エネルギー量と前記ウェーハ上の成膜レートとの対応関係を、複数の装置パラメータを含む関数として表現した予測式が予め登録され、先に実施された成膜処理中に取得された前記装置パラメータを前記予測式に代入することにより成膜レート予測値を算出し、かつ当該成膜レート予測値と予め設定された予定処理時間とに基づいて予定処理時間経過後のウェーハ上の成膜量を算出する成膜レート演算部と、
    成膜処理中に前記装置パラメータを取得するデータ収集部と、
    前記成膜レート演算部により算出された成膜量が予め設定された範囲に属するか否かを判定する異常判定部と、
    前記異常判定部が前記成膜量が予め設定された範囲に属すると判定した場合に、成膜処理を実行する制御部と、
    を備えたことを特徴とする、半導体装置の製造装置。

Images