JP2004072030A - 半導体製造装置 - Google Patents

Abstract

【課題】インナーチューブ等に付着する膜による基板膜厚の均一性悪化を解消し、良好な膜均一性を自動的に維持することができる半導体製造装置を提供する。
【解決手段】反応炉１０に形成された処理室１６に基板２０が収納され、この基板２０は、処理室１６の周囲に配置されたヒータ２２によって加熱される。インナーチューブ１２やアウターチューブ１４には膜が形成され、この膜がバッチ処理数と共に増加するため、基板２０の温度が低下し、基板２０の膜厚が変動する。しかし、処理室１６で処理された後の基板２０に形成された膜の厚さを膜厚測定装置４４で測定し、この膜厚の値を主コントローラ３２の統計処理手段４８で統計処理して監視し、記憶手段４６で記憶された補正モデルに基づいて補正量算出手段５０で補正量を算出してヒータ２２の加熱温度や加熱時間を制御することで膜厚を均一化できる。
【選択図】　　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、拡散、ＣＶＤ法等を用いて半導体を製造する半導体製造装置に関するものである。
【０００２】
【従来の技術】
半導体製造装置において、基板（ウェハ）を処理する処理室は、例えば石英又は炭化珪素からなる反応管（インナーチューブ、アウターチューブ等）から構成されている。この反応管には、基板を処理する成膜ガスによって膜が形成され、基板の処理を行うのに連れてこの膜の厚さが増加する。
【０００３】この堆積膜厚の増加は、基板温度の変化、成膜速度の変化、生成膜厚の変化等を引き起こし、処理間の膜厚均一性を悪化させる。特にＣＶＤ法による膜生成の場合、この傾向は顕著になる。
【０００４】従来は、処理間の膜厚変動を補正するため、膜厚測定結果をオフライン又はオンラインで管理し、成膜条件（成膜時間、成膜温度等）の補正量を継続的に調整していた。
【０００５】しかしながら、その補正は経験値による予測制御（時間補正）が主で、経時的に変化する装置状態に合致した最適制御には対応できておらず、処理間の膜厚均一性はある範囲までしか収束させられなかった。
【０００６】
【発明が解決しようとする課題】
そこで、本発明は、上記従来技術の問題点である膜付着による処理間の膜均一性悪化を解消し、良好な膜均一性を自動的に維持することができる半導体製造装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の特徴とするところは、基板を収納する処理室と、この処理室に収納された基板を加熱する加熱手段と、前記処理室で処理された後の基板に形成された膜の厚さを測定する膜厚測定手段と、この膜厚測定手段によって測定した膜厚の値を統計処理する統計処理手段と、補正モデルを記憶する記憶手段と、前記統計処理手段の処理結果と前記記憶手段の補正モデルとから前記加熱手段の補正量を算出する補正量算出手段とを有する半導体製造装置にある。
【０００８】統計処理手段の統計処理には、上下限リミット、平均、工程能力指数（Ｃｐ，Ｃｐｋ）、熱履歴、微分、累積回数、累積時間等が含まれる。このような統計処理方法の選択は、管理データ、変動パターンにより最適なものを選択することができる。例えば目標膜厚が変らない安定状態で他の変動要因が小さい場合は、上下限リミットを用い、測定された膜厚が上下限リミット内にあるか否かを管理することが好ましい。例えば目標膜厚が変らない安定状態ではあるが、他の変動要因が大きい場合（ばらつき、突発変動等を含む場合）は、当該バッチ処理を含めて２〜ｎバッチで測定された膜厚を平均化する平均処理が好ましい。例えば膜厚の設定値が変化するシーケンス制御にあっては、工程能力を評価する指標である工程能力指数（Ｃｐ，Ｃｐｋ）で管理することが好ましい。例えば経時変化を伴う不安定状態の場合は、微分や熱履歴を用いて管理することが好ましい。例えば経時変化はあるが、安定状態の場合は、バッチ回数である累積回数や合計処理時間である累積時間で管理することが好ましい。
【０００９】また、補正モデルとは、変動監視する入力パラメータと補正する出力パラメータの相関関係を一次元からｎ次元の近似関数に置換したものをいう。この補正モデルに基づいて、入力パラメータの変動に応じて出力値（補正値）を算出し、安定した装置状態とプロセス結果を得ることができる。ここでは、入力パラメータとしては、基板温度、加熱手段の加熱温度、成膜時間、感度等が含まれる。出力パラメータは基板の膜厚である。入力パラメータの感度とは、基板温度１°Ｃ当りの膜厚変化量をいう。基板温度の変化に対する膜厚変化量は一定ではなく、通常は基板温度が低下する程、感度は低くなるので、入力パラメータにこの感度を含ませることにより、正確な温度補正が可能となる。
【００１０】加熱手段の補正量としては、温度や時間が含まれる。また、補正の実行は、統計処理手段で求めた統計の値が所定範囲から外れたときに行うことが好ましい。例えば平均処理では、平均処理した膜厚の値がアラーム範囲を越えた場合に補正を実行する。
【００１１】
【発明の実施の形態】
次に本発明の実施形態を図面に基づいて説明する。
図１において、本発明の実施形態における半導体製造システムの概要が示されている。この半導体製造システムは、例えば縦型ＣＶＤ装置である反応炉１０を有する。この反応炉１０は、インナーチューブ１２とアウターチューブ１４とに囲まれて密閉される処理室１６を有する。この処理室１６には、基板支持体（ボート）１８が挿入されるようになっている。この基板支持体１８は、ほぼ水平方向で縦方向に並設されるように多数の基板（ウェハ）２０を支持する。処理室１６には、図示しない反応ガスを供給する供給路と、反応ガスを排出する排気路とが接続され、この処理室１６に供給される反応ガスにより、後述するヒータ２２による加熱温度下で基板２０が処理される。
【００１２】ヒータ２２は、縦方向に配置された例えば抵抗加熱式やランプから構成されており、これらヒータ２２により例えば５つのヒータゾーンＵ、ＣＵ、Ｃ、ＣＬ、Ｌが形成される。これら５つのヒータ２２のそれぞれには、ヒータ用熱電対２４が設けられており、このヒータ用熱電対２４によりヒータ２２の温度が検出される。また、前述したインナーチューブ１２とアウターチューブ１４との間、又はインナーチューブ１４の内側には、カスケード熱電対２６が配置されており、基板２０に近い温度が検出されるようになっている。また、ヒータ２２の外周は、断熱材からなる断熱体２８に囲まれており、この断熱体２８によりヒータ２２と外部とを断熱するようにしてある。
【００１３】半導体製造システムは、前述したように構成された反応炉１０を制御するため、それぞれコンピュータからなるチューブコントローラ３０、主コントローラ３２及びホスト装置３４を有する。チューブコントローラ３０は、温度制御部３６、ガス制御部３８及び機械制御部４０に接続されている。温度制御部３６は、前述したヒータ用熱電対２４とカスケード熱電対２６とからの温度検出信号が入力されると共に、チューブコントローラ３０からの指令に基づいてヒータ２２へ印加する高周波電力を制御する。ガス制御部３８は、圧力制御部４２に接続され、各バルブの開閉信号、圧力や流量を検出する検出器からの検出信号等が入力され、チューブコントローラ３０からの指令に基づいて、処理室１６に供給し、排気する反応ガスの供給、排気、流量及び圧力を制御する。機械制御部４０は、チューブコントローラ３０からの指令に基づいて、処理室１６への基板支持体１８の出入等の機械的な制御を実施する。
【００１４】膜厚測定装置４４は、反応炉１０で処理された後の基板に形成された膜厚を測定するものである。この膜厚測定装置４４の膜厚測定結果は、チューブコントローラ３０、主コントローラ３２及びホスト装置３４に送られる。
【００１５】主コントローラ３２は、記憶手段（データベース）４６、統計処理手段４８及び補正量算出手段５０を有する。記憶手段４６は、補正モデルが記憶されている。統計処理手段４８と補正量算出手段５０とは例えばソフトウエアから構成されている。統計処理手段４８は膜厚測定装置４４から入力される膜厚測定結果を統計処理し、監視パターンに従って統計処理した値を監視する。補正量算出手段５０は、記憶手段４６に記憶された補正モデルに基づいて、温度、時間等の最適設定値をチューブコントローラ３０に出力する。
なお、この実施形態においては、記憶手段４６、統計処理手段４８及び補正量算出手段４６を主コントローラ３２に持たせたが、他の実施形態として、チューブコントローラ３０又はホスト装置３４に補記憶手段４６、統計処理手段４８及び補正量算出手段５０から選択された１つ又は複数の機能を持たせることもできる。
【００１６】次に統計処理手段４８の詳細について説明する。
図２は、補正しなかった場合のバッチ数に対する膜厚の変動を示したものである。ヒータ２２の設定温度が一定であると、当初は膜厚目標値通りの膜厚が得られたとしてもバッチ数が増加するに従って膜厚が除々に低下する。これは、インナーチューブ１２及びアウターチューブ１４に処理ガスによる膜が形成され、バッチ数が増加するに従ってその膜厚が増大し、実際の基板２０の温度が目標温度よりも低下していくためと考えられる。このような基板の膜厚変動を統計処理して監視するのが統計処理手段４８である。統計処理には、上下限リミット、平均、工程能力指数（Ｃｐ，Ｃｐｋ）、熱履歴、微分、累積回数、累積時間等が含まれる。
【００１７】上下限リミットは、図３に示すように、目標膜厚のアラーム上下限と、アラーム上下限よりも広いアボート上下限を設定し、実際に測定した膜厚がこれらの上下限の範囲内に入っているか否かを監視する。実測した膜厚がアラーム範囲外になったことを検出すると、膜厚を補正するためにヒータの加熱温度を補正する。
【００１８】平均は、当該バッチ処理を含めて２〜ｎバッチの膜厚の平均値を監視するものである。図４は、当該バッチ処理と当該バッチ処理前のバッチ処理での膜厚を平均し、その平均値がアラーム範囲内にあるか否かを監視するようにした例を示す。この場合、平均化する値の数は、２〜ｎに固定されるものではなく、必要に応じて変更することができる。
【００１９】工程能力指数（Ｃｐ，Ｃｐｋ）は、定められた規格限度内に膜厚を制御できるかを評価する指数である。
Ｃｐは次の▲１▼式で示される。
Ｃｐ＝（ＵＳＬ−ＬＳＬ）／６σ　・・・▲１▼
ここで、ＵＳＬは上限規格値、ＬＳＬは下限規格値、σは標準偏差である。
また、Ｃｐｋは次の▲２▼式で示される。
Ｃｐｋ＝ｍｉｎ〔（ＵＳＬ−μ）／３σ，（μ−ＬＳＬ）／３σ〕　・・・▲２▼
ここで、μは平均値である。
図５は、この工程能力指数Ｃｐで管理する例を示しており、アラーム上下限とアボート上下限とを統計的な標準偏差で実施するものである。特に膜厚の目標値が変化する場合に適する。
なお、工程能力指数で下限のみを管理する場合には次の▲３▼式で示すＣｐｌを用いることもできる。
Ｃｐｌ＝（μ−ＬＳＬ）／３σ　・・・▲３▼
【００２０】次に補正モデルの作成方法について説明する。
補正モデルの作成方法には、感度Ｓを固定する場合と感度Ｓの変動を考慮する場合の２つがある。感度Ｓとは、ヒータの設定温度又は基板温度１°Ｃ当たりの基板膜厚変化量をいう。
【００２１】図６は、感度を固定する場合の補正モデルの作成方法が示されている。まずステップＳ１０において、生産中のデータを収集する。即ち、図７に示すように、生産中に補正する毎にヒータの設定温度に対する膜厚の変化のデータを収集する。生産中のデータが無い場合は、過去に生産した際のデータや事前に実施した実験データを使う。
【００２２】次のステップＳ１２において、感度の経時変化を確認する。図７に示すように、通常は、バッチ数が増加する毎に感度が低下する。次のステップＳ１４においては、このように変化する感度を固定する。即ち、取得した感度データの最大値と最小値から感度の平均Ｓａｖｅを求め、補正モデルを作成する上では感度を固定する。
【００２３】次のステップＳ１６において、補正モデルを作成する。即ち、図８に示すように、基準点Ｐ０をプロットすると共に、計算により求めた少なくとも２つの計算点Ｐ１，Ｐ２をプロットし、これらＰ０，Ｐ１，Ｐ２をプロット近似して補正モデルとする。計算点Ｐ１，Ｐ２は次の式▲４▼により求める。
補正温度＝（基準値−膜厚）／平均感度Ｓａｖｅ　・・・▲４▼
ここで、基準値とは、目標膜厚のことであり、膜厚とは補正時期に実測した基板の膜厚である。
【００２４】次に感度Ｓの変動量を考慮して補正モデルを作成する方法について説明する。
前述したように、感度Ｓは、バッチ数が増加する毎に低下する（図７参照）。したがって、上述した感度固定の方法であると、図９の直線Ｃで示すように、バッチ数が増加するに従って目標膜厚と補正した膜厚との差が増大する。そこで、補正温度を算出する場合、上述した平均感度Ｓａｖｅの代わりに、実際の感度Ｓをパラメータに入れることで補正温度の精度を向上させることができる。この場合の感度Ｓは直線近似させて次の▲５▼式で求められる。
感度Ｓ＝（膜厚Ｆｂ−膜厚Ｆａ）／（温度Ｔｂ−温度Ｔａ）　・・・▲５▼
また、補正温度は次の式▲６▼で求められる。
補正温度＝（基準値−膜厚）／感度Ｓ　・・・▲６▼
【００２５】このようにして求めた補正モデルが記憶手段４６に記憶され、この補正モデルに基づいて、補正量算出手段５０により補正量を演算し、ヒータの加熱温度や成膜時間を制御して基板の膜厚を制御するものである。
なお、上記実施形態においては、補正モデルとして、膜厚と補正温度との関係で表したが、他の実施形態として、膜厚と基板温度あるいは膜厚と補正温度と成膜時間との関係から補正モデルを作成することもできる。
【００２６】次に図１０を用いて上記半導体製造システムを用いた半導体の製造方法について説明する。
【００２７】まずステップＳ２０において、初期設定として、補正モデルを作成すると共に、監視パターンを設定する。この補正モデルと監視パターンとは、前述した通り、半導体製造装置の環境に応じて最適なものを選択できる。
【００２８】次のステップＳ２２においては、所定のシーケンスに基づいてバッチ処理を実行する。即ち、所定の温度までヒータ２２により加熱された処理室１６に基板２０を支持した基板支持体１８を装入し、処理室１６内を密閉し、その後処理ガスを処理室１６内に導入する。処理ガスには、窒素、アルゴン、水素、酸素等が含まれる。次にさらにヒータ２２により加熱して基板２０の熱処理を終了し、その後炉内温度を低下させた後、基板支持体２０を反応炉１０からアンロードさせ、さらに基板２０を冷却する。
【００２９】次のステップＳ２４においては、膜厚測定装置４４により処理が終了した基板２０の膜厚を測定する。この膜厚の測定は、全ての基板に対して行ってもよいし、代表的な基板に対してのみ行ってもよい。
【００３０】次のステップＳ２６においては、ステップＳ２４で測定した基板２０の膜厚に基づいて膜厚変動を監視し、次のステップＳ２８において、膜厚の変動量が管理範囲（アボート範囲）外か否かを判定する（図１１参照）。このステップＳ２８において、膜厚の変化量が管理範囲外であると判定された場合は、ステップＳ３０に進み、表示装置にアラーム表示を行う等のアラーム処理を実行し、処理を終了する。一方、ステップＳ２８において、膜厚の変動が管理範囲内にあると判定された場合は、ステップＳ３２に進み、基板２０の膜厚がアラーム範囲内であるか否かを判定する（図１２参照）。
【００３１】このステップＳ３２において、膜厚がアラーム範囲内であると判定された場合は、温度補正の必要がないので、ステップＳ２２に戻り、次のバッチ処理を実行する。一方、ステップＳ３２において、膜厚がアラーム範囲外であると判定された場合は、温度補正する必要があるので、次のステップＳ３４へ進む。
【００３２】ステップＳ３４においては、前述した補正モデルにより補正温度を算出する。即ち、図１３に示すように、補正すべき膜厚に対応する補正温度を補正モデルから求める。なお、図１３は、感度を固定し、膜厚に対する補正温度をプロットして補正モデルを作成したものを示している。
【００３３】次のステップＳ３６においては、ステップＳ３４で求めた補正量が許容範囲外であるか否かを判定する。即ち、図１３に示すように、補正モデルには、補正温度の上限と下限が設定され、この上限と下限との間に補正温度が入っているか否かを判定する。このステップＳ３６において、補正量が許容範囲外であると判定された場合は、ステップＳ３０に進んでアラーム処理を実行し、処理を終了する。一方、ステップＳ３４において、補正量が許容範囲内であると判定された場合は、ステップＳ３８に進み、ステップＳ３４で求めた補正量となるようヒータの加熱温度を補正する。この結果、次のバッチからは再び目標とする基板２０の膜厚を得ることができる（図１４乃至図１６参照）。
【００３４】次のステップＳ４０においては、反応炉のメンテナンスの実行を行うか否かを判定し、行わない場合はステップＳ２２に戻り、行う場合は次のステップＳ４２に進む。このステップＳ４２においては、補正モデルを更新するか否かを判定し、更新しない場合はステップＳ２２に戻り、更新する場合はステップＳ４４に進み、補正モデルを更新した後、ステップＳ２２に戻る。補正モデルの更新は、プロセス実行毎に記憶したデータに基づいて行われる。ステップＳ４０及びステップＳ４２の説明から理解されるように、補正モデルの更新は、メンテナンスを実行する場合であって、補正モデルを更新する旨の指令が入力されたときに実行されるものである。
【００３５】
【実施例】次に実施例について説明する。
図１７及び図１８おいて、前述した縦型ＣＶＤ装置を用いた場合の第１の実施例が示されている。この第１の実施例は、基板温度（図１に示すカスケード熱電対２６から検出される温度で代用）に対する基板膜厚の関係を補正モデルとしたものである。図１７は、バッチ終了毎に膜厚測定装置により基板の膜厚を測定し、直近の５回のバッチにおける膜厚の平均を算出し、この平均がアラーム範囲を超えないよう監視している状態を示している。最初の５回目までの平均値が初期値ポイントＡとなり、アラーム範囲を越える補正ポイントＢまで監視し、この補正ポイントＢまでバッチ処理を実行したら補正モデルに基づく補正を行う。図１８に示す補正モデルは、図６に示した方法によって作成されたものであり、感度を固定して求めている。補正温度は、ポイントＡ，Ｂ間の基板温度差であり、補正ポイントＢとなった時点で再び基板温度がポイントＡに戻るよう補正する。なお、基板温度とヒータ設定温度との関係は予め求められており、基板温度をヒータ設定温度に変換して加熱温度を制御した。
【００３６】図１９において、第２の実施例が示されている。この第２の実施例は、補正温度に対する基板膜厚を補正モデルとしたものである。補正温度は、ヒータ用熱電対又はカスケード熱電対による検出結果から求められる。この第２の実施例においても、補正ポイントＢに達した場合に、補正モデルに基づいて基板膜厚がポイントＡに戻るように、ヒータ設定温度を補正する。なお、この第２の実施例における監視方法は、第１の実施例と同様に、平均値を監視する方法を採用した。
【００３７】図２０及び図２１において、第３の実施例が示されている。この第３の実施例は、感度補正を取り入れたものである。図２０のように、バッチ毎に膜厚を測定し、バッチ毎に温度（ヒータ用熱電対又はカスケード熱電対による検出温度）と膜厚との関係を求め、図２１に示す感度を計算する。この計算は、前述した式▲５▼、▲６▼により行った。
【００３８】第４の実施例は、第３の実施例に対し、図１に示すように複数のヒータゾーンが存在する場合に簡単に膜厚補正を行うことができるようにしたものである。即ち、図１に示すように、５つのヒータ２２により５つのヒータゾーンＵ、ＣＵ、Ｃ、ＣＬ、Ｌが形成されている場合、センターゾーンＣの補正は、第３の実施例と同様に行うが、他のヒータゾーンＵ、ＣＵ、ＣＬ、Ｌについては、センターゾーンＣを基準にして温度補正を行うようにしたものである。他のヒータゾーンの補正については、まず次の式▲７▼で膜厚変動量を求める。
膜厚変動量＝各他のヒータゾーンの膜厚値−センターゾーンの膜厚値　・・・▲７▼
この膜厚変動量に対応する補正温度を、第３の実施例で示した通り、感度を含めた補正モデルにより算出し、センターゾーンを基準としてヒータの設定温度を変更する。
なお、センターゾーンの膜厚変動に対しては、次の▲８▼式で示すように、ヒータの設定温度の代わりに、成膜時間により補正してもよい。
成膜時間＝目標膜厚値／最新の成膜速度　・・・▲８▼
この第４の実施例においては、各ゾーンの補正温度が簡易に求めることができ、実際の生産現場での運用自動化を実現することが可能となる。
【００３９】なお、上記実施形態及び実施例の説明にあっては、反応炉として複数の基板を処理するバッチ式のものを用いたが、本発明は、これに限定されず、枚葉式の反応炉であってもよく、基板を単独に処理するか、連続的に処理するかは問わないものである。
【００４０】以上のように、本発明は、特許請求の範囲に記載した事項を特徴とするが、さらに次のような実施形態が含まれる。
（１）前記統計処理手段は、上下限リミット、平均、工程能力指数（Ｃｐ，Ｃｐｋ）、熱履歴、微分、累積回数、累積時間から選ばれた少なくとも１つの統計処理を行うことを特徴とする請求項１記載の半導体製造装置。
（２）補正モデルを更新する補正モデル更新手段を有することを特徴とする請求項１記載の半導体製造装置。
（３）処理室で処理された後の基板に形成された膜の厚さを測定する膜厚測定ステップと、この膜厚測定ステップによって測定した膜厚の値を統計処理する統計処理ステップと、補正モデルを作成する補正モデル作成ステップと、前記統計処理ステップの処理結果と前記補正モデル作成ステップにより作成した補正モデルとから補正量を算出する補正量算出ステップとを有する半導体製造方法。
【００４１】
【発明の効果】
以上述べたように、本発明によれば、膜形成による膜厚の均一性悪化に対する基板の膜厚変動の傾向を統計的に求め、その変動量と予め作成された補正モデルとにより加熱手段の加熱を補正するようにしたので、良好な膜均一性を自動的に維持することができるものである。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体製造システムを示す構成図である。
【図２】本発明の実施形態に係る半導体製造システムにおいて、補正機能が無い場合のバッチ数に対する膜厚の関係を示すグラフである。
【図３】本発明の実施形態に係る半導体製造システムにおいて、上下限リミットを用いて膜厚を監視する場合のバッチ数に対する膜厚の関係を示すグラフである。
【図４】本発明の実施形態に係る半導体製造システムにおいて、平均を用いて膜厚を監視する場合のバッチ数に対する膜厚の関係を示すグラフである。
【図５】本発明の実施形態に係る半導体製造システムにおいて、工程能力指数（Ｃｐ）を用いて膜厚を監視する場合のバッチ数に対する膜厚の関係を示すグラフである。
【図６】本発明の実施形態に係る半導体製造システムにおいて、補正モデルを作成するフローを示すフローチャートである。
【図７】本発明の実施形態に係る半導体製造システムにおいて、バッチ数、設定温度、膜厚及び感度の関係を示すグラフである。
【図８】本発明の実施形態に係る半導体製造システムにおいて、補正モデルを作成するための算出方法を示すグラフである。
【図９】本発明の実施形態に係る半導体製造システムにおいて、感度を固定した場合と感度を制御した場合とを比較してバッチ数と膜厚との関係を示すグラフである。
【図１０】本発明の実施形態に係る半導体製造システムにおいて、半導体を製造するフローを示すフローチャートである。
【図１１】本発明の実施形態に係る半導体製造システムにおいて、膜厚変動の異常確認する状態を示すグラフである。
【図１２】本発明の実施形態に係る半導体製造システムにおいて、補正可否を判定する状態を示すグラフである。
【図１３】本発明の実施形態に係る半導体製造システムにおいて、補正温度を選択する状態を示すグラフである。
【図１４】本発明の実施形態に係る半導体製造システムにおいて、補正を実行した状態を示すグラフである。
【図１５】本発明の実施形態に係る半導体製造システムにおいて、補正を実行した後にバッチ処理を継続した状態を示すグラフである。
【図１６】本発明の実施形態に係る半導体製造システムにおいて、補正を実行した後にバッチ処理を継続した状態と補正前との状態を比較して示すグラフである。
【図１７】本発明の第１の実施例において、バッチ数と膜厚との関係を示すグラフである。
【図１８】本発明の第１の実施例に用いた補正モデルを示すグラフである。
【図１９】本発明の第２の実施例に用いた補正モデルを示すグラフである。
【図２０】本発明の第３の実施例において、バッチ数と膜厚との関係を示すグラフである。
【図２１】本発明の第３の実施例において、バッチ数と感度との関係を示すグラフである。
１０　　反応炉
１２　　インナーチューブ
１４　　アウターチューブ
１６　　処理室
１８　　基板支持体
２０　　基板
２２　　ヒータ
２４　　ヒータ用熱電対
２６　　カスケード熱電対
３０　　チューブコントローラ
３２　　主コントローラ
４４　　膜厚測定装置
４６　　記憶手段
４８　　統計処理手段
５０　　補正量算出手段

Claims (1)

1. 基板を収納する処理室と、この処理室に収納された基板を加熱する加熱手段と、前記処理室で処理された後の基板に形成された膜の厚さを測定する膜厚測定手段と、この膜厚測定手段によって測定した膜厚の値を統計処理する統計処理手段と、補正モデルを記憶する記憶手段と、前記統計処理手段の処理結果と前記記憶手段の補正モデルとから前記加熱手段の補正量を算出する補正量算出手段とを有する半導体製造装置。

Images