CN115494890A - 温度校正信息计算装置及方法、半导体制造装置、介质 - Google Patents

温度校正信息计算装置及方法、半导体制造装置、介质 Download PDF

Info

Publication number
CN115494890A
CN115494890A CN202210655958.9A CN202210655958A CN115494890A CN 115494890 A CN115494890 A CN 115494890A CN 202210655958 A CN202210655958 A CN 202210655958A CN 115494890 A CN115494890 A CN 115494890A
Authority
CN
China
Prior art keywords
temperature
temperature correction
heater power
power
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210655958.9A
Other languages
English (en)
Inventor
渡边达也
竹永裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115494890A publication Critical patent/CN115494890A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/20—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Automation & Control Theory (AREA)

Abstract

提供一种能够对针对被处理物的热处理的设定温度进行调整的温度校正信息计算装置及方法、半导体制造装置、记录介质。半导体制造装置以接近根据累积在半导体制造装置的内壁上的累积膜厚而校正的设定温度的方式使用加热器对温度进行控制，并执行被处理物的成膜处理，半导体制造装置的温度校正信息计算装置包括：存储部，存储用于对设定温度进行校正的温度校正值；取得部，取得包含在通过执行成膜处理而生成的日志信息中的施加到加热器的第一加热器功率；功率预测部，将因设定温度的变化而引起的加热器功率的波动量加到第一加热器功率以预测第二加热器功率；以及温度校正信息生成部，通过由功率预测部预测的第二加热器功率，对温度校正值进行校正。

Description

温度校正信息计算装置及方法、半导体制造装置、介质
技术领域
本公开涉及一种温度校正信息计算装置及方法、半导体制造装置、记录介质。
背景技术
在半导体的制造工序中，例如，使用用于进行半导体晶圆的成膜处理等的热处理系统。在热处理系统中，根据与工艺对应的处理配方，决定设定温度、压力、气体流量等由半导体制造装置控制的处理条件。当半导体制造装置重复进行热处理时，虽然在半导体晶圆上例如进行成膜，但是会在半导体制造装置的内壁面上附着附着物。如果该附着物的累积膜厚变厚，则即使半导体制造装置以基于工艺配方的设定温度进行控制，炉内温度也会下降，并且会无法在半导体晶圆上以所需的膜厚进行成膜。
因此，已知一种热处理系统，其根据累积膜厚对设定温度进行校正(例如参见专利文献1)。专利文献1公开了一种技术，其生成将设定温度的校正量与累积膜厚相关联而成的温度校正信息。
<现有技术文献>
<专利文献>
专利文献1：日本特开2008-218558号公报
发明内容
<本发明要解决的问题>
本公开提供一种技术，其能够对针对被处理物的热处理的设定温度进行调整。
<用于解决问题的手段>
根据本公开，提供一种半导体制造装置的温度校正信息计算装置，所述半导体制造装置以接近根据累积在半导体制造装置的内壁上的累积膜厚而校正的设定温度的方式使用加热器对温度进行控制，并执行被处理物的成膜处理，所述温度校正信息计算装置包括：存储部，存储用于对所述设定温度进行校正的温度校正值；取得部，取得包含在通过执行所述成膜处理而生成的日志信息中的施加到所述加热器的第一加热器功率；功率预测部，将因所述设定温度的变化而引起的加热器功率的波动量加到所述第一加热器功率以预测第二加热器功率；以及温度校正信息生成部，通过由所述功率预测部预测的所述第二加热器功率，对所述温度校正值进行校正。
<发明的效果>
能够提供一种技术，其能够对针对被处理物的热处理的设定温度进行调整。
附图说明
图1是热处理系统的概要构成图的一个示例。
图2是半导体制造装置的概要剖面图的一个示例。
图3是划分出的区域的一个示例。
图4是控制部的构成图的一个示例。
图5是温度校正信息计算装置的硬件构成图的一个示例。
图6是通过将温度校正信息计算装置所具有的功能构成划分为块来进行说明的功能框图的一个示例。
图7是温度校正表的一个示例。
图8是用于对存储在模型存储部中的模型示意性地进行说明的图的一个示例。
图9是用于对存储在表存储部中的温度功率表、累积膜厚功率表示意性地进行说明的图的一个示例。
图10是在使用温度校正表进行基于累积膜厚的温度校正并进行成膜处理的情况下的成膜结果的一个示例。
图11是用于对温度校正信息生成部导出温度校正表的步骤进行说明的流程图的一个示例。
图12是用于对温度校正表的更新中的加热器功率的作用进行说明的图的一个示例。
图13是用于对加热器功率的预测方法示意性地进行说明的图的一个示例。
图14是对(i)因温度设定值的变化而引起的加热器功率的波动量的计算方法进行说明的图的一个示例。
图15是对(ii)因累积膜厚的变化而引起的加热器功率的波动量的计算方法进行说明的图的一个示例。
图16是用于对温度校正信息生成部导出温度校正表的步骤进行说明的流程图的一个示例。
图17是用于对加热器功率的预测所起到的效果进行说明的图的一个示例。
具体实施方式
以下，参照附图对本公开的非限制性的示例性的实施方式进行说明。作为用于实施本发明的实施方式的一个示例，参照附图对热处理系统以及由热处理系统进行的温度校正信息计算方法进行说明。
[针对累积膜厚的温度校正的概要]
热处理系统在1个周期中进行多次成膜处理。另外，在成膜处理中，热处理系统使用温度校正表，对在工艺配方中设定的设定温度进行校正。在温度校正表的生成中，对在日志中记录的加热器功率进行考虑。然而，由于所考虑的加热器功率是基于在1个周期所具有的任意的成膜处理(虽然能够由用户选择，但是主要选择第1次的成膜处理的日志)中得到的日志，因此第2次以后的成膜处理的加热器功率有可能与第1次的加热器功率不同。如果通过利用与实际的加热器功率不同的加热器功率进行校正的温度校正表来对成膜时的温度进行校正，则有可能无法得到作为目标的膜厚等。
因此，本实施方式的热处理系统通过从第1次(初次)的加热器功率对1个周期的第2次以后的加热器功率进行预测，从而能够更适当地对温度校正表进行校正，并能够得到接近目标的膜厚等。
以下详细进行说明。
[包括半导体制造装置的热处理系统的整体构成]
图1示出了热处理系统的概要构成图的一个示例。如图1所示，本实施方式的热处理系统1具有多台半导体制造装置2(图1中的21～2n)、主机计算机3、温度校正信息计算装置4、以及将各部相互连接的网络5、6。另外，热处理系统1例如具备用于对由半导体制造装置2处理的被处理物(以下称为半导体晶圆)的状态(膜的状态等)进行测定的测定装置60。
在半导体制造装置2中可以包括基于工艺的各种装置。例如包括进行用于在半导体晶圆上形成薄膜的处理的成膜装置、进行用于对半导体晶圆的表面区域进行氧化的氧化装置、进行用于在半导体晶圆的表面区域上扩散(掺杂)杂质的扩散装置等。以下，作为半导体制造装置的一个示例，以图2所示的批次式的立式热处理装置的情况为例进行说明。另外，在本实施方式中，作为针对半导体晶圆的处理，以成膜处理为例进行说明。
图2是半导体制造装置的概要剖面图的一个示例。如图2所示，半导体制造装置2具备大致圆筒状的反应管11。反应管11以其长度方向朝向垂直方向的方式布置。反应管11由耐热性和耐腐蚀性优异的材料、例如石英形成。
在反应管11的上侧，气密地连接有用于将反应管11内的气体排出的排气管12。在排气管12上设置有由阀、真空泵等构成的压力调整部13，并将反应管11内调整为所需的压力(真空度)。
在反应管11的下侧设置有大致圆筒状的歧管14。歧管14的上端与反应管11的下端气密地接合。
在歧管14(反应管11)的下方布置有盖体15。盖体15被构成为能够通过晶舟升降机16上下移动，并且布置为当通过晶舟升降机16使盖体15上升时，歧管14(反应管11)的下方侧(炉口部分)被关闭，并当通过晶舟升降机16使盖体15下降时，反应管11的下方侧(炉口部分)被打开。
在盖体15的上部经由保温筒(绝热体)17设置有晶舟18。晶舟18是用于收容(保持)被处理物、例如半导体晶圆W的晶圆保持器，并且在本实施方式中，被构成为能够在垂直方向上隔开预定间隔收容多片、例如150片半导体晶圆W。并且，通过在晶舟18内收容半导体晶圆W，并利用晶舟升降机16使盖体15上升，从而将半导体晶圆W加载至反应管11内。
在反应管11周围以包围反应管11的方式设置有例如由电阻发热体制成的加热器部19。反应管11的内部被该加热器部19加热到预定温度，由此将半导体晶圆W加热至预定温度。
加热器部19例如具有被布置成5级的加热器191～195，并且向各个加热器191～195从电力控制器196～200分别独立地供给电力从而能够独立地进行控制。这样一来，如图3所示，反应管11内被加热器191～195划分为5个区域(ZONE1～5)。区域的划分方法不限于5个，也可以是2个以上，或可以不划分为区域。
另外，在歧管14上设置有用于向反应管11内供给气体的多个气体供给管。在本实施方式中，设置有3根气体供给管20～22。分别经由包括用于对气体流量进行调整的质量流量控制器(MFC)等的流量调整部23～25向各个气体供给管20～22供给成膜用的原料气体和载气。
在反应管11的内壁上沿垂直方向以呈一列的方式布置有未图示的5个温度传感器(热电偶)。该温度传感器被石英的管道等覆盖以防止半导体晶圆W的金属污染，并且分别布置在图3所示的各个区域中。
半导体制造装置2具备用于对反应管11内的处理气氛的温度、气体流量、压力等处理参数进行控制的控制部50。控制部50获取未图示的温度传感器、压力传感器等的输出信号，并向加热器191～195的电力控制器196～200、压力调整部13、流量调整部23～25输出控制信号。
[控制部的硬件构成示例]
图4是示出控制部50的构成示例的图。控制部50具备配方存储部51、ROM52、RAM53、I/O端口54、CPU55、通信部56、以及将各部互相连接的总线57。
配方存储部51对用于根据在该半导体制造装置2中执行的成膜处理的类型来定义控制步骤的工艺配方进行存储。工艺配方是针对由操作者(操作员)实际进行的每个处理(工艺)准备的处理信息，并且对从将半导体晶圆W装载至反应管11到将处理完成的半导体晶圆W卸载的各个部分的温度变化、反应管11的压力变化、气体供给的开始和停止的定时和供给量等进行规定。通过该工艺配方，能够对由该热处理得到的设定膜厚或装置各部分的设定温度进行确定。需要说明的是，在通常的批次式热处理装置的情况下，虽然针对所有的半导体晶圆W准备1个工艺配方，但是在本实施方式中，为了使半导体晶圆W的处理结果变得均匀，准备了针对图3所示的每个区域预先确定的工艺配方。
另外，在该工艺配方中包括基于温度校正表将装置各部分的设定温度校正为最佳的温度(优化值)，并将该校正的温度作为设定温度的优化值计算配方。因此，在半导体制造装置2基于优化值计算配方进行热处理的情况下，计算区域1～5的设定温度的优化值，该优化值成为设定温度。
因此，虽然设定温度的校正由半导体制造装置2进行，但是温度校正信息计算装置4可以将基于温度校正表对设定温度进行了校正的工艺配方提供给半导体制造装置2。此外，设定温度的校正可以由任意装置进行，并且半导体制造装置2只要能够以经校正的设定温度来执行工艺配方即可。
ROM52是由EEPROM、快闪存储器、硬盘等构成，并且对CPU55的动作程序等进行存储的记录介质。
RAM53起到CPU55的工作区的功能。在RAM53中，例如存储有半导体制造装置2中的处理执行次数。根据该处理执行次数和存储在配方存储部51中的设定膜厚，能够对附着在半导体制造装置2的装置内部的附着物的累积膜厚进行确定。
I/O端口54将与温度、压力、气体流量相关的测定信号供给至CPU55，并将由CPU55输出的控制信号输出至各个部分(电力控制器196～200、流量调整部23～25、压力调整部13)。另外，在I/O端口54上连接有用于使操作者对半导体制造装置2进行操作的操作面板58。
CPU55构成控制部50的中枢，对存储在ROM52中的动作程序进行执行，按照来自操作面板58的指示，并根据存储在配方存储部51中的工艺配方，对半导体制造装置2的动作进行控制。
通信部56经由半导体制造装置2与主机计算机3和温度校正信息计算装置4之间的LAN5、6进行通信。总线57在各部分之间传递信息。
需要说明的是，主机计算机3是对各个半导体制造装置2的整体进行管理的装置，并且执行用于指示各个半导体制造装置2执行热处理等的处理。主机计算机3具有公知的构成，并且省略其图示。
[温度校正信息计算装置的硬件构成示例]
图5示出了温度校正信息计算装置的硬件构成图的一个示例。为了降低在各个半导体制造装置2中因累积膜厚的影响而产生的炉内温度与设定温度之间的差异，温度校正信息计算装置4执行根据累积膜厚(成膜次数)生成温度校正表的处理。
温度校正信息计算装置4具有CPU(Central Processing Unit：中央处理单元)501、ROM(Read Only Memory：只读存储器)502、以及RAM(Random Access Memory：随机存取存储器)503。CPU501、ROM502以及RAM503形成所谓的计算机。另外，温度校正信息计算装置具有辅助存储装置504、操作装置505、显示装置506、I/F(Interface：接口)装置507、以及驱动器装置508。需要说明的是，温度校正信息计算装置4的各个硬件经由总线509相互连接。
CPU501对安装在辅助存储装置504中的各种程序进行执行。
ROM502是非易失性存储器，并且起到主存储装置的功能。ROM502对由CPU501执行在辅助存储装置504中安装的各种程序所需的各种程序、数据等进行存储。
RAM503是DRAM(Dynamic Random Access Memory：动态随机存取存储器)或SRAM(Static Random Access Memory：静态随机存取存储器)等易失性存储器，并且起到主存储装置的功能。RAM503提供由CPU501执行在辅助存储装置504中安装的各种程序时扩展的工作区域。
辅助存储装置504是存储各种程序的非易失性的大容量存储装置。辅助存储装置504可以是HDD(Hard Disk Drive：硬盘驱动器)或SSD(Solid State Drive：固态硬盘驱动器)等非易失性的大容量存储介质。
操作装置505是管理者对温度校正信息计算装置4输入各种指示时所使用的输入设备。显示装置506是对温度校正信息计算装置4的内部信息和从外部取得的信息进行显示的显示设备。
I/F装置507是用于连接到LAN6并与半导体制造装置2的控制部50进行通信的连接设备。I/F装置507还与测定装置60和主机计算机3进行通信。
驱动器装置508是用于对记录介质进行安装的设备。记录介质包括CD-ROM、软盘、磁光盘等以光学、电学或磁性的方式对信息进行记录的介质。另外，记录介质可以包括ROM、快闪存储器等以电学方式对信息进行记录的半导体存储器等。
需要说明的是，安装在辅助存储装置504中的各种程序例如通过将分发的记录介质设置在驱动器装置508中并由驱动器装置508将记录在该记录介质中的各种程序读出来安装。或者，安装在辅助存储装置504中的各种程序可以通过从预定的服务器下载来安装。
[关于温度校正信息计算装置的功能]
接着，参照图6，对温度校正信息计算装置4所具有的信息及其功能构成进行说明。图6是通过将温度校正信息计算装置4所具有的功能构成划分为块来进行说明的功能框图的一个示例。
温度校正信息计算装置4具有取得部61、温度校正信息生成部62、模型学习部63、以及功率预测部64。温度校正信息计算装置4所具有的该些功能是通过由图5所示的CPU501对从辅助存储装置504扩展至RAM503的程序进行执行而实现的功能或手段。
取得部61从半导体制造装置2的控制部50取得与基于工艺配方执行的半导体晶圆W的热处理工艺相关的日志信息。在日志信息中，按照时间序列包括设定温度、加热器功率等。取得部61取得包含在通过执行成膜处理而生成的日志信息中的施加到加热器的加热器功率。另外，取得部61能够取得从测定装置60监测到的半导体晶圆W的监测膜厚等。由于能够根据日志信息来获知半导体制造装置2中的处理执行次数，因此能够根据该处理执行次数和存储在工艺配方中的设定膜厚，对附着在半导体制造装置2的装置内部的附着物的累积膜厚进行确定。
温度校正信息生成部62使用后述的模型，取得包含在日志信息中的设定温度与由测定装置60测定出的监测膜厚之间的关系，并生成温度校正表。另外，温度校正信息生成部62以使加热器功率不饱和(0或100％)的方式对温度校正表的温度校正值进行校正。
模型学习部63对存储在模型存储部72中的模型进行更新。模型的更新是指基于成膜结果和目标膜厚来变更为更准确地表示半导体制造装置2中的设定温度与膜厚的关系的模型。在这个意义上，可以将更新称为学习，在本实施方式中也有时将其称为学习。在本实施方式中，由于模型的学习并非特征部分，因此省略其细节。
功率预测部64根据1个周期的第1次成膜处理中的日志信息中记录的加热器功率，对第2次以后的成膜处理的加热器功率进行预测。1个周期的第1次成膜处理被多个用户选择，也可以不是在1个周期的第1次成膜处理中得到的日志。在预测中使用温度功率表和温度校正表。此外，在预测中可以使用累积膜厚功率表和累积膜厚的波动量。
另外，温度校正信息计算装置4具有形成在RAM503和辅助存储装置504中的存储部70。存储部70具有温度校正表存储部71、模型存储部72、以及表存储部73。
图7是温度校正表的一个示例。温度校正表针对半导体制造装置2内部的每个温度(设定温度)，示出附着在装置内部的附着物的累积膜厚与温度校正量之间的关系。在图7的温度校正表中，将半导体制造装置2内部的温度设定为预定温度，并针对每个区域将其与在装置内部附着了预定的累积膜厚的附着物的情况下的温度校正值相关联。
以图7为例，在工艺配方执行前的初始状态下在半导体晶圆上形成tk1[nm]的膜厚。tk1例如为100[nm]，但根据工艺配方而不同。工艺配方包括6次成膜处理。该6次成膜处理是1个周期的热处理。在1次成膜处理中形成所决定的膜厚Δtk。膜厚以tk2＝tk1+Δtk，tk3＝tk2+Δtk,……的方式变厚，并在第6次获得tk6+Δtk的膜厚。需要说明的是，1个周期的热处理所具有的成膜次数可以是任意次数，在1次成膜处理中形成的膜厚根据工艺配方而不同。
在半导体制造装置2对区域1的设定温度进行校正的情况下，例如在累积膜厚为tk2[nm]的状态下，计算“工艺配方的设定温度+0.1”℃作为校正后的设定温度。
需要说明的是，在设定温度和累积膜厚与温度校正表中规定的值不同的情况下，半导体制造装置2可以通过进行插值来应对。
温度校正表是存储有用于对设定温度进行校正的温度校正值的信息的一个示例，并且温度校正值的存储形式不限于表或表格形式。例如，温度校正表可以是函数形式或图表形式。
图8是用于对存储在模型存储部72中的模型示意性地进行说明的图。虽然模型是针对每个设定温度准备的，但是图8示出了任意的设定温度的模型。模型是预先对设定温度与功率变化之间的关系进行调查，并用于控制半导体制造装置2的数据。
图8(a)的模型是显示出当针对每个区域将温度+1℃时的各个狭槽的温度波动量的模型。换言之，当使某一个区域的温度发生变化时，其他的区域的温度也会发生变化。如上所述，由于反应管11的温度分布等，半导体晶圆的温度有时不会与设定温度完全相同。根据图8(a)的模型，针对每个区域计算设定温度相差1℃的情况下的半导体晶圆W的实际温度。
在图8(b)的模型中，针对每个区域规定温度相差1℃的情况下的膜厚的波动量。即，温度的波动量与膜厚的波动量相关联。在半导体晶圆W上形成与热处理期间的半导体晶圆W的实际温度(假设气体种类、压力等其他参数恒定)和热处理时间相应的膜厚。图8(b)的模型是根据各种发现显示出半导体晶圆W的实际温度与膜厚之间的对应关系的模型。例如，在区域1中，温度相差1℃的情况下(该温度已在图8(a)中完成了校正)的膜厚的波动量为K[nm]。
对使用图8(b)的模型生成区域1的温度校正表的示例进行说明。在温度校正表的生成中例如使用以下的评价函数。
评价函数J＝f(与目标膜厚之间的残差、显示出温度和膜厚的波动量的模型、温度波动量)
需要说明的是，显示出温度和膜厚的波动量的模型是将图8(a)的“设定温度对晶圆温度”的模型与图8(b)的“晶圆温度对成膜量”的模型组合成“设定温度对成膜量”的模型而得到的模型。此外，以加热器功率不饱和、未超过由用户指定的温度约束宽度作为约束条件，并以在约束范围内使评价函数J为最小的温度波动量的组合作为最佳值。
因此，由于在生成温度校正表时要参照图8的2个模型，因此希望其尽可能准确。因此，温度校正信息计算装置4具有对模型进行学习的功能。模型学习部63基于监测膜厚与目标膜厚之差对模型进行更新(学习)。作为其考虑方法，包括以下方法：作为成膜结果的监测膜厚与目标膜厚之差越大，则在图8(a)的模型中越将温度相差1℃的情况下的半导体晶圆W的温度的波动量增大，并在图8(b)的模型中越将温度相差1℃的情况下的膜厚的波动量增大。
更具体而言，模型学习部63通过将监测膜厚与目标膜厚之差应用于扩展卡尔曼滤波器等来更新2个模型。由于模型的更新方法并非本申请的特征，因此省略其细节。以下，除非另有说明，假设模型包括图8的2个模型。
需要说明的是，模型是存储有相对于设定温度的波动量的半导体晶圆W的温度的波动量、或相对于设定温度的波动量的膜厚的波动量的信息的一个示例，并且该些信息的存储形式不限于表或表格形式。例如，模型可以是函数形式或图表形式。
图9(a)示出了存储在表存储部73中的温度功率表的一个示例。温度功率表也是模型之一。温度功率表是用于计算因设定温度的变化而引起的功率的波动量的表。如图9(a)所示，设定为了使区域的温度改变1℃所需的、各个区域的加热器功率的波动量。即，将温度的波动量与加热器功率的波动量相关联。虽然实际值各不相同，但是作为一个示例，为千分之一至十分之一的数量级的百分比[％]。
图9(b)示出了存储在表存储部73中的累积膜厚功率表的一个示例。累积膜厚功率表是用于计算因累积膜厚的变化而引起的加热器功率的波动量的表。图9(b)的累积膜厚功率表显示出由于腔室壁面的累积膜厚的增加使热传递产生变化进而使功率产生变化的量。即，将累积膜厚的波动量与加热器功率的波动量相关联。由于如果累积膜厚增厚，则加热器功率的波动量趋于饱和，因此加热器功率的输出值也呈现出同样的趋势。即，加热器功率的波动量的斜率也会根据累积膜厚而变化。关于使用方法的细节稍后进行说明。需要说明的是，图9(b)的值仅是用于说明的一个示例。
另外，温度功率表和累积膜厚功率表是存储有加热器功率的波动量的信息的一个示例，并且该些信息的存储形式不限于表或表格形式。例如，温度功率表和累积膜厚功率表可以是函数形式或图表形式。
[根据累积膜厚的温度校正功能的概要]
图10是对在使用温度校正表进行基于累积膜厚的温度校正并进行成膜处理的情况下的成膜结果的一个示例进行说明的图。
(1)首先，半导体制造装置2利用校正前的温度校正表进行热处理。在图10中，与“温度校正前”的热处理对应。将“温度校正前”的热处理称为初次热处理(包括6次成膜处理)。在1次成膜处理中形成的膜厚为Δtk[nm]。如图10(a)所示，虽然以在各个成膜处理中在晶圆W上形成Δtk[nm]的膜作为目标来进行成膜，但是由于在腔室壁面上堆积的累积膜厚会与目标的Δtk[nm]之间存在偏差。图10(a)示出了在初次热处理的成膜处理中获得的成膜结果。
在图10(a)中，横轴为累积膜厚，纵轴为监测膜厚。监测膜厚散落在作为中心的Δtk附近。在图10(a)中，1个周期的成膜处理具有6次成膜处理。示出了相对于在6次成膜处理中累积的累积膜厚在1次的成膜处理中形成的监测膜厚。另外，图10(a)的多个曲线是晶舟18处的上下方向上的位置不同的半导体晶圆W的监测膜厚。换言之，由于气体浓度根据反应管11内的高度而不同，因此为了进行监测预先提取不同高度的半导体晶圆W。测定监测膜厚的半导体晶圆W是代表各个区域的半导体晶圆W。
成膜处理的次数越增加，则半导体制造装置的内壁面的累积膜厚也会越增大。如果累积膜厚变厚，则即使以相同的处理温度进行控制，炉内温度也会下降，从而无法在半导体晶圆W上形成所需膜厚的薄膜。在图10(a)中，累积膜厚越变厚，则温度校正前的监测膜厚越倾向于逐渐变厚。
(2)温度校正信息生成部62使用图8的模型，取得在日志信息中包含的设定温度与从测定装置60取得的监测膜厚之间的关系，并生成图10(b)所示的温度校正表。将在初次热处理后立即进行的温度校正表的生成称为第1次计算处理。在图10中与“计算”相对应的处理是温度校正表的生成。在作为温度校正表生成后的第2次以后的计算中，有时会根据用户的设定或自动判断来更新模型。自动判断是指例如在即使使用在第1次计算中计算出的温度校正表也未使结果改善的情况下，判断为模型精度较差，在第2次以后的计算中进行模型的更新，并生成更接近目标的温度校正表。另外，也可以通过检测干扰等来自动地更新模型。
需要说明的是，由于使用过去的计算数据对模型进行更新(学习)，因此在初次热处理中不存在过去的计算数据，并且在第1次计算处理中不进行模型的更新。
(3)半导体制造装置2使用温度校正表进行热处理。在图10中，与“温度校正后”的热处理相对应。图10(c)示出了在利用温度校正表对设定温度进行了校正的成膜处理中获得的成膜结果。在图10(c)中，即使累积膜厚变厚，也通过温度的校正使监测膜厚趋于稳定。
[温度校正表的生成]
图11是用于对温度校正信息生成部62导出温度校正表的步骤进行说明的流程图的一个示例。
首先，在进行成膜之前，负责人创建用于执行成膜的工艺配方(温度设定值等的设定)(S1)。此时，由于尚未进行优化，因此温度校正表可以是用户指定的任意的值。也可以设定由温度校正信息生成部62确定的初始值，而非由负责人来设定。
半导体制造装置2使用在步骤S1中创建的工艺配方和温度校正表，进行1个周期份的成膜(最多20次的成膜)(S2)。
测定装置60对在1个周期份的各个成膜处理中形成的膜厚进行测定(S3)。此时，在膜厚的再现性在1个周期内满足所需的基准的情况下，温度校正表的调整结束。在不满足基准的情况下，处理前进至步骤S4。
温度校正信息生成部62使用在步骤S2中进行的任意的成膜结果的日志(由用户选择的日志)、在步骤S3中测定出的处理结果、在成膜处理中使用的温度校正表的值、以及模型，对温度校正表进行优化(S4)。此外，在步骤S4中，温度校正信息生成部62根据加热器功率和“相对于温度1℃的变化的功率波动量的模型(温度功率表)”，以在加热器功率不饱和的范围内能够实现的方式对温度校正表进行校正。关于细节将在图12中进行说明。
温度校正信息生成部62将设定的温度校正表的值更新为在步骤S4中优化的值(S5)。
温度校正信息计算装置4重复进行上述步骤S2～S5的成膜处理、优化计算、以及温度校正表的更新，直到满足所需的膜厚再现性。
[关于因加热器功率的饱和引起的不便]
对温度校正表的校正中的加热器功率的作用、以及使用由用户在步骤S2中选择的加热器功率来对温度校正表进行校正的不便进行说明。
图12是用于对温度校正表的更新中的加热器功率的作用进行说明的图。如图11的步骤S2所示，当半导体制造装置2进行成膜处理时，保留有成膜处理中的功率输出状态(加热器功率)等的日志(图12(a))。在比较例(例如传统技术)的方法中，用户选择1个周期中的第1次的成膜处理的日志，并将其输入至温度校正信息计算装置4(软件)。假设1个周期中的剩余的成膜处理的加热器功率与选择的日志的加热器功率相同。
温度校正信息生成部62对在进行图11的步骤S4的计算时可以使加热器功率自日志的加热器功率的值上下波动到百分之几进行确定。例如，如果日志的加热器功率为10％，则下限到0.1％，上限到99.9％以存在余富(图12(b))。需要说明的是，上下的0.1％为偏移量。
接着，温度校正信息生成部62通过将确定的“功率的波动幅度”和“相对于温度变化1℃的功率波动量的模型(温度功率表)”组合，来确定可以波动的温度设定值的幅度(图12(c))。在从日志中读取的功率值为100％的情况下，温度校正信息生成部62必然使温度在加热器功率下降的方向上波动，反之，在加热器功率为0％的情况下，必然使温度在加热器功率上升的方向上波动。即，温度校正信息生成部62根据由功率预测部64预测的加热器功率，对温度校正表进行校正。这样一来，在加热器功率饱和的情况下，使温度波动的方向也是单向的。
然而，如果如比较技术那样假设1个周期的所有的成膜处理的加热器功率均相同，则会产生以下的不便。
选择的成膜处理的日志的功率为“1％”→假设1个周期中的其他成膜处理的功率也均为“1％”→即使在1个周期的所有成膜处理中均使功率在“-0.9～98.9％”范围内进行增减，加热器功率也不会饱和→然而，在除了选择的成膜处理以外的成膜处理的加热器功率实际为“0.5％”的情况下，虽然下限只能移动到“-0.4％”，但是有可能移动到“-0.9％”→在使用移动到“-0.9％”的校正值进行成膜处理的情况下，在加热器功率为“0.5％”的成膜处理中加热器功率饱和而无法显示出改善效果。
因此，在本实施方式中，温度校正信息生成部62对各个成膜处理的加热器功率进行预测，生成温度校正表。
需要说明的是，虽然用户可以选择1个周期的所有成膜处理的日志，但是可用性降低。虽然温度校正信息生成部62也可以自动地选择1个周期的所有成膜处理的日志，但是软件也有可能错选，有可能需要用户在工艺日志选择后对自动选择的1个周期份的日志进行确认(并根据情况进行修改)。
[加热器功率的预测]
图13是用于对加热器功率的预测方法示意性地进行说明的图。功率预测部64基于由用户在1个周期中选择的成膜处理日志(例如第1次的成膜处理的日志)的加热器功率(将其设为Pw0。第一加热器功率的一个示例)，对下一次成膜处理的加热器功率(将其设为Pwn。N＝2……，最大为20。第二加热器功率的一个示例)进行预测。
Pwn＝Pw0+(i)因温度设定值的变化而引起的加热器功率的波动量+(ii)因累积膜厚的变化而引起的加热器功率的波动量 (1)
关于(i)，根据温度功率表和在成膜处理中使用的温度校正表计算得出。关于(ii)，根据累积膜厚功率表和累积膜厚的波动量计算得出。
图14是对(i)因温度设定值的变化而引起的加热器功率的波动量的计算方法进行说明的图。图14(a)示出温度功率表，图14(b)示出温度校正表。通过针对每个相应的区域，将温度功率表的一列份的加热器功率与温度校正表的温度校正值相乘，来求出加热器功率的波动量。例如，针对累积膜厚为100[nm]的情况下的区域4，将温度校正表的区域4的一列与温度功率表的区域4的温度校正值相乘。
D1×0.2、D2×0.2、D3×0.2、D4×0.2、D5×0.2
针对区域1～3、区域5的温度校正值也以同样的方式进行计算。接着，功率预测部64在温度功率表的行方向上将相乘得到的值相加，从而计算每个区域的加热器功率的波动量。例如，区域1～5的加热器功率的波动量如下。
(i)因温度设定值的变化而引起的加热器功率的波动量(区域1)＝A1×0.1+B1×(-0.3)+C1×(0.0)+D1×0.2+E1×(-0.1)
(i)因温度设定值的变化而引起的加热器功率的波动量(区域2)＝A2×0.1+B2×(-0.3)+C2×(0.0)+D2×0.2+E2×(-0.1)
(i)因温度设定值的变化而引起的加热器功率的波动量(区域3)＝A3×0.1+B3×(-0.3)+C3×(0.0)+D3×0.2+E3×(-0.1)
(i)因温度设定值的变化而引起的加热器功率的波动量(区域4)＝A4×0.1+B4×(-0.3)+C4×(0.0)+D4×0.2+E4×(-0.1)
(i)因温度设定值的变化而引起的加热器功率的波动量(区域5)＝A5×0.1+B5×(-0.3)+C5×(0.0)+D5×0.2+E5×(-0.1)
需要说明的是，在(i)的计算中所使用的温度校正表I是在进行成膜处理时使用的温度校正表。即，温度校正表I是进行优化计算前的温度校正表。
另一方面，根据在(i)的计算中所使用的温度校正表I、成膜结果、从成膜时的日志中获得的加热器功率等信息，得到优化后的温度校正表II。优化后的温度校正表II为在下一个周期的成膜处理中使用的温度校正表。
换言之，功率预测部64使用旧的温度校正表I来对加热器功率进行预测，温度校正信息生成部62生成新的温度校正表II。
图15是对(ii)因累积膜厚的变化而引起的加热器功率的波动量的计算方法进行说明的图。图15(a)示出累积膜厚功率表，图15(b)是温度相差1℃的情况下的膜厚的波动量(与图8(b)相同)。通过针对各个区域，将图15(a)的值与图15(b)的值相乘，从而求出加热器功率的波动量。例如，在累积膜厚为100[nm]的情况下，区域1～5的加热器功率的波动量以如下方式计算。
区域1的(ii)因累积膜厚的变化而引起的加热器功率的波动量＝0.03×K
区域2的(ii)因累积膜厚的变化而引起的加热器功率的波动量＝0.03×L
区域3的(ii)因累积膜厚的变化而引起的加热器功率的波动量＝0.02×M
区域4的(ii)因累积膜厚的变化而引起的加热器功率的波动量＝0.02×N
区域5的(ii)因累积膜厚的变化而引起的加热器功率的波动量＝0.03×O
需要说明的是，在图15中，虽然将基于累积膜厚的功率的波动量与基于温度的膜厚的波动量相乘，但是准确地来说，认为“(ii)因累积膜厚的变化而引起的加热器功率的波动量”会随着累积膜厚的增加而趋于饱和。因此，可以事先以“功率波动量＝f(累积膜厚)”的方式取得其相关关系，并通过根据该相关关系对要预测的累积膜厚的功率波动量进行插值来求出。
另外，关于图15(b)的温度相差1℃的情况下的膜厚的波动量，可以根据累积膜厚来分开使用。另外，由于公式(1)中的项(ii)对于加热器功率产生的影响较小，因此也可以不将其用于加热器功率的预测。
[动作步骤]
图16是用于对温度校正信息生成部62导出温度校正表的步骤进行说明的流程图的一个示例。需要说明的是，在图16的说明中，主要对与图11的不同之处进行说明。步骤S1～S3的处理与图11相同。
在步骤S3中，如果在1个周期的期间中膜厚的再现性不满足所需的基准，则处理前进至步骤S3-2。
在步骤S3-2中，功率预测部64使用温度功率表和在成膜处理中使用的温度校正表，计算(i)因温度设定值的变化而引起的加热器功率的波动量。另外，功率预测部64使用累积膜厚功率表和累积膜厚的波动量(15(b))，计算(ii)因累积膜厚的变化而引起的加热器功率的波动量。功率预测部64通过将(i)和(ii)与在步骤S2中进行的任意的成膜结果的日志(由用户选择的日志)的加热器功率Pw0相加，从而对除了选择的成膜处理以外的成膜处理(例如，在选择了累积膜厚为0[nm]的成膜处理的情况下的50和100[nm]的成膜处理))的加热器功率进行预测。
在随后的步骤S4中，如在图12中所说明的，温度校正信息生成部62通过将所确定的“功率的波动幅度”与“相对于温度变化1℃的功率波动量的模型(温度功率表)”组合，从而确定可以波动的温度设定值的幅度。在预测出的加热器功率的值为100％的情况下，温度校正信息生成部62必然使温度校正表的温度校正值在加热器功率下降的方向上波动，反之，在加热器功率为0％的情况下，必然使温度校正表的温度校正值在功率上升的方向上波动。
这样一来，本实施方式的温度校正信息计算装置4能够利用预测的加热器功率而非由用户选择的成膜处理的加热器功率对温度校正表进行校正，因此能够提高成膜时的温度控制的精度。
[本实施方式的温度校正信息计算装置的效果]
图17是用于对在本实施方式中说明的加热器功率的预测所起到的效果进行说明的图。
(1)操作性
首先，在比较技术中，由于用户只需选择1个周期中的1个成膜处理的日志，因此可用性良好。即使在本实施方式中，也能够保持良好的可用性。
(2)计算精度
在比较技术中，由于将1个周期中的1个成膜处理的加热器功率视为所有成膜处理的加热器功率，因此温度校正表的计算精度有可能会降低。在本实施方式中，由于在1个周期的所有成膜处理中对加热器功率进行预测，因此能够提高温度校正表的计算精度。
[主要的效果]
如上所述，由于本实施方式的热处理系统针对1个周期的每个成膜处理对加热器功率进行预测，因此能够在加热器功率饱和的情况下以不饱和的方式对温度校正表进行校正。因此，半导体制造装置2能够在对成膜时的温度进行控制的状态下进行成膜，并且容易得到作为目标的膜厚等。
[其他]
在本实施方式中，虽然图1所示的温度校正信息计算装置4进行模型的学习和温度校正表的生成，但是也可以由半导体制造装置2具有温度校正信息计算装置4的功能。
另外，温度校正信息计算装置4也可以是与网络连接的服务器。半导体制造装置2能够与温度校正信息计算装置4进行通信，并取得温度校正表。温度校正信息计算装置4可以存在于内部，也可以存在于云端。
另外，图1的热处理系统1仅是一个示例，其可以根据用途或目的具有各种系统构成示例。图1中的主机计算机3、半导体制造装置2、测定装置60以及温度校正信息计算装置4等的装置的划分仅是一个示例。
例如，热处理系统1可以是将主机计算机3、半导体制造装置2、测定装置60以及温度校正信息计算装置4中的至少两个一体化而成的构成、或进一步分割的构成等各种构成。例如可以针对每个半导体制造装置2准备温度校正信息计算装置4。
本说明书中公开的半导体制造装置2不限于批次式处理装置，也可以应用于将基板一张一张地处理的单片式装置或半批次式装置。
由本说明书中公开的半导体制造装置进行的基板处理不仅可以应用于成膜处理，而且可以应用于进行用于将半导体晶圆的表面区域氧化的氧化处理的氧化装置、进行用于将杂质扩散(掺杂)至半导体晶圆的表面区域的处理的扩散装置、退火装置、蚀刻装置等。
本说明书中公开的半导体制造装置2可以是使用等离子体对基板进行处理的装置。

Claims (10)

1.一种半导体制造装置的温度校正信息计算装置，所述半导体制造装置以接近根据累积在半导体制造装置的内壁上的累积膜厚而校正的设定温度的方式使用加热器对温度进行控制，并执行被处理物的成膜处理，所述温度校正信息计算装置包括：
存储部，存储用于对所述设定温度进行校正的温度校正值；
取得部，取得包含在通过执行所述成膜处理而生成的日志信息中的施加到所述加热器的第一加热器功率；
功率预测部，将因所述设定温度的变化而引起的加热器功率的波动量加到所述第一加热器功率以预测第二加热器功率；以及
温度校正信息生成部，通过由所述功率预测部预测的所述第二加热器功率，对所述温度校正值进行校正。
2.根据权利要求1所述的温度校正信息计算装置，其中，
所述功率预测部进一步将因累积膜厚的变化而引起的加热器功率的波动量加到所述第一加热器功率以预测所述第二加热器功率。
3.根据权利要求1或2所述的温度校正信息计算装置，其中，
所述功率预测部使用在所述成膜处理中使用的与累积膜厚相关联的所述温度校正值、以及将温度的波动量与加热器功率的波动量相关联的温度功率表，计算所述因设定温度的变化而引起的加热器功率的波动量。
4.根据权利要求2所述的温度校正信息计算装置，其中，
所述功率预测部使用将温度的波动量与膜厚的波动量相关联的模型、以及将累积膜厚的波动量与加热器功率的波动量相关联的累积膜厚功率表，计算所述因累积膜厚的变化而引起的加热器功率的波动量。
5.根据权利要求3所述的温度校正信息计算装置，其中，
所述半导体制造装置的反应管被划分为多个区域，
具备针对每个所述区域具有所述温度校正值的温度校正表，所述温度功率表在每一列具有各个区域的加热器功率的波动量，并在每一行具有各个区域的加热器功率的波动量，
所述功率预测部将与区域相对应的所述温度校正值和与该区域相对应的一列的加热器功率的波动量相乘，并在所述温度功率表的行方向上将相乘得到的值相加，从而针对每个区域计算所述因设定温度的变化而引起的加热器功率的波动量。
6.根据权利要求4所述的温度校正信息计算装置，其中，
所述半导体制造装置的反应管被划分为多个区域，
所述模型针对每个区域具有膜厚的波动量，所述累积膜厚功率表与累积膜厚相关联地针对每个区域具有加热器功率的波动量，
所述功率预测部通过将与区域相对应的所述膜厚的波动量和与该区域相对应的加热器功率的波动量相乘，从而计算所述因累积膜厚的变化而引起的加热器功率的波动量。
7.根据权利要求1至6中任一项所述的温度校正信息计算装置，其中，
所述功率预测部针对每个区域和累积膜厚预测所述第二加热器功率。
8.一种半导体制造装置，包括根据权利要求1至7中任一项所述的温度校正信息计算装置。
9.一种半导体制造装置的温度校正信息计算方法，所述半导体制造装置以接近根据累积在半导体制造装置的内壁上的累积膜厚而校正的设定温度的方式使用加热器对温度进行控制，并执行被处理物的成膜处理，所述温度校正信息计算方法包括：
取得包含在通过执行所述成膜处理而生成的日志信息中的施加到所述加热器的第一加热器功率的工序；
将因所述设定温度的变化而引起的加热器功率的波动量加到所述第一加热器功率以预测第二加热器功率的工序；以及
通过预测的所述第二加热器功率，对存储在存储部中的温度校正值进行校正的工序。
10.一种记录介质，记录有程序，该程序用于半导体制造装置的温度校正信息计算装置，所述半导体制造装置以接近根据累积在半导体制造装置的内壁上的累积膜厚而校正的设定温度的方式使用加热器对温度进行控制，并执行被处理物的成膜处理，所述程序用于使所述温度校正信息计算装置起到以下各部的功能：
取得部，取得包含在通过执行所述成膜处理而生成的日志信息中的施加到所述加热器的第一加热器功率；
功率预测部，将因所述设定温度的变化而引起的加热器功率的波动量加到所述第一加热器功率以预测第二加热器功率；以及
温度校正信息生成部，通过由所述功率预测部预测的所述第二加热器功率，对存储在存储部中的温度校正值进行校正。
CN202210655958.9A 2021-06-17 2022-06-10 温度校正信息计算装置及方法、半导体制造装置、介质 Pending CN115494890A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-101015 2021-06-17
JP2021101015A JP2023000280A (ja) 2021-06-17 2021-06-17 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法

Publications (1)

Publication Number Publication Date
CN115494890A true CN115494890A (zh) 2022-12-20

Family

ID=84464649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210655958.9A Pending CN115494890A (zh) 2021-06-17 2022-06-10 温度校正信息计算装置及方法、半导体制造装置、介质

Country Status (5)

Country Link
US (1) US20220406631A1 (zh)
JP (1) JP2023000280A (zh)
KR (1) KR20220168981A (zh)
CN (1) CN115494890A (zh)
TW (1) TW202301050A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118159074A (zh) 2022-12-06 2024-06-07 乐金显示有限公司 柔性显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005388B2 (ja) 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム

Also Published As

Publication number Publication date
JP2023000280A (ja) 2023-01-04
US20220406631A1 (en) 2022-12-22
TW202301050A (zh) 2023-01-01
KR20220168981A (ko) 2022-12-26

Similar Documents

Publication Publication Date Title
US6803548B2 (en) Batch-type heat treatment apparatus and control method for the batch-type heat treatment apparatus
JP5101243B2 (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
KR101103096B1 (ko) 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체
US6496749B1 (en) Semiconductor producing apparatus and temperature control method therefor
KR20000019756A (ko) 반도체 박막 공정에서의 박막 두께 제어 방법
US20080255683A1 (en) Heat processing apparatus, method of automatically tuning control constants, and storage medium
JP7461490B2 (ja) 温度制御方法、半導体装置の製造方法、プログラム及び基板処理装置
US11158529B2 (en) Method of manufacturing semiconductor device, method of controlling temperature and non-transitory computer-readable recording medium
KR20130111395A (ko) 열처리 시스템, 열처리 방법 및 기록 매체
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
KR20130089586A (ko) 열처리 장치 및 열처리 장치의 제어 방법
CN115494890A (zh) 温度校正信息计算装置及方法、半导体制造装置、介质
CN114355998A (zh) 半导体热处理设备的补偿参数获取方法和设备
US20220259729A1 (en) Deposition system and deposition method
JP2004072030A (ja) 半導体製造装置
JP2002252220A (ja) 熱処理システム及び熱処理方法
CN115454170A (zh) 温度校正信息计算装置及方法、半导体制造装置、程序
JP4455856B2 (ja) 半導体製造システムおよび半導体製造方法
TWI777677B (zh) 基板處理裝置、溫度控制程式、半導體裝置之製造方法及溫度控制方法
TWI837124B (zh) 用於空間分辨晶圓溫度控制的虛擬感測器
JPH11186249A (ja) 半導体プロセス制御装置及び制御方法
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP4463633B2 (ja) 基板処理装置及び基板の製造方法
JP4555647B2 (ja) 基板処理装置、半導体装置の製造方法、温度制御方法
JP2006121099A (ja) 半導体プロセス制御装置及び制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination