KR20000019756A - 반도체 박막 공정에서의 박막 두께 제어 방법 - Google Patents

반도체 박막 공정에서의 박막 두께 제어 방법 Download PDF

Info

Publication number
KR20000019756A
KR20000019756A KR1019980038026A KR19980038026A KR20000019756A KR 20000019756 A KR20000019756 A KR 20000019756A KR 1019980038026 A KR1019980038026 A KR 1019980038026A KR 19980038026 A KR19980038026 A KR 19980038026A KR 20000019756 A KR20000019756 A KR 20000019756A
Authority
KR
South Korea
Prior art keywords
thin film
film thickness
region
center
process temperature
Prior art date
Application number
KR1019980038026A
Other languages
English (en)
Other versions
KR100292030B1 (ko
Inventor
전경식
장영철
조봉수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980038026A priority Critical patent/KR100292030B1/ko
Priority to US09/379,565 priority patent/US6211094B1/en
Priority to JP26246199A priority patent/JP3898857B2/ja
Publication of KR20000019756A publication Critical patent/KR20000019756A/ko
Application granted granted Critical
Publication of KR100292030B1 publication Critical patent/KR100292030B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

복수매의 모니터링 웨이퍼를 복수개로 가상 분할된 반응로의 소정 영역에 로딩한 상태에서 박막 공정을 진행하여 각 모니터링 웨이퍼의 평균 박막 두께를 산출하고 특정 영역의 평균 박막 두께가 목표 박막 두께에 도달하도록 데포타임을 보정한 후, 특정 영역을 제외한 나머지 영역의 공정 온도 및 공정 가스를 보정하여 나머지 영역의 박막 두께의 균일성을 증가시킨다.

Description

반도체 박막 공정에서의 박막 두께 제어 방법
본 발명은 반도체 박막 공정에서의 박막 두께 제어 방법에 관한 것으로, 더욱 상세하게는 반응로 내부 위치에 따라서 다르게 발생하는 웨이퍼의 박막 두께 편차를 보정하기 위하여 웨이퍼 보트 중간 중간에 복수매의 모니터링 웨이퍼를 개재한 상태에서 반도체 박막 공정을 수행하여 반응로 내부 위치별 대표 박막 두께 데이터를 산출하고 모니터링 웨이퍼중 기준이 되는 기준 모니터링 웨이퍼가 목표 박막 두께에 도달하도록 데포타임을 보정한 다음 기준 모니터링 웨이퍼를 제외한 나머지 모니터링 웨이퍼는 공정 온도 보정에 의하여 박막 두께가 목표 박막 두께에 도달하도록 하고 이를 지속적으로 피드백 제어하여 균일한 두께의 박막을 얻을 수 있도록 한 반도체 박막 공정에서의 박막 두께 제어 방법에 관한 것이다.
일반적으로, 반도체 소자는 순수 실리콘 기판상에 여러 가지 도펀트(dopant)를 사용하여 도핑(doping)을 수행함으로써 N 또는 P 타입 영역을 형성하거나, 다양한 기능을 수행하는 박막층으로 구성된다. 이와 같은 박막층 및 N,P 타입 영역은 대표적으로 화학적 기상 증착(CVD; Chemical Vapor Deposition)이라 불리우는 반도체 박막 제조 공정에 의하여 수행된다.
이 화학적 기상 증착 공정은 공정 압력에 따라서 상압 화학기상증착 공정, 저압 화학기상증착으로 분류된다.
저압 화학기상증착은 약 0.1torr로부터 100torr의 압력 범위 내에서 진행되며, 높은 온도와 높은 압력 즉, 높은 에너지 시스템을 요구하지 않고 산화막질 (Oxide film), 폴리막질(poly film), 텡스텐막질(tungsten film), 실리사이드막질(silicides film), 질화막질(Nitride film), 에피막질(epi film) 등 반도체 공정상 필요로 하는 거의 모든 박막의 증착이 가능하며 파티클수가 적고 스텝 커버리지(step coverage)가 뛰어난 장점들을 갖는다.
이와 같은 장점을 갖는 저압 화학기상증착 공정을 수행하는 설비는 수직형과 수평형으로 다시 분류되며, 이들중 수직형 설비는 종형(bell type) 아웃터 튜브와, 아웃터 튜브의 내측에 설치되며 아웃터 튜브와 일정 이격 간격을 갖는 인너 튜브, 인너 튜브와 연통되어 반응 가스를 공급하는 가스 공급 시스템, 아웃터 튜브와 연통되어 잔류 가스 및 폐가스를 배기시켜주는 배기 시스템, 웨이퍼를 로딩하는 웨이퍼 보트를 인너 튜브로 로딩 및 공정이 종료된 후 웨이퍼 보트를 언로딩시키는 웨이퍼 보트 엘리베이터 시스템 및 아웃터 튜브의 외측에 설치되어 공정 온도를 유지시켜주는 전기로로 구성된다.
이와 같이 구성된 저압 화학기상증착 공정을 수행하는 수직형 설비는 공정 환경 즉 증착 시간(deposition time), 반응로(funace) 내부에서의 공정 온도 구배(process temperature gradient), 반응 가스 농도(reaction gas density)에 의하여 반응로 내부 위치별 박막의 평가가 달라지게 된다.
이와 같이 반응로 내부에서 발생하는 공정 온도 구배 및 가스 분사관의 위치에 의하여 발생하는 반응 가스 농도 구배에 의한 박막의 증착 두께 불균일을 방지하기 위하여 웨이퍼 보트의 사이 사이에는 증착 두께 불균일을 보정하기 위하여 모니터링 웨이퍼가 로딩되어 모니터링 웨이퍼의 증착 두께가 측정되고, 이 모니터링 웨이퍼는 분석되어 후속 공정에서는 선행 증착 공정에서의 두께 편차량을 보정한 만큼의 추가 시간이 전체 데포타임에 합산하여 공정이 진행된다.
그러나, 저압화학기상증착 공정에서 박막의 두께는 공정 시간, 공정 온도와 밀접한 연관을 갖고 있음에도 불구하고 단순히 데포타임을 통하여 박막의 두께를 제어함으로써 반응로 내부 위치별 웨이퍼의 박막 두께를 정밀하게 보정할 수 없고 공정 온도를 작업자가 모니터링하고 관리함으로써 공정 준비 시간의 증대 및 작업자의 실수에 의한 공정 불량이 발생하는 문제점이 있다.
따라서, 본 발명은 이와 같은 종래의 문제점을 감안한 것으로써, 본 발명의 목적은 복수매의 모니터링 웨이퍼에 의하여 산출된 반응로 내부 위치별 대표 박막 두께를 산출하고 대표 박막 두께와 목표 박막 두께의 편차를 보정하기 위하여 반응로 내부 위치에 해당하는 보정 온도를 산출하여 이를 피드백 제어함으로써 반응로 내부에서의 박막 두께 편차를 극복함에 있다.
본 발명의 다른 목적들을 후술될 본 발명의 상세한 설명에서 보다 명확해질 것이다.
도 1은 본 발명에 의한 반도체 박막 공정을 진행하는 저압화학기상증착 설비의 일실시예를 개념적으로 도시한 개념도.
도 2는 본 발명에 의한 가상 분할된 반응로와 온도 측정장치 및 반응 가스 측정장치를 도시한 개념도.
도 3은 본 발명에 의한 설비 서버를 도시한 블록도.
도 4a, 도 4b는 본 발명에 의한 반도체 박막 공정에서의 박막 두께 제어 방법을 설명하기 위한 순서도.
도 5는 본 발명에 의한 일실시예를 도시한 설명도.
도 6은 본 발명에 의하여 웨이퍼에서 박막 두께 측정 위치를 도시한 평면도.
도 7은 본 발명에 의하여 웨이퍼상에서 측정된 평균 박막 두께를 도시한 그래프.
도 8은 본 발명에 의하여 반응로의 각 영역에서의 대표 박막 두께를 도시한 그래프.
도 9는 본 발명에 의하여 보정된 공정 온도 분포를 도시한 그래프.
이와 같은 본 발명의 목적을 달성하기 위한 반도체 박막 공정에서의 박막 두께 제어 방법은 먼저 일차적으로 베어 모니터링 웨이퍼를 반도체 박막 제조 설비의 소정 영역에 로딩한 상태에서 이전 공정 환경과 동일한 조건에 의하여 소정 박막을 제조하고, 박막이 제조된 모니터링 웨이퍼를 언로딩하여 모니터링 웨이퍼상의 복수 위치에서 평균 모니터링 웨이퍼 박막 두께를 산출하고 이 평균 모니터링 웨이퍼 박막 두께를 통하여 기 설정된 영역중 기준이되는 기준 영역의 평균 박막 두께가 목표 박막 두께에 근접하도록 데포타임을 1 차적으로 보정한 후, 보정 알고리즘에 의하여 보정된 데포타임에 의하여 계산에 의하여 기준 영역을 제외한 나머지 영역에 보정된 데포타임이 미친 박막 두께의 보정값을 2차적으로 산출한 다음 보정값에 해당하는 공정 온도를 다시 3차적으로 산출하고 보정된 데포타임, 보정된 공정 온도에 의하여 박막 공정을 진행한다.
이하, 본 발명에 의한 반도체 박막 공정에서의 박막 두께 제어 방법을 수행하는 설비들중 저압화학기상증착 설비를 바람직한 일실시예로 첨부된 도 1을 참조하여 설명하면 다음과 같다.
첨부된 도면을 참조하면, 저압화학기상증착 설비(100)는 전체적으로 보아 원통 형상으로 일측 단부가 개구된 석영 재질의 아웃터 튜브(10)와 아웃터 튜브(10) 보다 작은 직경을 갖으로 양단이 개구되어 있으며 아웃터 튜브(10)의 내측에 설치되는 석영 재질의 인너 튜브(20)와 아웃터 튜브(10) 및 인너 튜브(20)를 고정 지지하는 링 형상의 제 1 프레임(30)과 제 1 프레임(30)을 지지하는 링 형상의 제 2 프레임(40) 및 제 2 프레임(40)을 통하여 인너 튜브(20)로 웨이퍼가 수납된 웨이퍼 보트(50)를 로딩, 언로딩시키는 보트 엘리베이터(60)를 포함한다.
이때, 인너 튜브(20)의 내측 공간과 연통된 제 2 프레임(40)에는 공정 가스가 분사되는 가스 분사 노즐(70)이 설치되고, 제 1 프레임(30)에는 인너 튜브(20)에서 공정이 진행된 후 발생한 잔류 가스 및 폐가스를 배기하기 위하여 인너 튜브(20)로부터 아웃터 튜브(10)로 넘어온 잔류 가스 및 폐가스를 배기하는 배기구(80)가 형성된다.
한편, 아웃터 튜브(10)의 외주면에는 공정에 필요한 열을 인너 튜브(20)로 인가하는 전기로(90)가 설치되는데, 여기서 중요한 것은 전기로(90)는 인너 튜브(20) 내부 위치별 반응로 내부 온도를 연속적으로 제어할 수 있도록 설치되어야 한다.
또한, 전기로(90)에 의하여 인너 튜브(20) 내부 위치별 온도를 연속적으로 제어하기 위해서는 인너 튜브(20) 내부 위치별 온도 분포 및 온도 구배를 정확하게 인식 및 조정이 가능하여야 한다.
이를 위하여 첨부된 도 2에 도시된 바와 같이 인너 튜브(20)의 내부중 웨이퍼가 로딩되는 영역을 일실시예로 5 등분하여 5 개의 가상 영역으로 분할한다.
분할된 5 개의 영역들중 가운데 위치한 영역을 센터 영역(center area;210), 센터 영역(210)의 상부, 하부 영역을 각각 센터 업퍼 영역(center upper area;220), 센터 로우 영역(center low area;230), 센터 업퍼 영역(220)과 센터 로우 영역(230)의 상부 하부를 다시 업퍼 영역(upper area;240), 로우 영역(low area;250)이라 정의하기로 한다. 이들중 센터 영역(210)은 기준 영역(standard area)이 된다.
각각의 영역(210,220,230,240,250)에는 영역별 내부 온도 구배를 인식하기 위하여 써머커플과 같은 공정 온도 측정장치(300)가 설치되고, 공정 온도 측정장치(300)로부터 측정된 공정 온도 데이터는 설비를 제어하는 설비 서버(400)로 입력된다. 설비 서버(400)는 호스트(500)로부터 다운로드 받은 공정 데이터와 측정된 공정 온도 데이터를 비교하여 전기로(90)에 인가되는 신호를 조절하여 반응로 내부의 온도를 조절한다.
한편, 인너 튜브(20)의 내측 하부로부터 공급되는 공정 가스량 또한 박막의 두께 형성에 영향을 미치는 바, 수직형 저압화학기상증착 설비의 경우 가스를 공급하는 가스분사 노즐(70)이 반응로 하부에 설치되어 로우 영역(250)에서 반응 가스의 농도가 가장 크고 반응로 상부 즉, 업퍼 영역(240)에서 가스 농도가 가장 낮음으로 인하여 가스 농도 구배를 측정하기 위해서 앞서 언급한 센터 영역(210)과 로우 영역(250), 업퍼 영역(240)에는 각각 반응가스 농도 측정장치(600)가 설치된다.
반응가스 농도 측정장치(600)에서 측정된 가스 농도 데이터는 앞서 언급한 설비 서버(400)로 입력된 후, 호스트(500)로부터 설비서버(400)로 다운로드된 공정 데이터와 비교되고, 설비 서버(400)는 비교 결과에 의하여 반응가스 농도를 조절한다.
이와 같이 공정 온도와 반응가스 농도를 제어하여 조절하는 역할을 하는 설비 서버(400)는 첨부된 도 3의 블록도에 도시된 바와 같이 다량의 공정 데이터를 갖는 호스트(500)와 온라인 연결되기 위한 온라인 모듈(410), 키보드 및 키패드와 같은 데이터 입력 장치(420)에 의하여 작업자로부터 직접 입력된 각종 데이터 또는 온라인 연결된 호스트(500)로부터 다운로드된 공정 데이터 및 앞서 언급한 공정 온도 측정 장치(300), 반응가스 농도 측정장치(600)로부터 입력된 측정 데이터가 임시적으로 기억되는 기억장치(430), 측정 데이터로부터 보정된 데포타임, 공정 온도 및 보정된 반응가스 농도를 산출하는 알고리즘에 의하여 작성된 응용 프로그램이 입력된 공정 데이터 보정 모듈(440) 및 이들을 제어하는 제어 유닛(450)을 포함한다.
여기서, 기억장치(430)로는 램(Random Access Memory;RAM)이 사용될 수 있고, 공정 데이터 보정 모듈로는 롬(Read Only Memory)이 사용될 수 있다.
이미 수행된 공정에 의하여 앞으로 수행될 공정의 데포타임, 반응로 위치별 공정 온도, 반응로 위치별 반응가스 농도를 보정하기 위해서는 앞서 언급한 센터 영역(210), 센터 업퍼 영역(220), 센터 로우 영역(230), 업퍼 영역(240), 로우 영역(250)에 모니터링 웨이퍼를 각각 로딩하여 측정하는 것이 바람직하다.
그러나, 단지 박막의 두께 측정을 위하여 많은 매수 예를 들어, 센터 영역(210), 센터 업퍼 영역(220), 센터 로우 영역(230), 업퍼 영역(240), 로우 영역(250)에 모두 모니터링 웨이퍼를 위치시킨 후 박막 두께를 측정 및 제어할 경우, 생산 효율성의 저하와 함께 불필요한 비용 증가가 발생됨으로 인하여 3 매 또는 4 매의 모니터링 웨이퍼를 앞서 언급한 5 개의 영역중 일정 영역에 로딩하여 일정 공정 조건하에서 공정을 수행한 후, 각각의 모니터링 웨이퍼의 박막 두께를 측정하고 측정된 모니터링 웨이퍼에 의하여 반응로의 모든 영역에 해당하는 데이터로 데포타임, 공정 온도를 환산하여 산출하는 것이 바람직하다.
도 4a, 도 4b에는 이와 같이 측정된 모니터링 웨이퍼의 박막 두께에 의하여 데포타임, 영역별 공정온도를 수행하는 반도체 박막 공정에서의 박막 두께 제어 방법에 관한 순서도가 도시되고 있다.
본 발명에서는 3 매의 모니터링 웨이퍼를 사용하였을 경우를 바람직한 실시예로 설명하기로 한다.
도 5에 도시된 바와 같이 반응로중 이미 분할된 센터 영역(210), 업퍼 영역(240), 로우 영역(250)에는 작업자 또는 웨이퍼 로딩 유닛에 의하여 모니터링 웨이퍼 MW1, MW2, MW3가 1 매씩 웨이퍼 보트(50)의 슬롯에 로딩된다(단계 10).
이어서, 모니터링 웨이퍼 MW1, MW2, MW3가 웨이퍼 보트(50)의 슬롯에 모두 삽입되면, 설비 서버(400)는 보트 엘리베이터(60)를 구동시켜 웨이퍼 보트(50)를 반응로의 인너 튜브(20)로 로딩시킨다(단계 20).
계속해서, 웨이퍼 보트(50)가 인너 튜브(20)의 내부에 로딩되면, 설비 서버(400)는 온라인 모듈(410)를 통하여 호스트(500)로부터 이미 진행되었던 공정 데이터중 어느 하나를 다운로드 받은 후, 다운로드된 공정 데이터에 의하여 공정 환경 즉, 공정 온도, 공정 가스량등을 셋팅한다(단계 30).
이때, 호스트로부터 다운로드 받은 공정 데이터는 동일 설비가 이전에 수행한 공정 환경과 동일한 데이터이어야 하며 공정 가스량은 영역별 오차가 미소함으로 공정 가스량의 편차에 의하여 발생하는 박막 두께 편차는 극미함으로 공정 가스량에 의한 박막 두께 편차는 발생하지 않는다고 가정하기로 한다.
이후, 공정 환경 설정이 완료되면, 설비 서버(400)는 저압화학기상증착 설비를 제어하여 설정된 공정 환경에 의하여 박막 공정을 수행하고(단계 40), 박막 공정이 수행되면 설비 서버(400)는 모니터링 웨이퍼 MW1, MW2, MW3가 수납된 웨이퍼 보트(50)를 인너 튜브(20)로부터 서서히 언로딩시킨다(단계50).
소정 박막이 증착된 모니터링 웨이퍼 MW1, MW2, MW3는 웨이퍼 보트(50)로부터 분리되고, 박막 두께 측정 설비(미도시)로 이송되어 박막 두께가 측정된다(단계 60).
이때, 모니터링 웨이퍼 MW1, MW2, MW3의 박막 두께는 한 장의 모니터링 웨이퍼상에서도 두께 편차가 발생함으로 모니터링 웨이퍼상의 균일한 박막 두께를 측정하기 위하여 모니터링 웨이퍼 MW1, MW2, MW3상의 다섯 포인트를 샘플링하여 측정한다.
샘플링 위치는 일실시예로 도 6에 도시된 바와 같이 모니터링 웨이퍼의 센터와, 센터를 중심으로 방사상으로 일정 간격 이격된 4 곳에서 측정하도록 한다.
여기서, 샘플링 위치를 각각 A, B, C, D, E라 정의하기로 한다.
이와 같이 샘플링 위치로부터 측정된 모니터링 웨이퍼 MW1, MW2, MW3의 박막 두께들로부터 각각의 모니터링 웨이퍼 MW1, MW2, MW3를 대표하는 평균 박막 두께를 산출한다(단계 70).
이때, 평균 박막 두께 측정의 정확도를 높이기 위하여 샘플링 후, 측정된 측정 데이터중 중심값으로부터 가장 멀리 벗어난 2개의 측정값은 버리고, <수학식 1>과 같이 나머지 측정값을 취하여 모두 더한 후 측정 데이터의 개수로 나눔으로써 산술 평균된 평균 박막 두께를 산출한다.
THMW는 모니터링 웨이퍼 MW1, MW2, MW3의 평균 박막 두께이고, 분자에 해당하는 X1, X2, X3는 박막 두께 측정 데이터이다. 일실시예로 X1, X2, X3는 다섯 곳의 박막 두께 측정값 X1, X2, X3,X4, X5중 중간값(median value)을 기준으로 가장 큰 값과 가장 작은 값 X4, X52 개를 제외한 측정값이다. 분모에 해당하는 값은 분자의 항을 모두 더한 값으로 일실시예로 "데이터 개수"는 3이 된다.
<표 1>을 참조하여 구체적으로 살펴보면 다음과 같다.
A B C D E 평균2
MW1 155Å 157Å 150Å 163Å 167Å 158.4Å
MW2 157Å 159Å 155Å 159Å 163Å 158.6Å
MW3 160Å 161Å 162Å 164Å 166Å 162.6Å
평균1 157.3Å 159Å 155.7Å 162Å 165Å
목표 박막두께(target film thickness)는 160Å이다
MW1, MW2, MW3은 웨이퍼 보트(50)에 삽입된 3 매의 모니터링 웨이퍼이고, A~E는 모니터링 웨이퍼 MW1, MW2, MW3의 5섯 부분에서의 측정한 두께를 나타낸다. 평균 1 항목은 모니터링 웨이퍼 MW1, MW2, MW3중 A~E의 부분의 측정값을 평균한 것이고, 평균 2 항목은 <수학식 1>을 사용하여 모니터링 웨이퍼 MW1, MW2, MW3의 산술 평균 측정값을 나타내고 있다.
앞서 설명한 <수학식 1>은 설비 서버(400)의 공정 데이터 보정 모듈(440)에 저장되고, 측정 장치에 의하여 측정된 <표 1>의 모니터링 웨이퍼 MW1, MW2, MW3의 A~E에 해당하는 박막 두께 측정 데이터는 설비 서버(400)의 기억장치(430)에 임시적으로 저장된다.
이후, 저장된 A~E에 해당하는 박막 두께 측정 데이터는 공정 데이터 보정 모듈(440)에 의하여 연산이 수행되어 <표 1>의 "평균 2" 항목이 산출되고, "평균 2" 항목은 다시 기억장치(430)에 저장된다.
<표 1>의 "평균 2" 항목에서 보여지는 바와 같이 모니터링 웨이퍼 MW1, MW2, MW3의 평균 박막 두께는 대부분 목표 박막 두께에 대하여 박막 두께 편차가 발생하고 있으며, 편차는 도 7의 그래프에 도시된 바와 같이 모니터링 웨이퍼 MW1, MW3에서 가장 크고 센터 영역(210)에 포함된 모니터링 웨이퍼 MW2에서 가장 작은 경향을 보이고 있다.
즉, 저압화학기상증착 설비(100)에 의하여 공정이 진행될 때 반응로의 중간 부분, MW2가 속하는 센터 영역(210)에서 박막 두께가 <표 1>의 목표 박막 두께(260Å)에 가장 근접함을 알 수 있다.
평균 박막 두께가 목표 박막 두께에 가장 근접한 센터 영역(210)을 기준 영역(standard area)라 정의하기로 한다.
이와 같이 기준 영역이 정의되고, 각각의 모니터링 웨이퍼 MW1, MW2, MW3의 평균 박막 두께 결과가 <수학식 1>에 의하여 산출되면 우선적으로 기준 영역에 속해있는 MW2의 평균 박막 두께가 목표 박막 두께가 되도록 <수학식 2>에 의하여 보정된 데포타임(deposition time)에 해당하는 보정값을 산출한다(단계 80).
이는 기준 영역은 데포타임에 의하여 박막 두께를 보정하고, 기준 영역을 제외한 나머지 영역은 공정 온도에 의하여 박막 두께를 보정하기 위함이다.
그러면 먼저 기준 영역의 박막 두께가 목표 박막 두께가 되도록 데포타임 보정값을 <수학식 2>에 의하여 산출하기로 한다.
<수학식 2>는 기준 영역인 센터 영역(210)에 포함된 모니터링 웨이퍼 MW2의 5 개소를 측정함으로써 산출된 평균 박막 두께 THMW2와 목표 박막 두께 THtarget및 시간 이득율 gain depo, 이전 데포타임 Depotime(n)을 가지고 다음에 진행될 박막 공정의 데포타임 Depotime(n+1)을 보정할 수 있음을 설명하고 있다.
여기서, 시간 이득율 GainDepo(n)은 단위 시간당 MW2에 데포되는 박막의 두께 즉, 를 의미한다. 이 시간 이득율은 실제 공정을 여러번 진행한 후 얻어진 실험값이다. 목표 박막 두께 THtarget에서 기준 영역에 위치한 모니터링 웨이퍼 MW2의 평균 박막 두께 THMW2를 뺀 값은 목표 박막 두께로부터 얼마만큼의 박막 편차가 발생하였는가를 나타내므로, 이 박막 편차를 시간 이득율 GainDepo(n)로 나누면 부족한 박막 두께를 보정하기 위한 데포 시간이 산출되고, 추가된 데포 시간과 이전 데포타임 Depotime(n)을 더하면 보정된 새로운 데포타임이 산출되는 것이다.
예를 들면, 이전 데포타임을 1830(sec), 목표 박막 두께가 160Å, MW2의 평균 박막 두께는 <표 1> 및 <수학식 1>에서 산출된 바와 같이 158.6Å, 시간 이득율을 1.8(Å/sec, 1초당 1.8Å이 모니터링 웨이퍼상에 데포된다는 것을 의미임)이라 하였을 때, 보정된 데포타임= 1830+[(160-158.6)/1.8]=1830.78이 산출된다.
즉, 보정된 데포타임은 이전 데포타임에 비하여 약 0.78(sec)정도 증가시켜주어야만 158.6Å이였던 기준 영역에서의 평균 박막 두께가 목표 박막 두께인 160Å에 근접됨을 알 수 있다.
이처럼 데포타임이 증가될 경우, 급격한 평균 박막 두께에 변화가 발생할 수 있음으로 보정된 데포타임에 소정 비율 일실시예로 보정된 데포타임의 70%에 해당하는 시간과 보정되기 이전의 데포타임의 30%에 해당하는 시간을 합산하여 데포타임에 의하여 평균 박막 두께가 급격하게 변동되는 것을 방지한다.
이처럼 데포타임을 조정할 경우, 기준 영역인 센터 영역(210)에 포함된 모니터링 웨이퍼 MW2는 목표 박막 두께에 도달하게 되지만 그 이외의 영역인 업퍼 영역(240), 로우 영역(250)에서의 영역에는 데포타임의 증가에 따른 영향을 아직까지는 알 수 없고 <표 1>의 결과를 참조하면 로우 영역(250)의 경우 오히려 편차가 더 커질 수도 있다.
즉, 이는 보정된 데포타임으로 새로운 공정을 진행할 경우 다른 영역은 그 결과를 알지 못해도 기준 영역만큼은 목표 박막 두께에 도달하게 된다는 것을 의미한다.
그러나, 모든 영역에서 평균 박막 두께 목표 박막 두께에 도달하여야 함으로 기준 영역을 제외한 나머지 영역은 데포타임이 아닌 공정 온도에 의하여 박막 두께를 제어하기로 한다.
먼저, 반응로 내부중 모니터링 웨이퍼가 놓여진 업퍼 영역(240)과, 로우 영역(250)에서의 공정 온도를 보정하고 업퍼 영역(240)과 로우 영역(250)의 보정 공정 온도가 산출되면, 이어서 업퍼 영역(240)과 센터 영역(210)의 사이에 위치한 센터 업퍼 영역(220)과, 센터 영역(210)과 로우 영역(250)의 사이에 존재하는 센터 로우 영역(230)의 보정 공정 온도를 산출하기로 하자.
<표 1>을 이용하여 영역을 대표하는 대표 박막 두께를 산출한다(단계 90).
먼저, 업퍼 영역(240), 로우 영역(250)에서의 대표 박막 두께를 산출하기로 한다.
센터 영역(210)의 대표 박막 두께를 THC, 업퍼 영역(240)의 대표 박막 두께를 THU, 로우 영역(250)의 대표 박막 두께를 THL이라 정의 하기로 하고, THU로부터 THc 및 THL에 이르기까지 반응로 내부의 웨이퍼 박막 두께는 불연속적으로 변하지 않고 일정 경향에 의하여 리니어(linear)하게 변경된다.
<표 1>의 <평균 2>항목에서 알 수 있듯이 센터 영역(210)에 위치한 MW2의 평균 박막 두께 158.6Å과 목표 박막 두께 160Å은 약 1.4Å 정도되는 박막 편차가 있고, 이 1.4Å의 박막 편차는 새로운 데포타임을 약 0.78(sec)정도 증가시킴으로써 극복됨은 앞서 설명한 바 있다.
이처럼 센터 영역(210)에 포함된 모니터링 웨이퍼 MW2의 데포타임을 증가시킴에 의하여 MW2의 평균 박막 두께는 당연히 1.4Å 증가되지만 데포타임 증가에 따른 영향은 MW2뿐만 아니라 업퍼 영역(240)에 속한 모니터링 웨이퍼 MW1과 로우 영역(250)에 속한 모니터링 웨이퍼 MW3의 평균 박막 두께에도 동일한 영향을 미치게 됨으로 MW1, MW2의 평균 박막 두께도 데포타임 보정에 의하여 동일하게 각각 1.4Å 만큼 증가됨은 분명하다.
이를 감안하여 업퍼 영역(240)과 로우 영역(250)에서의 대표 박막 두께를 산출하기로 한다.
먼저, 모니터링 웨이퍼 MW1이 포함된 업퍼 영역(240)에서의 대표 박막 두께는 MW1의 평균 박막 두께에 데포타임 증가의 영향에 의하여 부가적으로 얻어진 1.4Å의 박막 두께를 합산 하여 산출한다. <수학식 3>을 참조하기로 한다.
THU =THMW1 +(THtarget-THMW2 )
THU는 업퍼 영역(240)에서의 대표 박막 두께, THMW1은 기준 영역에서의 평균 박막 두께, THtarget은 목표 박막 두께, THMW2는 업퍼 영역(240)에서의 평균 박막 두께이다.
예를 들어, <표 1>의 데이터를 참조하면 THU= 158.4Å+(160Å-158.6Å)=159.8Å이 된다.
THL =THMW3 +(THtarget-THMW2 )
<수학식 4>에 나타난 바와 같이 로우 영역(250)에서의 대표 박막 두께(THL)는 로우 영역(250)에 포함된 모니터링 웨이퍼 MW3의 평균 박막 두께에 앞서 설명한 바와 같이 모니터링 웨이퍼 MW2에서의 데포타임 보정에 의하여 추가되는 박막의 두께만큼을 더하면 간단하게 구해진다.
예를 들면, THL=162.6Å+(160Å-158.6Å)=164Å이 된다.
이와 같이 업퍼 영역(240), 로우 영역(250)에서의 대표 박막 두께가 모두 구해지면 앞서 언급한 바와 같이 센터 업퍼 영역(220)과 센터 로우 영역(230)에서의 대표 박막 두께가 산출 가능하다.
<수학식 5>에서는 센터 업퍼 영역(220)에서의 대표 박막 두께 THCU의 산출 방법이 설명되고 있다.
센터 업퍼 영역(220)에는 모니터링 웨이퍼가 존재하지 않기 때문에 직접적으로 센터 업퍼 영역(220)에서의 대표 박막 두께를 산출할 수는 없지만 센터 업퍼 영역(220)은 센터 영역(210)과 업퍼 영역(240)의 중간에 위치하고, 박막 두께 또한 센터 영역(210)으로부터 업퍼 영역(240)으로 가면서 일정한 경향을 가지며 연속적으로 변화하기 때문에 간접적으로 센터 업퍼 영역(220)의 대표 박막 두께 산출이 가능하다.
센터 업퍼 영역(220)에서의 대표 박막 두께는 업퍼 영역(240)에서의 모니터링 웨이퍼 MW1와, 센터 영역(210)에서의 모니터링 웨이퍼 MW2의 평균 박막 두께를 이용하여 산출하고, 산출된 센터 업퍼 영역(220)의 대표 박막 두께에 데포타임 보정에 의하여 추가되는 박막 두께를 합산함으로써, 센터 업퍼 영역(220)에서의 대표 박막 두께(THCU)가 산출된다.
예를 들면, THCU={(158.4Å+158.6Å)÷2}+(160Å-158.6Å)=159.9Å이 된다.
<수학식 6>에서 설명되는 바와 같이 센터 로우 영역(230)에도 모니터링 웨이퍼가 없기 때문에 직접적으로 대표 박막 두께를 측정할 수 없다. 그렇지만, 센터 영역(210)과 로우 영역(250)은 앞서 언급한 바와 같이 불연속이 아닌 연속적으로 변화하는 대표 박막 두께를 갖기 때문에 센터 로우 영역(230)에서의 대표 박막 두께 산출은 <수학식 6>에 의하여 가능하고, 여기에 센터 영역(210)을 기준으로 보정된 데포타임에 의하여 별도로 추가되는 박막 두께를 합산함으로써 센터 로우 영역(230)에서의 대표 박막 두께 THCL의 산출이 가능하다.
예를 들면, THCL={(158.6Å+162.6Å)/2}+(160Å-158.6Å)=162Å가 된다.
앞에서 상세하게 설명한 <수학식 3> 내지 <수학식 6>은 설비 서버(400)의 공정 데이터 보정 모듈(440)에 저장되며, 공정 데이터 보정 모듈(440)에 의하여 산출된 각 영역에서의 대표 박막 두께 데이터는 기억 장치(430)에 임시적으로 기억된다.
도 8에는 지금까지 산출한 각 영역에서의 대표 박막 두께가 그래프로 도시되어 있다.
도 8의 그래프를 통하여 각 영역에서의 대표 박막 두께를 살펴보면, 센터 영역(210)에서의 대표 박막 두께는 데포타임 보정에 의하여 이미 목표 박막 두께에 근접함을 알 수 있지만, 그밖에 영역인 센터 로우 영역(230), 센터 업퍼 영역(220), 로우 영역(240), 업퍼 영역(250)에서의 대표 박막 두께는 오히려 데포타임 보정을 수행하기 이전보다 큰 오차 범위를 갖으면서 목표 박막 두께로부터 벗어나게 된다. 이때, 앞서 언급한 바와 같이 기준 영역을 제외한 나머지 영역에서 목표 박막 두께로부터 벗어난 박막 편차는 각 영역별 공정 온도 보정에 의하여 보정된다.
이처럼 기준 영역인 센터 영역(210)을 제외한 나머지 영역에서의 박막 두께를 보정하기 위해서 <수학식 3> 내지 <수학식 6>에 의하여 각 영역에서의 대표 박막 두께가 산출되면 각 영역에서의 보정될 공정 온도를 산출한다.
먼저, 각 영역별 보정될 공정 온도를 산출한다(단계 100).
보정될 공정 온도의 산출은 앞서 언급하였듯이 각 영역의 대표 박막 두께와 목표 박막 두께의 편차를 구한 다음 편차를 온도당 이득율(gain temp)로 나누면 간단하게 산출할 수 있다.
영역 기존 공정 온도(℃)
업퍼 영역 TEMPU 900
센터 업퍼 영역 TEMPCU 899
센터 영역 TEMPC 897
센터 로우 영역 TEMPCL 895
로우 영역 TEMPL 893
<표 2>에서는 각 영역에서 기존 공정 온도를 도시하고 있으며, 이 기존 공정 온도들은 설비 서버(400)의 기억장치(430)에 저장된다. <표 2>를 참조하면, 로우 영역(250)에서의 공정 온도가 가장 낮고, 센터 영역(210)을 지나서 업퍼 영역(250)에 도달하기까지 점차 공정 온도가 증가되는 경향을 나타내고 있다.
먼저, 센터 영역(210)의 공정 온도는 보정되지 않고 기존의 공정 온도를 유지하는데 이는 센터 영역(210)에서의 대표 박막 두께는 공정 온도와 상관없이 이미 데포타임 보정에 의하여 보정하었기 때문이다.
이후, 이미 대표 박막 두께가 산출된 센터 로우 영역(230)과 센터 업퍼 영역(220)에서의 공정 온도를 먼저 보정한다.
이때, 센터 로우 영역(230)과 센터 업퍼 영역(220)의 공정 온도를 업퍼 영역(240), 로우 영역(250)에 앞서 보정하는 이유로는 센터 로우 영역(230) 및 센터 업퍼 영역(220)의 공정 온도 변화가 로우 영역(250) 및 업퍼 영역(240)에 많은 영향을 미치기 때문이다.
이로써 먼저, 센터 로우 영역(230)과 센터 업퍼 영역(220)의 공정 온도를 보정한 후, 센터 업퍼 영역(220)과 센터 로우 영역(230)에 의하여 영향받은 업퍼 영역(240) 및 로우 영역(250)의 공정 온도를 보정하는 순서를 밟도록 하는 것이 바람직하다.
<수학식 7>에서는 나타난 바와 같이 센터 업퍼 영역(220)에서의 보정될 공정 온도 TEMPCU(n+1)의 산출은 <표 2>에 설명된 바와 같이 기존 공정을 수행할 때 센터 업퍼 영역(220)에서의 공정 온도인 TEMPCU(n)에다가 보정 온도를 추가하여 산출한다.
보정 온도는 목표 박막 두께 THtarget에서 앞서 산출한 센터 업퍼 영역(220)의 대표 박막 두께를 차감함으로써 산출되는 박막 두께 편차를 온도당 이득율인 gaintemp 로 나누어서 산출한다.
온도당 이득율(gaintemp)은 공정 온도의 변화에 따른 박막 두께의 변화량을 의미한다. 즉, 공정 온도가 1℃ 변할 경우 박막의 두께가 1.8Å 증가하였다면 온도당 이득율은 1.8( )이 된다.
예를 들어, 온도당 이득율이 1.8( )이라고 하였을 때, 공정 온도를 10℃ 만큼 증가시키면, 이에 따라서 대표 박막 두께는 18Å정도 증가된다.
<표 2>를 가지고 <수학식 7>을 설명하면 TEMPCU(n+1)= 899℃+{(160Å-159.9Å)÷1.8( )}=899.055℃이 된다.
즉, 센터 업퍼 영역(220)에서의 박막 두께가 목표 박막 두께인 160Å에 0.1Å 미달임으로 센터 업퍼 영역(220)에서 이후 수행될 공정 온도는 899℃ 보다 0.55℃ 더 높은 899.055일 때 센터 업퍼 영역(220)의 대표 박막 두께는 159.9Å에서 160Å이 됨을 알 수 있다.
<수학식 8> 또한 <수학식 7>과 마찬가지 의미로 해석한다. 예를 들어 TEMPCL(n+1)= 895℃+{(160Å-162Å)÷1.8 }은 895℃+( ℃)가 되어 893.88℃가 된다.
즉, 센터 로우 영역(230)에서의 대표 박막 두께는 목표 박막 두께보다 무려 2Å 정도가 두껍기 때문에 후속 공정에서 목표 박막 두께에 근접한 박막 두께를 얻기 위해서는 공정 온도를 895℃에서 893.88℃로 내려줘야 함을 쉽게 알 수 있다.
결과적으로, <수학식 7>와 <수학식 8>만 보더라도 센터 업퍼 영역(220)에서의 보정될 공정 온도 산출값 TEMPCU(n+1)은 약 0.055℃ 정도의 온도가 이전 공정 온도보다 높아지고, 센터 로우 영역(230)에서의 보정될 공정 온도 산출값 TEMPCL(n+1)은 이전 공정 온도보다 1.12℃ 정도 공정 온도가 낮아짐을 알 수 있다.
즉, 평균 박막 두께가 목표 박막 두께보다 얇은 영역에서는 공정 온도를 산출된 공정 온도만큼 높게 설정하고, 평균 박막 두께가 목표 박막 두께보다 두꺼운 영역에서는 공정 온도를 산출된 온도만큼 낮게 설정함으로써 평균 박막 두께가 목표 박막 두께에 점차 근접되도록 한다.
센터 업퍼 영역(220), 센터 로우 영역(230)에서 보정된 공정 온도값이 모두 산출되면 나머지 로우 영역(250), 업퍼 영역(240)의 공정 온도 보정값을 산출한다.
앞서 언급한 바와 같이 센터 영역(210)에서는 공정 온도 변경이 발생하지 않았기 때문에 센터 업퍼 영역(220), 센터 로우 영역(230)에는 센터 영역(210)에 의한 영향이 발생하지 않는다.
그러나, 로우 영역(250) 및 업퍼 영역(240)과 센터 업퍼 영역(220) 및 센터 로우 영역(230)은 물리적으로 구분된 영역이 아니기 때문에 센터 업퍼 영역(220) 및 센터 로우 영역(230)에서의 공정 온도 변경은 곧 로우 영역(250), 업퍼 영역(240)에서의 대표 박막 두께에 영향을 미침으로 로우 영역(250)과, 업퍼 영역(240)의 대표 박막 두께는 센터 업퍼 영역(220), 센터 로우 영역(230)에 의하여 영향받은 박막 두께를 산출한 후, 이를 이용하여 보정 공정 온도를 산출하여야 박막 두께 산출 오차를 최소화할 수 있다.
THU′ =THU+CU×(THtarget-THCU)
<수학식 9>은 센터 업퍼 영역(220)에서 변경된 공정 온도가 업퍼 영역(240)에 미친 영향에 의하여 변경된 업퍼 영역(240)에서의 대표 박막 두께 보정치를 구하는 수학식이다.
여기서, CU는 실험에 의하여 얻어진 무차원 보정 계수이다.
예를 들어, 보정 계수는 센터 업퍼 영역(220)의 공정온도가 1℃ 변경되었을 때 대표 박막 두께가 일실시예로 10Å 증가하고, 업퍼 영역(240)의 대표 박막 두께는 5Å 증가하였다면, 비율로 보았을 때 센터 업퍼 영역(220)의 공정 온도 1℃ 변경에 의하여 업퍼 영역(240)에서는 이 되므로 무차원 보정 계수 CU는 0.5가 된다.
무차원 보정 계수 CU에 해당하는 0.5는 일정 온도 변화가 발생한 센터 업퍼 영역(220)의 대표 박막 두께 변화량의 1/2에 해당하는 박막 두께가 업퍼 영역(240)에 영향을 미침을 의미한다.
<수학식 9>로 돌아가서, 업퍼 영역(240)에서의 보정된 대표 박막 두께 THU'의 수치를 이미 산출된 업퍼 영역(240)에서의 대표 박막 두께 THU에 더해주면 된다.
보정값은 센터 업퍼 영역(220)에서의 목표 박막 두께와 센터 업퍼 영역(220)에서의 대표 박막 두께 THCU의 편차량에 보정 계수를 곱한 값이다.
예를 들어 설명하면, THU'=159.8Å+{0.5×(160Å-159.9Å)}=159.85Å이 된다. 즉, 업퍼 영역(240)에서의 대표 박막 두께는 센터 업퍼 영역(220)의 공정 온도 변화에 의하여 약 0.05Å의 영향을 받음을 알 수 있다.
이처럼 다른 영역에서의 온도 영향에 의하여 박막 두께가 THU에서 THU'로 보정되면, <수학식 10>에 의하여 실제 업퍼 영역(240)에서의 보정될 공정 온도의 산출이 가능해진다.
<수학식 10>에 의하여 센터 업퍼 영역(220)의 공정 온도에 의하여 영향받은 업퍼 영역(240)의 대표 박막 두께와 목표 박막 두께의 박막 두께 편차를 산출한 다음 편차를 온도당 이득율(gaintemp)로 나눔으로써 보정될 공정 온도가 산출된 후, 산출될 보정 온도를 이전 공정 온도에 합하여 보정된 업퍼 영역(240)의 공정 온도가 산출된다.
예를 들어, TEMPU(n+1)=900℃+{(160Å-159.85Å)÷1.8}=900.083℃가 되어 업퍼 영역(240)에서의 대표 박막 두께는 이전 공정 온도 900℃보다 약 0.083℃정도를 더 올린 900.083℃가 되어야 함을 알 수 있다.
THL′ =THL+CL×(THtarget-THCL)
<수학식 11>은 <수학식 9>과 대등한 개념으로 예를 들어 설명하면 THL(n')=164Å+{0.5×(160Å-164Å)}=163Å이 되고, 후술될 <수학식 12>에 의하여 로우 영역(250)에서의 보정 온도가 산출된다.
<수학식 10>과 동일한 개념으로 예를 들어 설명하면, TEMPL(n+1)=893℃+{(160Å-163Å)÷1.8}=891.33℃이 산출된다.
<수학식 7>내지 <수학식 12>은 다시 공정 데이터 보정 모듈(440)에 저장되고, 공정 데이터 보정 모듈(440)에 저장된 수학식들은 기억장치(430)에 저장된 기존 공정 온도, 각 영역별 대표 박막 두께, 목표 박막 두께 데이터를 참조하여 보정 온도 데이터를 산출한 후, 산출된 보정 공정 온도 데이터들은 다시 기억장치(430)에 산출결과가 저장된다(단계 110).
첨부된 도 9는 영역별 공정 온도 보정을 도시한 그래프가 도시되고 있다.
그래프 a는 기존 영역별 공정 온도이고, 그래프 b는 보정된 영역별 공정 온도로 그래프 a와 그래프 b는 센터 영역(210)을 기준으로 센터 업퍼 영역(220), 업퍼 영역(240) 및 센터 로우 영역(230), 로우 영역(250)의 공정 온도가 보정되는 것을 도시하고 있다.
앞서 언급한 바와 같이 기억장치(430)에 저장된 보정 공정 온도 데이터는 다시 설비 서버(400)의 제어 유닛(450)에 의하여 처리된 후 제어 유닛(450)은 보정된 공정 온도 데이터에 대응하는 제어 신호를 각 영역별로 전기로(90)에 인가하여 각 영역에서의 박막 두께가 목표 박막 두께에 근접하도록 제어한 후 반도체 박막 공정을 수행한다(단계 120).
이때, 이와 같은 박막 두께는 공정을 반복할수록 보정 또한 반복적으로 수행하게 되어 박막 두께는 공정을 진행할수록 균일하게 된다.
이상에서 상세하게 설명한 바와 같이, 복수매의 모니터링 웨이퍼에 형성된 박막의 두께를 측정하여 목표 박막 두께와의 편차를 극복하기 위한 공정 온도를 산출함과 동시에 반응로 내부 위치별로 각기 상이한 공정 가스 농도를 갖는 반응 가스량을 조절하여 반응로 내부 위치에 관계없이 박막의 두께를 균일하게 하는 효과가 있다.

Claims (16)

  1. 박막 공정이 진행되는 반응로의 내부를 복수개의 영역으로 분할 설정하고, 상기 영역에 복수매의 모니터링 웨이퍼를 로딩한 후, 기존 데포타임과 공정온도를 참고하여 상기 모니터링 웨이퍼에 박막 공정을 수행하는 단계와;
    박막 공정이 종료된 상기 모니터링 웨이퍼들의 평균 박막 두께를 산출하여 제 1 기억수단에 저장하고, 복수개의 영역중 기준 영역에 위치한 모니터링 웨이퍼의 평균 박막 두께가 목표 박막 두께에 도달되도록 제 2 기억 수단에 저장된 데포타임 보정 연산식에 의하여 데포타임을 산출하는 단계와;
    상기 보정된 데포타임을 적용한 상태에서 상기 분할된 각각의 영역에서의 대표 박막 두께를 상기 제 2 기억수단에 저장된 대표 박막 두께 연산식에 의하여 각각 산출하는 단계와;
    상기 산출된 대표 박막 두께에 영향을 미치는 공정 온도를 상기 제 2 기억수단에 저장된 공정 온도 보정 연산식에 의하여 산출하여 상기 제 1 기억수단에 저장하는 단계와;
    상기 제 1 기억수단에 기억된 보정된 데포타임 및 보정된 공정 온도에 의하여 박막 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  2. 제 1 항에 있어서, 상기 복수개의 영역은 상기 반응로의 내부중 중앙에 위치한 센터 영역과, 상기 센터 영역의 양측에 위치한 센터 업퍼 영역 및 센터 로우 영역, 상기 센터 업퍼 영역 및 센터 로우 영역의 양측에 위치한 업퍼 영역, 로우 영역을 포함하며, 상기 복수개의 모니터링 웨이퍼는 상기 센터 영역, 업퍼 영역, 로우 영역에 각각 로딩되는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  3. 제 2 항에 있어서, 상기 모니터링 웨이퍼의 평균 박막 두께 산출 단계는 상기 센터 영역에 위치한 모니터링 웨이퍼상의 복수의 위치에서 박막 두께를 측정하여 상기 제 1 기억수단에 저장하는 단계와;
    상기 제 2 기억수단에 저장된 평균 박막 두께 산출 연산식에 의하여 산출된 상기 박막 두께 데이터들중 평균으로부터 상하로 편차가 가장 큰 박막 두께를 제외한 나머지 박막 두께 데이터들을 산술 평균하여 상기 제 1 기억수단에 저장하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  4. 제 2 항에 있어서, 상기 기준 영역은 상기 센터 영역이고 상기 데포타임은 상기 센터 영역의 평균 박막 두께를 기준으로 보정되는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  5. 제 4 항에 있어서, 상기 데포타임을 보정하는 단계는
    상기 제 2 기억수단에 저장된 상기 데포타임 보정 연산식에 의하여 상기 센터 영역에 위치한 상기 모니터링 웨이퍼의 평균 박막 두께와 목표 박막 두께와의 편차를 데포타임 보정계수로 나누어 보정 데포타임을 산출하는 단계와;
    상기 산출된 보정 데포타임과 상기 기존 데포타임을 합산하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  6. 제 5 항에 있어서, 상기 데포타임 보정계수는 단위 시간당 데포되는 박막의 두께인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  7. 제 5 항에 있어서, 상기 데포타임 보정계수는 상기 기준 영역의 모니터링 웨이퍼의 평균 박막 두께를 상기 기존 데포타임으로 나누어 산출하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  8. 제 5 항에 있어서, 상기 데포타임 보정 연산식은
    인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  9. 제 5 항에 있어서, 상기 데포타임 보정계수는 인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  10. 제 1 항에 있어서, 상기 기준 영역을 제외한 영역중에 상기 모니터링 웨이퍼가 존재하는 영역의 대표 박막 두께는 상기 모니터링 웨이퍼의 평균 박막 두께에 상기 보정된 데포타임 동안 공정진행에 의하여 더해지는 추가 박막 두께를 합산하여 산출하고,
    상기 모니터링 웨이퍼가 존재하지 않는 영역의 대표 박막 두께는 상기 모니터링 웨이퍼가 존재하는 영역에 의하여 산출된 평균 박막 두께를 산술 평균하여 산출하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  11. 제 10 항에 있어서, 상기 공정 온도 보정 단계는
    상기 기준 영역에 인접한 제 1 인접 영역의 대표 박막 두께를 제 1 공정 온도 보정 연산식에 대입하여 상기 제 1 인접 영역의 보정 공정온도를 산출하는 단계와;
    상기 제 1 인접 영역의 보정 공정온도를 감안하여 상기 제 1 인접 영역에 접한 제 2 인접 영역의 대표 박막 두께를 상기 대표 박막 두께 수정 연산식에 의하여 수정하는 단계와;
    상기 수정된 대표 박막 두께를 제 2 공정 온도 보정 연산식에 대입하여 상기 제 2 인접 영역의 보정 공정온도를 산출하는 단계를 포함하는 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  12. 제 11 항에 있어서, 상기 제 1 인접 영역은 상기 기준 영역에 접한 센터 업퍼 영역 및 센터 로우 영역이고, 상기 제 2 인접 영역은 상기 센터 업퍼 영역 및 상기 센터 로우 영역에 접한 업퍼 영역 및 로우 영역인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  13. 제 11 항에 있어서, 상기 제 1 공정온도 보정 연산식은
    이고, TEMP(n+1)x는 상기 제 1 인접 영역의 보정 공정온도, TEMP(n)x는 상기 제 1 인접 영역의 기존 공정온도, THtarget은 목표 박막 두께, THx는 상기 제 1 인접영역에서의 대표 박막 두께, gaintemp는 상기 제 1 인접 영역의 온도당 이득율인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  14. 제 11 항에 있어서, 상기 대표 박막 두께 수정 연산식은
    THy′=THy+[Cy×(THtarget-THx)] 이고,
    THy는 상기 제 1 인접 영역의 공정 온도 영향을 받기 이전의 대표 박막 두께, Cy는 수정 계수, THx는 상기 제 2 인접 영역에 접한 상기 제 1 인접 영역에서의 박막 두께인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  15. 제 14 항에 있어서, 상기 제 2 공정 온도 보정 연산식은
    이고,
    TEMP(n+1)y는 상기 제 2 인접 영역의 보정 공정 온도, TEMP(n)y는 상기 제 2 인접 영역의 공정 온도, THtarget은 목표 박막 두께, THy'는 대표 박막 두께 수정 연산식에 의하여 산출된 수정 박막 두께인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
  16. 제 14 항에 있어서, 상기 수정 계수는 상기 제 1 인접 영역에서 단위 온도가 변경되었을 때 상기 제 1 인접 영역에서의 대표 박막 두께와 상기 제 2 인접 영역에서의 대표 박막 두께의 변경된 비율인 것을 특징으로 하는 반도체 박막 공정에서의 박막 두께 제어 방법.
KR1019980038026A 1998-09-15 1998-09-15 반도체 박막 공정에서의 박막 두께 제어 방법 KR100292030B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980038026A KR100292030B1 (ko) 1998-09-15 1998-09-15 반도체 박막 공정에서의 박막 두께 제어 방법
US09/379,565 US6211094B1 (en) 1998-09-15 1999-08-23 Thickness control method in fabrication of thin-film layers in semiconductor devices
JP26246199A JP3898857B2 (ja) 1998-09-15 1999-09-16 半導体基板への薄膜形成工程における薄膜厚さ制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980038026A KR100292030B1 (ko) 1998-09-15 1998-09-15 반도체 박막 공정에서의 박막 두께 제어 방법

Publications (2)

Publication Number Publication Date
KR20000019756A true KR20000019756A (ko) 2000-04-15
KR100292030B1 KR100292030B1 (ko) 2001-08-07

Family

ID=19550645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980038026A KR100292030B1 (ko) 1998-09-15 1998-09-15 반도체 박막 공정에서의 박막 두께 제어 방법

Country Status (3)

Country Link
US (1) US6211094B1 (ko)
JP (1) JP3898857B2 (ko)
KR (1) KR100292030B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368984B1 (ko) * 2001-01-10 2003-01-24 주식회사 하이닉스반도체 반도체 장치의 금속층 형성조건 제어방법
KR100474226B1 (ko) * 2001-03-30 2005-03-08 가부시끼가이샤 도시바 반도체 장치의 제조 방법, 반도체 장치의 제조 장치와 그제어 방법 및 제어 장치, 및 반도체 장치의 제조프로세스의 시뮬레이션 방법 및 시뮬레이션 장치
KR100755116B1 (ko) * 2006-08-01 2007-09-04 동부일렉트로닉스 주식회사 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법
KR101054887B1 (ko) * 2009-03-09 2011-08-05 한양대학교 산학협력단 균일도 측정 방법 및 장치

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6640151B1 (en) * 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
JP4757370B2 (ja) * 2000-05-30 2011-08-24 住友化学株式会社 エピタキシャル基板の製造方法
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
DE50013165D1 (de) * 2000-11-10 2006-08-24 Plast Control Geraetebau Gmbh Verfahren zur Dickenmessung an Mehrschichtfolien
US7188142B2 (en) * 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
US20020138321A1 (en) * 2001-03-20 2002-09-26 Applied Materials, Inc. Fault tolerant and automated computer software workflow
US7616986B2 (en) * 2001-05-07 2009-11-10 University Of Washington Optical fiber scanner for performing multimodal optical imaging
US7349098B2 (en) * 2001-05-07 2008-03-25 University Of Washington Simultaneous beam-focus and coherence-gate tracking for real-time optical coherence tomography
US20020192944A1 (en) * 2001-06-13 2002-12-19 Sonderman Thomas J. Method and apparatus for controlling a thickness of a copper film
US7201936B2 (en) * 2001-06-19 2007-04-10 Applied Materials, Inc. Method of feedback control of sub-atmospheric chemical vapor deposition processes
US7082345B2 (en) * 2001-06-19 2006-07-25 Applied Materials, Inc. Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
JP4731755B2 (ja) * 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
JP3998445B2 (ja) * 2001-08-31 2007-10-24 株式会社東芝 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造システム、および半導体製造装置のクリーニング方法
US7225047B2 (en) * 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US20030199112A1 (en) * 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US20040063224A1 (en) * 2002-09-18 2004-04-01 Applied Materials, Inc. Feedback control of a chemical mechanical polishing process for multi-layered films
WO2004046835A2 (en) * 2002-11-15 2004-06-03 Applied Materials, Inc. Method, system and medium for controlling manufacture process having multivariate input parameters
US7333871B2 (en) * 2003-01-21 2008-02-19 Applied Materials, Inc. Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools
WO2004068218A2 (en) * 2003-01-24 2004-08-12 University Of Washington Optical beam scanning system for compact image display or image acquisition
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US6864189B2 (en) * 2003-06-27 2005-03-08 International Business Machines Corporation Methodology for measuring and controlling film thickness profiles
US20050014299A1 (en) * 2003-07-15 2005-01-20 Applied Materials, Inc. Control of metal resistance in semiconductor products via integrated metrology
US7354332B2 (en) * 2003-08-04 2008-04-08 Applied Materials, Inc. Technique for process-qualifying a semiconductor manufacturing tool using metrology data
US7356377B2 (en) * 2004-01-29 2008-04-08 Applied Materials, Inc. System, method, and medium for monitoring performance of an advanced process control system
US7086927B2 (en) * 2004-03-09 2006-08-08 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
US20050247266A1 (en) * 2004-05-04 2005-11-10 Patel Nital S Simultaneous control of deposition time and temperature of multi-zone furnaces
US6961626B1 (en) * 2004-05-28 2005-11-01 Applied Materials, Inc Dynamic offset and feedback threshold
US7096085B2 (en) * 2004-05-28 2006-08-22 Applied Materials Process control by distinguishing a white noise component of a process variance
WO2007084915A2 (en) * 2006-01-17 2007-07-26 University Of Washington Scanning fiber-optic nonlinear optical imaging and spectroscopy endoscope
US20070216908A1 (en) * 2006-03-17 2007-09-20 University Of Washington Clutter rejection filters for optical doppler tomography
US7951616B2 (en) * 2006-03-28 2011-05-31 Lam Research Corporation Process for wafer temperature verification in etch tools
US8206996B2 (en) * 2006-03-28 2012-06-26 Lam Research Corporation Etch tool process indicator method and apparatus
US7634325B2 (en) * 2007-05-03 2009-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Prediction of uniformity of a wafer
CN103147067A (zh) * 2011-12-07 2013-06-12 无锡华润华晶微电子有限公司 低压化学气相淀积装置及其薄膜淀积方法
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6784127B2 (ja) * 2016-10-04 2020-11-11 株式会社村田製作所 半導体デバイスの製造方法
CN114262880B (zh) * 2021-12-16 2023-11-17 上海华虹宏力半导体制造有限公司 一种lpcvd炉管自动调控沉积膜厚的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627569A (en) * 1968-12-27 1971-12-14 Bell Telephone Labor Inc Deposition of thin films with controlled thickness and planar area profile
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
US5318632A (en) * 1992-05-25 1994-06-07 Kawasaki Steel Corporation Wafer process tube apparatus and method for vertical furnaces
JPH0758031A (ja) * 1993-08-18 1995-03-03 Nissin Electric Co Ltd イオン蒸着薄膜形成装置及び該装置を用いた成膜方法
US5565034A (en) * 1993-10-29 1996-10-15 Tokyo Electron Limited Apparatus for processing substrates having a film formed on a surface of the substrate
JPH07307301A (ja) * 1994-03-17 1995-11-21 Hitachi Ltd 半導体製造装置及び半導体製造方法
US5800616A (en) * 1997-12-15 1998-09-01 Sony Corporation Vertical LPCVD furnace with reversible manifold collar and method of retrofitting same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368984B1 (ko) * 2001-01-10 2003-01-24 주식회사 하이닉스반도체 반도체 장치의 금속층 형성조건 제어방법
KR100474226B1 (ko) * 2001-03-30 2005-03-08 가부시끼가이샤 도시바 반도체 장치의 제조 방법, 반도체 장치의 제조 장치와 그제어 방법 및 제어 장치, 및 반도체 장치의 제조프로세스의 시뮬레이션 방법 및 시뮬레이션 장치
KR100755116B1 (ko) * 2006-08-01 2007-09-04 동부일렉트로닉스 주식회사 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법
KR101054887B1 (ko) * 2009-03-09 2011-08-05 한양대학교 산학협력단 균일도 측정 방법 및 장치

Also Published As

Publication number Publication date
JP2000091251A (ja) 2000-03-31
KR100292030B1 (ko) 2001-08-07
JP3898857B2 (ja) 2007-03-28
US6211094B1 (en) 2001-04-03

Similar Documents

Publication Publication Date Title
KR20000019756A (ko) 반도체 박막 공정에서의 박막 두께 제어 방법
US7572052B2 (en) Method for monitoring and calibrating temperature in semiconductor processing chambers
US10424520B1 (en) Method of manufacturing semiconductor device
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US20230221700A1 (en) Temperature control method, method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP2004134729A (ja) 熱処理方法及び熱処理装置
US7289865B2 (en) Optimization algorithm to optimize within substrate uniformities
US11158529B2 (en) Method of manufacturing semiconductor device, method of controlling temperature and non-transitory computer-readable recording medium
US8012884B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
US20170278714A1 (en) Control device, substrate processing system, substrate processing method, and program
US20220375721A1 (en) Radio frequency (rf) power imbalancing in a multi-station integrated circuit fabrication chamber
US10504803B2 (en) Substrate processing system, control device, and film deposition method and program
US20220205105A1 (en) Trim and deposition profile control with multi-zone heated substrate support for multi-patterning processes
US20220406631A1 (en) Temperature correction information calculating device, semiconductor manufacturing apparatus, recording medium, and temperature correction information calculating method
US20220259729A1 (en) Deposition system and deposition method
JP3901958B2 (ja) 熱処理装置設定温度の作成方法、および熱処理方法
KR20060136249A (ko) 원자층 증착설비 및 이를 이용한 박막 형성방법
US20240087925A1 (en) Information processing apparatus and parameter control method
US20240170310A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US20220243323A1 (en) Use of rotation to correct for azimuthal non-uniformities in semiconductor substrate processing
KR20230045543A (ko) 기판 처리를 행하는 장치, 가스 샤워 헤드, 및 기판 처리를 행하는 방법
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JPH11329979A (ja) 化学気相成長装置および化学気相成長法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee