KR100368984B1 - 반도체 장치의 금속층 형성조건 제어방법 - Google Patents
반도체 장치의 금속층 형성조건 제어방법 Download PDFInfo
- Publication number
- KR100368984B1 KR100368984B1 KR10-2001-0001264A KR20010001264A KR100368984B1 KR 100368984 B1 KR100368984 B1 KR 100368984B1 KR 20010001264 A KR20010001264 A KR 20010001264A KR 100368984 B1 KR100368984 B1 KR 100368984B1
- Authority
- KR
- South Korea
- Prior art keywords
- deposition
- thin film
- rate
- cold
- deposition process
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/54—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 발명은 반도체장치의 금속층 형성조건 제어방법에 관한 것으로서, 특히, 금속타겟을 사용하는 스퍼터링으로 금속층 증착시 공정조건에 관계없이 증착속도 변화비율이 일정한 사실을 이용하여 금속층을 1회의 공정으로 형성하는 제 1 공정조건과 콜드 데포지션과 핫 데포지션으로 이루어진 2회의 공정으로 형성하는 제 2 공정조건을 상호 이용하여 증착되는 금속층 두께와 증착시간을 계산 및 예측제어하는 반도체장치의 알루미늄층 형성조건 제어방법에 관한 것이다. 본 발명에 따른 반도체장치의 금속층 형성조건 제어방법은 1단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서, 상기 제 2 박막 증착공정의 상기 콜드 데포지션의 초기 증착속도와 상기 핫 데포지션의 초기 증착속도를 구하는 제 1 단계와, 상기 제 2 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와, 상기 증착속도 변화율을 이용하여 상기 제 1 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진다.
Description
본 발명은 반도체장치의 금속층 형성조건 제어방법에 관한 것으로서, 특히, 금속타겟을 사용하는 스퍼터링으로 금속층 증착시 공정조건에 관계없이 증착속도 변화비율이 일정한 사실을 이용하여 금속층을 1회의 공정으로 형성하는 제 1 공정조건과 콜드 데포지션과 핫 데포지션으로 이루어진 2회의 공정으로 형성하는 제 2 공정조건을 상호 이용하여 증착되는 금속층 두께와 증착시간을 계산 및 예측제어하는 반도체장치의 알루미늄층 형성조건 제어방법에 관한 것이다.
전기신호전달 매개체로 플러그를 텅스텐으로 형성하고 배선층을 알루미늄으로 형성하는 경우, 알루미늄의 증착은 일반적인 스퍼터링으로 형성한다.
상기한 증착방법으로 알루미늄층을 형성하는 것은 플러그 평탄화를 에치백 또는CMP(chemical mechanical polishing)으로 실시하는 조건에 따라 각각 2 단계 또는 1단계의 공정으로 진행하게 된다.
즉, 알루미늄층 형성공정의 선행공정인 플러그 형성용 텅스텐층의 평탄화 방법에 따라 후속공정인 알루미늄층의 형성공정이 차별화된다.
먼저, 플러그 형성용 평탄화를 에치백으로 진행할 경우, 콘택홀 또는 비어홀의 상부에서 플러그가 일부 리세스(recess)되므로 평탄화 마진을 확보하기 위하여 알루미늄층을 2단계 공정으로 증착한다. 이중, 먼저 진행되는 콜드 데포지션(cold deposition)은 Ar 등의 가열기체를 반응챔버에 유입하지 않은 상태에서 높은 프로세스 파워(process power)를 이용하여 제 1 알루미늄층을 증착하는 방법으로 진행되며, 후속 단계인 핫 데포지션(hot deposition)은 반응챔버내에 가열기체를 유입시켜 반응챔버를 상대적으로 고온으로 유지한 상태에서 낮은 프로세스 파워를 이용하여 느린 속도로 증착하여 평탄도를 확보하는 방법으로 진행된다.
한편, 플러그 형성용 평탄화를 CMP로 실시할 경우에는, 텅스텐 플러그의 리세스가 발생하지 않으므로 생산량(throughput)을 고려하여 높은 프로세스 파워로 1회의 증착단계로 빠른 증착속도를 갖도록 알루미늄층 증착공정을 진행한다.
따라서, 최근까지 소자 제조기술 또는 제조되는 소자 종류에 따라 텅스텐층 식각방법이 다르므로 동일한 증착용 반응챔버를 갖는 알루미늄층 증착장비에서 1단계공정 또는 2단계공정을 혼용하여 진행하게 되므로, 이러한 경우, 각각의 공정조건에 대하여 별도로 공정조건제어를 관리하므로 시간이 이중으로 소요되고 이에 따른 제조원가가 상승하는 문제점이 있다.
따라서, 본 발명의 목적은 금속타겟을 사용하는 스퍼터링으로 금속층 증착시 공정조건에 관계없이 증착속도 변화비율이 일정한 사실을 이용하여 금속층을 1회의 공정으로 형성하는 제 1 공정조건과 콜드 데포지션과 핫 데포지션으로 이루어진 2회의 공정으로 형성하는 제 2 공정조건을 상호 이용하여 증착되는 금속층 두께와 증착시간을 계산 및 예측제어하는 반도체장치의 알루미늄층 형성조건 제어방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속층 형성조건 제어방법은 1단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서, 상기 제 2 박막 증착공정의 상기 콜드 데포지션의 초기 증착속도와 상기 핫 데포지션의 초기 증착속도를 구하는 제 1 단계와, 상기 제 2 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와, 상기 증착속도 변화율을 이용하여 상기 제 1 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진다.
바람직하게, 상기 제 2 단계는 상기 제 2 박막 증착공정의 조건으로 증착된 박막의 두께와 증착시간을 이용하여 상기 증착속도 변화율을 계산하고, 상기 제 2 단계에 있어서 상기 제 2 박막 증착공정의 박막 두께 T2= aCtC0+ aHtH= baC0+ baH0tH로 이루어진 관계식1로 계산하고, 이때, tC0는 상기 콜드 데포지션의 증착시간이며, aH는 상기 핫 데포지션의 증착속도이고, b는 증착속도 변화비율이며, 상기 증착속도 변화비율 b는 [b = T2/(aC0tC0+ aH0tH)]로 구하고, 상기 제 1 박막 증착공정의 박막 두께(T1)은 T1= a1t1= ba10t1로부터 구하고, 이때, a1은 측정 당시의 상기 제 1 박막 증착공정으로 증착되는 박막의 증착속도이며, t1은 측정 당시의 상기 제 1 박막 증착공정에 의하여 증착되는 박막의 증착시간을 나타낸다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체장치의 금속층 형성조건 제어방법은 1단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서, 상기 제 1 박막 증착공정의 초기 증착속도를 구하는 제 1 단계와, 상기 제 1 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와, 상기 증착속도 변화율을 이용하여 상기 제 2 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진다.
상기 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체장치의 금속층 형성조건 제어방법은 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서, 상기 제 1 박막 증착공정의 상기 콜드 데포지션의 초기 증착속도와 상기 핫 데포지션의 초기 증착속도를 구하는 제 1 단계와, 상기 제 1 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와, 상기 증착속도 변화율?? 이용하여 상기 제 2 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진다.
도 1은 0.18㎛급 로직용 도전층 실제 측정두께와 본 발명에 따라 계산된 64M 디램용 도전층의 두께를 비교한 도표
도 2는 본 발명에 따라 도 1의 측정값 및 계산값을 비교한 그래프
현재 반도체장치 제조공정에서 주요배선재료로 알루미늄이 사용되며, 소자의 집적도가 증가함에 따라 배선형성용 금속층의 균일한 형성두께 제어가 중요한 공정요소중 하나이다.
본 발명은 알루미늄 등의 금속 타겟(target)을 사용하여 금속층을 형성할 경우, 증착속도의 변화비율이 공정조건에 상관없이 동일한 사실을 이용한다. 즉, 타겟 사용에 따른 증착속도의 변화는 공정조건 보다는 증착장비의 상태에 의하여 결정된다.
즉, 증착초기의 콜드 데포지션과 핫 데포지션의 증착속도를 각각 aC0, aH0라 하고, 일정기간 타겟을 이용하여 금속층을 증착한 후 콜드 데포지션과 핫 데포지션의 증착속도를 각각 aC, aH라 하면, aC/aC0= aH/aH0가 된다.
따라서, 이러한 관계를 이용하여 한의 공정에 대한 관리를 통하여 증착속도 변화율을 구한 후, 이를 타공정에 대한 관리에 적용할 수 있으므로 공정관리시간의 감축과 제조비용을 절감할 수 있다.
본 발명은 알루미늄 타겟을 사용하는 겨우, 증착속도 변화율이 알루미늄층 증착 조건에 상관없이 일정한 사실을 이용하여 1단계로 이루어진 알루미늄층 형성공정과 2단계로 이루어진 알루미늄층 형성조건을 관리한다.
2단계로 이루어진 공정조건으로 증착한 박막의 두께에 대한 측정값을 이용하여 1단계로 이루어진 공정에서 해당 두께를 계산하는 방법은 다음과 같다.
먼저, 알루미늄 타겟을 사용하는 초기 증착속도를 구한다. 2단계로 이루어진 공정의 경우, 2개의 증착속도인 aC0와 aH0가 필요하고, 1단계로 이루어진 공정의 경우에는 1개의 증착속도 a10가 필요한다. 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 상수로 간주한다.
그리고, 2단계로 이루어진 공정조건으로 증착된 박막의 두께와 증착시간을 이용하여 증착속도 변화율을 계산한다. 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 공정의 경우, 콜드 데포지션의 프로세스 파워가 핫 데포지션의 프로세스 파워보다 크므로(즉, 콜드 데포지션의 공정 마진이 작으므로) 일반적으로 핫 데포지션의 증착시간을 변경하여 박막 두께를 제어하고, 콜드 데포지션의 증착시간은 상수와 같이 고려한다. 그러면, 2단계로 이루어진 공정으로 증착한 박막의 두께(T2)는 다음과 같다.
T2= aCtC0+ aHtH= baC0+ baH0tH------ (관계식1)
이때, T2는 2단계로 이루어진 공정으로 증착한 박막의 두께이고, tC0는 콜드 데포지션의 증착시간이며, aH는 측정당시 핫 데포지션의 증착속도이고, b는 증착속도의 변화비율을 나타낸다.
관계식(1)을 이용하면 증착속도 변화비율인 b값을 계산할 수 있다.
즉, b = T2/(aC0tC0+ aH0tH) ------ (관계식2).
그 다음, 계산된 b값을 이용하여 1단계로 이루어진 공정으로 증착되는 박막의 두께를 다음식으로 계산할 수 있다.
T1= a1t1= ba10t1------- (관계식3)
이때, T1은 1단계로 이루어진 공정으로 증착될 박막의 두께이고, a1은 측정 당시의 1단계로 이루어진 공정으로 증착되는 박막의 증착속도이며, t1은 측정 당시의 1단계로 이루어진 공정에 의하여 증착되는 박막의 증착시간을 나타낸다. 예를 들면, 1단계로 이루어진 공정에 의한 알루미늄층 증착의 요구 두께가 5000Å이면, 그에 해당하는 증착시간 t1은 5000/(ba10)이 된다.
상기와 같은 방법으로 2단계로 이루어진 공정 조건으로 증착한 박막의 두께 측정값을 이용하여 1단계로 이루어진 공정에서 증착되는 박막의 두께를 계산할 수 있다.
도 1은 0.18㎛급 로직용 도전층 실제 측정두께와 본 발명에 따라 계산된 64M 디램용 도전층의 두께를 비교한 도표이고, 도 2는 본 발명에 따라 도 1의 측정값 및 계산값을 비교한 그래프이다.
도 1을 참조하면, 동일한 알루미늄층 증착장비에서 3차례의 타겟 싸이클(2000/5/20 - 2000/6/3) 동안 1단계로 이루어진 박막 증착공정에 의하여 0.18㎛급 로직용 소자의 알루미늄층의 실제 증착 두께를 측정한 결과를 바탕으로 64M 디램용 알루미늄층을 2단계로 이루어진 박막 증착공정에 의하여 형성할 경우의 예측 결과를 계산한 결과가 도 1에 나타나 있다.
즉, 도 1의 좌측은 64M 디램용 알루미늄층의 계산된 두께를 나타내고, 우측은 실제 측정된 0.18㎛ 로직 소자의 알루미늄층 증착두께를 날짜별로 나타낸다.
그리고, 표의 마지막 칼럼은 알루미늄층의 계산치와 실측치에 대한 오차를 나타낸다.
64M 디램용 조건에서 콜드 데포지션과 핫 데포지션의 초기증착속도 aC0와 aH0는 타겟을 변화시킨 후에 측정하여 계산한 증착속도의 평균값을 사용하였고, 이때, aC0와 aH0는 각각 196.5Å/s와 135.6Å/s이 된다. 그리고, 콜드 데포지션의 요구 두께가 3000Å이므로 콜드 데포지션의 증착시간(tC0)은 15″이 된다.
0.18㎛ 로직 소자의 조건은 64M 디램용 조건과 동일하여 초기 증착속도(a10)로 aC0와 같은 196.5Å/s을 사용한다.
상기와 같은 조건으로 양 수치를 비교한 결과, 계산값(calculated)과 측정값(measured)의 차이는 3% 이내인 것을 도 1로부터 알 수 있다. 즉, 0.18㎛ 로직 소자의 조건이 4500Å인 격우 4500±135Å 이내에서 두께 관리가 가능하다.
도 2는 본 발명에 따라 도 1의 측정값 및 계산값을 비교한 그래프이다.
도 2를 참조하면, 다이아몬드로 표시된 계산값과 사각형으로 표시된 측정값이 비슷한 곡선을 그리며 상하로 3%의 차이 범위에서 유지됨을 알 수 있다.
본 발명의 실시예에서는 2단계로 이루어진 박막 증착공정으로 측정된 수치를 이용하여 1단계로 이루어진 박막 증착공정에서 증착될 박막의 두께 또는 증착시간을 계산하는 실시예를 개시하였지만, 본 발명은 동일한 원리를 이용하여 1단계로 이루어진 박막 증착공정으로 형성된 박막의 측정값을 이용하여 2단계로 이루어진 박막 증착공정에서 형성되는 박막의 두께 또는 증착시간을 계산할 수 있고, 또한, 2단계로 이루어진 박막 증착공정으로 형성된 박막 두께를 측정하여 역시 2단계로 이루어진 타 박막 증착공정에서 형성될 박막의 두께 또는 증착시간을 계산하는 것을 포함한다.
따라서, 본 발명에 따른 반도체장치의 금속층 형성조건 제어방법은 2단계로 이루어진 박막 증착공정과 1단계로 이루어진 박막 증착공정의 상호 관계를 이용하여 두가지 공정중 한 공정에 대한 조건을 알면 타 공정의 조건 및 결과를 계산하여 오차범위 내에서 예측할 수 있으므로 공정시간 및 장비를 효율적으로 사용할 수 있고, 또한, 시험용 웨이퍼, 알루미늄 타겟 등의 공정관리를 위해 필요한 재료를 절감할 수 있는 장점이 있다.
Claims (7)
1단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서,
상기 제 2 박막 증착공정의 상기 콜드 데포지션의 초기 증착속도와 상기 핫 데포지션의 초기 증착속도를 구하는 제 1 단계와,
상기 제 2 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와,
상기 증착속도 변화율을 이용하여 상기 제 1 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진 반도체장치의 금속층 형성조건 제어방법.
청구항 1에 있어서,
상기 제 2 단계는 상기 제 2 박막 증착공정의 조건으로 증착된 박막의 두께와 증착시간을 이용하여 상기 증착속도 변화율을 계산하는 것이 특징인 반도체장치의 금속층 형성조건 제어방법.
청구항 1에 있어서,
상기 제 2 단계에 있어서, 상기 제 2 박막 증착공정의 박막 두께 T2= aCtC0+ aHtH= baC0+ baH0tH로 이루어진 관계식1로 계산하고, 이때, tC0는 상기 콜드 데포지션의 증착시간이며, aH는 상기 핫 데포지션의 증착속도이고, b는 증착속도 변화비율인 것이 특징인 반도체장치의 금속층 형성조건 제어방법.
청구항 3에 있어서,
상기 증착속도 변화비율 b는 [b = T2/(aC0tC0+ aH0tH)]로 구하는 것이 특징인 반도체장치의 금속층 형성조건 제어방법.
청구항 1에 있어서,
상기 제 1 박막 증착공정의 박막 두께(T1)은 T1= a1t1= ba10t1로부터 구하고, 이때, a1은 측정 당시의 상기 제 1 박막 증착공정으로 증착되는 박막의 증착속도이며, t1은 측정 당시의 상기 제 1 박막 증착공정에 의하여 증착되는 박막의 증착시간을 나타내는 것이 특징인 반도체장치의 금속층 형성조건 제어방법.
1단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서,
상기 제 1 박막 증착공정의 초기 증착속도를 구하는 제 1 단계와,
상기 제 1 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와,
상기 증착속도 변화율을 이용하여 상기 제 2 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진 반도체장치의 금속층 형성조건 제어방법.
콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 1 박막 증착공정 또는 콜드 데포지션과 핫 데포지션으로 구성된 2단계로 이루어진 제 2 박막 증착공정으로 금속 타겟을 이용하여 박막을 증착하는데 있어서,
상기 제 1 박막 증착공정의 상기 콜드 데포지션의 초기 증착속도와 상기 핫 데포지션의 초기 증착속도를 구하는 제 1 단계와,
상기 제 1 박막 증착공정으로 상기 금속 타겟 교체 후의 증착속도를 수차례 측정하여 평균값을 계산한 후 이 평균값을 증착속도 변화율로 사용하는 제 2 단계와,
상기 증착속도 변화율를 이용하여 상기 제 2 박막 증착공정의 박막 두께를 계산하는 제 3 단계를 포함하여 이루어진 반도체장치의 금속층 형성조건 제어방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0001264A KR100368984B1 (ko) | 2001-01-10 | 2001-01-10 | 반도체 장치의 금속층 형성조건 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0001264A KR100368984B1 (ko) | 2001-01-10 | 2001-01-10 | 반도체 장치의 금속층 형성조건 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020060289A KR20020060289A (ko) | 2002-07-18 |
| KR100368984B1 true KR100368984B1 (ko) | 2003-01-24 |
Family
ID=27691238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0001264A KR100368984B1 (ko) | 2001-01-10 | 2001-01-10 | 반도체 장치의 금속층 형성조건 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100368984B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067890A (ko) * | 1997-02-13 | 1998-10-15 | 김광호 | 반도체 공정의 최적화 증착시간 산출방법 |
| KR20000019756A (ko) * | 1998-09-15 | 2000-04-15 | 윤종용 | 반도체 박막 공정에서의 박막 두께 제어 방법 |
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
-
2001
- 2001-01-10 KR KR10-2001-0001264A patent/KR100368984B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980067890A (ko) * | 1997-02-13 | 1998-10-15 | 김광호 | 반도체 공정의 최적화 증착시간 산출방법 |
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| KR20000019756A (ko) * | 1998-09-15 | 2000-04-15 | 윤종용 | 반도체 박막 공정에서의 박막 두께 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020060289A (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10056225B2 (en) | Adjusting substrate temperature to improve CD uniformity | |
| US6841341B2 (en) | Method of depositing an amorphous carbon layer | |
| US8417362B2 (en) | Advanced process control for semiconductor processing | |
| US20150371851A1 (en) | Amorphous carbon deposition process using dual rf bias frequency applications | |
| US20160204009A1 (en) | Methods and systems to improve pedestal temperature control | |
| US7704889B2 (en) | Method and system for advanced process control in an etch system by gas flow control on the basis of CD measurements | |
| TWI247332B (en) | Method and apparatus for controlling etch selectivity | |
| US8906810B2 (en) | Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization | |
| US20150228463A1 (en) | Cleaning process for cleaning amorphous carbon deposition residuals using low rf bias frequency applications | |
| US5705029A (en) | Dry etching method | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| KR101151456B1 (ko) | 두께 측정을 이용한 적정 전해연마 및 장벽층과 희생층의제거방법 및 시스템 | |
| US7294516B2 (en) | Test patterns and methods of controlling CMP process using the same | |
| US6544103B1 (en) | Method to determine optimum geometry of a multizone carrier | |
| KR100368984B1 (ko) | 반도체 장치의 금속층 형성조건 제어방법 | |
| CN100366386C (zh) | 用于控制衬底的化学机械式抛光的方法及装置 | |
| JP2002110603A (ja) | 化学機械研磨方法および化学機械研磨装置 | |
| JP2020520099A (ja) | 基板処理システムのための温度調節された基板支持体 | |
| JP2009160691A (ja) | 研磨制御システム、研磨制御プログラム及び半導体装置の製造方法 | |
| US6645825B1 (en) | Planarization of shallow trench isolation (STI) | |
| KR100340882B1 (ko) | 반도체 소자의 제조방법 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| US7333875B2 (en) | Method of predicting CMP removal rate for CMP process in a CMP process tool in order to determine a required polishing time | |
| WO2006094162A2 (en) | Method for etching having a controlled distribution of process results | |
| KR20040014743A (ko) | Ｌｔｓ 방식을 사용한 티타늄 막 및/또는 질화 티타늄막의형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |