KR101103096B1 - 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체 - Google Patents

열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체

Info

Publication number
KR101103096B1
KR101103096B1 KR1020080018850A KR20080018850A KR101103096B1 KR 101103096 B1 KR101103096 B1 KR 101103096B1 KR 1020080018850 A KR1020080018850 A KR 1020080018850A KR 20080018850 A KR20080018850 A KR 20080018850A KR 101103096 B1 KR101103096 B1 KR 101103096B1
Authority
KR
South Korea
Prior art keywords
heat treatment
temperature
heat
model
film thickness
Prior art date
Application number
KR1020080018850A
Other languages
English (en)
Other versions
KR20080080451A (ko
Inventor
노리아끼 고야마
웬링 왕
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080080451A publication Critical patent/KR20080080451A/ko
Application granted granted Critical
Publication of KR101103096B1 publication Critical patent/KR101103096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는 처리 온도를 용이하게 조정할 수 있는 열처리 시스템, 열처리 방법 및 프로그램을 제공하는 것이다. 열처리 시스템의 온도 산출용 컴퓨터(4)는 장치 DB(42)를 구비하고 있다. 장치 DB(42)에는, 각 열처리 장치의 각각에 대해, 그 열처리 장치 내부의 온도(처리 온도)마다, 장치 내부에 부착된 부착물의 누적막 두께와, 온도 보정량과의 관계를 나타내는 온도 보정 테이블이 기억되어 있다. 이 온도 보정 테이블과, 처리 온도와, 누적막 두께를 기초로 하여 온도 보정량이 특정되고, 특정된 온도 보정량으로부터 최적화 값이 산출된다.
열처리 장치, 온도 산출용 컴퓨터, 장치 DB, 기억부, 제어부, 통신부

Description

열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체{THERMAL PROCESSING SYSTEM, THERMAL PROCESSING METHOD AND COMPUTER READABLE STORAGE MEDIUM}
본 특허 출원은, 2007년 3월 1일에 제출된 일본 출원인 일본 특허 출원 제2007-051494의 이익을 향수한다. 이들의 선출원에 있어서의 전체 개시 내용은, 인용하는 것에 의해 본 명세서의 일부로 된다.
본 발명은 반도체 웨이퍼 등의 피처리체를 열처리하는 열처리 시스템, 열처리 방법 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 피처리체, 예를 들어, 반도체 웨이퍼의 성막 처리 등을 행하는 열처리 시스템이 이용되고 있다. 열처리 시스템에서는, 예를 들어, 성막하는 박막의 종류, 막 두께 등에 따라서, 처리 온도, 처리 압력, 가스 유량 등의 처리 조건이 결정되고 있고, 이들 처리 조건을 기입한 레시피가 준비되어 있다. 그리고, 박막의 종류 및 막 두께에 따른 레시피를 선택함으로써, 미리 정해진 처리 조건을 기초로 하여 성막 처리 등이 행해진다.
그러나, 열처리 시스템에서는, 당초는 적절하게 처리되어 있어도, 처리 조작을 복수회 반복함으로써 노(爐) 내 벽면에 부착물이 부착되고, 이 부착물의 누적막 두께가 두꺼워지면, 동일한 처리 온도로 제어해도, 노 내 온도가 내려가 버린다. 이와 같이, 반도체 웨이퍼를 열처리하는 처리 온도가 저하되어, 처리 조건으로부터 벗어나 버리면, 뱃치 사이에서의 균일성이 저하되거나, 반도체 웨이퍼에 원하는 막 두께의 박막을 형성할 수 없게 되어 버린다.
이러한 문제를 해결하는 기술로서, 예를 들어, 일본 특허 공개 제2003-109906호 공보에는, 누적막 두께와 막 생성에 필요한 온도의 관계에 따라서 온도 제어를 행하여, 뱃치 사이의 균일성을 향상시킬 수 있는 반도체 제조 장치가 제안되어 있다.
[특허 문헌 1] 일본 특허 공개 제2003-109906호 공보
일본 특허 공개 제2003-109906호 공보에서는, 노 내의 5개의 존마다, 누적막 두께가 A ㎛로 되었을 때에는 설정 온도를 B ℃ 올리도록, 누적막 두께와 온도 보정치와의 관계를 정하고, 이 관계에 따라서 노 내의 각 존의 온도 제어를 행하고 있다. 그러나, 이 온도 제어에 의해서도, 노 내의 온도를 지정한 처리 온도로 제어하는 것은 곤란하고, 열처리 시스템의 조작자가 경험이나 감을 기초로 온도 조정을 행하고 있다. 이로 인해, 열처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 조작자라도, 처리 온도를 용이하게 조정할 수 있는 열처리 시스템 및 열처리 방법이 요구되고 있다.
본 발명은 상기 실상에 비추어 이루어진 것으로, 처리 온도를 용이하게 조정할 수 있어, 피처리체에 대해 적절한 열처리를 행할 수 있는 열처리 시스템, 열처리 방법 및 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 열처리 시스템은, 피처리체를 수용하는 처리실을 갖고, 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단과, 상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단과, 상기 열처리 조건 기억 수단에 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 수단과, 상기 열처리 수단에 의한 열처 리의 횟수를 기억하는 열처리 횟수 기억 수단과, 상기 열처리 온도와, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 부착물의 부착에 기인하는 상기 처리실 내의 온도 오차를 보정하는 온도 보정치와의 관계를 나타내는 온도 보정 테이블을 기억하는 온도 보정 테이블 기억 수단과, 상기 열처리 수단이 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 수단을 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 열처리 조건 기억 수단에 기억된 열처리 온도와, 상기 온도 보정 테이블 기억 수단에 기억된 온도 보정 테이블을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 수단을 구비하고, 상기 열처리 제어 수단은, 상기 최적화 값 산출 수단에 의해 산출된 최적화 값으로 상기 열처리 조건 기억 수단 내의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
본 발명에 따른 열처리 시스템은, 피처리체를 수용하는 처리실을 갖고, 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단과, 상기 열처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단과, 상기 열처리 조건 기억 수단에 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 수단과, 상기 열처리 수단에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 수단과, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기 억 수단과, 상기 열처리 수단이 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 수단을 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 수단에 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 수단을 구비하고, 상기 열처리 제어 수단은, 상기 최적화 값 산출 수단에 의해 산출된 최적화 값으로 상기 열처리 조건 기억 수단 내의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
상기 모델은, 예를 들어, 상기 피처리체의 열처리의 내용에 따른 열처리 조건마다 작성되고, 상기 모델 기억 수단에 기억되어 있다. 상기 모델은, 예를 들어, 상기 누적막 두께의 부착물이 부착된 상태에서의 상기 열처리 수단에 의해 열처리된 처리 결과를 기초로 하여 작성된다.
상기 처리실을 가열하는 복수의 가열부와, 상기 복수의 가열부에 의해 가열된 상태의 상기 처리실 내에 수용된 피처리체의 온도와의 관계를 나타내는 온도 모델 정보를 기억하는 온도 모델 정보 기억 수단을 더 구비하고, 상기 열처리 제어 수단은, 상기 처리실 내의 피처리체가 최적화 값에 따른 온도로 되도록, 상기 가열부를 제어해도 좋다.
상기 처리실은 복수의 존으로 구분 가능하고, 상기 복수의 가열부는, 상기 각 존에 대응하여 배치되어 있어도 좋다. 상기 최적화 값 산출 수단은, 상기 모델 기억 수단에 기억된 모델을, 당해 모델 작성 후에 상기 열처리 수단에 의해 열처리된 처리 결과를 기초로 하여 교정해도 좋다.
상기 열처리 제어 수단은, 상기 열처리 조건 기억 수단에 기억된 열처리 온도를, 상기 최적화 값으로 갱신해도 좋다. 상기 처리실은 복수의 존으로 구분 가능하고, 상기 열처리 조건 기억 수단은, 상기 존마다의 열처리 온도를 기억해도 좋다.
상기 열처리 조건 기억 수단에는, 상기 최적화 값 산출 수단에 의한 최적화 값의 산출을 지정한 열처리 조건이 기억되고, 상기 최적화 값 산출 수단은, 상기 열처리 수단이 상기 최적화 값의 산출을 지정한 열처리 조건에 따라서 피처리체를 열처리하는 경우에, 상기 최적화 값을 산출해도 좋다. 상기 최적화 값 산출 수단은, 상기 누적막 두께가 소정 두께 이상으로 되었을 때, 상기 최적화 값을 산출해도 좋다.
복수의 열처리 장치가 설치되고, 상기 최적화 값 산출 수단은 상기 복수의 열처리 장치에 통신 수단을 통해 접속되고, 상기 최적화 값 산출 수단은, 산출한 최적화 값을 상기 통신 수단을 통해 대응하는 열처리 장치에 송신해도 좋다.
본 발명에 따른 열처리 방법은, 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 있어서, 상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과, 상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과, 상기 열처리 온도와, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 부착물의 부착에 기인하는 상기 처리실 내의 온도 오차를 보정하는 온도 보정치와의 관계를 나타내는 온도 보정 테이블을 기억하는 온도 보정 테이블 기억 공정과, 상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 공정에서 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 열처리 조건 기억 공정에서 기억된 열처리 온도와, 상기 온도 보정 테이블 기억 공정에서 기억된 온도 보정 테이블을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고, 상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
본 발명에 따른 열처리 방법은, 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 있어서, 상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과, 상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 공정과, 상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열 처리 횟수 기억 공정에 의해 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 공정에서 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고, 상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
본 발명에 따른 프로그램은, 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 사용되고, 컴퓨터상에서 동작하는 컴퓨터 프로그램이며, 상기 열처리 방법은, 상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과, 상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과, 상기 열처리 온도와, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 부착물의 부착에 기인하는 상기 처리실 내의 온도 오차를 보정하는 온도 보정치와의 관계를 나타내는 온도 보정 테이블을 기억하는 온도 보정 테이블 기억 공정과, 상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 공정에서 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 열처리 조건 기억 공정에서 기억된 열처리 온도와, 상기 온도 보정 테이블 기억 공정에서 기억된 온도 보 정 테이블을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고, 상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
본 발명에 따른 프로그램은, 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 사용되고, 컴퓨터상에서 동작하는 컴퓨터 프로그램이며, 상기 열처리 방법은, 상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과, 상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과, 상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과, 상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 공정과, 상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 공정에 의해 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 공정에서 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고, 상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 한다.
본 발명에 따르면, 처리 온도를 용이하게 조정할 수 있는 열처리 시스템, 열처리 방법 및 프로그램을 제공할 수 있다.
(제1 실시 형태)
이하, 본 발명의 열처리 시스템, 열처리 방법 및 프로그램에 대해 설명한다.
도1에 도시하는 바와 같이, 본 실시 형태의 열처리 시스템(1)은, 복수대의 열처리 장치(2)(21 내지 2n : 열처리 수단)와, 호스트 컴퓨터(3)와, 온도 산출용 컴퓨터(4)와, 이들을 서로 접속하는 네트워크(5, 6)를 구비하고 있다. 또한, 열처리 시스템(1)은, 예를 들어, 열처리 장치(2)에 의해 피처리체에 형성한 박막의 막 두께, 농도 등을 측정하는 측정 장치를 구비하고 있어도 좋다.
본 발명의 열처리 장치(2)에는 각종 열처리 장치가 포함되고, 예를 들어, 피처리체에 박막을 형성하는 처리를 행하는 성막 장치, 피처리체의 표면 영역을 산화하는 산화 처리를 행하는 산화 장치, 피처리체의 표면 영역에 불순물을 확산(도프)하는 처리를 행하는 확산 장치가 있다. 이하, 열처리 장치(2)의 일례로서, 도2에 도시하는 뱃치(batch)식 종형 열처리 장치의 경우를 예로 설명한다. 또한, 본 실시 형태에서는, 피처리체로의 처리로서, 성막 처리를 예로 본 발명을 설명한다.
도2에 도시하는 바와 같이, 열처리 장치(2)는, 대략 원통 형상의 반응관(11)(처리실)을 구비하고 있다. 반응관(11)은, 그 길이 방향이 수직 방향을 향 하도록 배치되어 있다. 반응관(11)은 내열 및 내부식성이 우수한 재료, 예를 들어, 석영에 의해 형성되어 있다.
반응관(11)의 상측에는, 반응관(11) 내의 가스를 배기하기 위한 배기관(12)이 기밀하게 접속되어 있다. 배기관(12)에는, 밸브, 진공 펌프 등으로 이루어지는 압력 조정부(13)가 설치되어 있어, 반응관(11) 내를 원하는 압력(진공도)으로 조정한다.
반응관(11)의 하측에는, 대략 원통 형상의 매니폴드(14)가 설치되어 있다. 매니폴드(14)는, 그 상단이 반응관(11)의 하단과 기밀하게 접합되어 있다.
매니폴드(14)[반응관(11)]의 하방에는 덮개체(15)가 배치되어 있다. 덮개체(15)는, 보트 엘리베이터(16)에 의해 상하 이동 가능하게 구성되고, 보트 엘리베이터(16)에 의해 덮개체(15)가 상승하면 매니폴드(14)[반응관(11)]의 하방측(노구 부분)이 폐쇄되고, 보트 엘리베이터(16)에 의해 덮개체(15)가 하강하면 반응관(11)의 하방측(노구 부분)이 개구되도록 배치되어 있다.
덮개체(15)의 상부에는, 보온통(단열체)(17)을 통해, 웨이퍼 보트(18)가 설치되어 있다. 웨이퍼 보트(18)는, 피처리체, 예를 들어, 반도체 웨이퍼(W)를 수용(보유 지지)하는 웨이퍼 보유 지지구로, 본 실시 형태에서는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들어, 150매 수용 가능하게 구성되어 있다. 그리고, 웨이퍼 보트(18)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(16)에 의해 덮개체(15)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(11) 내에 로드된다.
반응관(11)의 주위에는, 반응관(11)을 둘러싸도록, 예를 들어, 저항 발열체로 이루어지는 히터부(19)가 설치되어 있다. 이 히터부(19)에 의해 반응관(11)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다.
히터부(19)는, 예를 들어, 5단으로 배치된 히터(191 내지 195)를 갖고, 각 히터(191 내지 195)에는 전력 컨트롤러(196 내지 200)로부터, 각각 독립되어 전력이 공급되어, 독립적으로 제어 가능하다. 이와 같이, 반응관(11) 내는, 히터(191 내지 195)에 의해, 도3에 도시하는 바와 같이 5개의 존(ZONE)1 내지 존5로 나누어져 있다.
또한, 매니폴드(14)에는, 반응관(11) 내에 가스를 공급하는 복수의 가스 공관이 설치되어 있다. 본 실시 형태에서는, 3개의 가스 공급관(20 내지 22)이 설치되어 있다. 각 가스 공급관(20 내지 22)에는, 각각 가스 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등으로 이루어지는 유량 조정부(23 내지 25)를 통해, 성막용 원료 가스 및 캐리어 가스가 공급된다.
반응관(11)의 내부에는, 도시하지 않은 5개의 온도 센서(열전대)가 수직 방향으로 일렬로 배치되어 있다. 이 온도 센서는, 반도체 웨이퍼(W)의 금속 오염을 방지하기 위해, 석영 파이프 등에 의해 커버되어 있고, 도3에 도시하는 각 존에 각각 배치되어 있다.
열처리 장치(2)는, 반응관(11) 내의 처리 분위기의 온도, 가스 유량, 압력 등의 처리 매개 변수를 제어하기 위한 제어부(50)를 구비하고 있다. 제어부(50) 는, 도시하지 않은 온도 센서, 압력 센서 등의 출력 신호를 도입하여, 히터(191 내지 195)의 전력 컨트롤러(196 내지 200), 압력 조정부(13), 유량 조정부(23 내지 25)에 제어 신호를 출력한다. 도4에 제어부(controller)(50)의 구성을 도시한다.
도4에 도시하는 바와 같이, 제어부(50)는, 레시피 기억부(51)와, ROM(52)과, RAM(53)과, I/O 포트(54)와, CPU(55)와, 통신부(56)와, 이들을 서로 접속하는 버스(57)를 구비하고 있다.
레시피 기억부(51)(열처리 조건 기억 수단)에는, 이 열처리 장치에서 실행되는 성막 처리 종류에 따라서, 제어 순서를 정하는 프로세스용 레시피(열처리 조건)가 기억되어 있다. 프로세스용 레시피는, 조작자(오퍼레이터)가 실제로 행하는 처리(프로세서)마다 준비되는 레시피로, 반응관(11)으로의 반도체 웨이퍼(W)의 로드로부터, 처리 완료된 반도체 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도 변화, 반응관(11) 내의 압력 변화, 가스의 공급 개시 및 정지 타이밍과 공급량 등을 규정한다. 이 레시피에 의해, 그 열처리에 의한 설정 막 두께나, 장치 각 부의 설정 온도를 특정할 수 있다. 또한, 통상의 뱃치식 열처리 장치인 경우, 전체 반도체 웨이퍼(W)에 대해 1개의 온도 레시피가 준비되지만, 본 실시 형태에 있어서는, 반도체 웨이퍼(W)의 처리 결과가 균일해지도록, 도3에 도시하는 존마다 미리 정해진 온도 레시피가 준비되어 있다.
또한, 이 프로세스용 레시피에는, 장치 각 부의 설정 온도에 대해, 후술하는 열처리 방법에 있어서 최적의 온도(최적화 값)를 계산하고, 이 계산한 값을 설정 온도로 하는 최적화 값 산출 레시피(최적화 값 산출 수단에 의한 최적화 값의 산출 을 지정한 열처리 조건)가 포함되어 있다. 이로 인해, 최적화 값 산출 레시피를 기초로 하여 열처리를 행하는 경우에는, 후술하는 열처리 방법에 있어서, 장치 각 부의 설정 온도의 최적화 값이 산출되고, 최적화 값이 설정 온도로 된다.
ROM(52)은 EEPROM, 플래시 메모리, 하드디스크 등으로 구성되고, CPU(55)의 동작 프로그램 등을 기억하는 기록 매체이다. RAM(53)은 CPU(55)의 워크 영역 등으로서 기능한다. RAM(53)(열처리 횟수 기억 수단)에는, 예를 들어, 그 열처리 장치에서의 처리 실행 횟수가 기억된다. 이 처리 실행 횟수와, 레시피 기억부(51)에 기억된 설정 막 두께에 의해, 열처리 장치(2)의 장치 내부에 부착된 부착물의 누적막 두께를 특정할 수 있다.
I/O 포트(54)는 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(55)에 공급하는 동시에, CPU(55)가 출력하는 제어 신호를 각 부[전력 컨트롤러(196 내지 200), 유량 조정부(23 내지 25), 압력 조정부(13)]로 출력한다. 또한, I/O 포트(54)에는, 오퍼레이터가 열처리 장치(2)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(Central Processing Unit)(55)(열처리 제어 수단)는 제어부(50)의 중추를 구성하고, ROM(52)에 기억된 동작 프로그램을 실행하고, 조작 패널(58)로부터의 지시에 따라서, 레시피 기억부(51)에 기억되어 있는 프로세스용 레시피에 따라, 열처리 장치(2)의 동작을 제어한다.
통신부(56)는, 열처리 장치(2)와, 호스트 컴퓨터(3) 및 온도 산출용 컴퓨터(4)와의 사이의 LAN(5, 6)(통신 수단)을 통한 통신을 행한다. 버스(57)는 각 부 사이에서 정보를 전달한다.
호스트 컴퓨터(3)는, 열처리 장치(21 내지 2n) 전체를 관리하는 장치로, 각 열처리 장치(21 내지 2n)에 열처리의 실행 등을 지시하는 처리를 실행한다. 도5에 호스트 컴퓨터(3)의 구성예를 나타낸다.
도5에 도시하는 바와 같이, 호스트 컴퓨터(3)는 통신부(31)와, 표시부(32)와, 입력부(33)와, 장치 데이터베이스(DB)(34)와, 기억부(35)와, 제어부(36)를 구비하고 있다.
통신부(31)는 열처리 장치(21 내지 2n)와의 사이의 LAN(5)을 통한 통신을 행한다. 표시부(32)는 호스트 컴퓨터(3)의 다양한 정보를 오퍼레이터에게 제공한다. 입력부(33)는 오퍼레이터의 지시나 데이터를 제어부(36)에 입력한다.
장치 DB(34)는 하드디스크 장치 등으로 구성되고, 열처리 장치(21 내지 2n)에 대해, 처리 장치의 종류별로, 각 장치를 관리하기 위해 필요한 데이터가 등록된 관리 테이블을 기억한다. 관리 테이블에는, 예를 들어, 본 시스템에 접속된 열처리 장치(2)마다, 장치 ID, 레시피 등이 기억되어 있다. 장치 ID는, 본 시스템에 접속된 열처리 장치(2)의 식별 정보이다. 레시피는, 그 열처리 장치(2)에 현재 저장되어 있는 레시피를 말한다.
기억부(35)는 제어부(36)의 동작 프로그램 등을 기억하고, 또한, 제어부(36)의 워크 영역으로서 기능한다. 제어부(36)는, 기억부(35)에 기억된 제어 프로그램에 따라서 동작하고, 호스트 컴퓨터(3) 전체를 관리한다.
온도 산출용 컴퓨터(4)는, 열처리 장치(21 내지 2n)의 각각이, 소정의 누적막 두께(처리 횟수)마다, 적절한 처리가 실행되도록, 처리 온도를 산출하는 처리를 실행한다. 도6에 온도 산출용 컴퓨터(4)의 구성예를 나타낸다.
도6에 도시하는 바와 같이, 온도 산출용 컴퓨터(4)는, 통신부(41)와, 장치 데이터베이스(DB)(42)와, 기억부(43)와, 제어부(44)를 구비하고 있다.
통신부(41)는 열처리 장치(21 내지 2n)와의 사이의 LAN(6)을 통한 통신을 행한다.
장치 DB(42)(온도 보정 테이블 기억 수단)는, 하드디스크 장치 등으로 구성되고, 열처리 장치(21 내지 2n)의 각각에 대해, 그 열처리 장치(2) 내부의 온도(처리 온도) 특히, 장치 내부에 부착된 부착물의 누적막 두께와, 온도 보정량과의 관계를 나타내는 온도 보정 테이블을 기억한다. 온도 보정 테이블은, 예를 들어, 도7에 도시하는 바와 같이, 열처리 장치(2) 내부의 온도가 소정 온도로 설정되고, 장치 내부에 소정의 누적막 두께의 부착물이 부착된 경우의 온도 보정량이 존마다 정해져 있다. 또한, 처리 온도 및 누적막 두께가 온도 보정 테이블에 정해진 값과 다른 경우에는, 보간함으로써 대응 가능하다.
기억부(43)는 제어부(44)의 동작 프로그램 등을 기억하고, 또한, 제어부(44)의 워크 영역으로서 기능한다. 제어부(44)는 기억부(43)에 기억된 제어 프로그램에 따라서 동작한다. 또한, 제어부(44)(최적화 값 산출 수단)는, 각 열처리 장치(21 내지 2n)의 처리 실행 횟수에 따라서, 적절한 처리가 실행되도록, 최적의 처 리 온도를 산출하는, 후술하는 최적화 값 산출 처리를 행한다.
네트워크(5, 6)는 각 부 사이에서 정보를 전달한다.
다음에, 이상과 같이 구성된 열처리 시스템(1)을 이용한 열처리 방법에 대해, 도8의 흐름도를 참조하여 설명한다.
우선, 열처리 시스템(1)의 오퍼레이터가, 호스트 컴퓨터(3)의 입력부(33)를 조작하여, 처리의 내용[예를 들어, 반도체 웨이퍼(W)에 ○○ ㎚ 두께의 산화막을 성막하는 성막 처리를 ××회(△△매) 행함], 및 처리를 행하는 열처리 장치(2)를 지정하면, 호스트 컴퓨터(3)의 제어부(36)는, 지정된 열처리 장치(2)에, 지정된 열처리를 실행하는 취지의 정보를 송신하고, 열처리의 실행을 지시한다(스텝 S1).
열처리를 실행하는 취지의 정보를 수신한(지시를 받은) 열처리 장치(2)의 CPU(55)는, 수신한 내용을 기초로 하여, 레시피 기억부(51)에 기억되어 있는 프로세스용 레시피 중으로부터, 열처리에 이용하는 레시피를 판독한다(스텝 S2). 다음에, CPU(55)는, 판독한 레시피가 최적화 값 산출 레시피인지 여부를 판별한다(스텝 S3). CPU(55)는, 판독한 레시피가 최적화 값 산출 레시피가 아닐 때에는(스텝 S3 ; 아니오), 스텝 S9로 진행한다.
CPU(55)는, 판독한 레시피가 최적화 값 산출 레시피일 때에는(스텝 S3 ; 예), 레시피에 나타내는 정보, 현재의 누적막 두께 등의 최적화 값의 산출에 필요한 정보를 온도 산출용 컴퓨터(4)에 송신하고, 온도 산출용 컴퓨터(4)에 최적화 값의 산출을 지시한다(스텝 S4).
온도 산출용 컴퓨터(4)의 제어부(44)는, 최적화 값의 산출에 필요한 정보를 수신하면, 수신한 정보와, 온도 보정 테이블을 기초로 하여, 존마다, 최적화 값을 산출하는 최적화 값 산출 처리를 실행한다(스텝 S5). 도9는 최적화 값 산출 처리를 설명하기 위한 흐름도이다.
우선, 제어부(44)는, 송신된 열처리 장치(2)의 정보를 기초로 하여 온도 보정 테이블을 특정한다(스텝 S21). 다음에, 제어부(44)는, 수신한 정보로부터 열처리 장치(2) 내의 온도(처리 온도) 및 누적막 두께를 특정한다(스텝 S22). 계속해서, 제어부(44)는, 각 존마다, 특정한 처리 온도, 누적막 두께의 값이, 특정한 온도 보정 테이블의 처리 온도, 누적막 두께의 값이 있는지 여부를 판별한다(스텝 S23). 제어부(44)는, 온도 보정 테이블에 값이 있을 때(스텝 S23 ; 예), 온도 보정 테이블로부터 온도 보정량을 추출한다(스텝 S24). 제어부(44)는, 온도 보정 테이블에 값이 없을 때(스텝 S23 ; 아니오), 그 값 부근의 복수의 값을 이용하여 보간함으로써 온도 보정량을 산출한다(스텝 S25). 그리고, 이 온도 보정량과, 수신한 레시피에 나타내는 정보에 의해 특정된 초기 온도를 합계하고, 각 존의 최적화 값을 산출하고(스텝 S26), 이 처리를 종료한다.
제어부(44)는, 존1 내지 존5의 최적화 값을 구하면, 구한 존1 내지 존5의 최적화 값 관한 정보를 열처리 장치(2)에 송신한다(스텝 S6).
열처리 장치(2)의 CPU(55)는, 수신한 최적화 값와, 현재의 값(또한, 제1회째는 초기치)이 일치하는지 여부를 판별한다(스텝 S7). CPU(55)는, 양자가 일치할 때(스텝 S7 ; 예), 스텝 S9로 진행한다. CPU(55)(열처리 제어 수단)는, 양자가 일치하지 않을 때(스텝 S7 ; 아니오), 현재의 값을 수신한 최적화 값으로 변경하고, 레시피를 갱신한다(스텝 S8).
그리고, CPU(55)는, 레시피에 따라서, 열처리(성막 처리)를 실행한다(스텝 S9). 구체적으로는, CPU(55)는, 웨이퍼 보트(18)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(16)에 의해 덮개체(15)를 상승시켜, 반도체 웨이퍼(W)를 열처리 장치(2)[반응관(11)] 내에 로드한다. CPU(55)는 열처리 장치(2)의 각 존1 내지 존5의 온도가 레시피에 정해진 온도로 되도록, 전력 컨트롤러(196 내지 200)를 제어한다. 또한, CPU(55)는, 열처리 장치(2)에 공급하는 처리 가스의 유량, 및 열처리 장치(2) 내의 압력이 프로세스 레시피에 정해진 유량 및 압력으로 되도록 유량 조정부(23 내지 25) 및 압력 조정부(13)를 제어한다. 그리고, 반도체 웨이퍼(W)에 소정 두께의 박막이 형성되면, 보트 엘리베이터(16)에 의해 덮개체(15)를 하강시켜, 열처리 장치(2)로부터 반도체 웨이퍼(W)를 언로드한다.
다음에, CPU(55)는, 1회의 처리 공정(레시피)이 종료되었는지 여부를 판별한다(스텝 S10). CPU(55)는, 레시피가 종료되었다고 판별하면(스텝 S10 ; 예), RAM(53)에 기억되는 처리 실행 횟수를「+1」한다(스텝 S11). 계속해서, CPU(55)는, 호스트 컴퓨터(3)로부터 수신한 열처리를 실행하는 취지의 정보에 정해진 처리 횟수를 실행했는지 여부를 판별한다(스텝 S12). CPU(55)는, 정해진 처리 횟수를 실행하고 있지 않을 때(스텝 S12 ; 아니오), 스텝 S3으로 복귀하고, 열처리를 실행한다. CPU(55)는, 정해진 처리 횟수를 실행하고 있을 때(스텝 S12 ; 예), 이 처리를 종료한다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 온도 보정 테이블을 이용하 여 최적화 값을 산출하고, 산출한 최적화 값에 의해 열처리를 하고 있으므로, 열처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 오퍼레이터라도, 처리 온도를 용이하게 조정할 수 있다.
또한, 본 실시 형태에 따르면, 온도 산출용 컴퓨터(4)에 의해 최적화 값을 산출하고 있으므로, 각 열처리 장치(2)의 소프트웨어 구성 및 하드웨어 구성을 복잡하게 하지 않고, 처리 온도를 용이하게 조정할 수 있다.
(제2 실시 형태)
제1 실시 형태에서는, 온도 보정 테이블을 이용하여 최적화 값을 산출하는 경우를 예로 본 발명을 설명했다. 제2 실시 형태에서는, 누적막 두께와 반도체 웨이퍼(W)의 온도 변화와의 관계를 나타내는 모델 작성 및 교정하고, 이 모델을 이용하여 최적화 값을 산출하는 경우를 예로 본 발명을 설명한다.
이로 인해, 제2 실시 형태에서는, 온도 산출용 컴퓨터의 구성이 제1 실시 형태의 온도 산출용 컴퓨터(4)와 다르다. 이하, 제1 실시 형태와 다른 점을 중심으로 설명한다.
도10에 도시하는 바와 같이, 본 실시 형태의 온도 산출용 컴퓨터(4)는 통신부(41)와, 기억부(43)와, 제어부(44)와, 모델 기억부(45)와, 로그 정보 기억부(46)와, 온도 모델 정보 기억부(47)를 구비하고 있다.
통신부(41)는, 제1 실시 형태와 마찬가지로, 열처리 장치(21 내지 2n)와의 사이의 LAN(6)을 통한 통신을 행한다. 기억부(43)는 제1 실시 형태와 마찬가지로, 제어부(44)의 동작 프로그램 등을 기억하고, 또한, 제어부(44)의 워크 영역으로서 기능한다.
모델 기억부(45)(모델 기억 수단)는, 장치 내부에 부착된 부착물의 누적막 두께와 반도체 웨이퍼(W)의 온도 변화와의 관계를 나타내는 모델을 기억한다. 모델 기억부(45)에는, 열처리 장치(21 내지 2n)의 각 장치에 대해, 그 열처리 종류마다 작성된 복수의 모델이 배치되어 있다. 이 모델은, 로그 정보 기억부(46)에 기억된 로그 정보를 기초로 하여 작성된다. 또한, 이 모델의 작성 및 교정에 대해서는 후술한다.
로그 정보 기억부(46)는, 과거에 실행한 열처리 조건, 및 결과에 관한 로그 정보를 기억한다. 로그 정보 기억부(46)에는, 예를 들어, 도11에 도시하는 바와 같이, 열처리 종류, 처리에 사용한 열처리 장치, 누적막 두께, 처리 온도, 존마다의 설정 온도, 반도체 웨이퍼(W) 위에 성막된 막 두께 등이 기억되어 있다.
온도 모델 정보 기억부(47)(온도 모델 정보 기억 수단)는, 열처리 장치(2)의 각 히터(191 내지 195)(가열부)의 온도 변화와, 각 존에 수용된 반도체 웨이퍼(W)의 온도 변화와의 관계에 관한 정보를 기억한다. 예를 들어, 히터(191)의 설정 온도를 1 ℃ 올리면, 존1에 수용된 반도체 웨이퍼(W)의 온도가 ○○ ℃ 올라가고, 존2에 수용된 반도체 웨이퍼(W)의 온도가 ×× ℃ 올라가는 관계가 기억되어 있다.
제어부(44)는, 기억부(43)에 기억된 제어 프로그램에 따라서 동작한다. 또한, 제어부(44)는, 각 열처리 장치(21 내지 2n)의 처리 실행 횟수에 따라서 적절한 처리가 실행되도록, 최적의 처리 온도를 산출하는, 후술하는 최적화 값 산출 처리 등을 실행한다.
다음에, 모델 기억부(45)에 기억되는 모델 작성 방법(처리)에 대해 설명한다. 본 실시 형태에서는, 열처리 장치(21)를 이용한 SiN막의 성막 처리에 있어서의 모델 작성 처리를 예로 설명한다. 도12는 모델 작성 처리를 설명하기 위한 흐름도이다.
우선, 온도 산출용 컴퓨터(4)의 제어부(44)는, 로그 정보 기억부(46)에 기억된 로그 정보로부터, 도13a에 나타내는 바와 같이, 열처리 장치(21)를 이용한 SiN막의 성막 처리에 있어서의, 누적막 두께 데이터와 반도체 웨이퍼(W) 위에 성막된 막 두께 데이터를 대응시켜 추출한다(스텝 S31). 다음에, 제어부(44)는, 이 대응시켜 추출한 누적막 두께 데이터 및 막 두께 데이터(누적막 두께 데이터-막 두께 데이터)를, 도13b의 막 두께 변동에 나타내는 바와 같이, 누적막 두께 데이터-막 두께 변동 데이터로 변환한다(스텝 S32).
계속해서, 제어부(44)는, 로그 정보 기억부(46)에 기억된 로그 정보로부터, SiN막의 성막 처리의 처리 온도, 처리 시간 데이터를 추출한다(스텝 S33). 다음에, 제어부(44)는, 추출한 처리 온도, 처리 시간 데이터로부터 활성화 에너지를 구하고, 프로세스 감도를 산출한다(스텝 S34). 또한, 처리 온도는, 형성하는 막, 처리 가스의 종류마다 미리 특정해도 좋다.
프로세스 감도(感度)라 함은, 반도체 웨이퍼(W)의 온도가 1 ℃ 어긋났을 때 의 막 두께 변동을 말하고, 이하의 식으로 나타낼 수 있다.
프로세스 감도(％) = (Ea)/(K × T2)
여기서, Ea는 활성화 에너지로, 열처리의 온도 및 시간에 의해 정해진다. K는 볼트만 계수(1.38049 × 10-23(J/moleㆍK)이고, T는 절대 온도이다.
다음에, 제어부(44)는, 산출한 프로세스 감도를 이용하여, 누적막 두께 데이터-막 두께 변동 데이터를, 누적막 두께 데이터-웨이퍼 온도 변동 데이터로 변환한다(스텝 S35). 예를 들어, 본 실시 형태의 SiN막의 성막 처리에 있어서의 웨이퍼 온도 변동은, 도13a의 온도 변동에 나타내는 바와 같이, 웨이퍼의 온도가 1 ℃가 내려가면, 막 두께가 1 ㎚ 얇아진다.
계속해서, 제어부(44)는, 소정의 근사법, 예를 들어, 최소 제곱법을 이용하여, 도13b에 나타내는 바와 같이, 누적막 두께- 웨이퍼 온도 변동의 관계를 나타내는 모델을 작성하고(스텝 S36), 이 처리를 종료한다.
다음에, 모델 기억부(45)에 기억된 모델의 모델 교정 방법(처리)에 대해 설명한다. 모델 교정 처리는, 새로운 열처리가 행해져, 이 열처리의 로그 정보가 로그 정보 기억부(46)에 기억된 경우에, 모델 기억부(45)에 기억된 대응하는 모델을 교정하는 처리이다. 도14는 모델 교정 처리를 설명하기 위한 흐름도이다.
제어부(44)는, 로그 정보 기억부(46)에 새로운 로그 정보가 기억되었는지 여부를 판별한다(스텝 S41). 제어부(44)는, 새로운 로그 정보가 기억되면(스텝 S41 ; 예), 전술한 모델 작성 처리인 스텝 S31 내지 스텝 S35의 처리를 실행한다. 그리고, 제어부(44)는, 누적막 두께와 모델로부터 필요한 웨이퍼 온도의 보정량을 계산하고, 도13b의 점선으로 나타내는 바와 같이, 모델을 교정하고(스텝 S42), 이 처리를 종료한다.
다음에, 이상과 같이 구성된 본 실시 형태의 열처리 시스템(1)을 이용한 열처리 방법에 대해 설명한다. 또한, 온도 산출용 컴퓨터(4)의 제어부(44)가 실행하는 최적화 값 산출 처리 이외는, 제1 실시 형태의 열처리 방법과 마찬가지이기 때문에, 이하, 제어부(44)가 실행하는 최적화 값 산출 처리에 대해 설명한다. 도15는, 최적화 값 산출 처리를 설명하기 위한 흐름도이다.
우선, 제어부(44)는, 송신된 열처리 장치(2)와, 수신한 정보의 처리 종류를 기초로 하여, 모델 기억부(45)에 기억된 모델을 추출한다(스텝 S51). 다음에, 제어부(44)는, 수신한 정보로부터 누적막 두께를 특정한다(스텝 S52). 계속해서, 제어부(44)는, 추출한 모델과, 특정한 누적막 두께를 기초로 하여, 웨이퍼의 온도 변화량을 산출한다(스텝 S53). 그리고, 제어부(44)는, 산출한 웨이퍼의 온도 변화량으로부터, 웨이퍼의 온도 보정량을 산출한다(스텝 S54).
다음에, 제어부(44)는, 열처리 장치(2) 내에 수용되는 반도체 웨이퍼(W)의 온도가 산출한 온도 보정량만큼 변화하도록, 각 존의 최적화 값을 산출한다(스텝 S55). 구체적으로는, 제어부(44)는, 온도 모델 정보 기억부(47)에 기억된 히터(191 내지 195)의 온도 변화와, 각 존에 수용된 반도체 웨이퍼(W)의 온도 변화와의 관계에 관한 정보를 이용하여, 열처리 장치(2)의 히터(191 내지 195)의 설정 온도, 즉, 각 존의 최적화 값을 산출한다. 그리고, 이 처리를 종료한다.
본 실시 형태의 열처리 방법을 이용한 경우의 효과를 확인하기 위해, 열처리의 처리 횟수와, 성막된 막 두께, 누적막 두께와의 관계를 도16b에 나타낸다. 또한, 비교로 인해, 본 실시 형태의 열처리 방법을 이용하지 않은 경우를 도16b에 나타낸다. 또한, 도16a, 도16b에서는, 누적막 두께가 1.5 ㎛에 도달한 시점에서 열처리 장치(2)의 클리닝을 행하고 있다.
도16a, 도16b에 나타내는 바와 같이, 본 실시 형태의 열처리 방법을 이용함으로써, 반도체 웨이퍼(W) 위에 형성된 막 두께의 변동이 작아지는 것을 확인할 수 있었다.
이상, 설명한 바와 같이, 본 실시 형태에 따르면, 모델 기억부(45)에 기억된 모델과 누적막 두께를 이용하여 각 존의 최적화 값을 산출하고, 산출한 최적화 값에 의해 열처리를 하고 있으므로, 더욱 적절한 열처리를 행할 수 있다. 또한, 열처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 오퍼레이터라도, 처리 온도를 용이하게 조정할 수 있다.
또한, 본 발명은 상기한 실시 형태에 한정되지 않고, 다양한 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해 설명한다.
상기 실시 형태에서는, 호스트 컴퓨터(3)와 온도 산출용 컴퓨터(4)가 네트워크(5, 6)를 통해, 복수의 열처리 장치(2)에 접속되어 있는 경우를 예로 본 발명을 설명했지만, 예를 들어, 호스트 컴퓨터(3)에 온도 산출용 컴퓨터(4)에 기억된 장치 DB(42)를 기억하고, 온도 산출용 컴퓨터(4)의 처리를 호스트 컴퓨터(3)가 행하도록 해도 좋다.
상기 실시 형태에서는, 열처리에 이용하는 레시피가 최적화 값 산출 레시피일 때에 최적화 값 산출 처리를 행하는 경우를 예로 본 발명을 설명했지만, 예를 들어, 누적막 두께가 소정의 두께 이상으로 되었을 때에 최적화 값 산출 처리를 행해도 좋다. 또한, 항상 최적화 값 산출 처리를 행해도 좋다.
상기 실시 형태에서는, 제1 실시 형태에 있어서, 처리 온도와, 누적막 두께와, 온도 보정량과의 관계를 나타내는 온도 보정 테이블을 이용한 경우를 예로 본 발명을 설명했지만, 온도 보정 테이블은, 다른 프로세스 조건의 변경에도 대응 가능한 것이라도 좋다.
상기 실시 형태에서는, 제2 실시 형태에 있어서, 최소 제곱법으로 모델을 작성한 경우를 예로 본 발명을 설명했지만, 본 발명은 이것에 한정되는 것은 아니고, 예를 들어, 선간 보간으로 LOOKUP 테이블 형식의 모델을 작성해도 좋다.
상기 실시 형태에서는, 제2 실시 형태에 있어서, 온도 모델 정보 기억부(47)에 기억된 정보를 기초로 하여 각 존의 최적화 값을 산출하는 경우를 예로 설명했지만, 또한, 온도 조정의 범위를 한정하거나, 우선하여 변경하는 존을 설정하는 등의 최적화 제약 조건을 정하고, 이 조건에 따라서, 각 존의 최적화 값을 산출해도 좋다.
상기 실시 형태에서는, 각 존의 최적화 값을 산출하고, 이 최적화 값에 의해 온도 조정하는 경우를 예로 본 발명을 설명했지만, 또한, 각종 조정 방법과 조합해도 좋다.
또한, 상기 실시 형태에서는, 단관 구조의 뱃치식 열처리 장치의 경우를 예 로 본 발명을 설명했지만, 예를 들어, 반응관(11)이 내관과 외관으로 구성된 이중관 구조의 뱃치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 매엽식의 열처리 장치에도 마찬가지로 적용 가능하다.
또한, 히터의 단수(존의 수)나, 각 존으로부터 추출하는 모니터 웨이퍼의 수 등은 임의로 설정 가능하다. 또한, 복수의 존으로 구분되어 있지 않아도 좋다.
또한, 본 발명은 반도체 웨이퍼의 처리에 한정되지 않고, 예를 들어, 반도체 기판이나, PDP 기판의 처리 등에도 적용 가능하다.
본 발명의 실시 형태에 관한 제어부(44) 등은 전용 시스템에 의존하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에, 상술한 열처리 방법을 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-R0M 등)로부터 당해 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 제어부(44) 등을 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어, 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하고, 0S의 제어 하에, 다른 어플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
도1은 본 발명의 제1 실시 형태에 관한 열처리 시스템의 구성을 도시하는 도면.
도2는 도1의 열처리 장치의 구조를 도시하는 도면.
도3은 반응관 내의 존을 도시하는 도면.
도4는 도2의 제어부의 구성예를 나타내는 블럭도.
도5는 도1의 호스트 컴퓨터의 구성을 도시하는 도면.
도6은 도1의 온도 산출용 컴퓨터의 구성을 도시하는 도면.
도7은 온도 보정 테이블의 일례를 나타내는 도면.
도8은 열처리 방법을 설명하는 도면.
도9는 도8의 최적화 값 산출 처리를 설명하기 위한 흐름도.
도10은 제2 실시 형태의 온도 산출용 컴퓨터의 구성을 도시하는 도면.
도11은 도10의 로그 정보 기억부의 일례를 나타내는 도면.
도12는 모델 작성 처리를 설명하기 위한 흐름도.
도13a, 도13b는 모델 작성 처리를 설명하기 위한 도면.
도14는 모델 교정 처리를 설명하기 위한 흐름도.
도15는 최적화 값 산출 처리를 설명하기 위한 흐름도.
도16a, 도16b는 처리 횟수와, 막 두께 및 누적막 두께와의 관계를 나타내는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
1 : 열처리 시스템
2 : 열처리 장치
3 : 호스트 컴퓨터
4 : 온도 산출용 컴퓨터
5, 6 : 네트워크
11 : 반응관
12 : 배기관
14 : 매니폴드
15 : 덮개체
16 : 보트 엘리베이터
17 : 보온통
18 : 웨이퍼 보트
19 : 히터부
31, 41, 56 : 통신부
35, 43 : 기억부
36, 44, 50 : 제어부
42 : 장치 데이터베이스

Claims (16)

  1. 삭제
  2. 피처리체를 수용하는 처리실을 갖고, 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단과,
    상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단과,
    상기 열처리 조건 기억 수단에 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 수단과,
    상기 열처리 수단에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 수단과,
    상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 수단과,
    상기 열처리 수단이 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 수단을 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 수단에 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 수단을 구비하고,
    상기 열처리 제어 수단은, 상기 최적화 값 산출 수단에 의해 산출된 최적화 값으로 상기 열처리 조건 기억 수단 내의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 하는 열처리 시스템.
  3. 제2항에 있어서, 상기 모델은, 상기 피처리체의 열처리의 내용에 따른 열처리 조건마다 작성되고, 상기 모델 기억 수단에 기억되어 있는 것을 특징으로 하는 열처리 시스템.
  4. 제2항에 있어서, 상기 모델은, 상기 누적막 두께의 부착물이 부착된 상태에서의 상기 열처리 수단에 의해 열처리된 처리 결과를 기초로 하여 작성되는 것을 특징으로 하는 열처리 시스템.
  5. 제2항에 있어서, 상기 처리실을 가열하는 복수의 가열부와, 당해 복수의 가열부에 의해 가열된 상태의 상기 처리실 내에 수용된 피처리체의 온도와의 관계를 나타내는 온도 모델 정보를 기억하는 온도 모델 정보 기억 수단을 더 구비하고,
    상기 열처리 제어 수단은, 상기 처리실 내의 피처리체가 최적화 값에 따른 온도로 되도록, 상기 가열부를 제어하는 것을 특징으로 하는 열처리 시스템.
  6. 제5항에 있어서, 상기 처리실은 복수의 존으로 구분 가능하고,
    상기 복수의 가열부는, 상기 각 존에 대응하여 배치되어 있는 것을 특징으로 하는 열처리 시스템.
  7. 제2항에 있어서, 상기 최적화 값 산출 수단은, 상기 모델 기억 수단에 기억된 모델을, 당해 모델 작성 후에 상기 열처리 수단에 의해 열처리된 처리 결과를 기초로 하여 교정하는 것을 특징으로 하는 열처리 시스템.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 있어서,
    상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과,
    상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과,
    상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과,
    상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 공정과,
    상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 공정에 의해 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 공정에서 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고,
    상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 하는 열처리 방법.
  15. 삭제
  16. 처리실 내에 수용된 피처리체를 열처리 수단에 의해 열처리하는 열처리 방법에 사용되고, 컴퓨터상에서 동작하는 컴퓨터 프로그램을 기억하는 컴퓨터 판독가능한 기억 매체이며,
    상기 열처리 방법은,
    상기 피처리체의 열처리의 내용에 따라서, 상기 처리실 내의 열처리 온도를 포함하는 열처리 조건을 기억하는 열처리 조건 기억 공정과,
    상기 열처리 조건 기억 공정에서 기억된 열처리 조건에 따라서 상기 처리실 내의 상기 피처리체를 열처리하는 열처리 수단을 제어하는 열처리 제어 공정과,
    상기 열처리 공정에 의한 열처리의 횟수를 기억하는 열처리 횟수 기억 공정과,
    상기 열처리에 수반하여 장치 내부에 부착된 부착물의 누적막 두께와, 상기 피처리체의 온도 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 공정과,
    상기 열처리 공정에서 상기 열처리 조건에 따라서 피처리체를 열처리할 때, 상기 열처리 횟수 기억 공정에 의해 기억된 처리 횟수를 기초로 하여 현재의 부착물의 누적막 두께를 특정하고, 상기 특정한 누적막 두께와, 상기 모델 기억 공정에서 기억된 모델을 기초로 하여, 상기 처리실 내의 온도의 최적화 값을 산출하는 최적화 값 산출 공정을 구비하고,
    상기 열처리 제어 공정에 있어서, 상기 최적화 값 산출 공정에서 산출된 최적화 값으로 상기 열처리 조건의 상기 열처리 온도를 변경하고, 변경한 열처리 온도에서 상기 피처리체를 열처리시키는 것을 특징으로 하는 프로그램을 기억하는 컴퓨터 판독가능한 기억 매체.
KR1020080018850A 2007-03-01 2008-02-29 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체 KR101103096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00051494 2007-03-01
JP2007051494A JP5005388B2 (ja) 2007-03-01 2007-03-01 熱処理システム、熱処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
KR20080080451A KR20080080451A (ko) 2008-09-04
KR101103096B1 true KR101103096B1 (ko) 2012-01-04

Family

ID=39733324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018850A KR101103096B1 (ko) 2007-03-01 2008-02-29 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체

Country Status (5)

Country Link
US (1) US7896649B2 (ko)
JP (1) JP5005388B2 (ko)
KR (1) KR101103096B1 (ko)
CN (1) CN101266471B (ko)
TW (1) TWI383456B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015015B2 (ja) * 2006-01-27 2012-08-29 株式会社日立国際電気 基板処理装置、レシピ表示方法、基板処理方法、半導体装置の製造方法及びレシピ遷移表示方法
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5166138B2 (ja) * 2008-07-02 2013-03-21 パナソニック株式会社 半導体装置の製造方法および半導体装置の製造装置
CA2731152C (en) * 2008-07-24 2015-04-28 Hatch Ltd. Method and apparatus for temperature control in a reactor vessel
JP5394292B2 (ja) * 2010-03-12 2014-01-22 東京エレクトロン株式会社 縦型熱処理装置および圧力検知システムと温度センサの組合体
JP2013161857A (ja) 2012-02-02 2013-08-19 Tokyo Electron Ltd 熱処理装置及び熱処理装置の制御方法
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5752634B2 (ja) * 2012-03-29 2015-07-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
US10998205B2 (en) * 2018-09-14 2021-05-04 Kokusai Electric Corporation Substrate processing apparatus and manufacturing method of semiconductor device
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
JP2022187915A (ja) 2021-06-08 2022-12-20 東京エレクトロン株式会社 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法
JP2023000280A (ja) 2021-06-17 2023-01-04 東京エレクトロン株式会社 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法
JP2023083994A (ja) 2021-12-06 2023-06-16 東京エレクトロン株式会社 熱処理装置、制御方法及びプログラム
KR102511037B1 (ko) * 2022-09-19 2023-03-17 주식회사 금가 소물 인터넷 기반의 열처리 모니터링 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109906A (ja) * 2001-09-28 2003-04-11 Hitachi Kokusai Electric Inc 半導体製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271151B1 (en) * 1997-06-30 2001-08-07 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a gate oxide in a semiconductor manufacturing process
KR100251279B1 (ko) * 1997-12-26 2000-04-15 윤종용 반도체 제조용 증착설비의 막두께 조절방법
JP4459357B2 (ja) * 2000-02-01 2010-04-28 東京エレクトロン株式会社 温度調整方法及び温度調整装置
JP4493192B2 (ja) * 2000-09-13 2010-06-30 東京エレクトロン株式会社 バッチ式熱処理装置及びその制御方法
JP2002252220A (ja) * 2000-10-27 2002-09-06 Tokyo Electron Ltd 熱処理システム及び熱処理方法
JP2004072030A (ja) * 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置
US7427426B2 (en) * 2002-11-06 2008-09-23 Tokyo Electron Limited CVD method for forming metal film by using metal carbonyl gas
JP4712343B2 (ja) * 2003-10-30 2011-06-29 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム及び記録媒体
JP2006339242A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置の製造方法
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109906A (ja) * 2001-09-28 2003-04-11 Hitachi Kokusai Electric Inc 半導体製造装置

Also Published As

Publication number Publication date
JP5005388B2 (ja) 2012-08-22
JP2008218558A (ja) 2008-09-18
KR20080080451A (ko) 2008-09-04
US20080213716A1 (en) 2008-09-04
TWI383456B (zh) 2013-01-21
US7896649B2 (en) 2011-03-01
CN101266471A (zh) 2008-09-17
CN101266471B (zh) 2011-09-14
TW200845224A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
KR101103096B1 (ko) 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
JP4553266B2 (ja) 熱処理装置、制御定数の自動調整方法及び記憶媒体
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
US9453683B2 (en) Heat treatment system, heat treatment method, and program
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
US10640871B2 (en) Heat treatment system, heat treatment method, and program
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR20130111388A (ko) 열처리 시스템, 열처리 방법 및 기록 매체
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP2013161857A (ja) 熱処理装置及び熱処理装置の制御方法
JP4222461B2 (ja) バッチ式熱処理方法
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
JP2002252220A (ja) 熱処理システム及び熱処理方法
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP2002130961A (ja) 熱処理装置の校正方法及び熱処理装置の数学モデル生成・校正方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 9