KR101615280B1 - 열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 - Google Patents

열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 Download PDF

Info

Publication number
KR101615280B1
KR101615280B1 KR1020130020185A KR20130020185A KR101615280B1 KR 101615280 B1 KR101615280 B1 KR 101615280B1 KR 1020130020185 A KR1020130020185 A KR 1020130020185A KR 20130020185 A KR20130020185 A KR 20130020185A KR 101615280 B1 KR101615280 B1 KR 101615280B1
Authority
KR
South Korea
Prior art keywords
heat treatment
gas
film
flow rate
temperature
Prior art date
Application number
KR1020130020185A
Other languages
English (en)
Other versions
KR20130110013A (ko
Inventor
유이치 다케나가
다이스케 구도
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130110013A publication Critical patent/KR20130110013A/ko
Application granted granted Critical
Publication of KR101615280B1 publication Critical patent/KR101615280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제) 피(被)처리체로의 열처리를 용이하게 조정할 수 있는 열처리 시스템, 열처리 방법 및, 프로그램을 제공한다.
(해결 수단) 열처리 장치(1)의 제어부(50)는, 반도체 웨이퍼(W)에 D-poly막을 성막하고, 성막한 D-poly막이 목표로 하는 열처리 특성을 충족하는지 아닌지를 판별한다. 제어부(50)는, 목표로 하는 열처리 특성을 충족하지 않는다고 판별하면, 성막한 D-poly막의 열처리 특성과, 반응관(2) 내의 온도 및 처리 가스 공급관(21∼23)의 유량의 변화와 열처리 특성의 변화와의 관계를 나타내는 모델에 기초하여, 목표로 하는 열처리 특성을 충족하는 바와 같은 반응관(2) 내의 온도 및 처리 가스 공급관(21∼23)의 유량을 산출한다. 제어부(50)는, 산출한 온도 및 유량으로 변경한 열처리 조건으로 반도체 웨이퍼(W)에 D-poly막을 성막하여, 목표로 하는 열처리 특성을 충족하는 열처리로 조정한다.

Description

열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체{HEAT TREATMENT SYSTEM, HEAT TREATMENT METHOD, AND COMPUTER-READABLE RECORDING MEDIUM HAVING A PROGRAM}
본 발명은, 반도체 웨이퍼 등의 피(被)처리체를 열처리하는 열처리 시스템, 열처리 방법 및, 프로그램에 관한 것으로, 특히, 피처리체를 다수매 일괄하여 처리하는 배치식의 열처리 시스템, 열처리 방법 및, 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 다수매의 피처리체, 예를 들면, 반도체 웨이퍼의 성막 처리, 산화 처리 혹은 확산 처리 등을 일괄하여 행하는 배치식의 열처리 시스템이 이용되고 있다. 배치식의 열처리 시스템에서는, 효율적으로 반도체 웨이퍼를 처리하는 것이 가능하지만, 다수매의 반도체 웨이퍼의 처리에 대해서, 그 처리의 균일성을 확보하는 것은 곤란하다.
이러한 문제를 해결하기 위해, 예를 들면, 특허문헌 1에는, 확산로(diffusion furnace) 내로 가스를 도입하는 가스 인젝터를 상부용, 중앙부용, 하부용의 3개 이상 복수개 갖고, 각각 독립하여 유량을 제어함으로써 가스의 공급량을 균일하게 하여, 반도체 장치의 수율을 향상시키는 방법이 제안되고 있다.
일본공개특허공보 평11-121389호
그런데, 인(P)을 도프한 폴리실리콘막(D-poly막)의 제조 공정에서는, 성막 온도와 PH3 유량의 2개의 열처리 조건을 변화시킴으로써, 형성되는 D-poly막의 막두께와 막 중의 P농도를 최적인 범위로 조정하고 있다. 이러한 조정에서는, 예를 들면, PH3 유량을 변화시키는 것과 같이, 1개의 열처리 조건을 변화시켜도, D-poly막의 막두께와 막 중의 P농도의 양쪽이 변화해 버리는 점에서, 열처리 시스템의 조작자의 경험이나 감에 기초하여 행해지고 있다. 이 때문에, 열처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 조작자라도, 피처리체로의 열처리를 용이하게 조정할 수 있는 바와 같은 열처리 시스템 및 열처리 방법이 요구되고 있다.
본 발명은, 상기 실상을 감안하여 이루어진 것으로, 피처리체로의 열처리를 용이하게 조정할 수 있는 열처리 시스템, 열처리 방법 및, 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 열처리 시스템은,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과,
상기 처리실 내에 처리 가스를 공급하는 복수의 처리 가스 공급 수단과,
상기 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 처리 가스 공급 수단에 의해 공급시키는 처리 가스의 유량을 포함하는, 처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단과,
상기 처리실 내의 온도 및 상기 처리 가스의 유량의 변화와, 열처리 결과를 나타내는 열처리 특성의 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 수단과,
상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체를 열처리하는 열처리 수단과,
상기 열처리 수단에 의해 열처리된 열처리 결과가 목표로 하는 열처리 특성을 충족하는지 아닌지를 판별하여, 상기 목표로 하는 열처리 특성을 충족하지 않는다고 판별하면, 당해 열처리 특성과 상기 모델 기억 수단에 의해 기억된 모델에 기초하여, 상기 목표로 하는 열처리 특성을 충족하는 바와 같은 처리실 내의 온도 및 처리 가스의 유량을 산출하는 산출 수단과,
상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 처리 가스의 유량을 상기 산출 수단에 의해 산출된 처리실 내의 온도 및 처리 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 열처리 특성을 충족하는 열처리로 조정하는 조정 수단을 구비하는 것을 특징으로 한다.
상기 처리실은 복수의 존으로 구분되고,
상기 모델 기억 수단에 기억된 모델은, 존마다의 처리실 내의 온도 및 처리 가스의 유량의 변화와, 존마다의 열처리 특성의 변화와의 관계를 나타내고,
상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
상기 처리 가스 공급 수단은, 상기 처리실 내의 존마다 처리 가스의 유량을 설정 가능한 것이 바람직하다.
상기 처리 내용은, 예를 들면, 성막 처리이다.
본 발명의 제2 관점에 따른 열처리 방법은,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과, 상기 처리실 내에 처리 가스를 공급하는 복수의 처리 가스 공급 수단과, 상기 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 처리 가스 공급 수단에 의해 공급시키는 처리 가스의 유량을 포함하는, 처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단과, 상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체를 열처리하는 열처리 수단을 구비하는 열처리 장치의 열처리 방법으로서,
상기 처리실 내의 온도 및 상기 처리 가스의 유량의 변화와, 열처리 결과를 나타내는 열처리 특성의 변화와의 관계를 나타내는 모델을 기억하고,
상기 열처리 수단에 의해 열처리된 열처리 결과가 목표로 하는 열처리 특성을 충족하는지 아닌지를 판별하여, 상기 목표로 하는 열처리 특성을 충족하지 않는다고 판별하면, 당해 열처리 특성과 상기 기억된 모델에 기초하여, 상기 목표로 하는 열처리 특성을 충족하는 바와 같은 처리실 내의 온도 및 처리 가스의 유량을 산출하는 산출 공정과,
상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 처리 가스의 유량을 상기 산출 공정에서 산출된 처리실 내의 온도 및 처리 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 열처리 특성을 충족하는 열처리로 조정하는 조정 공정을 구비하는 것을 특징으로 한다.
상기 처리실은 복수의 존으로 구분되고,
상기 모델은, 존마다의 처리실 내의 온도 및 처리 가스의 유량의 변화와, 존마다의 열처리 특성의 변화와의 관계를 나타내고,
상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
상기 처리 가스 공급 수단은, 상기 처리실 내의 존마다 처리 가스의 유량을 설정 가능한 것이 바람직하다.
상기 처리 내용은, 예를 들면, 성막 처리이다.
본 발명의 제3 관점에 따른 프로그램은,
컴퓨터를,
복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 처리실 내에 처리 가스를 공급하는 복수의 처리 가스 공급 수단에 의해 공급시키는 처리 가스의 유량을 포함하는, 처리 내용에 따른 열처리 조건을 기억하는 열처리 조건 기억 수단,
상기 처리실 내의 온도 및 상기 처리 가스의 유량의 변화와, 열처리 결과를 나타내는 열처리 특성의 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 수단,
상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체를 열처리하는 열처리 수단,
상기 열처리 수단에 의해 열처리된 열처리 결과가 목표로 하는 열처리 특성을 충족하는지 아닌지를 판별하여, 상기 목표로 하는 열처리 특성을 충족하지 않는다고 판별하면, 당해 열처리 특성과 상기 모델 기억 수단에 의해 기억된 모델에 기초하여, 상기 목표로 하는 열처리 특성을 충족하는 바와 같은 처리실 내의 온도 및 처리 가스의 유량을 산출하는 산출 수단,
상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 처리 가스의 유량을 상기 산출 수단에 의해 산출된 처리실 내의 온도 및 처리 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 열처리 특성을 충족하는 열처리로 조정하는 조정 수단으로서 기능시키는 것을 특징으로 한다.
본 발명에 의하면, 피처리체로의 열처리를 용이하게 조정할 수 있다.
도 1은 본 발명의 실시 형태에 따른 열처리 장치의 구조를 나타내는 도면이다.
도 2는 도 1의 제어부의 구성예를 나타내는 도면이다.
도 3은 반응관 내의 존(ZONE)을 나타내는 도면이다.
도 4는 소정 ZONE의 온도 또는 PH3의 유량의 변화와, 각 ZONE에 형성되는 D-poly막의 막두께 및 P농도와의 관계를 나타내는 도면이다.
도 5는 조정 처리를 설명하기 위한 플로우 차트이다.
도 6은 조작자가 입력한 D-poly막의 막두께, P농도를 나타내는 도면이다.
도 7은 프로세스용 레시피의 일 예를 나타내는 도면이다.
도 8은 측정된 D-poly막의 막두께, P농도를 나타내는 도면이다.
도 9는 산출된 온도 및 유량을 나타내는 도면이다.
도 10은 조정 후의 D-poly막의 막두께, P농도를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 열처리 시스템, 열처리 방법 및, 프로그램을, 도 1에 나타내는 배치식의 종형(縱型)의 열처리 장치에 적용한 경우를 예로 본 실시 형태를 설명한다. 또한, 본 실시 형태에서는, 성막용 가스로서, SiH4 가스를 이용하고, 도프용 가스로서 PH3 가스를 이용하여 인 도프 폴리실리콘막(D-poly막)을 형성하는 경우를 예로 본 발명을 설명한다.
도 1에 나타내는 바와 같이, 본 실시 형태의 열처리 장치(1)는, 대략 원통 형상이며 천정이 있는 반응관(2)을 구비하고 있다. 반응관(2)은, 그 길이 방향이 수직 방향으로 향하도록 배치되어 있다. 반응관(2)은, 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다.
반응관(2)의 하측에는, 대략 원통 형상의 매니폴드(3)가 형성되어 있다. 매니폴드(3)는, 그 상단이 반응관(2)의 하단과 기밀하게 접합되어 있다. 매니폴드(3)에는, 반응관(2) 내의 가스를 배기하기 위한 배기관(4)이 기밀하게 접속되어 있다. 배기관(4)에는, 밸브, 진공 펌프 등으로 이루어지는 압력 조정부(5)가 형성되어 있어, 반응관(2) 내를 소망하는 압력(진공도)으로 조정한다.
매니폴드(3)(반응관(2))의 하방에는, 덮개체(6)가 배치되어 있다. 덮개체(6)는, 보트 엘리베이터(7)에 의해 상하이동 가능하게 구성되며, 보트 엘리베이터(7)에 의해 덮개체(6)가 상승하면 매니폴드(3)(반응관(2))의 하방측(로구(furnace entrance) 부분)이 폐쇄되고, 보트 엘리베이터(7)에 의해 덮개체(6)가 하강하면 반응관(2)의 하방측(로구 부분)이 개구되도록 배치되어 있다.
덮개체(6)의 상부에는, 보온통(단열체)(8)을 개재하여, 웨이퍼 보트(9)가 형성되어 있다. 웨이퍼 보트(9)는, 피처리체, 예를 들면, 반도체 웨이퍼(W)를 수용(보유지지)하는 웨이퍼 보유지지구이며, 본 실시 형태에서는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매, 예를 들면, 150매 수용 가능하게 구성되어 있다. 그리고, 웨이퍼 보트(9)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(7)에 의해 덮개체(6)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(2) 내에 로드된다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 예를 들면, 저항 발열체로 이루어지는 히터부(10)가 형성되어 있다. 이 히터부(10)에 의해 반응관(2)의 내부가 소정의 온도로 가열되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다. 히터부(10)는, 예를 들면, 3단(段)으로 배치된 히터(11∼13)로 구성되며, 히터(11∼13)에는, 각각 전력 컨트롤러(16∼18)가 접속되어 있다. 이 때문에, 이 전력 컨트롤러(16∼18)로 각각 독립하여 전력을 공급함으로써, 히터(11∼13)를 각각 독립적으로 소망하는 온도로 가열할 수 있다. 이와 같이, 반응관(2) 내는, 이 히터(11∼13)에 의해, 도 3에 나타내는 바와 같은 3개의 존으로 구분되어 있다. 예를 들면, 반응관(2) 내의 TOP(ZONE)을 가열하는 경우에는, 전력 컨트롤러(16)를 제어하여 히터(11)를 소망하는 온도로 가열한다. 반응관(2) 내의 CTR(ZONE)을 가열하는 경우에는, 전력 컨트롤러(17)를 제어하여 히터(12)를 소망하는 온도로 가열한다. 반응관(2) 내의 BTM(ZONE)을 가열하는 경우에는, 전력 컨트롤러(18)를 제어하여 히터(13)를 소망하는 온도로 가열한다.
또한, 매니폴드(3)에는, 반응관(2) 내에 처리 가스를 공급하는 복수의 처리 가스 공급관이 형성되어 있다. 본 예에서는, 불순물(P)로 도프된 폴리실리콘막(D-poly막)을 형성하는 점에서, 처리 가스 공급관으로부터 공급되는 처리 가스로서는, 성막용 가스로서의 SiH4 가스, 도프용 가스로서의 PH3 가스 등이 있다. 또한, 도 1에서는, 매니폴드(3)에 PH3 가스를 공급하는 3개의 PH3 가스 공급관(21∼23)을 도시하고 있다.
PH3 가스 공급관(21)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 상부(TOP) 부근까지 연장되도록 형성되어 있다. PH3 가스 공급관(22)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 중앙(CTR) 부근까지 연장되도록 형성되어 있다. PH3 가스 공급관(23)은, 매니폴드(3)의 측방에서 웨이퍼 보트(9)의 하부(BTM) 부근까지 연장되도록 형성되어 있다. 이 때문에, 반응관(2) 내의 TOP(ZONE)으로부터 PH3 가스를 공급하는 경우에는 PH3 가스 공급관(21)을 통하여 반응관(2) 내에 공급하고, 반응관(2) 내의 CTR(ZONE)로부터 PH3 가스를 공급하는 경우에는 PH3 가스 공급관(22)을 통하여 반응관(2) 내에 공급하고, 반응관(2) 내의 BTM(ZONE)으로부터 PH3 가스를 공급하는 경우에는 PH3 가스 공급관(23)을 통하여 반응관(2) 내에 공급한다.
각 PH3 가스 공급관(21∼23)에는, 각각, 유량 조정부(24∼26)가 형성되어 있다. 유량 조정부(24∼26)는, PH3 가스 공급관(21∼23) 내를 흐르는 PH3 가스의 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등으로 구성되어 있다. 이 때문에, PH3 가스 공급관(21∼23)으로부터 공급되는 PH3 가스는, 유량 조정부(24∼26)에 의해 소망하는 유량으로 조정되어, 각각 반응관(2) 내에 공급된다.
또한, 열처리 장치(1)는, 반응관(2) 내의 가스 유량, 압력, 처리 분위기의 온도와 같은 처리 파라미터를 제어하기 위한 제어부(컨트롤러)(50)를 구비하고 있다. 제어부(50)는, 유량 조정부(24∼26), 압력 조정부(5), 히터(11∼13)의 전력 컨트롤러(16∼18) 등으로 제어 신호를 출력한다. 도 2에 제어부(50)의 구성을 나타낸다.
도 2에 나타내는 바와 같이, 제어부(50)는, 모델 기억부(51)와, 레시피 기억부(52)와, ROM(53)과, RAM(54)과, I/O 포트(55)와, CPU(56)와, 이들을 상호 접속하는 버스(57)로 구성되어 있다.
모델 기억부(51)에는, 반응관(2) 내의 온도 및 PH3의 유량의 변화와, D-poly막의 막두께 및 막 중에 포함되는 P농도의 변화와의 관계를 나타내는 모델이 기억되어 있다. 또한, 이 모델의 상세에 대해서는 후술한다.
레시피 기억부(52)에는, 이 열처리 장치(1)에서 실행되는 성막 처리의 종류에 따라서, 제어 순서를 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 유저가 실제로 행하는 처리(프로세스)마다 준비되는 레시피이며, 반응관(2)으로의 반도체 웨이퍼(W)의 로드부터, 처리 완료된 반도체 웨이퍼(W)를 언로드할 때까지의, 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 가스 공급의 개시 및 정지 타이밍, 공급량 등을 규정한다.
ROM(53)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(56)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(54)은, CPU(56)의 워크 에어리어 등으로서 기능한다.
I/O 포트(55)는, 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(56)에 공급함과 함께, CPU(56)가 출력하는 제어 신호를 각 부(압력 조정부(5), 히터(11∼13)의 전력 컨트롤러(16∼18), 유량 조정부(24∼26) 등)로 출력한다. 또한, I/O 포트(55)에는, 조작자가 열처리 장치(1)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(Central Processing Unit)(56)는, 제어부(50)의 중추를 구성하며, ROM(53)에 기억된 동작 프로그램을 실행하고, 조작 패널(58)로부터의 지시에 따라, 레시피 기억부(52)에 기억되어 있는 프로세스용 레시피를 따라서, 열처리 장치(1)의 동작을 제어한다.
또한, CPU(56)는, 모델 기억부(51)에 기억되어 있는 모델과, 반응관(2) 내의 온도 및 PH3의 유량에 기초하여, D-poly막의 막두께 및 이 막 중에 포함되는 P농도를 산출한다. 그리고, D-poly막의 막두께 및 이 막 중에 포함되는 P농도가 산출한 막두께 및 P농도가 되도록, 전력 컨트롤러 등으로 제어 신호를 출력하여, 반응관(2) 내의 온도 및 PH3의 유량을 조정한다. 또한, CPU(56)는, 대응하는 레시피 기억부(52)에 기억되어 있는 반응관(2) 내의 온도 및 PH3 유량을, 산출한 막두께 및 P농도가 되는 반응관(2) 내의 온도 및 PH3 유량으로 갱신한다.
버스(57)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 모델 기억부(51)에 기억되어 있는 모델에 대해서 설명한다. 전술한 바와 같이, 모델 기억부(51)에는, 반응관(2) 내의 온도 및 PH3의 유량의 변화와, D-poly막의 막두께 및 막 중에 포함되는 P농도의 변화와의 관계를 나타내는 모델이 기억되어 있다.
일반적으로, 반응관(2) 내의 온도를 높게 하면, 형성되는 D-poly막의 막두께가 증가하고, D-poly막 중에 포함되는 P농도가 감소한다. 또한, PH3의 유량을 높이면, 형성되는 D-poly막의 막두께가 감소하고, D-poly막 중에 포함되는 P농도가 증가한다. 또한, 반응관(2) 내의 1개의 수용 위치(ZONE)의 온도 또는 PH3 유량을 변화시키면, 그 ZONE뿐만 아니라, 다른 ZONE에 대해서도, 반도체 웨이퍼(W)에 형성되는 D-poly막의 막두께, 막 중에 포함되는 P농도에 영향을 미친다. 도 4에, 이 모델의 일 예를 나타낸다.
도 4에 나타내는 바와 같이, 이 모델은, 소정 ZONE의 온도를 1℃ 또는 PH3의 유량을 1sccm 높였을 때, 각 ZONE에 형성되는 D-poly막의 막두께 및 막 중에 포함되는 P농도가 얼마만큼 변화하는지를 나타내고 있다.
예를 들면, 도 4 중의 파선으로 둘러싸인 개소는, 전력 컨트롤러(16)를 제어함으로써 히터(11)를 가열하여, Slot(5) 근방의 TOP의 온도 설정값을 1℃ 높이면, Slot(5)에 형성되는 D-poly막의 막두께가 2㎚ 증가하고, Slot(85)에 형성되는 D-poly막의 막두께가 0.1㎚감소하며, Slot(5)에 형성되는 D-poly막의 막 중에 포함되는 P농도가 0.2(E＋20)atoms/㎤ 감소하는 것을 나타내고 있다.
또한, 이 모델은, 소정 ZONE의 온도 또는 PH3의 유량을 변화시켰을 때에, 각 ZONE에 형성되는 D-poly막의 막두께 및 막 중에 포함되는 P농도가 얼마만큼 변화하는지를 나타낼 수 있는 것이면 좋고, 이것 이외의 여러 가지의 모델을 이용해도 좋다.
또한, 이 모델은, 프로세스 조건이나 장치의 상태에 따라 디폴트의 수치가 최적이지 않은 경우도 생각할 수 있는 점에서, 소프트웨어에 확장 칼만 필터 등을 부가하여 학습 기능을 탑재함으로써, 모델의 학습을 행하는 것이라도 좋다. 이 칼만 필터에 의한 학습 기능에 대해서는, 예를 들면, 미국특허 제5,991,525호 공보 등에 개시되어 있는 수법을 이용할 수 있다.
다음으로, 이상과 같이 구성된 열처리 장치(1)를 이용하여, 형성되는 D-poly막의 막두께 및 P농도를 조정하는 조정 방법(조정 처리)에 대해서 설명한다. 이 조정 처리는, 성막 처리를 행하기 전의 셋업의 단계에서 행해도, 성막 처리와 동시에 행해도 좋다. 도 5는, 본 예의 조정 처리를 설명하기 위한 플로우 차트이다.
이 조정 처리에 있어서는, 조작자는, 조작 패널(58)을 조작하여, 프로세스 종별(본 예에서는, SiH4 가스와 PH3 가스를 이용한 D-poly막의 성막)을 선택함과 함께, 도 6에 나타내는 바와 같이, 타겟으로 하는 D-poly막의 막두께, P농도를 존마다 입력한다.
제어부(50)(CPU(56))는, 프로세스 종별 등의 필요한 정보가 입력되었는지 아닌지를 판별한다(스텝 S1). CPU(56)는, 필요한 정보가 입력되어 있다고 판별하면(스텝 S1; Yes), 입력된 프로세스 종별에 대응하는 프로세스용 레시피를 레시피 기억부(52)로부터 읽어낸다(스텝 S2). 프로세스용 레시피에는, 반응관(2) 내의 압력, 온도, SiH4 가스의 유량, PH3 가스의 유량 등의 프로세스 조건이 기억되어 있다. 이 프로세스용 레시피에는, 도 7에 나타내는 바와 같이, 반응관(2) 내의 ZONE마다, 그 온도(도 7(a)), PH3 가스의 유량(도 7(b)) 등이 기억되어 있다.
다음으로, CPU(56)는, 보트 엘리베이터(7)(덮개체(6))를 강하시켜, 적어도 각 ZONE에 반도체 웨이퍼(W)(모니터 웨이퍼)를 탑재한 웨이퍼 보트(9)를 덮개체(6) 상에 배치한다. 이어서, CPU(56)는, 보트 엘리베이터(7)(덮개체(6))를 상승하여, 웨이퍼 보트(9)(모니터 웨이퍼)를 반응관(2) 내에 로드한다. 그리고, CPU(56)는, 레시피 기억부(52)로부터 읽어낸 레시피에 따라, 압력 조정부(5), 히터(11∼13)의 전력 컨트롤러(16∼18), 유량 조정부(24∼26) 등을 제어하여, 모니터 웨이퍼에 D-poly막을 성막한다(스텝 S3).
CPU(56)는, 성막 처리가 종료되면, 보트 엘리베이터(7)(덮개체(6))를 강하시켜, D-poly막이 성막된 모니터 웨이퍼를 언로드하고, 이 모니터 웨이퍼를, 예를 들면, 도시하지 않은 측정 장치에 반송하여, 모니터 웨이퍼에 성막된 D-poly막의 막두께 및 막 중의 P농도를 측정시킨다(스텝 S4). 측정 장치에서는, 각 모니터 웨이퍼에 형성된 D-poly막의 막두께 및 막 중의 P농도를 측정하면, 예를 들면, 도 8에 나타내는 바와 같은 측정한 D-poly막의 막두께 데이터 및 P농도 데이터를 열처리 장치(1)(CPU(56))에 송신한다. 또한, 조작자가 조작 패널(58)을 조작하여, 측정 결과를 입력해도 좋다.
CPU(56)는, 측정된 D-poly막의 막두께 데이터 및 P농도 데이터를 수신하면, 수신한 막두께 데이터 및 P농도 데이터가, 입력된 D-poly막의 목표 막두께 및 목표 P농도와 일치하는지 아닌지를 판별한다(스텝 S5).
CPU(56)는, 양자가 일치하지 않는다고 판별하면(스텝 S5; No), 반응관(2) 내의 각 ZONE의 온도 및 PH3 가스의 유량을 산출(조정)한다(스텝 S6).
각 ZONE의 온도 및 PH3 가스의 유량의 산출은, 예를 들면, 도 4에 나타내는 소정 ZONE의 온도, PH3의 유량과, 각 ZONE에 형성되는 D-poly막의 막두께 및 막 중에 포함되는 P농도와의 관계를 나타내는 모델로부터, 목표 막두께, 목표 P농도가 되는 바와 같은 소정 ZONE의 온도 및 PH3의 유량을 최적화 알고리즘을 이용하여 산출한다. 예를 들면, 도 8에 나타내는 측정 결과의 경우, 각 ZONE의 온도, PH3의 유량은, 도 9에 나타내는 값(온도 및 유량)이 산출된다.
다음으로, CPU(56)는, 읽어낸 레시피의 각 ZONE의 온도 및 PH3 가스의 유량을, 산출한 온도 및 유량으로 갱신하고(스텝 S7), 재차, 스텝 S3∼스텝 S5를 실행한다. 즉, CPU(56)는, 반응관(2) 내의 온도에 대해서, 히터(11)의 온도를 582.8℃, 히터(12)의 온도를 579.9℃, 히터(13)의 온도를 577.1℃가 되도록, 전력 컨트롤러(16∼18)를 제어한다. 또한, CPU(56)는, PH3 가스의 공급시에, PH3 가스 공급관(21)으로부터 42.2sccm, PH3 가스 공급관(22)으로부터 28.9sccm, PH3 가스 공급관(23)으로부터 77.0sccm의 PH3 가스를 공급할 수 있도록 유량 조정부(24∼26)를 제어한다. 그리고, CPU(56)는, 모니터 웨이퍼에 D-poly막을 성막하고(스텝 S3), 도시하지 않은 측정 장치에 D-poly막의 막두께 및 P농도를 측정시킨 후(스텝 S4), 입력된 D-poly막의 목표 막두께 및 목표 P농도와 일치하는지 아닌지를 판별한다(스텝 S5). 본 예의 경우, 도 10에 나타내는 바와 같이, 측정한 D-poly막의 막두께 및 P농도와 입력된 D-poly막의 목표 막두께 및 목표 P농도가 일치했다. 이와 같이, 열처리 장치나 프로세스에 관한 지식이나 경험이 없는 조작자라도 반도체 웨이퍼(W)의 표면에 목표한 대로의 D-poly막을 형성할 수 있었다. 또한, CPU(56)는, 양자가 일치하지 않는다고 판별하면(스텝 S5; No), 재차, 스텝 S6, 스텝 S7, 스텝 S3∼스텝 S5를 실행한다.
그리고, CPU(56)는, 양자가 일치한다고 판별하면(스텝 S5; Yes), 이 처리를 종료한다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 프로세스 종별과, 타겟으로 하는 D-poly막의 목표 막두께 및 P농도를 입력하는 것만으로, 각 ZONE의 온도 및 PH3 가스의 유량을 조정하여, 반도체 웨이퍼(W)의 표면에 목표한 대로의 D-poly막을 형성할 수 있다. 이 때문에, 열처리 장치나 프로세스에 관한 지식이나 경험이 없는 조작자라도 처리를 용이하게 조정할 수 있다.
또한, 본 발명은, 상기의 실시 형태로 한정되지 않고, 여러 가지의 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해서 설명한다.
상기 실시 형태에서는, 측정한 D-poly막의 막두께 및 P농도와, 목표로 하는 D-poly막의 막두께 및 P농도를 일치시키는 경우를 예로 본 발명을 설명했지만, 예를 들면, 목표로 하는 D-poly막의 막두께 및 P농도에 허용 가능한 범위, 예를 들면, ±1％ 정도의 범위를 형성하고, 이 범위 내에 측정한 D-poly막의 막두께 및 P농도가 포함되는 경우에 조정 처리를 종료시켜도 좋다.
상기 실시 형태에서는, 성막용 가스로서 SiH4 가스를 이용하고, 도프용 가스로서 PH3 가스를 이용하여 인 도프 폴리실리콘막(D-poly막)을 형성하는 경우를 예로 본 발명을 설명했지만, 도프시키는 불순물은 인으로 한정되는 것이 아니고, 예를 들면, 보론(B)이라도 좋다. 또한, 성막 가스는 SiH4로 한정되는 것이 아니고, 예를 들면, Si2H6 가스라도 좋다. 또한, 형성하는 막은 폴리실리콘막으로 한정되는 것이 아니고, SiO2막, SiN막 등의 각종의 성막에 본 발명을 적용 가능하다.
상기 실시 형태에서는, 각 ZONE의 온도 및 PH3 가스의 유량을 조정함으로써, 목표로 하는 막두께 및 P농도의 D-poly막을 형성하는 경우를 예로 본 발명을 설명했지만, 예를 들면, 목표로 하는 막의 특성으로서, 시트 저항과 같은 막질이라도 좋다.
상기 실시 형태에서는, D-Poly막의 성막 처리의 경우를 예로 본 발명을 설명했지만, 처리의 종류는 임의이며, 타 종류의 막을 형성하는 CVD 장치, 산화 장치 등의 여러 가지 배치식의 열처리 장치에 적용 가능하다.
또한, 상기 실시 형태에서는, 성막 처리에 의해 형성된 막의 막두께와 불순물 농도를 조정하는 경우를 예로 본 발명을 설명했지만, 예를 들면, 불순물 확산 처리에서의 확산 농도 혹은 확산 깊이, 에칭 레이트, 반사율, 매입 특성, 스텝 커버리지 등의 여러 가지 열처리 결과의 적정화에 이용해도 좋다.
상기 실시 형태에서는, 열처리 장치(1)에 3개의 PH3 가스 공급관이 형성되어 있는 경우를 예로 본 발명을 설명했지만, PH3 가스 공급관의 수는 2개라도, 4개 이상이라도 좋고, 임의로 설정 가능하다. 또한, 히터의 단 수(존의 수)나, 각 존으로부터 추출하는 모니터 웨이퍼의 수 등은 임의로 설정 가능하다.
상기 실시 형태에서는, 단관 구조의 배치식 열처리 장치의 경우를 예로 본 발명을 설명했지만, 예를 들면, 반응관(2)이 내관과 외관으로 구성된 2중관 구조의 배치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 본 발명은, 반도체 웨이퍼의 처리로 한정되는 것이 아니고, 예를 들면, FPD 기판, 유리 기판, PDP 기판 등의 처리에도 적용 가능하다.
본 발명의 실시 형태에 따른 제어부(50)는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들면, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(50)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외에, 예를 들면, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 좋다. 이 경우, 예를 들면, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하고, OS의 제어하에서, 다른 애플리케이션 프로그램과 동일하게 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은 반도체 웨이퍼 등의 피처리체를 열처리하는 열처리 시스템에 유용하다.
1 : 열처리 장치
2 : 반응관
3 : 매니폴드
6 : 덮개체
9 : 웨이퍼 보트
10 : 히터부
11∼13 : 히터
16∼18 : 전력 컨트롤러
21∼23 : 처리 가스 공급관
24∼26 : 유량 조정부
50 : 제어부
51 : 모델 기억부
52 : 레시피 기억부
53 : ROM
54 : RAM
56 : CPU
W : 반도체 웨이퍼

Claims (7)

  1. 피(被)처리체에 불순물 도프 폴리실리콘막을 형성하는 열처리 시스템으로서,
    복수매의 상기 피처리체를 수용하는 처리실 내를 가열하는 가열 수단;
    상기 처리실 내에 폴리실리콘막의 성막용 가스와 도프용 가스를 공급하는 복수의 가스 공급 수단;
    상기 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 가스 공급 수단에 의해 공급시키는 성막용 가스 및 도프용 가스의 유량을 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단;
    상기 처리실 내의 온도 및 상기 도프용 가스의 유량의 변화와, 상기 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도의 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 수단;
    상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체에 불순물 도프 폴리실리콘막을 형성하는 열처리 수단;
    상기 열처리 수단에 의해 형성된 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도가 목표로 하는 범위에 포함되는지 아닌지를 판별하여, 상기 목표로 하는 범위에 포함되지 않는다고 판별하면, 당해 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도와 상기 모델 기억 수단에 의해 기억된 모델에 기초하여, 상기 목표로 하는 범위에 포함되도록 처리실 내의 온도 및 도프용 가스의 유량을 산출하는 산출 수단; 및
    상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 도프용 가스의 유량을 상기 산출 수단에 의해 산출된 처리실 내의 온도 및 도프용 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 범위에 포함되는 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도로 조정하는 조정 수단
    을 구비하는 것을 특징으로 하는 열처리 시스템.
  2. 제1항에 있어서,
    상기 처리실은 복수의 존으로 구분되고,
    상기 모델 기억 수단에 기억된 모델은, 존마다의 처리실 내의 온도 및 도프용 가스의 유량의 변화와, 존마다의 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도의 변화와의 관계를 나타내고,
    상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
    상기 가스 공급 수단은, 상기 처리실 내의 존마다 도프용 가스의 유량을 설정 가능한 것을 특징으로 하는 열처리 시스템.
  3. 삭제
  4. 복수매의 피처리체를 수용하는 처리실 내를 가열하는 가열 수단과, 상기 처리실 내에 폴리실리콘막의 성막용 가스와 도프용 가스를 공급하는 복수의 가스 공급 수단과, 상기 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 가스 공급 수단에 의해 공급시키는 성막용 가스와 도프용 가스의 유량을 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단과, 상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체에 불순물 도프 폴리실리콘막을 형성하는 열처리 수단을 구비하는 열처리 장치의 열처리 방법으로서,
    상기 처리실 내의 온도 및 상기 도프용 가스의 유량의 변화와, 상기 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도의 변화와의 관계를 나타내는 모델을 기억하고,
    상기 열처리 수단에 의해 형성된 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도가 목표로 하는 범위에 포함되는지 아닌지를 판별하여, 상기 목표로 하는 범위에 포함되지 않는다고 판별하면, 당해 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도와 상기 기억된 모델에 기초하여, 상기 목표로 하는 범위에 포함되도록 처리실 내의 온도 및 도프용 가스의 유량을 산출하는 산출 공정; 및
    상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 도프용 가스의 유량을 상기 산출 공정에서 산출된 처리실 내의 온도 및 도프용 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 범위에 포함되는 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도로 조정하는 조정 공정을 구비하는 것을 특징으로 하는 열처리 방법.
  5. 제4항에 있어서,
    상기 처리실은 복수의 존으로 구분되고,
    상기 모델은, 존마다의 처리실 내의 온도 및 도프용 가스의 유량의 변화와, 존마다의 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도의 변화와의 관계를 나타내고,
    상기 가열 수단은, 상기 처리실 내의 존마다 온도 설정 가능하고,
    상기 가스 공급 수단은, 상기 처리실 내의 존마다 도프용 가스의 유량을 설정 가능한 것을 특징으로 하는 열처리 방법.
  6. 삭제
  7. 피처리체에 불순물 도프 폴리실리콘막을 형성하는 열처리 시스템으로서 기능시키는 프로그램이 기록된 컴퓨터 판독가능 기록매체로서,
    컴퓨터를,
    복수매의 상기 피처리체를 수용하는 처리실 내를 가열하는 가열 수단에 의해 가열되는 처리실 내의 온도, 상기 처리실 내에 폴리실리콘막의 성막용 가스와 도프용 가스를 공급하는 복수의 가스 공급 수단에 의해 공급시키는 성막용 가스 및 도프용 가스의 유량을 포함하는 열처리 조건을 기억하는 열처리 조건 기억 수단;
    상기 처리실 내의 온도 및 상기 도프용 가스의 유량의 변화와, 상기 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도의 변화와의 관계를 나타내는 모델을 기억하는 모델 기억 수단;
    상기 열처리 조건 기억 수단에 의해 기억된 열처리 조건으로 상기 피처리체에 불순물 도프 폴리실리콘막을 형성하는 열처리 수단;
    상기 열처리 수단에 의해 형성된 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도가 목표로 하는 범위에 포함되는지 아닌지를 판별하여, 상기 목표로 하는 범위에 포함되지 않는다고 판별하면, 당해 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도와 상기 모델 기억 수단에 기억된 모델에 기초하여, 상기 목표로 하는 범위에 포함되도록 처리실 내의 온도 및 도프용 가스의 유량을 산출하는 산출 수단; 및
    상기 열처리 조건 기억 수단에 의해 기억된 처리실 내의 온도 및 도프용 가스의 유량을 상기 산출 수단에 의해 산출된 처리실 내의 온도 및 도프용 가스의 유량으로 각각 변경하고, 변경한 열처리 조건으로 상기 피처리체를 열처리하여, 상기 목표로 하는 범위에 포함되는 불순물 도프 폴리실리콘막의 막두께 및 막중에 포함되는 불순물 농도로 조정하는 조정 수단
    으로서 기능시키는 프로그램이 기록된 것을 특징으로 하는 컴퓨터 판독가능 기록매체.
KR1020130020185A 2012-03-28 2013-02-26 열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체 KR101615280B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-075056 2012-03-28
JP2012075056A JP5766647B2 (ja) 2012-03-28 2012-03-28 熱処理システム、熱処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
KR20130110013A KR20130110013A (ko) 2013-10-08
KR101615280B1 true KR101615280B1 (ko) 2016-04-25

Family

ID=49235508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130020185A KR101615280B1 (ko) 2012-03-28 2013-02-26 열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체

Country Status (3)

Country Link
US (1) US9453683B2 (ko)
JP (1) JP5766647B2 (ko)
KR (1) KR101615280B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
JP6335128B2 (ja) * 2015-01-23 2018-05-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6578101B2 (ja) * 2015-02-03 2019-09-18 東京エレクトロン株式会社 処理システム及び処理方法
JP6512860B2 (ja) 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6358977B2 (ja) * 2015-03-31 2018-07-18 東京エレクトロン株式会社 熱処理装置、熱処理方法、及び、プログラム
KR101760316B1 (ko) * 2015-09-11 2017-07-21 주식회사 유진테크 기판처리장치
JP6564689B2 (ja) 2015-11-06 2019-08-21 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) * 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6853116B2 (ja) * 2017-05-31 2021-03-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072030A (ja) 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001327A (en) * 1987-09-11 1991-03-19 Hitachi, Ltd. Apparatus and method for performing heat treatment on semiconductor wafers
US5324920A (en) * 1990-10-18 1994-06-28 Tokyo Electron Sagami Limited Heat treatment apparatus
US5418885A (en) * 1992-12-29 1995-05-23 North Carolina State University Three-zone rapid thermal processing system utilizing wafer edge heating means
US6444037B1 (en) * 1996-11-13 2002-09-03 Applied Materials, Inc. Chamber liner for high temperature processing chamber
US5873781A (en) * 1996-11-14 1999-02-23 Bally Gaming International, Inc. Gaming machine having truly random results
US5900177A (en) * 1997-06-11 1999-05-04 Eaton Corporation Furnace sidewall temperature control system
JPH11121389A (ja) 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉および拡散方法
US6015465A (en) * 1998-04-08 2000-01-18 Applied Materials, Inc. Temperature control system for semiconductor process chamber
DE69942498D1 (de) * 1998-08-28 2010-07-29 Sharp Kk Verfahren und Vorrichtung zur Modifizierung von Partikeloberflächen
US20040035529A1 (en) * 1999-08-24 2004-02-26 Michael N. Grimbergen Monitoring a process and compensating for radiation source fluctuations
JP4426024B2 (ja) * 1999-09-02 2010-03-03 東京エレクトロン株式会社 熱処理装置の温度校正方法
US6342691B1 (en) * 1999-11-12 2002-01-29 Mattson Technology, Inc. Apparatus and method for thermal processing of semiconductor substrates
US6511898B1 (en) * 2000-05-24 2003-01-28 Advanced Micro Devices Inc. Method for controlling deposition parameters based on polysilicon grain size feedback
EP1320124B1 (en) * 2000-07-25 2008-03-12 Tokyo Electron Limited Method of determining heat treatment conditions
JP3403160B2 (ja) * 2000-09-27 2003-05-06 東京エレクトロン株式会社 熱処理装置、熱処理装置用制御装置
US6660126B2 (en) * 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US20020121241A1 (en) * 2001-03-02 2002-09-05 Nguyen Anh N. Processing chamber and method of distributing process fluids therein to facilitate sequential deposition of films
JP3364488B1 (ja) * 2001-07-05 2003-01-08 東京エレクトロン株式会社 反応容器のクリーニング方法及び成膜装置
JP4731755B2 (ja) * 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
JP4751538B2 (ja) * 2001-08-28 2011-08-17 東京エレクトロン株式会社 処理システム
US20030066486A1 (en) * 2001-08-30 2003-04-10 Applied Materials, Inc. Microwave heat shield for plasma chamber
US6905963B2 (en) * 2001-10-05 2005-06-14 Hitachi Kokusai Electric, Inc. Fabrication of B-doped silicon film by LPCVD method using BCI3 and SiH4 gases
JP4276813B2 (ja) * 2002-03-26 2009-06-10 株式会社日立国際電気 熱処理装置および半導体製造方法
US20040247787A1 (en) * 2002-04-19 2004-12-09 Mackie Neil M. Effluent pressure control for use in a processing system
JP3802889B2 (ja) * 2003-07-01 2006-07-26 東京エレクトロン株式会社 熱処理装置及びその校正方法
US20050082002A1 (en) * 2003-08-29 2005-04-21 Yuusuke Sato Method of cleaning a film-forming apparatus and film-forming apparatus
US7223308B2 (en) * 2003-10-06 2007-05-29 Applied Materials, Inc. Apparatus to improve wafer temperature uniformity for face-up wet processing
US7311779B2 (en) * 2003-10-06 2007-12-25 Applied Materials, Inc. Heating apparatus to heat wafers using water and plate with turbolators
JP4712343B2 (ja) * 2003-10-30 2011-06-29 東京エレクトロン株式会社 熱処理装置、熱処理方法、プログラム及び記録媒体
US7309395B2 (en) * 2004-03-31 2007-12-18 Dielectric Systems, Inc. System for forming composite polymer dielectric film
US20050287806A1 (en) * 2004-06-24 2005-12-29 Hiroyuki Matsuura Vertical CVD apparatus and CVD method using the same
US7869888B2 (en) * 2006-05-31 2011-01-11 Tokyo Electron Limited Information processing apparatus, semiconductor manufacturing system, information processing method, and storage medium
WO2008016143A1 (fr) * 2006-08-04 2008-02-07 Hitachi Kokusai Electric Inc. Appareil de traitement de substrat et procédé de fabrication d'un dispositif semi-conducteur
US7727780B2 (en) * 2007-01-26 2010-06-01 Hitachi Kokusai Electric Inc. Substrate processing method and semiconductor manufacturing apparatus
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP4464979B2 (ja) * 2007-03-05 2010-05-19 東京エレクトロン株式会社 処理システム、処理方法、及び、プログラム
US20080228308A1 (en) * 2007-03-13 2008-09-18 Tokyo Electron Limited Critical dimension uniformity optimization
JP4553266B2 (ja) * 2007-04-13 2010-09-29 東京エレクトロン株式会社 熱処理装置、制御定数の自動調整方法及び記憶媒体
US20090095422A1 (en) * 2007-09-06 2009-04-16 Hitachi Kokusai Electric Inc. Semiconductor manufacturing apparatus and substrate processing method
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム
JP2009084625A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 原料ガスの供給システム及び成膜装置
JP5101243B2 (ja) * 2007-10-29 2012-12-19 東京エレクトロン株式会社 基板処理装置，基板処理装置の制御方法，およびプログラム
US8007275B2 (en) * 2008-01-25 2011-08-30 Micron Technology, Inc. Methods and apparatuses for heating semiconductor wafers
JP4929199B2 (ja) * 2008-02-01 2012-05-09 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
US8354135B2 (en) * 2008-03-17 2013-01-15 Tokyo Electron Limited Thermal processing apparatus, method for regulating temperature of thermal processing apparatus, and program
JP4961381B2 (ja) * 2008-04-14 2012-06-27 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5217663B2 (ja) * 2008-06-11 2013-06-19 東京エレクトロン株式会社 被処理体の熱処理装置及び熱処理方法
JP5658463B2 (ja) * 2009-02-27 2015-01-28 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
US20100273291A1 (en) * 2009-04-28 2010-10-28 Applied Materials, Inc. Decontamination of mocvd chamber using nh3 purge after in-situ cleaning
JP5730496B2 (ja) * 2009-05-01 2015-06-10 株式会社日立国際電気 熱処理装置、半導体デバイスの製造方法および基板処理方法
JP5564311B2 (ja) * 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5405667B2 (ja) * 2010-07-22 2014-02-05 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5893280B2 (ja) * 2010-09-09 2016-03-23 東京エレクトロン株式会社 縦型熱処理装置
JP2012195565A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5662845B2 (ja) * 2011-03-01 2015-02-04 東京エレクトロン株式会社 熱処理装置およびその制御方法
JP2013161857A (ja) * 2012-02-02 2013-08-19 Tokyo Electron Ltd 熱処理装置及び熱処理装置の制御方法
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
SG2013083241A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072030A (ja) 2002-08-09 2004-03-04 Hitachi Kokusai Electric Inc 半導体製造装置

Also Published As

Publication number Publication date
KR20130110013A (ko) 2013-10-08
JP2013207109A (ja) 2013-10-07
JP5766647B2 (ja) 2015-08-19
US20130260328A1 (en) 2013-10-03
US9453683B2 (en) 2016-09-27

Similar Documents

Publication Publication Date Title
KR101615280B1 (ko) 열처리 시스템, 열처리 방법 및, 프로그램이 기록된 컴퓨터 판독가능 기록매체
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
US8664013B2 (en) Continuous processing system, continuous processing method, and program
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
US10640871B2 (en) Heat treatment system, heat treatment method, and program
US20170278699A1 (en) Control device, substrate processing system, substrate processing method, and program
US10395934B2 (en) Control device, substrate processing system, substrate processing method, and program
KR101578576B1 (ko) 열처리 시스템, 열처리 방법 및 기록 매체
US10186429B2 (en) Heat treatment apparatus, heat treatment method, and program
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
US9799577B2 (en) Heat treatment system, heat treatment method, and program
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
US9905442B2 (en) Heat treatment apparatus, heat treatment method, and program
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 4