JP2001085422A - 積層ゲート絶縁膜の形成方法及びこの形成システム - Google Patents

積層ゲート絶縁膜の形成方法及びこの形成システム

Info

Publication number
JP2001085422A
JP2001085422A JP26354899A JP26354899A JP2001085422A JP 2001085422 A JP2001085422 A JP 2001085422A JP 26354899 A JP26354899 A JP 26354899A JP 26354899 A JP26354899 A JP 26354899A JP 2001085422 A JP2001085422 A JP 2001085422A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
film
semiconductor wafer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26354899A
Other languages
English (en)
Inventor
Hideki Kiryu
秀樹 桐生
Shintaro Aoyama
真太郎 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP26354899A priority Critical patent/JP2001085422A/ja
Priority to US09/662,593 priority patent/US6617207B1/en
Publication of JP2001085422A publication Critical patent/JP2001085422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高品質で薄いシリコン酸化膜と高誘電膜とか
ら構成される積層ゲート絶縁膜の形成方法及びこの形成
システムを提供する。 【解決手段】 積層ゲート絶縁膜６３は、シリコン酸化
膜６１と、シリコン酸化膜６１に積層され、シリコン酸
化膜６１より誘電率の高い酸化タンタル膜６２とから構
成されている。積層ゲート絶縁膜６３は、半導体ウエハ
１０を加熱して、半導体ウエハ１０の表面を熱酸化さ
せ、半導体ウエハ１０にシリコン酸化膜６１を形成し
（熱酸化工程）、シリコン酸化膜６１にエッチバック処
理を施して、シリコン酸化膜６１を薄膜化し（エッチバ
ック工程）、薄膜化されたシリコン酸化膜６１上に、酸
化タンタル膜６２を積層して（誘電膜形成工程）形成さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層ゲート絶縁膜
の形成方法及びこの形成システムに関し、詳しくはシリ
コン酸化膜上に誘電膜が積層された積層ゲート絶縁膜の
形成方法及びこの形成システムに関するものである。
【０００２】
【従来の技術】半導体集積回路の高集積化、高微細化に
伴って、半導体集積回路に組み込まれるＭＯＳＦＥＴ
（Metal Oxide Semiconductor Field Effect Transisto
r）の微細化が進んでいる。図８にＭＯＳＦＥＴの模式
図を示す。
【０００３】図８に示すように、ＭＯＳＦＥＴ１０１の
半導体ウエハ１０２上には、ゲート酸化膜１０３を介し
てゲート電極１０４が形成されている。また、半導体ウ
エハ１０２の表面には、ゲート酸化膜１０３を挟むよう
にソース１０５とドレイン１０６とが形成されている。
そして、ゲート電極１０４に電圧を印加することによ
り、ゲート酸化膜１０３の下層の半導体ウエハ１０２表
面に反転層が形成されて、ソース１０５とドレイン１０
６とを結ぶチャネル１０７が発生する。ＭＯＳＦＥＴ１
０１は、ゲート電極１０４に印加される電圧が制御され
ることにより、ソース１０５をキャリアの供給源として
ドレイン１０６に向かうキャリアの流れが制御されてい
る。
【０００４】ＭＯＳＦＥＴ１０１のゲート領域に用いら
れるゲート酸化膜１０３は、ＭＯＳＦＥＴ１０１の微細
化に伴って薄膜化が要望されている。しかし、ゲート酸
化膜１０３を単純に薄膜化すると、直接トンネリングに
よるリーク電流が増加してしまう。
【０００５】ゲート絶縁膜の酸化膜換算膜厚を薄くしな
がら物理的な膜厚を増やして、リーク電流を低減するこ
とを目的として、シリコン酸化膜上に、シリコン酸化膜
より誘電率の高い絶縁膜、例えばシリコン窒化膜を積層
した積層ゲート絶縁膜が用いられることがある。この場
合、シリコン酸化膜を、例えば界面準位密度の値が小さ
くなるような高品質な状態に保持することが大切にな
る。これは、品質が低下すると、しきい値電圧のシフ
ト、相互コンダクタンスの低下といったＭＯＳＦＥＴの
特性が劣化してしまうためである。
【０００６】一般に、シリコン酸化膜は、半導体ウエハ
を熱酸化処理することによって、半導体ウエハの表面に
形成される。この熱酸化処理は、まず、シリコン基板か
ら構成された半導体ウエハを熱処理装置内に配置する。
次に、熱処理装置により、半導体ウエハを、例えば８５
０℃のような高温に加熱する。そして、熱処理装置内に
処理ガスを導入して、半導体ウエハの表面を熱酸化させ
る。この結果、半導体ウエハの表面にシリコン酸化膜
が、例えば３０オングストロームのような所定の厚さだ
け形成される。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな高温の熱酸化処理では、その酸化速度が速く、シリ
コン酸化膜の膜厚を、例えば１０オングストロームのよ
うな薄い膜厚に制御することは困難である。このため、
シリコン酸化膜を薄膜化しにくいという問題がある。
【０００８】一方、熱酸化温度を下げれば、その酸化速
度が遅くなり、シリコン酸化膜を薄膜化することは可能
であるが、この場合には、例えば、界面準位密度が大き
くなる等、シリコン酸化膜の品質が低下する。シリコン
酸化膜の品質が低下すると、形成されるトランジスタの
しきい値電圧の変動が大きくなって、動作が不安定にな
るという問題がある。
【０００９】本発明は、上記実状に鑑みてなされたもの
で、高品質で薄いシリコン酸化膜と高誘電膜とから構成
される積層ゲート絶縁膜の形成方法及びこの形成システ
ムを提供するを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、この発明の第１の観点にかかる積層ゲート絶縁膜の
形成方法は、シリコン酸化膜と、該シリコン酸化膜に積
層され、該シリコン酸化膜より誘電率の高い誘電膜とか
ら構成される積層ゲート絶縁膜の形成方法であって、半
導体ウエハを加熱して該半導体ウエハの表面を熱酸化さ
せ、該半導体ウエハにシリコン酸化膜を形成する熱酸化
工程と、前記シリコン酸化膜にエッチバック処理を施し
て、該シリコン酸化膜を薄膜化するエッチバック工程
と、薄膜化されたシリコン酸化膜上に、前記誘電膜を形
成する誘電膜形成工程とを備えることを特徴とする。
【００１１】この発明によれば、熱酸化によりシリコン
酸化膜を形成した後、エッチバックすることにより薄膜
化する。従って、低い温度で薄いシリコン酸化膜を形成
する必要がなく、高温度で高品質で、例えば、界面準位
密度の小さいシリコン酸化膜を形成した後、これをエッ
チバックして薄いシリコン酸化膜を得ることができる。
従って、最終的に形成されるトランジスタのしきい値電
圧の変動やばらつきを抑えることも可能である。さら
に、この薄膜化されたシリコン酸化膜の上に高誘電膜を
積層しているので、リーク電流を抑えることも可能とな
る。
【００１２】前記熱酸化工程の熱酸化温度は８００℃よ
り高温であることが望ましい。熱酸化温度を８００℃よ
り高くすることにより、高品質で、低界面準位密度のシ
リコン酸化膜を得ることができる。さらに、これをエッ
チバックすることにより、高品質の状態を維持したまま
シリコン酸化膜を薄膜化することができる。
【００１３】前記シリコン酸化膜は、その界面準位密度
が５×１０１０／ｃｍ２・ｅＶより小さくなるように形
成されることが望ましい。界面準位密度を小さくするこ
とにより、形成されるＭＯＳトランジスタのしきい値の
変動やばらつきを抑えることができる。界面準位密度を
この値とするために、例えば、前述の８００℃以上での
熱酸化が有効である。
【００１４】前記熱酸化工程でシリコン酸化膜を２０オ
ングストロームより厚く形成すると、高温の熱酸化処理
によりシリコン酸化膜を形成することができ、シリコン
酸化膜の品質が低下しなくなる。そして、前記エッチバ
ック工程で前記シリコン酸化膜の厚さを薄くしても、形
成されたシリコン酸化膜の品質は低くならない。
【００１５】前記エッチバック工程は、例えば前記シリ
コン酸化膜をフッ酸でエッチバック処理して薄膜化す
る。この場合、薄膜化されたシリコン酸化膜の厚さを均
一にすることができる。
【００１６】前記エッチバック工程は、例えばフッ素と
窒素と水素とを含む混合ガスをプラズマで励起した活性
種により、前記シリコン酸化膜をエッチバック処理して
薄膜化する。この場合、エッチング速度があまり速くな
らず、シリコン酸化膜の膜厚の制御は容易である。ま
た、ウエットエッチングと異なり、薄膜化されたシリコ
ン酸化膜を洗浄及び乾燥させる工程は不要である。
【００１７】前記誘電膜に酸化タンタル膜又は酸化ジル
コニウム膜を用いると、高誘電率の積層ゲート絶縁膜を
形成することができる。
【００１８】この発明の第２の観点にかかる積層ゲート
絶縁膜の形成システムは、半導体ウエハを熱酸化させて
シリコン酸化膜を形成する熱処理装置と、前記シリコン
酸化膜をエッチバックして、該シリコン酸化膜を薄膜化
するエッチング装置と、薄膜化されたシリコン酸化膜上
に、該シリコン酸化膜より誘電率の高い誘電膜を積層す
る誘電膜形成装置と、を備えることを特徴とする。
【００１９】この構成では、半導体ウエハが熱処理装置
によって熱酸化され、その表面にシリコン酸化膜が形成
される。そして、シリコン酸化膜がエッチング装置によ
ってエッチバックされ、その膜厚が薄くなる。これによ
り、半導体ウエハの表面に薄いシリコン酸化膜が形成さ
れる。そして、誘電膜形成装置によってシリコン酸化膜
上にシリコン酸化膜より誘電率の高い誘電膜が形成され
て、誘電率の高い積層ゲート絶縁膜が形成される。
【００２０】前記積層ゲート絶縁膜の形成システムはマ
ルチチャンバシステムから構成される。そして、前記マ
ルチチャンバシステムの各チャンバ内に、前記熱処理装
置と、前記エッチング装置と、前記誘電膜形成装置とを
配置すると、積層ゲート絶縁膜を自動的かつ連続的に形
成することができる。
【００２１】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態を図１〜図５に従って説明する。
図１は本実施の形態の積層ゲート絶縁膜の形成方法に用
いられるマルチチャンバシステムを模式図で示したもの
である。
【００２２】図１に示すように、マルチチャンバシステ
ム１は、搬入出室２と、第１搬送室３と、ロードロック
チャンバ４と、第２搬送室５と、複数（本実施の形態で
は４つ）のチャンバ６とを備えている。搬入出室２は半
導体ウエハをマルチチャンバシステム１に搬入又は搬出
する空間であり、ロードロックチャンバ４は第１搬送室
３と第２搬送室５とを連結し、半導体ウエハを第１搬送
室３又は第２搬送室５に搬入又は搬出する空間である。
また、第１搬送室３は搬入出室２とロードロックチャン
バ４とを連結し、第２搬送室５は各チャンバ６とロード
ロックチャンバ４とを連結する。
【００２３】チャンバ６には、マルチチャンバシステム
１を用いて製造するものに対応した種々の処理装置が配
置されている。本実施の形態では、半導体ウエハにシリ
コン酸化膜を形成する熱処理装置６ａ、半導体ウエハに
形成されたシリコン酸化膜を薄膜化するエッチング装置
６ｂ、半導体ウエハに形成されたシリコン酸化膜上に誘
電膜を形成するＣＶＤ装置６ｃ等が配置されている。
【００２４】第２搬送室５と各チャンバ６は、真空ポン
プ、バルブ等から構成された図示しない真空制御部によ
って真空に保持されている。また、ロードロックチャン
バ４は、真空制御部によって真空と常圧との切り替えが
可能なように構成されている。第１搬送室３とロードロ
ックチャンバ４とはゲート７によって接続され、ロード
ロックチャンバ４と第２搬送室５とはゲート８によって
接続されている。また、第２搬送室５と各チャンバ６と
はゲート９によって接続されている。
【００２５】そして、搬入出室２に搬入された半導体ウ
エハ１０は、第１搬送室３内の搬送レール１１上に設置
された第１搬送アーム１２により第１搬送室３内に搬送
され、ゲート７を介してロードロックチャンバ４に搬送
される。さらに、ロードロックチャンバ４内の半導体ウ
エハ１０は、第２搬送室５内に設置された第２搬送アー
ム１３により第２搬送室５内に搬送され、ゲート９を介
して各チャンバ６に搬送される。
【００２６】ゲート７、ゲート８、ゲート９の開閉、及
び第１搬送アーム１２、第２搬送アーム１３の移動は、
マイクロプロセッサ等から構成された制御装置１４で制
御されている。
【００２７】図２にチャンバ６に配置された熱処理装置
６ａの模式図を示す。熱処理装置６ａは半導体ウエハに
シリコン酸化膜を形成する工程で用いられる。
【００２８】図２に示すように、熱処理装置６ａの処理
容器２１は略円筒体状に形成されている。処理容器２１
の上端及び下端には加熱ランプ２２が配設されている。
加熱ランプ２２は、例えばハロゲンランプ等より構成さ
れている。
【００２９】処理容器２１内には、半導体ウエハ１０を
支持する支持部材２３が配置されている。支持部材２３
は透明な耐熱材料、例えば石英で形成されている。支持
部材２３にはガイドリング２４が配置され、ガイドリン
グ２４により支持部材２３のがたつきを防止する。
【００３０】また、加熱ランプ２２と支持部材２３との
間には、支持部材２３を上下から挟むように、２枚の石
英板２５が配置されている。２枚の石英板２５と処理容
器２１の側壁とから形成された空間が、半導体ウエハ１
０に熱酸化処理を施す処理空間２６を構成する。そし
て、加熱ランプ２２から放出された熱線が石英板２５を
透過して処理空間２６内に入射され、処理空間２６（処
理容器２１）が所定の温度、例えば８００〜１１００℃
に加熱される。
【００３１】処理容器２１の側壁には、処理空間２６に
処理ガスを導入する複数、例えば４つの処理ガス導入孔
２７が設けられている。処理ガス導入孔２７には処理ガ
ス供給系が接続され、処理ガス供給系により所定量の処
理ガスが処理空間２６内に導入される。
【００３２】また、処理容器２１の側壁には、処理空間
２６内のガスを排気する排気口２８が設けられている。
排気口２８には真空ポンプ等から構成された排気系が接
続され、真空ポンプを作動させることにより処理容器２
１内が所定の圧力に設定される。
【００３３】処理容器２１の側壁には、半導体ウエハ１
０を処理容器２１（処理空間２６）内に搬入する搬入出
口２９が設けられている。搬入出口２９はゲート９に接
続されている。このため、第２搬送アーム１３により搬
入された半導体ウエハ１０は、ゲート９、搬入出口２９
を介して処理容器２１内の支持部材２３上に配置され
る。
【００３４】このような熱処理装置６ａを用い、処理空
間２６が所定の温度に加熱された状態で、半導体ウエハ
１０を支持部材２３上に配置し、処理ガス導入孔２７か
ら処理ガスを導入すると、半導体ウエハ１０の表面が熱
酸化される。この熱酸化処理を、例えば約３〜５分行う
と、半導体ウエハ１０の表面に、例えば２０〜１００オ
ングストロームのシリコン酸化膜が形成される。
【００３５】図３にチャンバ６に配置されたエッチング
装置６ｂの模式図を示す。エッチング装置６ｂは半導体
ウエハに形成されたシリコン酸化膜を薄膜化する工程で
用いられる。
【００３６】図３に示すように、エッチング装置６ｂ
は、半導体ウエハ１０を収容する処理容器３１と、窒素
ガス及び水素ガスを活性化させるプラズマ形成管３２と
を備えている。
【００３７】処理容器３１は、例えばアルミニウムから
なる円筒体状に形成されている。処理容器内３１内に
は、半導体ウエハ１０を載置する載置台３３が設けられ
ている。載置台３３は処理容器３１の底面から形成され
た、例えば石英製の支柱３４により支持されている。
【００３８】処理容器３１の下方には、処理容器３１内
を所定の温度に加熱する加熱ランプ３５が配置されてい
る。処理容器３１と加熱ランプ３５との間には断面円弧
状に形成された石英製の透過窓３６が配置され、透過窓
３６の端部は処理容器３１の底面に気密に接続されてい
る。また、処理容器３１の底面の透過窓３６と対向する
位置には照射口３７が形成されており、加熱ランプ３５
から放出される熱線が透過窓３６、照射口３７を通って
処理容器内３１内（載置台３３の裏面）に入射される。
【００３９】処理容器３１の底部には排気口３８が設け
られ、排気口３８には真空ポンプ等から構成された排気
系が接続されている。そして、真空ポンプを作動させる
ことにより処理容器内３１が所定の圧力に設定される。
【００４０】処理容器３１の側壁には、ゲート９を介し
て搬入された半導体ウエハ１０を処理容器３１に搬入す
る搬入出口３９が設けられている。搬入出口３９はゲー
ト９に接続されている。このため、第２搬送アーム１３
により搬入された半導体ウエハ１０は、ゲート９、搬入
出口３９を介して処理容器３１内の載置台３３上に載置
される。
【００４１】プラズマ形成管３２は、例えば石英からな
る管状に形成され、処理容器３１の天井壁を貫通するよ
うに取り付けられている。プラズマ形成管３２の上端に
は、プラズマ形成管３２内に窒素ガスと水素ガスとから
なるプラズマガスを導入するプラズマガス導入孔４０が
設けられている。プラズマガス導入孔４０には図示しな
いプラズマガス供給系が接続され、プラズマガス供給系
により所定量のプラズマガスがプラズマ形成管３２を介
して処理容器３１内に導入される。
【００４２】プラズマ形成管３２の上部にはプラズマ形
成部４１が設けられている。プラズマ形成部４１は、例
えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波
発生源４２と、例えばエベンソン型の導波管４３とを備
えている。そして、プラズマ形成部４１は、マイクロ波
発生源４２から発生したマイクロ波を、例えば矩形導波
管４４を介して導波管４３、プラズマ形成管３２内へ供
給し、窒素ガスと水素ガスとの混合ガスを活性化する。
【００４３】プラズマ形成管３２の下端の流出口４５に
は、下方に向かって、例えば円錐状に広がった覆い部材
４６が設けられ、覆い部材４６は載置台３３の上方を覆
ってガスを効率的に半導体ウエハ１０上に導入できるよ
うに構成されている。
【００４４】流出口４５の直下には、多数のガス孔が形
成されたシャワーヘッド４７が設けられている。シャワ
ーヘッド４７には図示しないフッ化窒素ガス供給系が接
続され、フッ化窒素ガス供給系により所定量のフッ化窒
素ガスが処理容器３１内に導入される。
【００４５】このようなエッチング装置６ｂを用い、シ
リコン酸化膜が形成された半導体ウエハ１０上に、活性
ガス化した窒素ガス、水素ガス、フッ化窒素ガスを導入
すると、活性ガスとシリコン酸化膜とが反応して保護膜
を形成する。そして、この保護膜を加熱除去することに
より、シリコン酸化膜がエッチバックされて、例えば５
〜２０オングストローム程度に薄膜化される。
【００４６】図４にチャンバ６に配置されたＣＶＤ装置
６ｃの模式図を示す。ＣＶＤ装置６ｃは、薄膜化された
シリコン酸化膜上に誘電膜を形成する工程で用いられ
る。
【００４７】図４に示すように、ＣＶＤ装置６ｃの処理
容器５１内には、半導体ウエハ１０を保持するサセプタ
５２が設けられている。処理容器５１の上部のサセプタ
５２と対向する位置には、シャワーヘッド５３が設けら
れている。シャワーヘッド５３には図示しない処理ガス
供給系が接続され、処理ガス供給系から供給される処理
ガスがシャワーヘッド５３を介して処理容器５１内のサ
セプタ５２（半導体ウエハ１０）上に導入される。
【００４８】サセプタ５２の周囲には、複数のバッフル
孔５４が形成されたバッフルプレート５５が配置されて
いる。また、処理容器５１の下部には処理容器５１内の
ガスを排気する排気ポート５６が複数箇所、例えば４箇
所に設けられ、各排気ポート５６はバッファータンク５
７に接続されている。このように、処理容器５１内に、
シャワーヘッド５３、バッフル孔５４、バッファータン
ク５７を設けているので、処理容器５１内の圧力のばら
つきが少なくなり、シャワーヘッド５３から供給された
処理ガスを半導体ウエハ１０の全面にほぼ均一に導入す
ることができる。また、バッファータンク５７には真空
ポンプ等から構成された図示しない排気系が接続され、
真空ポンプを作動させることにより処理容器５１内が所
定の圧力に設定される。
【００４９】処理容器５１の下部のサセプタ５２と対向
する位置には、石英窓５８が配置されている。そして、
石英窓５８の下方には、処理容器５１内を所定の温度、
例えば３００℃〜６００℃に加熱する加熱ランプ５９が
設けられている。
【００５０】処理容器５１の側壁には、ゲート９を介し
て搬入された半導体ウエハ１０を処理容器５１に搬入す
る搬入出口６０が設けられている。搬入出口６０はゲー
ト９に接続されている。このため、第２搬送アーム１３
により搬入された半導体ウエハ１０は、ゲート９、搬入
出口６０を介して処理容器５１内のサセプタ５２に保持
される。
【００５１】このようなＣＶＤ装置６ｃを用い、シリコ
ン酸化膜上に、例えば酸化タンタル膜を形成する場合、
まず、処理容器５１内を所定の圧力、例えば１〜１０Ｔ
ｏｒｒに維持し、加熱ランプ５９により処理容器５１内
を、例えば３００℃〜６００℃に加熱した状態にして処
理ガスを導入する。処理ガスは、例えば１００℃〜２０
０℃に加熱気化した有機タンタルガスと、キャリアガス
としての不活性ガス、例えばアルゴンガスとで構成され
ている。そして、この熱処理を、例えば１０分行うと、
シリコン酸化膜上に、例えば１０〜１００オングストロ
ーム程度の酸化タンタル膜が形成される。
【００５２】次に、以上のように構成されたマルチチャ
ンバシステム１を用い、半導体ウエハ１０に積層ゲート
絶縁膜を形成する方法について説明する。図５に、各工
程での積層ゲート絶縁膜を模式図で示す。なお、以下に
説明する各工程（動作）は制御装置１４によって制御さ
れており、制御装置１４の制御に従って各工程が実行さ
れる。
【００５３】図５（ａ）に示す半導体ウエハ１０を搬入
出室２に搬入すると、第１搬送アーム１２により、半導
体ウエハ１０を第１搬送室３内に搬送し、ゲート７を介
してロードロックチャンバ４内に収容する。半導体ウエ
ハ１０がロードロックチャンバ４内に収容されると、ゲ
ート７を閉鎖してロードロックチャンバ４内を密閉し、
図示しない真空制御部によってロードロックチャンバ４
内を真空に保持する。そして、第２搬送アーム１３によ
り、半導体ウエハ１０をゲート８を介して第２搬送室５
内に搬送し、ゲート９、搬入出口３０を介して熱処理装
置６ａ内の支持部材２３上に載置する。
【００５４】半導体ウエハ１０が支持部材２３上に載置
されると、搬入出口２９を閉鎖して処理容器２１（処理
空間２６）を密閉し、図示しない排気系を作動させるこ
とにより処理容器２１内を所定の圧力（真空度）に設定
する。また、加熱ランプ２２により処理容器２１内を８
５０℃に加熱する。そして、ガス導入孔２７から水蒸気
を処理容器２１内に導入して４分間熱処理を行い、半導
体ウエハ１０の表面を熱酸化させる。すると、図５
（ｂ）に示すように、半導体ウエハ１０上には、約３０
オングストロームのシリコン酸化膜６１が形成される
（熱酸化工程）。
【００５５】熱酸化処理が終了すると、搬入出口３０及
びゲート９を開放し、第２搬送アーム１３により、半導
体ウエハ１０を搬入出口３０、ゲート９を介して第２搬
送室５内に搬送し、ゲート９、搬入出口３９を介してエ
ッチング装置６ｂの載置台３３上に載置する。
【００５６】半導体ウエハ１０が載置台３３上に載置さ
れると、搬入出口３９を閉鎖して処理容器３１を密閉
し、図示しない排気系を作動させることにより処理容器
３１内を所定の圧力、例えば３Ｔｏｒｒに設定する。次
に、プラズマガス導入孔４０からプラズマ形成管３２内
に窒素ガスを所定量、例えば１００ｓｃｃｍ、水素ガス
を所定量、例えば１０ｓｃｃｍ導入すると共に、マイク
ロ波発生源４２から、例えば２．４５ＧＨｚのマイクロ
波を発生させ、矩形導波管４４、導波管４３を介してプ
ラズマ形成管３２内へ供給し、窒素ガスと水素ガスとの
混合ガスを活性ガス化させる。そして、シャワーヘッド
４７からプラズマ形成管３２の流出口４５にフッ化窒素
ガスを所定量、例えば３０ｓｃｃｍ導入して、フッ化窒
素ガスも活性ガス化させる。すると、活性ガス化された
活性ガス種が半導体ウエハ１０上に形成されたシリコン
酸化膜６１と反応して保護膜を形成する。次に、プラズ
マガス導入孔４０からの窒素ガス及び水素ガスの導入を
停止し、またシャワーヘッド４７からのフッ化窒素ガス
の導入を停止する。さらにマイクロ波発生源４２の駆動
を停止する。そして、図示しない排気系を作動させるこ
とにより処理容器３１内の残留ガスを排除し、加熱ラン
プ３５により半導体ウエハ１０を所定の温度、例えば１
００℃以上に加熱する。この加熱により保護膜が昇華さ
れ（シリコン酸化膜６１がエッチバックされ）、図５
（ｃ）に示すように、約１０オングストロームのシリコ
ン酸化膜６１に薄膜化される（エッチバック工程）。
【００５７】シリコン酸化膜６１のエッチバックが終了
すると、搬入出口３９及びゲート９を開放し、第２搬送
アーム１３により、半導体ウエハ１０を搬入出口３９、
ゲート９を介して第２搬送室５内に搬送し、ゲート９、
搬入出口６０を介してＣＶＤ装置６ｃのサセプタ５２上
に載置する。
【００５８】サセプタ５２上に半導体ウエハ１０が載置
されると、搬入出口６０を閉鎖して処理容器５１を密閉
し、図示しない排気系を作動させることにより処理容器
５１内の圧力を１Ｔｏｒｒに設定する。また、加熱ラン
プ５９により処理容器５１内を、例えば５００℃に加熱
する。そして、シャワーヘッド５３から、１７０℃に加
熱されて気化したペンタエトキシタンタルガス（Ｔａ
（ＯＣ２Ｈ５）５）と、アルゴンガスと、酸化性ガス及
び水分を含む窒素ガスを処理容器５１内に導入して、例
えば１０分間熱処理を行う。この際、処理容器５１内に
は、シャワーヘッド５３、バッフル孔５４、バッファー
タンク５７等が設けられているので、処理容器５１内の
圧力のばらつきが少なくなり、シャワーヘッド５３から
供給された処理ガスを半導体ウエハ１０の全面にほぼ均
一に導入することができる。すると、図５（ｄ）に示す
ように、シリコン酸化膜６１上には、約５０オングスト
ロームの酸化タンタル膜（Ｔａ２Ｏ５）６２が形成され
る（誘電膜形成工程）。このようにして、半導体ウエハ
１０上にシリコン酸化膜６１と酸化タンタル膜６２から
構成された積層ゲート絶縁膜６３が形成される。
【００５９】最後に、第２搬送アーム１３により、積層
ゲート絶縁膜６３が形成された半導体ウエハ１０を搬入
出口６０、ゲート９を介して第２搬送室５内に搬送し、
ゲート８を介してロードロックチャンバ４内に収容す
る。さらに、第１搬送アーム１２により、半導体ウエハ
１０をゲート７を介して第１搬送室３、搬入出室２に搬
送する。
【００６０】このような方法により積層ゲート絶縁膜６
３を形成すると、積層ゲート絶縁膜６３を構成するシリ
コン酸化膜６１は、その膜厚を約１０オングストローム
と薄くすることができた。
【００６１】このシリコン酸化膜６１の品質を確認する
ため、シリコン酸化膜６１の界面準位密度（Density of
Interface Trap）の測定を行った。界面準位密度は、
シリコン酸化膜６１の品質を評価するための１つの指針
となるものであり、その値は約５×１０１０／ｃｍ２・
ｅＶ以下であることが望ましい。この値が５×１０１ ０
／ｃｍ２・ｅＶより大きいと、しきい値電圧の変動が大
きくなって、トランジスタ動作が不安定になるおそれが
生じるためである。本実施の形態でのシリコン酸化膜６
１の界面準位密度は、約４．３×１０１０／ｃｍ２・ｅ
Ｖであり、品質に問題はなかった。
【００６２】次に、上記実施の形態から、熱酸化工程で
の熱処理温度のみを変化させ、各熱処理温度で形成され
たシリコン酸化膜６１の界面準位密度の測定を行った。
この結果、シリコン酸化膜６１の界面準位密度を基準に
なる５×１０１０／ｃｍ２・ｅＶ以下にするには、熱処
理温度を８００℃以上にすればよいことが確認できた。
このため、熱処理温度を８００℃以上にすると、品質に
問題の生じないシリコン酸化膜６１を形成することがで
きる。
【００６３】また、熱酸化工程での熱処理温度が８００
℃以上の場合について、熱処理時間を変化させ、半導体
ウエハ１０に形成されるシリコン酸化膜６１の平坦性、
所望膜厚とのズレについて検討を行った。この結果、熱
酸化工程では、約２０オングストロームより厚くする
と、所望の膜厚とのズレがほとんどなくなることが確認
できた。このため、熱酸化工程では、シリコン酸化膜６
１を２０オングストロームより厚くなるように形成する
ことが好ましい。
【００６４】さらに、熱酸化工程で形成されたシリコン
酸化膜６１を、エッチバック工程でどこまで薄膜化でき
るかについて検討を行った。この結果、エッチバック工
程でエッチング装置６ｂを用いると、例えば３オングス
トロームのような薄膜を形成することも可能であるが、
シリコン酸化膜６１の膜厚が５オングストロームより小
さくなると、シリコン酸化膜６１中を通電してしまうお
それがある。このため、エッチバック工程では、シリコ
ン酸化膜６１の膜厚を５〜２０オングストロームに薄膜
化することが好ましい。
【００６５】以上説明したように、本実施の形態によれ
ば、半導体ウエハに高温の熱酸化処理を施し、品質のよ
いシリコン酸化膜６１を形成した後に、シリコン酸化膜
６１をエッチバックしているので、高品質かつ薄いシリ
コン酸化膜６１を形成することができる。そして、シリ
コン酸化膜６１上に酸化タンタル膜６２を形成すること
により、高誘電率の積層ゲート絶縁膜６３を形成するこ
とができる。このように、シリコン酸化膜６１の膜厚を
薄くしつつ、積層ゲート絶縁膜６３全体としての膜厚が
増し、直接トンネリングによるリーク電流を低減するこ
とができる。
【００６６】また、シリコン酸化膜６１の膜厚が２０オ
ングストロームよりも薄い、例えば１０オングストロー
ムの場合にも、その膜厚のズレ及び平坦性に問題の生じ
ないシリコン酸化膜６１を形成することができる。
【００６７】（第２の実施の形態）第１の実施の形態で
は、積層ゲート絶縁膜の形成システムがマルチチャンバ
システムの場合を例にして説明したが、これに限定され
るものではなく、連続的に処理が行えるものであればよ
い。このため、各装置は、バッチ処理型の装置であって
もよい。また、マルチチャンバシステムに設置しにくい
ウエットエッチング装置であってもよい。そこで、以下
に、熱処理装置をバッチ処理型の装置、エッチング装置
をウエットエッチング装置とした場合を例に、この発明
の第２の実施の形態を説明する。なお、誘電膜形成装置
については第１の実施の形態のＣＶＤ装置６ｃと同様で
ある。
【００６８】図６に熱処理装置７１の概略図を示す。図
６に示すように、熱処理装置７１は、長手方向が垂直方
向に向けられた円筒状の反応管７２を備えている。反応
管７２は、内管７３と、内管７３を覆うと共に内管７３
と一定の間隔を有するように形成された有天井の外管７
４とから構成された二重管構造を有する。内管７３及び
外管７４は、耐熱材料、例えば石英により形成されてい
る。
【００６９】内管７３及び外管７４の下方には、筒状に
形成された金属からなるマニホールド７５が配置されて
いる。マニホールド７５は、外管７４の下端と気密に接
続されている。また、内管７３はマニホールド７５の内
壁から突出して形成された支持リング７６に支持されて
いる。
【００７０】マニホールド７５の下方には蓋体７７が配
置され、ボートエレベータ７８により蓋体７７は上下動
可能に構成されている。ボートエレベータ７８により蓋
体７７が上昇すると、マニホールド７５の下方側が閉鎖
される。
【００７１】蓋体７７には、例えば石英からなるウエハ
ボート７９が載置される。ウエハボート７９には、被処
理体、例えば半導体ウエハ１０が垂直方向に所定の間隔
をおいて複数枚収容されている。
【００７２】反応管７２の周囲には、反応管７２を取り
囲むように断熱体８０が設けられ、その内壁面には、例
えば抵抗発熱体からなる昇温用ヒータ８１が設けられて
いる。この昇温用ヒータ８１により、反応管７２内を所
定の温度、例えば８００〜１１００℃に加熱される。
【００７３】マニホールド７５の側面には、その上方に
向けて曲折りされた複数のガス導入管８２が挿通されて
いる。なお、図６ではガス導入管１３を一つだけ描いて
いる。ガス導入管８２は支持リング７６より下方に挿通
されており、処理ガス、例えば水蒸気を内管７３内に導
入する。
【００７４】マニホールド７５の側面には排出口８３が
設けられている。排出口８３は支持リング７６より上方
に設けられており、反応管７２内の内管７３と外管７４
との間に形成された空間に連通する。排出口８３は真空
ポンプ等から構成された図示しない排気系に接続され、
真空ポンプを作動させることにより反応管７２内が所定
の圧力に設定される。
【００７５】このような熱処理装置７１を用い、反応管
７２内が所定の温度に加熱された状態で、半導体ウエハ
１０を収容したウエハボート７９を反応管７２内にロー
ドし、ガス導入管８２から処理ガスを導入すると、半導
体ウエハ１０の表面が熱酸化される。この熱酸化処理
を、例えば約３〜５分行うと、半導体ウエハ１０の表面
に、例えば２０〜１００オングストロームのシリコン酸
化膜が形成される。
【００７６】図７にエッチング装置９１の模式図を示
す。図７に示すようにエッチング装置９１は、エッチン
グ処理槽９２と、循環ポンプ９３と、フィルタ９４と、
温度制御機構９５とを備えている。
【００７７】エッチング処理槽９２は、エッチング処理
液、例えばフッ酸で満たされた処理槽９２ａと、処理槽
９２ａを囲むように形成され、処理槽９２ａからオーバ
ーフローしたエッチング処理液を収容する収容槽９２ｂ
とから構成されている。
【００７８】収容槽９２ｂの下端には管路９６の一端が
連結されており、管路９６の他端は処理槽９２ａの下端
に連結されている。管路９６には、収容槽９２ｂ内のエ
ッチング処理液を管路９６内に導入するとともに、エッ
チング処理液を処理槽９２ａ内に供給する循環ポンプ９
３が設けられている。このため、処理槽９２ａからオー
バーフローしたエッチング処理液は、収容槽９２ｂに収
容された後、循環ポンプ９３により再び処理槽９２ａに
供給される。
【００７９】管路９６の循環ポンプ９３より下流側に
は、エッチング処理液中の粒子（パーティクル）を捕集
するフィルタ９４が設けられている。また、管路９６の
フィルタ９４より下流側には、エッチング処理液を所定
の温度、例えば２０℃に制御する温度制御機構９５が設
けられている。
【００８０】収容槽９２ｂにはエッチング処理液を供給
する処理液供給ライン９７が接続され、処理槽９２ａが
エッチング処理液で満たされた状態が維持できるように
エッチング処理液を補充している。そして、エッチング
処理液に半導体ウエハ上に形成されたシリコン酸化膜を
浸漬させることにより、シリコン酸化膜がエッチバック
されて、例えば５〜２０オングストローム程度に薄膜化
される。
【００８１】次に、以上のように構成された熱処理装置
７１、エッチング装置９１、ＣＶＤ装置６ｃを用いて連
続的に処理を行い、半導体ウエハ１０に積層ゲート絶縁
膜を形成する方法について説明する。なお、以下に説明
する各工程（動作）は図示しない制御装置によって制御
されており、制御装置の制御に従って各工程が実行され
る。
【００８２】まず、昇温用ヒータ８１により反応管７２
内を８５０℃に加熱する。反応管７２内が８５０℃にな
ると、図５（ａ）に示すような半導体ウエハ１０をウエ
ハボート７９内に収容し、ボートエレベータ７８により
蓋体７７を上昇させて、ウエハボート７９（半導体ウエ
ハ１０）を反応管７２（内管７３）内にロードする。次
に、図示しない排気系を作動させることにより反応管７
２内を所定の圧力に設定する。そして、ガス導入管８２
から水蒸気を内管７３内に導入して所定時間、例えば４
分間熱処理を行い、半導体ウエハ１０の表面を熱酸化さ
せる。すると、図５（ｂ）に示すように、半導体ウエハ
１０上には、約３０オングストロームのシリコン酸化膜
６１が形成される（熱酸化工程）。
【００８３】熱酸化処理が終了すると、ボートエレベー
タ７８により蓋体７７を下降させて、反応管７２からウ
エハボート７９（半導体ウエハ１０）をアンロードす
る。そして、シリコン酸化膜６１が形成された半導体ウ
エハ１０を、例えば図示しない操作アームによってエッ
チング装置９１に移送し、エッチバック処理を行う。
【００８４】エッチング装置９１に移送された半導体ウ
エハ１０は、図示しない操作アームによって、シリコン
酸化膜６１が形成された面が下方となるような状態に維
持される。そして、フッ酸で満たされた処理槽９２ａ内
にシリコン酸化膜６１部分を浸漬することにより、シリ
コン酸化膜６１がエッチバックされ、図５（ｃ）に示す
ように、約１０オングストロームのシリコン酸化膜６１
に薄膜化される（エッチバック工程）。なお、エッチバ
ックされた半導体ウエハ１０は、図示しない洗浄、乾燥
装置に移送され、シリコン酸化膜６１に残存しているフ
ッ酸を除去する。
【００８５】そして、ＣＶＤ装置６ｃのサセプタ５２上
に載置し、図５（ｄ）に示すように、シリコン酸化膜６
１上に、約５０オングストロームの酸化タンタル膜（Ｔ
ａ２Ｏ５）６２が形成する（誘電膜形成工程）。このよ
うにして、半導体ウエハ１０上にシリコン酸化膜６１と
酸化タンタル膜６２から構成された積層ゲート絶縁膜６
３が形成される。最後に、積層ゲート絶縁膜６３が形成
された半導体ウエハ１０をＣＶＤ装置６ｃの外部に排出
する。
【００８６】本実施の形態によれば、熱処理装置７１に
バッチ処理型の熱処理装置を用いているので、一度に複
数枚の半導体ウエハ１０にシリコン酸化膜６１を形成す
ることができる。
【００８７】また、 シリコン酸化膜６１をフッ酸を用
いたウエットエッチバックにより薄膜化しているので、
薄膜化されたシリコン酸化膜６１の厚さが均一になる。
【００８８】なお、本発明は上記実施の形態に限定され
るものではなく、例えば誘電膜はシリコン酸化膜より誘
電率の高い材料であればよく、例えば酸化ジルコニウム
膜（ＺｒＯ２、ＺｒＳｉＯＸ）であってもよい。
【００８９】第２の実施の形態のエッチング装置９１
は、半導体ウエハをフッ酸液中に浸漬するような構成の
装置に限らず、例えば半導体ウエハの上方からフッ酸を
スプレーで噴霧するような構成の装置であってもよい。
また、エッチング処理液はフッ酸に限らず、例えばフッ
化アンモニウム、フッ酸とフッ酸アンモニウム水溶液と
の混合液であってもよい。
【００９０】また、ドライエッチング処理は、第１の実
施の形態に限らず、例えば無水フッ酸ガスを用いてエッ
チバックしてもよい。この場合にも、半導体ウエハ１０
の洗浄、乾燥を行う装置が不要になり、マルチチャンバ
システム１に組み込みやすくなる。
【００９１】本発明において、シリコン酸化膜６１と酸
化タンタル膜６２の界面の化学的安定性を増大させる目
的で、シリコン酸化膜６１のエッチバック処理後、酸化
膜表面を窒化処理することも可能である。また、シリコ
ン酸化膜６１は酸窒化膜に置き換えることも可能であ
る。
【００９２】本発明における酸化、エッチング、誘電体
成膜は、例えば各々縦型炉、ウェットステーション、バ
ッチ（又は枚葉）ＣＶＤ装置を使って、クラスタ化しな
いプロセスフローも可能である。
【００９３】
【発明の効果】以上説明したように、本発明によれば、
シリコン酸化膜を形成した後に、シリコン酸化膜をエッ
チバックしているので、高品質かつ薄いシリコン酸化膜
を形成することができる。そして、シリコン酸化膜上に
誘電膜を形成することにより、高誘電率の積層ゲート絶
縁膜を形成することができる。
【図面の簡単な説明】
【図１】第１の実施の形態のマルチチャンバシステムの
模式図である。
【図２】第１の実施の形態の熱処理装置の模式図であ
る。
【図３】第１の実施の形態のエッチング装置の模式図で
ある。
【図４】第１の実施の形態のＣＶＤ装置の模式図であ
る。
【図５】第１の実施の形態の積層ゲート絶縁膜の形成工
程を示した模式図である。
【図６】第２の実施の形態の熱処理装置の模式図であ
る。
【図７】第２の実施の形態のエッチング装置の模式図で
ある。
【図８】ＭＯＳＦＥＴを示した模式図である。
【符号の説明】
１ マルチチャンバシステム ６ａ 熱処理装置 ６ｂ エッチング装置 ６ｃ ＣＶＤ装置 １０ 半導体ウエハ １２ 第１搬送アーム １３ 第２搬送アーム ６１ シリコン酸化膜 ６２ 酸化タンタル膜 ６３ 積層ゲート絶縁膜
フロントページの続き Ｆターム(参考） 5F040 DC01 ED01 ED03 5F058 BA20 BD01 BD04 BD05 BE04 BF04 BF27 BF29 BF30 BG01 BG02 BG03 BG04 BJ01 BJ10

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】シリコン酸化膜と、該シリコン酸化膜に積
    層され、該シリコン酸化膜より誘電率の高い誘電膜とか
    ら構成される積層ゲート絶縁膜の形成方法であって、 半導体ウエハを加熱して該半導体ウエハの表面を熱酸化
    させ、該半導体ウエハにシリコン酸化膜を形成する熱酸
    化工程と、 前記シリコン酸化膜にエッチバック処理を施して、該シ
    リコン酸化膜を薄膜化するエッチバック工程と、 薄膜化されたシリコン酸化膜上に、前記誘電膜を形成す
    る誘電膜形成工程と、を備えることを特徴とする積層ゲ
    ート絶縁膜の形成方法。
  2. 【請求項２】前記熱酸化工程の熱酸化温度は８００℃よ
    り高温である、ことを特徴とする請求項１に記載の積層
    ゲート絶縁膜の形成方法。
  3. 【請求項３】前記熱酸化工程は、前記シリコン酸化膜
    を、その界面準位密度の値が５×１０ １０／ｃｍ２・ｅ
    Ｖより小さくなるように形成する、ことを特徴とする請
    求項１又は２に記載の積層ゲート絶縁膜の形成方法。
  4. 【請求項４】前記熱酸化工程は、シリコン酸化膜を２０
    オングストロームより厚く形成し、前記エッチバック工
    程は、前記シリコン酸化膜の厚さを２０オングストロー
    ムより薄くする、ことを特徴とする請求項１乃至３のい
    ずれか１項に記載の積層ゲート絶縁膜の形成方法。
  5. 【請求項５】前記エッチバック工程は、前記シリコン酸
    化膜をフッ酸でエッチバック処理して薄膜化する、こと
    を特徴とする請求項１乃至４のいずれか１項に記載の積
    層ゲート絶縁膜の形成方法。
  6. 【請求項６】前記エッチバック工程は、フッ素と窒素と
    水素とを含む混合ガスをプラズマで励起した活性種によ
    り、前記シリコン酸化膜をエッチバック処理して薄膜化
    する、ことを特徴とする請求項１乃至４のいずれか１項
    に記載の積層ゲート絶縁膜の形成方法。
  7. 【請求項７】前記誘電膜は酸化タンタル膜又は酸化ジル
    コニウム膜である、ことを特徴とする請求項１乃至６の
    いずれか１項に記載の積層ゲート絶縁膜の形成方法。
  8. 【請求項８】半導体ウエハを熱酸化させてシリコン酸化
    膜を形成する熱処理装置と、 前記シリコン酸化膜をエッチバックして、該シリコン酸
    化膜を薄膜化するエッチング装置と、 薄膜化されたシリコン酸化膜上に、該シリコン酸化膜よ
    り誘電率の高い誘電膜を積層する誘電膜形成装置と、を
    備えることを特徴とする積層ゲート絶縁膜の形成システ
    ム。
  9. 【請求項９】前記積層ゲート絶縁膜の形成システムはマ
    ルチチャンバシステムから構成され、 前記マルチチャンバシステムの各チャンバ内に、前記熱
    処理装置と、前記エッチング装置と、前記誘電膜形成装
    置とが配置されている、ことを特徴とする請求項８に記
    載の積層ゲート絶縁膜の形成システム。
JP26354899A 1999-09-17 1999-09-17 積層ゲート絶縁膜の形成方法及びこの形成システム Pending JP2001085422A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26354899A JP2001085422A (ja) 1999-09-17 1999-09-17 積層ゲート絶縁膜の形成方法及びこの形成システム
US09/662,593 US6617207B1 (en) 1999-09-17 2000-09-14 Method and system for forming a stacked gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26354899A JP2001085422A (ja) 1999-09-17 1999-09-17 積層ゲート絶縁膜の形成方法及びこの形成システム

Publications (1)

Publication Number Publication Date
JP2001085422A true JP2001085422A (ja) 2001-03-30

Family

ID=17391082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26354899A Pending JP2001085422A (ja) 1999-09-17 1999-09-17 積層ゲート絶縁膜の形成方法及びこの形成システム

Country Status (2)

Country Link
US (1) US6617207B1 (ja)
JP (1) JP2001085422A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013349A2 (en) * 2003-07-31 2005-02-10 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
WO2009119148A1 (ja) * 2008-03-28 2009-10-01 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067440B1 (en) 2001-08-24 2006-06-27 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US7122485B1 (en) 2002-12-09 2006-10-17 Novellus Systems, Inc. Deposition profile modification through process chemistry
US7078312B1 (en) * 2003-09-02 2006-07-18 Novellus Systems, Inc. Method for controlling etch process repeatability
US6929964B2 (en) * 2003-09-17 2005-08-16 International Business Machines Corporation Method of monitoring introduction on interfacial species
US7202523B2 (en) * 2003-11-17 2007-04-10 Micron Technology, Inc. NROM flash memory devices on ultrathin silicon
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
JP4455225B2 (ja) * 2004-08-25 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7176039B1 (en) 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7381451B1 (en) 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
US5872376A (en) * 1997-03-06 1999-02-16 Advanced Micro Devices, Inc. Oxide formation technique using thin film silicon deposition
US6255166B1 (en) * 1999-08-05 2001-07-03 Aalo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, method of programming the same and nonvolatile memory array

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005013349A2 (en) * 2003-07-31 2005-02-10 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
WO2005013349A3 (en) * 2003-07-31 2005-05-12 Fsi Int Inc Controlled growth of highly uniform, oxide layers, especially ultrathin layers
JP2007500941A (ja) * 2003-07-31 2007-01-18 エフエスアイ インターナショナル インコーポレイテッド 高度に均一な酸化物層、とりわけ超薄層の調節された成長
US7235495B2 (en) 2003-07-31 2007-06-26 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
WO2009119148A1 (ja) * 2008-03-28 2009-10-01 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US6617207B1 (en) 2003-09-09

Similar Documents

Publication Publication Date Title
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
KR100938528B1 (ko) 반도체 장치의 제조 방법
JP4926219B2 (ja) 電子デバイス材料の製造方法
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2001085422A (ja) 積層ゲート絶縁膜の形成方法及びこの形成システム
KR100687598B1 (ko) 절연막의 형성 방법 및 형성 시스템
US20070218687A1 (en) Process for producing materials for electronic device
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2012216631A (ja) プラズマ窒化処理方法
TWI442477B (zh) 半導體裝置之製造方法
JP2006511946A (ja) 高品質の低温窒化シリコン膜を形成するための方法及び装置
US20060269694A1 (en) Plasma processing method
JP2001338922A (ja) 成膜方法及び成膜装置
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
KR100935260B1 (ko) 피처리체의 산화 방법, 산화 장치 및 기억 매체
US7622402B2 (en) Method for forming underlying insulation film
KR102316187B1 (ko) 중합체 구조 비활성화 프로세스를 활용하는 선택적 증착 프로세스
CN112424916A (zh) 半导体装置的制造方法、基板处理装置和程序
KR20080009740A (ko) 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
JP2006190787A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2004091829A (ja) エッチング方法及びエッチング装置
JP4526995B2 (ja) ゲート絶縁膜の形成方法ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム
JP2017147417A (ja) 基板処理方法
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080507