JP2011086908A - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP2011086908A
JP2011086908A JP2010135000A JP2010135000A JP2011086908A JP 2011086908 A JP2011086908 A JP 2011086908A JP 2010135000 A JP2010135000 A JP 2010135000A JP 2010135000 A JP2010135000 A JP 2010135000A JP 2011086908 A JP2011086908 A JP 2011086908A
Authority
JP
Japan
Prior art keywords
substrate
substrate processing
temperature
heat treatment
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010135000A
Other languages
English (en)
Other versions
JP4944228B2 (ja
Inventor
Toru Harada
徹 原田
Masakatsu Minami
南　　政克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010135000A priority Critical patent/JP4944228B2/ja
Priority to KR1020100076214A priority patent/KR20110030298A/ko
Priority to US12/857,942 priority patent/US7972979B2/en
Priority to TW099131172A priority patent/TWI440089B/zh
Priority to CN2010102871189A priority patent/CN102024742B/zh
Publication of JP2011086908A publication Critical patent/JP2011086908A/ja
Application granted granted Critical
Publication of JP4944228B2 publication Critical patent/JP4944228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3125—Layers comprising organo-silicon compounds layers comprising silazane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】素子分離溝内のポリシラザンの酸化膜（ＳｉＯ２）化を促進し、絶縁膜の膜質（電気的特性や誘電率）を向上することのできる基板処理方法を提供する。
【解決手段】ポリシラザンが塗布された基板を基板処理室内に搬入する基板搬入工程と、基板を搬入した基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び約４００℃の温度にする工程と、基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び約４００℃の温度にした状態で、前記基板を熱処理する第１の熱処理工程と、次に、基板処理室内を、第１の熱処理工程の約４００℃から、９００℃以上、１０００℃以下の温度にする昇温工程と、基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理工程により基板処理を行う。
【選択図】図２

Description

本発明は、素子分離溝等に絶縁膜を形成する基板処理技術に関するものであり、例えば、半導体集積回路（以下、ＩＣという。）が作り込まれる半導体基板（例えば、半導体ウエハ）に、酸化膜等を形成するうえで有効な、基板処理方法や基板処理装置、あるいは半導体装置の製造方法と製造装置に関する。
ＩＣの製造においては、ＩＣの高集積化に伴い、ＩＣを構成するトランジスタ等の回路素子の微細化が求められている。そのため、ＩＣの素子分離形成方法として、現在では、寸法の制御性に優れ、かつ占有面積の小さいＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法が用いられている。ＳＴＩ法は、半導体基板に溝を形成した後、ＴＥＯＳ（テトラエトキシシラン）とＯ３（オゾン）を用いた常圧ＣＶＤ（Ｃｈｅｍiｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｏｎ）法や、ＴＥＯＳを用いたプラズマＣＶＤ法等により、前記形成した溝中に絶縁膜を埋め込むことにより、素子分離領域を形成するものである。
しかし、最近ではますますＩＣの高集積化が進み、さらに、素子分離溝の深さと幅との比であるアスペクト比（溝の深さ／溝の幅）が増大してきている。そのため、従来使用されてきた上記常圧ＣＶＤ法等では、素子分離溝中に、ボイドやシームを作ることなく、絶縁膜を埋め込むことが困難となってきている。
このボイド等の対策として、例えば、過水素化シラザン重合体溶液の塗布膜（ＰＳＺ：Ｐｏｌｙｓｉｌａｚａｎｅ：ポリシラザン）をスピンコートすることによって、素子間に堆積し、その後、高温水蒸気酸化によって酸化・重合反応を促進させることによって、絶縁膜を形成するＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）法を用いた埋め込み技術が開発されている。
しかし、高温水蒸気酸化プロセスにより形成された絶縁膜は、ポリシラザンに不純物として含まれる炭素や水素等を除去して緻密な膜とすることが容易ではない。このようなポリシラザン膜の形成方法として、特許文献１には、ポリシラザンを基板に塗布した後、第１の熱処理を１００℃〜２５０℃の温度で行って有機溶媒を蒸発させ、次に、第２の熱処理を例えば４００℃で行って前記ポリシラザン塗布膜を硬化することが示されている。
特開平１０−３２１７１９号公報
本発明の目的は、例えば高いアスペクト比で狭い幅の素子分離溝のような凹部内に絶縁膜を埋め込むことの可能な、半導体装置の製造方法や製造装置を提供することであり、特許文献１に記載された技術を更に改善し、例えば素子分離溝内のポリシラザンの酸化膜（ＳｉＯ２）化を促進し、絶縁膜の膜質（エッチング耐性）を向上することのできる基板処理方法（熱処理方法）、および、基板処理装置（熱処理装置）を提供することにある。
前記課題を解決するための、本発明の代表的な構成は、次のとおりである。
ポリシラザンが塗布された基板を基板処理室内に搬入する基板搬入工程と、
基板を搬入した基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にする工程と、
基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にした状態で、前記基板を熱処理する第１の熱処理工程と、
次に、基板処理室内を、第１の熱処理工程の３５０℃以上、４５０℃以下から、９００℃以上、１０００℃以下の温度にする昇温工程と、
基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理工程と、を有することを特徴とする基板処理方法。
上記の基板処理方法によれば、前記第１の熱処理工程により、ポリシラザン塗布膜を硬化させ、前記第２の熱処理工程により、ポリシラザンに含まれる不純物を効果的に除去することが容易となる。また、上記の基板処理方法は、基板上に形成されたシリコン窒化膜の上にポリシラザンが塗布された場合など、前記第２の熱処理によってポリシラザン膜の下層の基板が酸化される等の影響が少ない場合に、特に有効である。
なお、前記第１の熱処理工程の前に、１００℃〜２５０℃の温度で熱処理を行い、ポリシラザンに含まれる有機溶媒を蒸発させておくことが好ましい。この熱処理工程は、ポリシラザンが基板に塗布された後、塗布膜のベーク処理の一部として、基板を前記基板処理室内に搬入する前に行うことができる。
本発明の実施例に係るバッチ式縦型熱処理装置を示す斜視図である。 本発明の実施例に係るバッチ式縦型熱処理装置の処理炉の垂直断面図である。 本発明の実施例に係るバッチ式縦型熱処理装置の制御部のブロック構成図である。 基板上の溝部に形成されるシリコン窒化膜を示す模式図である。 本発明の実施例に係る熱処理工程例を示す図である。 本発明による不純物低減効果を示す図である。
以下、本発明の実施例を、図面を用いて説明する。図１は、本発明の実施例に係る基板処理装置としてのバッチ式縦型熱処理装置を示す斜視図である。図２は、本発明の実施例に係るバッチ式縦型熱処理装置の処理炉の垂直断面図である。
［基板処理装置の概略］
まず、図１、図２を参照して、本実施例に係る基板処理装置１０を概略的に説明する。図１に示すように、基板処理装置１０の筐体１０１内部の前面側には、カセットステージ１０５が設けられている。カセットステージ１０５は、図示しない外部搬送装置との間で、基板収納容器としてのカセット１００の授受を行う。カセットステージ１０５の後方には、カセット搬送機１１５が設けられている。カセット搬送機１１５の後方には、カセット１００を保管するためのカセット棚１０９が設けられる。また、カセットステージ１０５の上方には、カセット１００を保管するための予備カセット棚１１０が設けられている。予備カセット棚１１０の上方には、クリーンユニット１１８が設けられている。クリーンユニット１１８は、クリーンエアを筐体１０１の内部を流通させる。
筐体１０１の後部上方には、処理炉２０２が設けられている。処理炉２０２の下方には、ボートエレベータ１２１が設けられている。ボートエレベータ１２１は、ウェハ２００を搭載したボート２１７を、処理炉２０２の内と外の間で昇降させる。ボート２１７は、ウェハ２００を水平姿勢で多段に保持する基板保持具である。ボートエレベータ１２１には、処理炉２０２の下端を塞ぐための蓋体としてのシールキャップ２１９が取り付けられている。シールキャップ２１９は、ボート２１７を垂直に支持する。
ボートエレベータ１２１とカセット棚１０９との間には、ウェハ２００を搬送するウェハ移載機１１２が設けられている。ボートエレベータ１２１の横には、処理炉２０２の下端を気密に閉塞するための炉口シャッタ１１６が設けられている。炉口シャッタ１１６は、ボート２１７が処理炉２０２の外にあるときに、処理炉２０２の下端を閉塞することができる。
ウェハ２００が装填されたカセット１００は、図示しない外部搬送装置からカセットステージ１０５に搬入される。さらに、カセット１００は、カセット搬送機１１５により、カセットステージ１０５からカセット棚１０９または予備カセット棚１１０に搬送される。カセット棚１０９には、ウエハ移載機１１２の搬送対象となるカセット１００が収納される移載棚１２３がある。ボート２１７に対してウェハ２００が移載されるカセット１００は、カセット搬送機１１５により移載棚１２３に移載される。カセット１００が移載棚１２３に移載されると、ウェハ移載機１１２により、移載棚１２３から降下状態のボート２１７に、ウェハ２００を移載する。
ボート２１７に所定枚数のウェハ２００が移載されると、ボートエレベータ１２１により、ボート２１７が処理炉２０２内に挿入され、シールキャップ２１９により、処理炉２０２が気密に閉塞される。気密に閉塞された処理炉２０２内では、ウェハ２００が加熱されると共に、処理ガスが処理炉２０２内に供給され、ウェハ２００に加熱等の処理がなされる。
ウェハ２００の処理が完了すると、上記した動作の逆の手順により、ウェハ２００は、ウェハ移載機１１２により、ボート２１７から移載棚１２３のカセット１００に移載され、カセット１００は、カセット搬送機１１５により、移載棚１２３からカセットステージ１０５に移載され、図示しない外部搬送装置により、筐体１０１の外部に搬出される。
ボート２１７が降下状態において、炉口シャッタ１１６は、処理炉２０２の下端を気密に閉塞し、外気が処理炉２０２内に巻き込まれるのを防止している。
［処理炉］
図１、図２に示されているように、本実施例に係る基板処理装置１０は、処理炉２０２を備えており、処理炉２０２は、円筒形状で石英製または炭化シリコン製の反応管（リアクタチューブ）２０３、及びライナーチューブ２０９を備えている。反応管２０３は、基板（本例ではウエハ２００）を収容し、加熱処理する反応容器である。反応管２０３は、円筒形状の加熱部（本例では抵抗ヒータ２０７）の内側に、同心円状に設けられている。反応管２０３は、その上端が閉塞しており、また、その下端開口をシールキャップ２１９により、気密部材（本例ではＯリング２２０）を介して気密に閉塞される。ライナーチューブ２０９は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱材からなり、上端および下端が開口した円筒形状に形成されており、基板処理室２０１内の温度を均一に保つための均熱管である。ライナーチューブ２０９は、ヒータ２０７と反応管２０３の間に配置されている。
ヒータ２０７、反応管２０３、ライナーチューブ２０９およびシールキャップ２１９等により、処理炉２０２が構成されている。また、反応管２０３、及びシールキャップ２１９により、基板処理室２０１が形成されている。シールキャップ２１９の上には、基板保持部材（ボート２１７）が、石英キャップ２１８を介して立設されている。石英キャップ２１８は、ボート２１７を保持する保持体である。ボート２１７は、処理炉２０２内に、処理炉２０２の下端開口から挿入される。ボート２１７には、バッチ処理される複数のウェハ２００が、それぞれ水平姿勢で管軸方向（垂直方向）に多段に積載される。ヒータ２０７は、処理炉２０２に挿入されたウェハ２００を、所定の温度に加熱する。
シールキャップ２１９は、反応管２０３の下端に垂直方向下側から当接されるようになっている。シールキャップ２１９は、例えばステンレス等の金属からなり、円板状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。
なお、図２に示すように、シールキャップ２１９の上に、ベース２２２を設けてもよい。ベース２２２は、例えば石英等の耐熱材からなり、円板状に形成されている。ベース２２２の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられる。金属材料を使用しないベース２２２を用いることにより、反応管２０３内の金属汚染を低減することができる。
また、シールキャップ２１９を加熱するシールキャップヒータ２９０が装備されており、ベース２２２上面の結露発生を抑えるよう、所望の温度となるよう制御するように構成されている。
シールキャップ２１９の下側には、ボート２１７を回転させるボート回転機構２２７が設置されている。ボート回転機構２２７の回転軸は、シールキャップ２１９を貫通し、石英キャップ２１８を介して、ボート２１７に接続されており、ボート２１７を回転させることでウェハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に垂直に設備された昇降設備としてのボートエレベータ１２１によって、垂直方向に昇降されるように構成されており、これによりボート２１７を基板処理室２０１に搬入搬出することが可能となっている。ボート回転機構２２７及びボートエレベータ１２１には、駆動制御部２８５（図３参照）が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するように構成されている。
ボート２１７は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウェハ２００を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なお、ボート２１７の下部には、石英キャップ２１８が設けられるか、あるいは、例えば石英や炭化珪素等の耐熱性材料からなる円板形状をした断熱部材としての断熱板が水平姿勢で多段に複数枚配置されており、ヒータ２０７からの熱がシールキャップ２１９側に伝わりにくくなるよう構成されている。
反応管２０３内には、温度検出器としての温度モニタ２２１が設置されている。ヒータ２０７と温度モニタ２２１は、温度制御部２８６に電気的に接続されており、温度モニタ２２１により検出された温度情報に基づきヒータ２０７への通電具合を調整することにより、基板処理室２０１内の温度が所望の温度分布となるよう、所望のタイミングにて制御するように構成されている。
反応管２０３の上方のヒータ２０７には、反応管２０３とヒータ２０７との間の空間の雰囲気を排気するための排気穴２２６が設けられている。排気穴２２６には、排気管２２７が接続され、排気管２２７の途中には送風機２２８が設けられている。送風機２２８により、反応管２０３とヒータ２０７との間の空間の雰囲気が排気される。反応管２０３とヒータ２０７との間の空間の雰囲気を排気することにより、反応管２０３内のボート２１７やウェハ２００を、短時間で冷却することができる。ウェハ２００を加熱処理した後、反応管２０３とヒータ２０７との間の空間の雰囲気を排気することにより、ウェハ２００を冷却する。
図３に示すように、搬送制御部２８２、ガス流量制御部２８３、圧力制御部２８４、駆動制御部２８５、温度制御部２８６は、図示しない操作部、入出力部とともに、基板処理装置１０全体を制御する主制御部２８１に電気的に接続されている。これら搬送制御部２８２、ガス流量制御部２８３、圧力制御部２８４、駆動制御部２８５、温度制御部２８６、主制御部２８１により、コントローラ（制御部）２８０が構成されている。主制御部２８１をはじめとする各制御部は、ハードウエア構成として、ＣＰＵ（中央演算ユニット）とメモリを備えている。
［水蒸気供給部］
図２に示すように、基板処理室２０１へ水蒸気（Ｈ２Ｏ）を供給する水蒸気供給経路としてのガス供給管２３３が、反応管２０３の外側に、反応管２０３の下部より上部にわたり、ウェハ２００の積載方向に沿って設けられている。ガス供給管２３３の一端は、反応管２０３の上部に達し、ガス供給管２３３の他端は、反応管２０３の下方で、水蒸気発生器２６０に接続されている。反応管２０３の上部には、複数のガス供給孔２２９が設けられている。水蒸気発生器２６０で発生した水蒸気は、反応管２０３の下部より、ガス供給管２３３内を上昇して、反応管２０３の上部に達し、複数のガス供給孔２２９から、基板処理室２０１内へ供給される。
反応管２０３の下部において、ガス供給管２３３は、９０度屈曲し、水蒸気発生器２６０に接続されている。水蒸気発生器２６０には、水素ガス供給管２３２ａと酸素ガス供給管２３２ｂが接続されている。水素ガス供給管２３２ａには、上流から順に、水素ガス供給源２４０ａ、ＭＦＣ（マスフローコントロラ：流量制御装置）２４１ａ、開閉バルブ２４２ａが設けられている。酸素ガス供給管２３２ｂには、上流から順に、酸素ガス供給源２４０ｂ、ＭＦＣ２４１ｂ、開閉バルブ２４２ｂが設けられている。水蒸気発生器２６０は、水素ガス供給源２４０ａから供給される水素ガス、酸素ガス供給源２４０ｂから供給される酸素ガスを用いて、水蒸気を発生する。
ガス供給管２３３の途中には、不活性ガス供給管２３２ｃが接続されている。不活性ガス供給管２３２ｃには、上流側から順に、不活性ガス供給源２４０ｃ、ＭＦＣ２４１ｃ、開閉バルブ２４２ｃが設けられている。
ＭＦＣ２４１ａ、２４１ｂ、２４１ｃには、ガス流量制御部２８３が電気的に接続されており、供給するガスの流量が所望の量となるよう所望のタイミングで制御するように構成されている。
［排気部］
反応管２０３の下方には、基板処理室２０１内のガスを排気するガス排気管２３１の一端が接続されている。ガス排気管２３１の他端は、真空ポンプ２４６（排気装置）にＡＰＣ（Auto Pressure Controller）バルブ２５５を介して接続されている。基板処理室２０１内は、真空ポンプ２４６によって排気される。なお、ＡＰＣバルブ２５５は、弁の開閉により基板処理室２０１の排気および排気停止を行なうことができる開閉弁であり、かつまた、弁開度の調節により圧力を調整することができる圧力調整弁である。
また、圧力検出器としての圧力センサ２２３が、ＡＰＣバルブ２５５の上流側に設けられている。このようにして、基板処理室２０１内の圧力が所定の圧力（真空度）となるよう、真空排気するように構成されている。ＡＰＣバルブ２５５により基板処理室２０１および圧力センサ２２３には、圧力制御部２８４（図３参照）が電気的に接続されており、圧力制御部２８４は、圧力センサ２２３により検出された圧力に基づいて、ＡＰＣバルブ２５５により基板処理室２０１内の圧力が所望の圧力となるよう、所望のタイミングにて制御するように構成されている。
また、ガス供給管２３３とガス排気管２３１を加熱するヒータ２２４が装備されており、配管内部の結露発生を抑えるよう所望の温度となるよう制御するように構成されている。
［制御部］
コントローラ２８０（制御部）は、ＭＦＣ２４１ａ、２４１ｂ、２４１ｃ、バルブ２４２ａ、２４２ｂ、２４２ｃ、水蒸気発生器２６０、ＡＰＣバルブ２５５、温度モニタ２２１、ヒータ２０７、ヒータ２２４、圧力センサ２２３、真空ポンプ２４６、ボート回転機構２２７、ボートエレベータ１２１、シールキャップヒータ２９０等、基板処理装置１０の各構成部に電気的に接続されている。
コントローラ２８０は、ＭＦＣ２４１ａ、２４１ｂ、２４１ｃの流量調整、バルブ２４２ａ、２４２ｂ、２４２ｃの開閉動作、水蒸気発生器２６０の起動・停止、ＡＰＣバルブ２５５の開閉および圧力調整動作、ヒータ２０７、ヒータ２２４の温度調節、真空ポンプ２４６の起動・停止、ボート回転機構２２７の回転速度調節、ボートエレベータ１２１の昇降動作制御、シールキャップヒータ２９０等、基板処理装置１０の各構成部の制御を、プログラム及びレシピに基づき行う。
図１に示す基板処理装置１０を用いた実施例について、図５を用いて説明する。図５は、本発明の実施例に係る熱処理工程例を示す図である。制御部２８０は、本実施例の基板処理装置１０を次のように制御する。
（１）基板処理室２０１への基板搬入工程
まず、基板処理室２０１内の温度を１００〜２５０℃とし、不活性ガス供給源２４０ｃから不活性ガスを基板処理室２０１内へ供給し、基板処理室２０１内を窒素等の不活性ガス雰囲気にして、圧力を９６０００〜１０２５００Ｐａとしておく。具体的には、例えば、基板処理室２０１内の温度を２００℃とし、圧力を１０００００Ｐａとする。
次に、図４に示すように、基板上の溝部４１にシリコン窒化膜４３を形成した基板の表面にポリシラザンを塗布し、約１００〜２５０℃でベーク処理を行ったウェハ２００を、ウェハ移載機１１２により、ボート２１７に搭載し、該ウェハ２００を搭載したボート２１７を、ボートエレベータ１２１により、基板処理室２０１内へ搬入する。図４は、基板上の溝部に形成されるシリコン窒化膜を示す模式図である。図４において、シリコン酸化膜４２は、ポリシラザンにより形成されるシリコン酸化膜とシリコン基板との密着性を向上させるために形成している。
ここで、前記ベーク処理は、ポリシラザン塗布時に用いた有機溶媒を蒸発させるためのものであり、本実施例のように、基板処理装置１０がバッチ型装置の場合は、基板処理装置１０とは別の装置で行う。基板処理装置１０が枚葉装置の場合は、基板処理装置１０でベーク処理を行うことができる。ポリシラザンに有機溶媒を混合する理由は、狭い溝内にポリシラザンが入るよう、十分な流動性を得るためである。前記ベーク処理は、図５において、５１で示されており、具体的には、例えば、減圧雰囲気（６０００〜６００００Ｐａ）、水蒸気雰囲気下（水蒸気分圧６００〜６００００Ｐａ）で行われる。
（２）ポリシラザン膜の熱処理（その１）
ウェハ２００を搭載したボート２１７を、基板処理室２０１内へ搬入後、基板処理室２０１内の温度を３５０〜４５０℃にする。また、水蒸気発生器２６０で水蒸気を発生させ、基板処理室２０１内へ供給するとともに、不活性ガス供給源２４０ｃから不活性ガスである窒素ガスを基板処理室２０１内へ供給する。こうして、基板処理室２０１内の圧力を６０００〜６００００Ｐａ、水蒸気の分圧を６００〜６００００Ｐａ（水分濃度を１０〜１００％）にする。この温度と圧力の状態で、５〜１２０分間、ウェハ２００に対し熱処理を行う。具体的には、例えば、基板処理室２０１内の温度を約４００℃とし、圧力を５３２００Ｐａ、水蒸気の分圧を４５８００Ｐａ（水分濃度を８６％）とし、３０分間、熱処理を行う。この水蒸気雰囲気、かつ減圧雰囲気における熱処理により、ウェハ２００に塗布されたポリシラザン膜が硬化する。このポリシラザン膜の熱処理（その１）は、図５において、熱処理５３として示されている。
この熱処理５３は、たとえば酸素と水を含んだ水蒸気雰囲気で行う。この水の存在により、水が触媒となって窒素および水素が酸素に置換し、熱的に強固なＳｉ−Ｏ結合が形成される。このようにして熱処理されたポリシラザン膜は、Ｓｉ−Ｏ結合を主骨格とするものであり、アルキル基を多く含まない。そのため、従来の有機ＳＯＧとは異なり高い耐熱性を有するものとなる。
（３）ポリシラザン膜の熱処理（その２）
次に、基板処理室２０１内の温度を、前記ポリシラザン膜の熱処理（その１）時の例えば約４００℃から、９００〜１０００℃に上昇する。また、水蒸気発生器２６０から水蒸気を基板処理室２０１内へ供給するとともに、不活性ガス供給源２４０ｃから不活性ガスである窒素ガスを基板処理室２０１内へ供給する。こうして、基板処理室２０１内の圧力を６０００〜６００００Ｐａ、水蒸気の分圧を６００〜６００００Ｐａ（水分濃度を１０〜１００％）にする。この温度と圧力の状態で、５〜１２０分間、ウエハ２００に対し熱処理（その２）を行う。具体的には、本実施例では、基板処理室２０１内の温度を、１２０分間の間に、４００℃から１０００℃に略直線的に上昇させ、温度が約１０００℃、圧力５３２００Ｐａ、水蒸気の分圧４５８００Ｐａ（水分濃度８６％）で、３０分間、熱処理を行う。４００℃から１０００℃への昇温工程は、図５において、５４で示されている。また、ポリシラザン膜の熱処理（その２）は、図５において、熱処理５５として示されている。
この水蒸気雰囲気、かつ減圧雰囲気における熱処理５５により、ウェハ２００上の溝内の最深部に存在するポリシラザン膜中の不純物である炭素、水素、窒素を除去することができる。その結果、ポリシラザン膜が十分硬化し、緻密化して、絶縁膜として良好なＷＥＲ（ウエットエッチングレート）特性を得ることができる。ＷＥＲは、最終アニール温度依存性が大きく、高温ほどＷＥＲが遅くなる。
なお、図５において、熱処理５５の後、基板処理室２０１内の温度を９００〜１０００℃とし、減圧雰囲気、かつ不活性雰囲気中で、第３の熱処理５６が、３０分間、行われる。この第３の熱処理５６により、ポリシラザン膜中の不純物除去による緻密化という効果が得られる。
（４）基板処理室２０１からの基板搬出工程
次に、基板処理室２０１内の温度を約２００℃とし、窒素等の不活性ガス雰囲気にして、圧力を大気圧にして、熱処理を行ったウェハ２００を搭載したボート２１７を、ボートエレベータ１２１により、基板処理室２０１内から搬出する。
図６に、本発明による熱処理後における、ポリシラザン膜中の不純物測定結果（ＳＩＭＳ（Secondary Ion Mass Spectrometry）分析結果）を示す。図６は、本発明による不純物低減効果を示す図である。図６において、縦軸は、水素（Ｈ）、窒素（Ｎ）、炭素（Ｃ）の濃度を示す。６１は、ポリシラザン膜の熱処理（その１）（図５の熱処理５３）を４００℃で行った後、ポリシラザン膜の熱処理を、水蒸気雰囲気、かつ減圧雰囲気において７００℃で行った場合の比較例１である。６２は、ポリシラザン膜の熱処理（その１）（図５の熱処理５３）を４００℃で行った後、ポリシラザン膜の熱処理を、水蒸気雰囲気、かつ減圧雰囲気において７００℃で行い、その後、不活性ガスである窒素ガス雰囲気、かつ減圧雰囲気において１０００℃で熱処理を行った場合の比較例２である。６３は、本発明による熱処理の場合であり、ポリシラザン膜の熱処理（その１）（図５の熱処理５３）を４００℃で行った後、ポリシラザン膜の熱処理（その２）（図５の熱処理５５）を、水蒸気雰囲気、かつ減圧雰囲気において１０００℃で行った例である。
図６のＳＩＭＳ分析結果より、本発明による熱処理６３の場合、すなわち、水蒸気雰囲気において１０００℃で熱処理する高温ＷＥＴ処理の場合は、比較例１の熱処理６１や比較例２の熱処理６２に比べて、水素（Ｈ）、窒素（Ｎ）、炭素（Ｃ）といった不純物濃度を低減できることが分かる。ここで、ポリシラザン膜の下地がシリコン（Ｓｉ）の場合、水蒸気（Ｈ２Ｏ）が拡散してＳｉ基板の酸化が進行し、シリコン酸化膜の形状崩れが発生したり、トランジスタのアクティブ領域が侵食されるため、本発明の高温ＷＥＴ処理を使用することが難しい。その場合は、図６の比較例２の熱処理６２に示す、酸化が進行しない不活性ガス雰囲気での熱処理（アニール）が、緻密化処理として推奨されるが、図６に示すように、本発明による高温ＷＥＴ処理６３よりも、ポリシラザン膜中の不純物濃度が高くなる。
しかし、図４に示すように、例えば、ポリシラザン膜の下地がシリコン窒化膜（ＳｉＮ）の場合は、高温ＷＥＴ処理を行ってもＳｉ基板の酸化を抑制することができる。したがって、ポリシラザン熱処理として、高温ＷＥＴ処理（１０００℃）が使用できるので、効果的にポリシラザン膜中の不純物濃度を低減できる。このように、本発明は、Ｓｉ基板の酸化が進行しないような、例えば、Liner膜としてシリコン窒化膜を敷いている溝部（図４参照）への、ポリシラザン膜の埋め込みに対して特に有効である。Liner膜とは、溝中の応力制御、及び密着性向上を目的とした下地膜である。
以上述べたように、本発明の熱処理によれば、基板上の溝部に埋め込んだシリコン酸化膜をより硬化させることができるので、溝部に埋め込んだシリコン酸化膜のエッチング耐性を向上することができる。
なお、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
前記実施例においては、バッチ式縦型熱処理装置について説明したが、本発明は、枚葉装置にも適用することができる。
以上の、本明細書の記載に基づき、次の発明を把握することができる。すなわち、第１の発明は、
ポリシラザンが塗布された基板を基板処理室内に搬入する基板搬入工程と、
基板を搬入した基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にする工程と、
基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にした状態で、前記基板を熱処理する第１の熱処理工程と、
次に、基板処理室内を、第１の熱処理工程の３５０℃以上、４５０℃以下から、９００℃以上、１０００℃以下の温度にする昇温工程と、
基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理工程と、を有することを特徴とする基板処理方法。
このように基板処理方法を構成すると、前記第１の熱処理工程により、ポリシラザン塗布膜を硬化させ、前記第２の熱処理工程により、ポリシラザンに含まれる不純物を効果的に除去することが容易となる。また、前記第１の熱処理工程に続いて、前記第２の熱処理工程を行うので、前記第１の熱処理工程と前記第２の熱処理工程の間で、前記第１の熱処理工程の処理温度と前記第２の熱処理工程の処理温度の間の温度で熱処理を行う中間熱処理工程を行う場合に比べて、熱処理工程を少なくできる。
第２の発明は、前記第１の発明において、
前記第２の熱処理工程の後、基板処理室内を、不活性ガス雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第３の熱処理工程を有することを特徴とする、請求項１に記載の基板処理方法。
このように基板処理方法を構成すると、前記第３の熱処理工程により、ポリシラザン膜中の不純物除去による緻密化という効果が得られる。
第３の発明は、前記第１の発明又は前記第２の発明において、
前記基板はシリコン基板であり、前記シリコン基板には、ポリシラザンが塗布される前にシリコン窒化膜が形成されていることを特徴とする、請求項１又は請求項２に記載の基板処理方法。
このように基板処理方法を構成すると、ポリシラザン膜の下地がシリコン窒化膜なので、高温で前記第２の熱処理工程を行っても、シリコン基板の酸化を抑制することができる。
第４の発明は、
基板を収容する基板処理室と、
基板処理室に収容した基板を加熱するヒータと、
水蒸気発生器と、
水蒸気発生器から基板処理室内へ水蒸気を供給する水蒸気供給管と、
基板処理室内の雰囲気を排気する排気管と、
制御部とを備え、
前記制御部は、
基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にした状態で、前記基板を熱処理する第１の熱処理を行った後、基板処理室内を、第１の熱処理工程の３５０℃以上、４５０℃以下から、９００℃以上、１０００℃以下の温度に昇温し、基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理を行い、その後、基板処理室内を、不活性ガス雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第３の熱処理を行うよう制御することを特徴とする基板処理装置。
このように基板処理装置を構成すると、前記第１の熱処理工程により、ポリシラザン塗布膜を硬化させ、前記第２の熱処理工程により、ポリシラザンに含まれる不純物を効果的に除去することが容易となり、前記第３の熱処理工程により、ポリシラザン膜中の不純物除去による緻密化という効果が得られる。
１０…基板処理装置、２００…ウエハ、２０１…基板処理室、２０２…処理炉、２０３…反応管、２０７…ヒータ、２０９…ライナーチューブ、２１７…ボート、２１８…石英キャップ、２１９…シールキャップ、２２０…Ｏリング、２２１…温度モニタ、２２３…圧力センサ、２２４…ヒータ、２２７…ボート回転機構、２２９…ガス供給孔、２３１…ガス排気管、２３２ａ…水素ガス供給管、２３２ｂ…酸素ガス供給管、２３２ｃ…不活性ガス供給管、２３３…ガス供給管、２４０ａ…水素ガス供給源、２４０ｂ…酸素ガス供給源、２４０ｃ…不活性ガス供給源、２４１ａ…マスフローコントローラ、２４１ｂ…マスフローコントローラ、２４１ｃ…マスフローコントローラ、２４６…真空ポンプ、２２４…ヒータ、２４２ａ…開閉バルブ、２４２ｂ…開閉バルブ、２４２ｃ…開閉バルブ、２５５…ＡＰＣバルブ、２６０…水蒸気発生器、２８０…コントローラ。

Claims (4)

  1. ポリシラザンが塗布された基板を基板処理室内に搬入する基板搬入工程と、
    基板を搬入した基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にする工程と、
    基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にした状態で、前記基板を熱処理する第１の熱処理工程と、
    次に、基板処理室内を、第１の熱処理工程の３５０℃以上、４５０℃以下の温度から、９００℃以上、１０００℃以下の温度にする昇温工程と、
    基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理工程と、
    を有することを特徴とする基板処理方法。
  2. 前記第２の熱処理工程の後、基板処理室内を、不活性ガス雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第３の熱処理工程を有することを特徴とする、請求項１に記載の基板処理方法。
  3. 前記基板には、ポリシラザンが塗布される前にシリコン窒化膜が形成されていることを特徴とする、請求項１又は請求項２に記載の基板処理方法。
  4. 基板を収容する基板処理室と、
    基板処理室に収容した基板を加熱するヒータと、
    水蒸気発生器と、
    水蒸気発生器から基板処理室内へ水蒸気を供給する水蒸気供給管と、
    基板処理室内の雰囲気を排気する排気管と、
    制御部とを備え、
    前記制御部は、
    基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び３５０℃以上、４５０℃以下の温度にした状態で、前記基板を熱処理する第１の熱処理を行った後、基板処理室内を、第１の熱処理工程の３５０℃以上、４５０℃以下から、９００℃以上、１０００℃以下の温度に昇温し、基板処理室内を、水蒸気雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第２の熱処理を行い、その後、基板処理室内を、不活性ガス雰囲気、減圧雰囲気下、及び９００℃以上、１０００℃以下の温度にした状態で、前記基板を熱処理する第３の熱処理を行うよう制御することを特徴とする基板処理装置。
JP2010135000A 2009-09-16 2010-06-14 基板処理方法及び基板処理装置 Active JP4944228B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010135000A JP4944228B2 (ja) 2009-09-16 2010-06-14 基板処理方法及び基板処理装置
KR1020100076214A KR20110030298A (ko) 2009-09-16 2010-08-09 기판 처리 방법 및 기판 처리 장치
US12/857,942 US7972979B2 (en) 2009-09-16 2010-08-17 Substrate processing method and substrate processing apparatus
TW099131172A TWI440089B (zh) 2009-09-16 2010-09-15 基板處理方法及基板處理裝置
CN2010102871189A CN102024742B (zh) 2009-09-16 2010-09-16 衬底处理方法及衬底处理装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009214452 2009-09-16
JP2009214452 2009-09-16
JP2010135000A JP4944228B2 (ja) 2009-09-16 2010-06-14 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2011086908A true JP2011086908A (ja) 2011-04-28
JP4944228B2 JP4944228B2 (ja) 2012-05-30

Family

ID=43731000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010135000A Active JP4944228B2 (ja) 2009-09-16 2010-06-14 基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (1) US7972979B2 (ja)
JP (1) JP4944228B2 (ja)
KR (1) KR20110030298A (ja)
CN (1) CN102024742B (ja)
TW (1) TWI440089B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017638A1 (ja) * 2012-07-27 2014-01-30 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
WO2014021220A1 (ja) * 2012-07-30 2014-02-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
KR20160025591A (ko) 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2019175920A (ja) * 2018-03-27 2019-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342895B2 (ja) * 2003-10-06 2009-10-14 東京エレクトロン株式会社 熱処理方法及び熱処理装置
US8932945B2 (en) * 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method
KR102120509B1 (ko) * 2012-11-22 2020-06-08 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판의 제조 방법 및 복합 기판
US10375901B2 (en) 2014-12-09 2019-08-13 Mtd Products Inc Blower/vacuum
JP1582475S (ja) * 2016-10-14 2017-07-31
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
CN109193340B (zh) * 2018-08-22 2019-06-28 深亮智能技术（中山）有限公司 一种垂直腔面发射激光器的湿法氧化工艺及装置
TW202143368A (zh) * 2020-01-07 2021-11-16 日商東京威力科創股份有限公司 水蒸氣處理裝置及水蒸氣處理方法、基板處理系統、以及乾蝕刻方法
CN111822304A (zh) * 2020-05-15 2020-10-27 江苏兴齐智能输电科技有限公司 钢杆管表面处理工艺
CN114300386A (zh) * 2021-12-17 2022-04-08 北京北方华创微电子装备有限公司 一种反应腔室尾气压力控制装置及半导体工艺设备
CN117287977B (zh) * 2023-11-24 2024-02-13 杭州嘉悦智能设备有限公司 碳化预热炉

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321719A (ja) 1997-05-19 1998-12-04 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
CN100444331C (zh) * 2003-11-11 2008-12-17 三星电子株式会社 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法
JP4263206B2 (ja) * 2005-11-15 2009-05-13 東京エレクトロン株式会社 熱処理方法、熱処理装置及び気化装置
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116706A (ja) * 2003-10-06 2005-04-28 Tokyo Electron Ltd 熱処理方法及び熱処理装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014017638A1 (ja) * 2012-07-27 2014-01-30 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
KR20150018876A (ko) 2012-07-27 2015-02-24 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JPWO2014017638A1 (ja) * 2012-07-27 2016-07-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US9587313B2 (en) 2012-07-27 2017-03-07 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium
WO2014021220A1 (ja) * 2012-07-30 2014-02-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP2015097270A (ja) * 2012-07-30 2015-05-21 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム。
JP5792390B2 (ja) * 2012-07-30 2015-10-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US9816182B2 (en) 2012-07-30 2017-11-14 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method for manufacturing semiconductor device, and recording medium
KR20160025591A (ko) 2013-07-29 2016-03-08 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2019175920A (ja) * 2018-03-27 2019-10-10 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10985017B2 (en) 2018-03-27 2021-04-20 Kokusai Electric Corporation Method of manufacturing semiconductor device and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
CN102024742B (zh) 2013-08-14
TWI440089B (zh) 2014-06-01
CN102024742A (zh) 2011-04-20
TW201130042A (en) 2011-09-01
US7972979B2 (en) 2011-07-05
KR20110030298A (ko) 2011-03-23
JP4944228B2 (ja) 2012-05-30
US20110065288A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4944228B2 (ja) 基板処理方法及び基板処理装置
US7642171B2 (en) Multi-step anneal of thin films for film densification and improved gap-fill
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4342895B2 (ja) 熱処理方法及び熱処理装置
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
US20070212847A1 (en) Multi-step anneal of thin films for film densification and improved gap-fill
KR101848573B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20170365459A1 (en) Method for manufacturing semiconductor device and recording medium
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
JP2011108737A (ja) 基板処理装置、半導体装置の製造方法、及び膜の形成方法
TW201303999A (zh) 電漿處理方法及元件分離方法
JP3578155B2 (ja) 被処理体の酸化方法
JPWO2016117589A1 (ja) 基板処理装置、半導体装置の製造方法、及びサセプタ
JP2003158126A (ja) 熱処理方法及び熱処理装置
JP4553227B2 (ja) 熱処理方法
JP2005136370A (ja) 基板処理装置
JP2008010688A (ja) 基板処理装置
JP6224263B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2005243736A (ja) 基板処理装置
JP2008182194A (ja) 半導体装置の製造方法
JP2009272356A (ja) 基板処理方法
JP2009049217A (ja) 半導体デバイスの製造方法。
JP2010147417A (ja) 半導体装置の製造方法および基板処理装置
JP2009044088A (ja) 半導体装置の製造方法
US20080206968A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120301

R150 Certificate of patent or registration of utility model

Ref document number: 4944228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250