JP2011108737A - 基板処理装置、半導体装置の製造方法、及び膜の形成方法 - Google Patents

基板処理装置、半導体装置の製造方法、及び膜の形成方法 Download PDF

Info

Publication number
JP2011108737A
JP2011108737A JP2009259956A JP2009259956A JP2011108737A JP 2011108737 A JP2011108737 A JP 2011108737A JP 2009259956 A JP2009259956 A JP 2009259956A JP 2009259956 A JP2009259956 A JP 2009259956A JP 2011108737 A JP2011108737 A JP 2011108737A
Authority
JP
Japan
Prior art keywords
gas
processing
substrate
processing chamber
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009259956A
Other languages
English (en)
Other versions
JP5421736B2 (ja
Inventor
Takeshi Takeda
剛 竹田
Taketoshi Sato
武敏 佐藤
Eisuke Nishitani
英輔 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009259956A priority Critical patent/JP5421736B2/ja
Publication of JP2011108737A publication Critical patent/JP2011108737A/ja
Application granted granted Critical
Publication of JP5421736B2 publication Critical patent/JP5421736B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】高いエッチング耐性を有し、誘電率の低い炭素含有酸化シリコン膜を得ることのできる基板処理装置、あるいは、高いエッチング耐性を有し、誘電率の低い炭素含有酸化シリコン膜を形成することのできる半導体装置の製造方法、又は膜の形成方法を提供する。
【解決手段】処理室内に基板を搬入する工程と、前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、前記処理室内に酸素含有ガスを供給し前記炭化珪素膜を酸化する第2の処理工程とを有し、前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、1回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する。
【選択図】図3

Description

本発明は、半導体ウエハ等の基板を処理する基板処理装置及び該基板処理装置を用いて基板を処理する工程を有する半導体装置の製造方法に関し、特に、基板の表面に、高いエッチング耐性を有し、誘電率の低い酸化シリコン膜を形成する成膜装置、及び該成膜装置を用いて基板に炭素含有酸化シリコン膜を形成する工程を有するIC等の半導体装置の製造方法、及び膜の形成方法に関するものである。
半導体デバイスにおける絶縁膜の成膜工程において、トランジスタのゲート周り、配線構造、あるいは配線構造周辺に、酸化シリコン膜や窒化シリコン膜等が用いられている。特許文献1には、トランジスタのゲート絶縁膜として、窒化シリコン膜(SiN)をCVD(Chemical Vapor Deposition)法により形成する技術が開示されている。
特開平07−106597
従来の酸化シリコン膜や窒化シリコン膜では、誘電率が4〜7であり、高いエッチング耐性を有し、誘電率の低い膜を得ることが困難であるといった課題があった。
本発明の目的は、高いエッチング耐性を有し、誘電率の低い炭素含有酸化シリコン膜を得ることのできる基板処理装置を提供すること、及び、高いエッチング耐性を有し、誘電率の低い炭素含有酸化シリコン膜を形成することのできる半導体装置の製造方法や膜の形成方法を提供することにある。
前記課題を解決するための本発明の代表的な構成は、次のとおりである。
処理室内に基板を搬入する工程と、
前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、
前記処理室内に酸素含有ガスを供給し前記炭化珪素膜を酸化する第2の処理工程と、
を有し、
前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する半導体装置の製造方法。
上記の半導体装置の製造方法によれば、高いエッチング耐性を有し、誘電率の低い炭素含有酸化シリコン膜を形成することができる。
本発明の実施形態に係る基板処理装置の斜視図である。 本発明の実施形態に係る基板処理装置の熱処理炉の垂直断面図である。 本発明の実施形態に係る処理ガス供給工程を示す図である。 本発明の実施形態に係る処理ガス供給工程を時系列に示す図である。 基板上に形成した膜構造を示す図である。
以下、本発明の実施例を、図面を用いて説明する。図1は、本発明の実施例に係る基板処理装置としてのバッチ式縦型熱処理装置を示す斜視図である。図2は、本発明の実施例に係るバッチ式縦型熱処理装置の処理炉の垂直断面図である。
[基板処理装置の概略]
まず、図1、図2を参照して、本実施例に係る基板処理装置10を概略的に説明する。図1に示すように、基板処理装置10の筐体101内部の前面側には、カセットステージ105が設けられている。カセットステージ105は、図示しない外部搬送装置との間で、基板収納容器としてのカセット100の授受を行う。もちろん、カセットの代わりにポッド(FOUP)を用いてもよい。ポッドは、基板を収納する内部に窒素等の不活性ガスを充填可能とした基板収納容器である。カセットステージ105の後方には、カセット搬送機115が設けられている。カセット搬送機115の後方には、カセット100を保管するためのカセット棚109が設けられる。また、カセットステージ105の上方には、カセット100を保管するための予備カセット棚110が設けられている。予備カセット棚110の上方には、クリーンユニット118が設けられている。クリーンユニット118は、クリーンエアを筐体101の内部に流通させる。
筐体101の後部上方には、処理炉15が設けられている。処理炉15の下方には、ボートエレベータ121が設けられている。ボートエレベータ121は、ウェハ16を搭載したボート13を、処理炉15の内と外の間で昇降させる。ボート13は、ウェハ16を水平姿勢で多段に保持する基板保持具である。ボートエレベータ121には、処理炉15の下端を塞ぐための蓋体としてのシールキャップ14が取り付けられている。シールキャップ14は、ボート13を垂直に支持する。
ボートエレベータ121とカセット棚109との間には、ウェハ16を搬送するウェハ移載機112が設けられている。ボートエレベータ121の横には、処理炉15の下端を気密に閉塞するための炉口シャッタ116が設けられている。炉口シャッタ116は、ボート13が処理炉15の外にあるときに、処理炉15の下端を閉塞することができる。
ウェハ16が装填されたカセット100は、図示しない外部搬送装置からカセットステージ105に搬入される。さらに、カセット100は、カセット搬送機115により、カセットステージ105からカセット棚109または予備カセット棚110に搬送される。カセット棚109には、ウエハ移載機112の搬送対象となるカセット100が収納される移載棚123がある。ボート13に対してウェハ16が移載されるカセット100は、カセット搬送機115により移載棚123に移載される。カセット100が移載棚123に移載されると、ウェハ移載機112により、移載棚123から降下状態のボート13に、ウェハ16を移載する。
ボート13に所定枚数のウェハ16が移載されると、ボートエレベータ121により、ボート13が処理炉15内に挿入され、シールキャップ14により、処理炉15が気密に閉塞される。気密に閉塞された処理炉15内では、ウェハ16が加熱されると共に、処理ガスが処理炉15内に供給され、ウェハ16に加熱等の処理がなされる。
ウェハ16の処理が完了すると、上記した動作の逆の手順により、ウェハ16は、ウェハ移載機112により、ボート13から移載棚123のカセット100に移載され、カセット100は、カセット搬送機115により、移載棚123からカセットステージ105に移載され、図示しない外部搬送装置により、筐体101の外部に搬出される。
ボート13が降下状態において、炉口シャッタ116は、処理炉15の下端を気密に閉塞し、外気が処理炉15内に巻き込まれるのを防止している。
[処理炉]
図1、図2に示されているように、本実施例に係る基板処理装置10は、処理炉15を備えており、処理炉15は、円筒形状で石英製の反応管21、及び円筒形状で金属製のインレットフランジ22を備えている。反応管21は、基板(本例ではウェハ16)を収容し、加熱処理する反応容器である。反応管21は、円筒形状の加熱部(本例では抵抗ヒータ25)の内側に、同心円状に設けられている。反応管21は、その上端が閉塞している。反応管21の下端は、インレットフランジ22の上端に接しており、インレットフランジ22の下端開口は、シールキャップ14により、図示しない気密部材(Oリング等)を介して気密に閉塞される。
図2に示すように、反応管21は、処理室201とバッファ室202を有している。処理室201には、第1の処理ガスを処理室201内に導入するための多孔ノズル203が設けられている。多孔ノズル203は、反応管21の管壁に沿って垂直方向に立設されており、ガスを流出する多数の開口を有している。処理室201には、ボート13が搬入される。バッファ室202には、その下部に、反応管21を貫通して、2本のガスノズル205と206が設けられている。また、バッファ室202には、処理室201の方向に、丸穴またはスリット212が複数設けられている。
バッファ室202内には、ニッケルなどの金属材料から成るアンテナ電極207が設けられている。アンテナ電極207は、絶縁性の高い石英などから成るアンテナ絶縁カバー208により覆われている。アンテナ電極207は、形状を自由に変えることのできるワイヤーやメッシュ構造が好ましく、U字形状を有し、その両端に整合器51を介して電源52に接続されている。アンテナ電極207に、1〜50MHz、例えば13.56MHzのRF電力を供給することで、後述するように、バッファ室202内にプラズマとラジカルを生成することができる。
ヒータ25、反応管21、インレットフランジ22およびシールキャップ14等により、処理炉15が構成されている。また、反応管21、インレットフランジ22及びシールキャップ14により、処理室201が形成されている。シールキャップ14の上には、基板保持部材(ボート13)が立設されている。ボート13は、処理炉15内に、処理炉15の下端開口から挿入される。ボート13には、バッチ処理される複数のウェハ16が、それぞれ水平姿勢で管軸方向(垂直方向)に多段に積載される。ヒータ25は、処理炉15に挿入されたウェハ16を、所定の温度に加熱する。
シールキャップ14は、インレットフランジ22の下端に垂直方向下側から当接されるようになっている。シールキャップ14は、例えばステンレス等の金属からなり、円板状に形成されている。シールキャップ14の上面には、反応管21の下端と当接するシール部材としてのOリング(図示せず)が設けられている。
シールキャップ14の下側には、ボート13を回転させるボート回転機構19が設置されている。ボート回転機構19の回転軸18は、シールキャップ14を貫通し、ボート13に接続されており、ボート13を回転させることでウェハ16を回転させるように構成されている。シールキャップ14は、反応管21の外部に垂直に設備された昇降設備としてのボートエレベータ121によって、垂直方向に昇降されるように構成されており、これによりボート13を処理室201に搬入搬出することが可能となっている。ボート回転機構19及びボートエレベータ121には、制御部80が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するように構成されている。
ボート13は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウェハ16を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なお、ボート13の下部には、例えば石英や炭化珪素等の耐熱性材料からなる円板形状をした断熱部材としての断熱板17が水平姿勢で多段に複数枚配置されており、ヒータ25からの熱がシールキャップ14側に伝わりにくくなるよう構成されている。
反応管21内には、温度検出器としての図示しない温度モニタが設置されている。ヒータ25と温度モニタは、制御部80に電気的に接続されており、温度モニタにより検出された温度情報に基づきヒータ25への通電具合を調整することにより、処理室201内の温度が所望の温度分布となるよう、所望のタイミングにて制御するように構成されている。
[ガス供給系]
図2に示すように、インレットフランジ22を貫通する多孔ノズル203には、処理室201へ、エチル基結合を有するシリコン含有ガスである第1の処理ガス(本例ではトリエチルシランガス)を供給するガス供給管43の一端が、接続されている。ガス供給管43の他端は、ガス供給管43aとガス供給管43bとに分岐している。ガス供給管43aには、上流から順に、第1の処理ガス(トリエチルシランガス)供給源31a、MFC(マスフローコントローラ:流量制御装置)32a、開閉バルブ33aが設けられている。ガス供給管43bには、上流から順に、不活性ガスとしての、例えば窒素ガス供給源31b、MFC32b、開閉バルブ33bが設けられている。ガス供給管43、第1の処理ガス(トリエチルシランガス)供給源31a、MFC32a、開閉バルブ33a、ガス供給管43、多孔ノズル203により、第1のガス供給系が構成される。第1のガス供給系は、ガス供給管43b、窒素ガス供給源31b、MFC32b、開閉バルブ33bを含むこともできる。
図2に示すように、反応管21の下部を貫通するガスノズル205には、バッファ室202へ第2の処理ガス(本例では酸素ガス)を供給するガス供給管45の一端が、接続されている。ガス供給管45には、上流から順に、第2の処理ガス(酸素ガス)供給源31c、MFC32c、開閉バルブ33cが設けられている。なお、本実施例では、第2の処理ガスとして酸素ガスを用いているが、オゾンガスを用いることもできる。
また、反応管21の下部を貫通するガスノズル206には、バッファ室202へ不活性ガス(本例ではヘリウムガスや窒素ガス)を供給するガス供給管46の一端が、接続されている。ガス供給管46の他端は、ガス供給管46dとガス供給管46eとに分岐している。ガス供給管46dには、上流から順に、ヘリウムガス供給源31d、MFC32d、開閉バルブ33dが設けられている。ガス供給管46eには、上流から順に、窒素ガス供給源31e、MFC32e、開閉バルブ33eが設けられている。
第2の処理ガス(酸素ガス)供給源31c、MFC32c、開閉バルブ33c、ガス供給管45、ガスノズル205により、第2のガス供給系が構成される。第2のガス供給系は、ヘリウムガス供給源31d、MFC32d、開閉バルブ33d、ガス供給管46を含むこともできる。
MFC32a、32b、32c、32d、32eには、制御部80が電気的に接続されており、供給するガスの流量が所望の量となるよう所望のタイミングで制御するように構成されている。
[排気系]
反応管21の下方のインレットフランジ22には、処理室201内のガスを排気する排気口27が形成され、該排気口27には、ガス排気管44の一端が接続されている。ガス排気管44の他端は、真空ポンプ35(排気装置)にAPC(Auto Pressure Controller)バルブ34を介して接続されている。処理室201内は、真空ポンプ35によって排気される。なお、APCバルブ34は、弁の開閉により処理室201の排気および排気停止を行なうことができる開閉弁であり、かつまた、弁開度の調節により圧力を調整することができる圧力調整弁である。
また、圧力検出器としての圧力センサ28が、APCバルブ34の上流側に設けられている。このようにして、処理室201内の圧力が所定の圧力(真空度)となるよう、真空排気するように構成されている。APCバルブ34および圧力センサ28には、制御部80が電気的に接続されており、制御部80は、圧力センサ28により検出された圧力に基づいて、APCバルブ34により処理室201内の圧力が所望の圧力となるよう、所望のタイミングにて制御するように構成されている。
[制御部]
制御部(コントローラ)80は、MFC32a、32b、32c、32d、32e、開閉バルブ33a、33b、33c、33d、33e、APCバルブ34、温度モニタ、ヒータ25、圧力センサ28、真空ポンプ35、ボート回転機構19、ボートエレベータ121等、基板処理装置10の各構成部に電気的に接続されている。
制御部80は、MFC32a、32b、32c、32d、32eの流量調整、開閉バルブ33a、33b、33c、33d、33eの開閉動作、APCバルブ34の開閉および圧力調整動作、ヒータ25の温度調節、真空ポンプ35の起動・停止、ボート回転機構19の回転速度調節、ボートエレベータ121の昇降動作制御等、基板処理装置10の各構成部の制御を、プログラム及びレシピに基づき行う。
図1に示す基板処理装置10を用いて、半導体デバイスの製造工程の一工程として、複数の基板としてのウェハ16に対し、炭素含有の酸化シリコン膜を形成する実施例について、図3ないし図5を用いて説明する。図3は、本発明の実施形態に係る処理ガス供給工程を示す図である。図4は、本発明の実施形態に係る処理ガス供給工程を時系列に示す図である。制御部80は、本実施例の基板処理装置10を次のように制御する。
(ウェハ搬入工程)
処理室201が大気圧の状態で、ボートエレベータ121により、ボート13とともにシールキャップ14が降下され、処理炉15の下端よりボート13が完全に搬出される。この状態で、ウェハ移載機112により、ウェハ16がボート13に搭載される。その後、ボートエレベータ121により、ボート13とともにシールキャップ14が上がり、処理炉15下端の炉口が閉じられ、処理室201へのウェハ16の搬入が終了する。
(窒素ガスパージ工程)
次に、APCバルブ34を徐々に全開にし、真空ポンプ35により処理室201内を真空排気して、処理室201内の圧力を例えば0.1Pa以下の減圧状態にする。回転機構19により、ウェハ16を搭載したボート13を回転し、1rpmから10rpmの範囲内で回転数を一定に維持する。また、ヒータ25に電力を供給し、580℃から700℃の範囲内でウェハ16の温度を一定に維持する。図4に示すように、毎分数リットルの窒素ガス411を、窒素ガス供給源31eからガスノズル206を介してバッファ室202内へ供給するとともに、窒素ガス供給源31bから多孔ノズル203を介して処理室201内へ供給して、任意の圧力にて窒素ガス(N)パージを数分間実施した後、窒素ガスパージ411を終える。
(第1の処理工程)
図4に示すように、MFC32eにより0.05slm(standard liter/min)から5slmの所望の流量に調節した窒素ガス412を、ガスノズル206より、バッファ室202を介して処理室201内に導入し、この窒素ガス導入を5秒以上維持する。本実施例では、処理室201の容積100L(liter)に対して0.2slmの窒素ガスを、25秒間導入した。
次に、MFC32aにより、0.05slmから0.5slmの所望の流量に調節したトリエチルシランガス((CSiH)413を、多孔ノズル203より処理室201内に導入する。このとき、処理室201内を、APCバルブ34により、50Paから500Paの所望の圧力で、5秒から30秒の間維持する。本実施例では、処理室201の容積100Lに対して0.1slmのトリエチルシランガスを、200Paの全圧で、20秒間導入した。このように、第1の処理工程では、炭化珪素膜を形成することができる。
第1の処理工程においては、水素終端したシリコン基板表面に、熱分解したトリエチルシランガスが反応して吸着し、炭化珪素膜を形成するものである。
その後、窒素ガス412とトリエチルシランガス413の供給を止めて、APCバルブ34を全開にして、処理室201内の雰囲気を速やかに排気し、除去する。
(第2の処理工程)
図4に示すように、MFC32dにより、0.1slmから5slmの所望の流量に調節したヘリウム(He)ガス421を、ガスノズル206より、バッファ室202を介して処理室201内に導入し、このヘリウムガス導入を5秒以上維持する。本実施例では、処理室201の容積100Lに対して0.1slmのヘリウムガスを、25秒間導入した。
次に、MFC32cにより、0.1slmから5slmの所望の流量に調節した酸素(O)ガス422を、ガスノズル205より、バッファ室202を介して処理室201内に導入する。このとき、処理室201内を、APCバルブ34により、20Paから100Paの所望の圧力に設定し、この状態を5秒から30秒の間維持する。また、同時に、アンテナ電極207への供給電力423を、30Wから3000Wの所望の電力(RF Power)に設定し、この状態を5秒から30秒の間維持する。これにより、バッファ室202内において、酸素含有ガスがプラズマやラジカルへと活性化される。プラズマ化されたガスのほとんどは、バッファ室202に留められる。中性なガスと不純物は、ガス排気口27より排出される。なお、本実施例では、処理室201の容積100Lに対して0.1slmの酸素ガスを、100Paの全圧で、20秒間導入した。また、800Wの電力を20秒間、供給した。このように、第2の処理工程では、第1の処理工程で形成された炭化珪素膜を酸化することができる。
第2の処理工程においては、第1の処理工程で形成された炭化珪素膜が、酸素ガスのラジカル(O*)と反応して、炭素含有の酸化シリコン膜を形成するものである。
なお、本例の第2の処理工程においては、不活性ガスとして窒素ガスを用いず、ヘリウムガスを用いる。窒素ガスを用いると、窒素ガスがプラズマ化されるため、炭素含有酸化シリコン膜が窒化されてしまうので、好ましくないためである。
その後、アンテナ電極207への電力供給423を止めるとともに、ヘリウムガス421と酸素ガス422の供給を止め、APCバルブ34を全開にして、処理室201内の雰囲気を速やかに排気し、除去する。
(第1の処理工程と第2の処理工程の繰り返し)
上記の第1の処理工程と第2の処理工程を交互に周期的に、所望の膜厚になるまで1回以上、N回繰り返す。つまり、上記の第1の処理工程と第2の処理工程から構成される一連の処理工程を、1回以上繰り返す。ここで、1回繰り返すとは1回行うことであり、N回繰り返すとは、N回行うことを意味する。
上記の第1の処理工程と第2の処理工程により基板上に形成された炭素含有酸化シリコン膜に対して行われる第1の処理工程においては、形成された炭素含有酸化シリコン膜に、熱分解したトリエチルシランガスが反応して吸着し、再び炭化珪素膜を形成する。
また、該炭化珪素膜に対して行われる第2の処理工程においては、第1の処理工程で形成された炭化珪素膜が、酸素ガスのラジカル(O*)と反応して、炭素含有酸化シリコン膜を形成するものである。
なお、酸化シリコン膜中の炭素濃度(炭素原子含有率)を低くし、誘電率を低くするうえで、前記一連の処理工程は2回以上繰り返すのが好ましい。
(窒素ガスパージ工程)
その後、ガスノズル206と多孔ノズル203より、毎分数リットルの窒素ガス451を、バッファ室202内と処理室201内に供給して、任意の圧力にて窒素ガスパージを数分間実施した後、窒素ガスパージ451を終える。
(基板搬出工程)
その後、ボート回転とヒータ25への電力の供給を止め、APCバルブ34を閉じて、処理室201内の圧力が大気圧になるまで、ガスノズル206と多孔ノズル203より、窒素ガスを供給する。ウェハ16の温度が50℃以下になったところで、成膜処理の終わったウェハ16は、上述したウェハ16の搬入手順と逆の手順で、処理炉15下端から搬出されて回収される。
これら一連のガス供給工程を図3に示す。図3に示すように、窒素ガスパージ後、第1の処理工程と第2の処理工程は、交互に1回以上繰り返され、その後、窒素ガスパージが行われて処理が終了する。
図5に示すように、第1の処理工程により、ウェハ501上に形成される炭化シリコン膜(SiC)502は、その一部が、第2の処理工程により酸化されて炭素含有酸化シリコン膜(SiOC)504が形成される。503は、第1の処理工程により形成された炭化シリコン膜(SiC)502が、第2の処理工程によっても酸化されずに残っていることを示す。図5(c)は、炭化シリコン膜503と炭素含有酸化シリコン膜504との積層構造を示している。
第1の処理工程において、トリエチルシランガスの流量や処理時間を適正に制御することにより、炭化シリコン膜の膜厚を制御し、また、第2の処理工程において、酸素ガスの流量や処理時間を適正に制御することにより、酸化シリコン膜中の炭素濃度(炭素原子含有率)を制御することや、炭化シリコン膜(SiC)を含まない単一層からなる炭素含有酸化シリコン膜の形成も実現可能である。また、成膜する酸化シリコン膜の膜厚均一性も向上する。
また、第1の処理工程と第2の処理工程を1周期とした場合、その周期は短いほど、緻密で耐エッチング性の高い炭素含有酸化シリコン膜を形成することができ、また、Si、C、O原子の膜中分布の偏りができる問題を抑制できる。
なお、このようにして形成した炭素含有酸化シリコン膜は、成膜後の後工程において、例えば酸素プラズマによるアッシング処理を行う場合、強い耐酸化性を示すので、好ましい。
なお、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
本明細書の記載に基づき、次の発明を把握することができる。
すなわち、第1の発明は、
処理室内に基板を搬入する工程と、
前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、
前記処理室内に酸素含有ガスを供給し前記炭化珪素膜を酸化する第2の処理工程と、
を有し、
前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する半導体装置の製造方法。
この構成により、高いエッチング耐性と低誘電率とを備えた炭素含有酸化シリコン膜を形成することができる。
なお、前記第1の発明において、前記エチル基結合を有するシリコン含有ガスは、(C)SiH(エチルシラン)、(CSiH(ジエチルシラン)、(CSiH(トリエチルシラン)、(CSi(テトラエチルシラン)、(C)SiCl(エチルトリクロロシラン)、(CSiCl(ジエチルジクロロシラン)、(CSiCl(トリエチルクロロシラン)とすることができる。
また、前記第1の発明の構成により形成した炭素含有酸化シリコン膜の1%希釈フッ酸溶液に対するウエット・エッチング・レート(Wet Etching Rate)は、2Å/min以上かつ10Å/min以下とすることができる。あるいは、前記ウエット・エッチング・レートは、2Å/min以上かつ5Å/min以下とすることができる。
また、前記第1の発明の構成により形成した炭素含有酸化シリコン膜の誘電率は、2.5以上かつ5.5以下とすることができる。あるいは、前記誘電率は、2.5以上かつ4.0以下とすることができる。
また、前記第1の発明の構成により形成した炭素含有酸化シリコン膜は、膜中のシリコン原子が30原子%以上55原子%以下であり、酸素原子が30原子%以上55原子%以下であり、炭素原子が5原子%以上20原子%以下とすることができる。このような原子含有比率にすると、炭素含有酸化シリコン膜の誘電率を、2.5以上かつ4.0以下とすることができる。
第2の発明は、
基板を処理する処理室と、
前記処理室内にエチル基結合を有するシリコン含有ガスとを供給する第1のガス供給系と、
前記処理室内に酸素含有ガスを供給する第2のガス供給系と、
前記第1のガス供給系から、前記処理室内にエチル基結合を有するシリコン含有ガスを供給し前記基板上に炭化珪素膜を形成し、前記第2のガス供給系から前記処理室に酸素含有ガスを供給し前記炭化珪素膜を酸化処理し、前記炭化珪素膜の形成処理と前記酸化処理から構成される一連の処理を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成するよう制御する制御部と、を有する基板処理装置。
この構成により、高いエッチング耐性と低誘電率とを備えた炭素含有酸化シリコン膜を形成することができる。
第3の発明は、
処理室内に基板を搬入する工程と、
前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、
前記処理室内に、酸素含有ガスを供給して、前記炭化珪素膜を酸化する第2の処理工程と、を有し、
前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する膜の形成方法。
この構成により、高いエッチング耐性と低誘電率とを備えた炭素含有酸化シリコン膜を形成することができる。
第4の発明は、
前記第1の発明において、前記エチル基を有するシリコン含有ガスおよび前記酸素含有ガスのキャリアガスとして不活性ガスが用いられ、前記エチル基を有するシリコン含有ガスおよび前記酸素含有ガスは、前記不活性ガスとともに処理室内へ供給されるようにした半導体装置の製造方法。
このように、供給される処理ガスをキャリアガスである不活性ガスとともに供給すると、処理ガスが供給管内でガス分解するのをキャリアガスにより抑制しつつ、処理ガスを処理室内へ供給することができる。また、処理ガス供給用の供給口と別に、不活性ガス供給用の供給口を設置する必要がなく、部品点数を低減し、設備費用を低減することができる。
なお、このとき、前記第1の処理工程において、前記エチル基を有するシリコン含有ガスとともに処理室内へ供給される不活性ガスは、希ガス又は窒素ガスとし、前記第2の処理工程において、前記酸素含有ガスとともに処理室内へ供給される不活性ガスは希ガスとすることができる。
また、前記第1及び第2の処理工程において用いられる希ガスは、アルゴンガス、ヘリウムガス、ネオンガスとすることができる。
第5の発明は、
前記第1の発明において、前記第1の処理工程は、580℃以上700℃未満で行われるようにした半導体装置の製造方法。
580℃未満であれば、トリエチルシランは気相中でほとんど分解できないため、基板への吸着量が極めて少なく、成膜が難しい。700℃以上であれば、気相中での分解が強すぎるため、膜厚均一性の確保が難しい。580℃以上であれば、第1の処理工程と第2の処理工程をサイクリックに切り換えることにより、緻密で膜厚均一性の良好な特徴を持つ炭素含有酸化シリコン膜を得ることができる。
また、さらに好ましくは、前記第1の処理工程は、600℃以上700℃未満で行うのがよい。600℃以上であれば、先に述べた特徴に加えて、成膜速度の向上を図ることが可能である。
第6の発明は、
前記第4の発明において、前記エチル基を有するシリコン含有ガスを前記不活性ガスとともに処理室内へ供給する際に、前記不活性ガスの流量を、前記シリコン含有ガスの流量に対して、1倍以上20倍以下とするようにした半導体装置の製造方法。
不活性ガスの流量がシリコン含有ガスに比べて1倍より少ないと、シリコン含有ガスが処理室に供給される前に分解されるので好ましくない。また、不活性ガスの流量がシリコン含有ガスに比べて20倍より多いと、成膜速度が低下して実用的でなくなる。
第7の発明は、
前記第4の発明において、前記酸素含有ガスを前記不活性ガスとともに処理室内へ供給する際に、前記不活性ガスの流量を、前記酸素含有ガスの流量に対して、0.5倍以上10倍以下とするようにした半導体装置の製造方法。
不活性ガスの流量が酸素含有ガスに比べて0.5倍より少ないと、例えば酸素含有ガスをプラズマ化する場合に、プラズマ化するためのRF電力を非常に大きくする必要がある。また、不活性ガスの流量が酸素含有ガスに比べて10倍より多いと、成膜速度が低下して実用的でなくなる。
第8の発明は、
処理室内に基板を搬入する工程と、
前記処理室内に、エチル基結合を有するシリコン含有ガスと不活性ガスとを供給して、前記基板上に炭化珪素膜を形成する第1の処理工程と、
前記処理室内に、酸素含有ガスと不活性ガスとを供給し、前記酸素含有ガスをプラズマ化して、前記炭化珪素膜を酸化する第2の処理工程とを有し、
前記第1の処理工程と第2の処理工程から構成される一連の処理工程を、1回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する半導体装置の製造方法。
このように、酸素含有ガスをプラズマ化、ラジカル化することにより、炭化珪素膜を短時間で、酸化処理することができる。
第9の発明は、
基板を処理する処理室と、
処理室に連通するバッファ室に設けたアンテナ電極と、
前記処理室内にエチル基結合を有するシリコン含有ガスと不活性ガスとを供給する第1のガス供給系と、
前記処理室内に酸素含有ガスと不活性ガスとを供給する第2のガス供給系と、
前記第1のガス供給系から、前記処理室内にエチル基結合を有するシリコン含有ガスと不活性ガスとを供給して前記基板上に炭化珪素膜を形成し、前記第2のガス供給系から、前記バッファ室内に酸素含有ガスと不活性ガスとを供給し、前記アンテナ電極により前記酸素含有ガスをプラズマ化して前記炭化珪素膜を酸化処理するよう制御するとともに、前記炭化珪素膜の形成処理と前記酸化処理から構成される一連の処理工程を2回以上繰り返すことにより、所定の膜厚の炭素含有酸化シリコン膜を形成するよう制御するコントローラと、を有する基板処理装置。
このように、アンテナ電極を用いて、酸素含有ガスをプラズマ化、ラジカル化することにより、炭化珪素膜を短時間で、酸化処理することができる。
10…基板処理装置、13…ボート、14…シールキャップ、15…処理炉、16…ウェハ、19…ボート回転機構、21…反応管、22…インレットフランジ、25…ヒータ、27…ガス排気口、28…圧力センサ、31a…第1の処理ガス供給源、31b…窒素ガス供給源、31c…酸素供給源、31d…ヘリウムガス供給源、32a、32b、32c、32d、32e…MFC、33a、33b、33c、33d、33e…開閉バルブ、34…APCバルブ、35…真空ポンプ、43…ガス供給管、44…ガス排気管、45…ガス供給管、46…ガス供給管、51…整合器、52…電源、80…制御部、100…カセット、101…筐体、105…カセットステージ、110…カセットストッカ、112…ウエハ移載機、116…炉口シャッタ、121…ボートエレベータ、121…ボートエレベータ、201…処理室、202…バッファ室、203…多孔ノズル、205…ガスノズル、206…ガスノズル、207…アンテナ電極、208…アンテナ絶縁カバー、212…スリット。

Claims (3)

  1. 処理室内に基板を搬入する工程と、
    前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、
    前記処理室内に酸素含有ガスを供給し前記炭化珪素膜を酸化する第2の処理工程と、
    を有し、
    前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する半導体装置の製造方法。
  2. 基板を処理する処理室と、
    前記処理室内にエチル基結合を有するシリコン含有ガスとを供給する第1のガス供給系と、
    前記処理室内に酸素含有ガスを供給する第2のガス供給系と、
    前記第1のガス供給系から、前記処理室内にエチル基結合を有するシリコン含有ガスを供給し前記基板上に炭化珪素膜を形成処理し、前記第2のガス供給系から前記処理室に酸素含有ガスを供給し前記炭化珪素膜を酸化処理し、前記形成処理と前記酸化処理から構成される一連の処理を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成するよう制御する制御部と、を有する基板処理装置。
  3. 処理室内に基板を搬入する工程と、
    前記処理室内にエチル基結合を有するシリコン含有ガスを供給し、前記基板上に炭化珪素膜を形成する第1の処理工程と、
    前記処理室内に、酸素含有ガスを供給して、前記炭化珪素膜を酸化する第2の処理工程と、を有し、
    前記第1の処理工程と前記第2の処理工程から構成される一連の処理工程を、2回以上繰り返すことにより、所定膜厚の炭素含有酸化シリコン膜を形成する膜の形成方法。
JP2009259956A 2009-11-13 2009-11-13 半導体装置の製造方法、基板処理装置、及びプログラム Active JP5421736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009259956A JP5421736B2 (ja) 2009-11-13 2009-11-13 半導体装置の製造方法、基板処理装置、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009259956A JP5421736B2 (ja) 2009-11-13 2009-11-13 半導体装置の製造方法、基板処理装置、及びプログラム

Publications (2)

Publication Number Publication Date
JP2011108737A true JP2011108737A (ja) 2011-06-02
JP5421736B2 JP5421736B2 (ja) 2014-02-19

Family

ID=44231919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259956A Active JP5421736B2 (ja) 2009-11-13 2009-11-13 半導体装置の製造方法、基板処理装置、及びプログラム

Country Status (1)

Country Link
JP (1) JP5421736B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183218A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
KR101553481B1 (ko) 2013-08-08 2015-09-15 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2016027674A (ja) * 2012-04-12 2016-02-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 酸化ケイ素薄膜の高温原子層堆積
US9349586B2 (en) 2013-03-19 2016-05-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9472391B2 (en) 2013-05-24 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method
US9673043B2 (en) 2013-09-30 2017-06-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
US9698007B2 (en) 2013-09-09 2017-07-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2020036013A (ja) * 2018-08-29 2020-03-05 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー 高い炭素含有量を有するケイ素含有膜の製造方法
WO2021034641A1 (en) 2019-08-16 2021-02-25 Versum Materials Us, Llc Silicon compounds and methods for depositing films using same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856415A (ja) * 1981-09-30 1983-04-04 Semiconductor Energy Lab Co Ltd プラズマ気相法
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
JP2004134766A (ja) * 2002-09-04 2004-04-30 Asm Japan Kk 半導体基板上への成膜方法
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
JP2008511993A (ja) * 2004-08-27 2008-04-17 エーエスエム インターナショナル エヌ.ヴェー. 低温シリコン化合物堆積
JP2008227460A (ja) * 2007-02-16 2008-09-25 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2009513000A (ja) * 2005-09-30 2009-03-26 東京エレクトロン株式会社 引張応力を有するシリコン酸窒化膜を形成する方法
JP2009147265A (ja) * 2007-12-18 2009-07-02 Panasonic Corp 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856415A (ja) * 1981-09-30 1983-04-04 Semiconductor Energy Lab Co Ltd プラズマ気相法
WO2001097269A1 (fr) * 2000-06-13 2001-12-20 Applied Materials Inc. Procede et systeme de transformation de film et tranche
JP2004134766A (ja) * 2002-09-04 2004-04-30 Asm Japan Kk 半導体基板上への成膜方法
JP2008511993A (ja) * 2004-08-27 2008-04-17 エーエスエム インターナショナル エヌ.ヴェー. 低温シリコン化合物堆積
JP2009513000A (ja) * 2005-09-30 2009-03-26 東京エレクトロン株式会社 引張応力を有するシリコン酸窒化膜を形成する方法
JP2007201336A (ja) * 2006-01-30 2007-08-09 Hitachi Ltd 半導体積層体の形成方法
JP2008227460A (ja) * 2007-02-16 2008-09-25 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2009147265A (ja) * 2007-12-18 2009-07-02 Panasonic Corp 半導体装置及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242864B2 (en) 2012-04-12 2019-03-26 Versum Materials Us, Llc High temperature atomic layer deposition of silicon oxide thin films
JP2016027674A (ja) * 2012-04-12 2016-02-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 酸化ケイ素薄膜の高温原子層堆積
JP2014183218A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
US9349586B2 (en) 2013-03-19 2016-05-24 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9548198B2 (en) 2013-03-19 2017-01-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9831082B2 (en) 2013-03-19 2017-11-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium
US9472391B2 (en) 2013-05-24 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device manufacturing method
US9732426B2 (en) 2013-08-08 2017-08-15 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101553481B1 (ko) 2013-08-08 2015-09-15 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9698007B2 (en) 2013-09-09 2017-07-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9793107B2 (en) 2013-09-09 2017-10-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9673043B2 (en) 2013-09-30 2017-06-06 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
JP2020036013A (ja) * 2018-08-29 2020-03-05 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー 高い炭素含有量を有するケイ素含有膜の製造方法
JP6999620B2 (ja) 2018-08-29 2022-01-18 バーサム マテリアルズ ユーエス,リミティド ライアビリティ カンパニー 高い炭素含有量を有する炭素ドープ酸化ケイ素膜および炭化ケイ素膜の製造方法
WO2021034641A1 (en) 2019-08-16 2021-02-25 Versum Materials Us, Llc Silicon compounds and methods for depositing films using same
EP3997729A4 (en) * 2019-08-16 2023-07-12 Versum Materials US, LLC SILICON COMPOUNDS AND METHODS OF DEPOSITIONING FILMS USING THEM

Also Published As

Publication number Publication date
JP5421736B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
JP5421736B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
US9646821B2 (en) Method of manufacturing semiconductor device
JP5036849B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
TWI331364B (ja)
TWI443747B (zh) 半導體裝置製造方法以及基板處理方法及設備
WO2007020874A1 (ja) 薄膜形成方法および半導体デバイスの製造方法
KR20110089117A (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JP5805461B2 (ja) 基板処理装置および半導体装置の製造方法
JP6529348B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2004027849A1 (ja) 半導体装置の製造方法および基板処理装置
JP5466526B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2006190787A (ja) 基板処理装置及び半導体デバイスの製造方法
KR100893252B1 (ko) 박막 형성 장치 및 박막 형성 장치의 세정 방법
JP2010280945A (ja) 半導体装置の製造方法
JP2011061007A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2009263764A (ja) 半導体製造装置及び半導体装置の製造方法
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP2014209633A (ja) 基板処理装置
JP5687328B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2005197561A (ja) 基板処理装置
JP4112591B2 (ja) 半導体装置の製造方法および基板処理装置
JP2010219561A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2007077455A (ja) 半導体デバイスの製造方法
JP2005079131A (ja) 熱処理方法及び熱処理装置
JP2011159906A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131122

R150 Certificate of patent or registration of utility model

Ref document number: 5421736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250