TWI414026B - 製造薄膜電晶體之方法 - Google Patents

製造薄膜電晶體之方法 Download PDF

Info

Publication number
TWI414026B
TWI414026B TW097150339A TW97150339A TWI414026B TW I414026 B TWI414026 B TW I414026B TW 097150339 A TW097150339 A TW 097150339A TW 97150339 A TW97150339 A TW 97150339A TW I414026 B TWI414026 B TW I414026B
Authority
TW
Taiwan
Prior art keywords
film
passivation
germanium film
amorphous germanium
polycrystalline germanium
Prior art date
Application number
TW097150339A
Other languages
English (en)
Other versions
TW200933753A (en
Inventor
Hyoung June Kim
Dong Hoon Shin
Su Kyoung Lee
Jung Min Lee
Wang Jun Park
Sung Ryoung Ryu
Hoon Kim
Original Assignee
Viatron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070140742A external-priority patent/KR100974610B1/ko
Priority claimed from KR1020080033105A external-priority patent/KR101007244B1/ko
Application filed by Viatron Technologies Inc filed Critical Viatron Technologies Inc
Publication of TW200933753A publication Critical patent/TW200933753A/zh
Application granted granted Critical
Publication of TWI414026B publication Critical patent/TWI414026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

製造薄膜電晶體之方法
本發明係關於一種製造具有改善電流特性及高電子遷移率薄膜電晶體之方法，其中一非晶矽薄膜藉由金屬誘導結晶法結晶形成多晶矽薄膜，非晶矽薄膜的回火條件及金屬觸媒摻雜入非晶矽薄膜的數量係被最適化，以減少金屬矽化物區域分布在多晶矽薄膜中的晶粒邊界。且其中氧氣或水蒸氣被提供於多晶矽薄膜的表面形成一鈍化薄膜。
通常，多晶矽薄膜係用於主動矩陣液晶顯示器、主動矩陣有機發光二極體及太陽能電池。典型地，非晶矽薄膜藉由結晶法結晶形成多晶矽薄膜。不同種類的結晶法，如雷射結晶法及固相結晶法(solid-phase crystallization,SPC)(例如高溫回火及使用金屬觸媒回火)，作為是現行多晶矽薄膜的製法。
表面矽懸浮鍵、內部晶粒邊界及晶粒內缺陷(例如雙缺陷、縫隙原子、空缺及分支晶粒邊界)係出現於由非晶矽薄膜所生產的多晶矽薄膜，而不像單晶矽薄膜。這樣的缺陷阻礙了電子與電洞在多晶矽薄膜中的遷移，惡化了使用多晶矽薄膜所製造裝置(如電晶體)的特性。
再者，金屬矽化物(如NiSi2 )在結晶過程中形成於多晶矽薄膜的晶粒邊界，阻礙了電子與電洞的遷移，如同第一圖所示。特別是，該金屬矽化物存在於薄膜電晶體通道區域的晶粒邊界，並成為惡化裝置特性的缺陷(例如漏電流特性、電子遷移率及極值電壓特性)。因此，金屬矽化物線的消失對改善薄膜電晶體的漏電流特性是必須的。
關於氫鈍化處理的研究被用以移除多晶矽薄膜的缺陷。例如，多晶矽薄膜藉由氫電漿鈍化加以鈍化或在氫氣環境下回火。該添加來鈍化多晶矽薄膜的氫氣係鍵結至多晶矽薄膜的矽懸浮鍵。該鍵結電性中和多晶矽薄膜並防止於該多晶矽薄膜中阻礙電子與電洞遷移的缺陷發生。
然而，使用氫氣電漿鈍化的缺點在於，電漿會造成多晶矽薄膜表面的損害，使得使用多晶矽薄膜裝置之特性降低。該氫氣環境回火可以後續方式進行：i)將含有大量氫的氮化矽薄膜(SiNx )形成於多晶矽薄膜上，且氫氣在回火過程中係擴散至多晶矽薄膜之方法，或ii)在氫氣環境下的回火過程中將氫氣擴散至多晶矽薄膜之方法。該方法ii)則有由於氫氣擴散緩慢致使處理時間長的缺點。
再者，當電晶體的溫度增加時，藉由鈍化法所形成的Si-H鍵可輕易地分為氫原子與矽原子，使得根據使用的條件而產生電晶體可靠度的惡化。
本發明之一態樣提供一種製造具有改善電流特性及高電子遷移率薄膜電晶體之方法，藉此分布在多晶矽薄膜中的晶粒邊界的金屬矽化物區域可被減少。
本發明的另一態樣提供一種製造具有改善電流特性及高電子遷移率薄膜電晶體之方法，其中氧氣或水蒸氣被提供於多晶矽薄膜的表面形成一鈍化薄膜。
本發明的另一態樣提供一種製造薄膜電晶體之方法，其中氧氣或水蒸氣被用來強烈地鈍化多晶矽薄膜表面的矽懸浮鍵。
本發明的一實施例提供一種製造薄膜電晶體之方法，其中包含
在一絕緣基材上形成非晶矽薄膜；將非晶矽薄膜結晶形成為多晶矽薄膜；提供氧氣或水蒸氣至多晶矽薄膜的表面，以在多晶矽薄膜形成一作為鈍化薄膜之氧化薄膜(第一鈍化)；圖案化該多晶矽薄膜及鈍化薄膜，以轉換該多晶矽薄膜為主動層；形成一閘絕緣薄膜於多晶矽薄膜及鈍化薄膜之上；形成一閘電極於閘絕緣薄膜上，並分割該多晶矽薄膜為相對於閘電極之一通道區域與由該通道區域所分隔的第一及第二區域；植入P型或N型的摻雜物至該第一及第二區域以形成源極/汲極區域；形成中間絕緣薄膜於閘電極及閘絕緣薄膜之上；蝕刻該中間絕緣薄膜、閘絕緣薄膜以及鈍化薄膜以分別形成與源極及汲極區域相接觸的一第一接觸孔及一第二接觸孔；以及，形成一源極電極與一汲極電極，其係分別透過第一接觸孔及第二接觸孔與源極區域及汲極區域相接觸。
根據本發明的另一態樣，該方法可進一步包含形成介於絕緣基材上表面及非晶矽薄膜之間的一緩衝層。
根據本發明的另一態樣，該非晶矽薄膜可摻雜一金屬觸媒，且可進行600至850℃之間的回火5至150分鐘。
根據本發明的另一態樣，該非晶矽薄膜可藉由固相結晶法在至少800℃的溫度下進行結晶。
根據本發明的另一態樣，該非晶矽薄膜的結晶藉由隨著回火溫度增加而縮短回火時間的方式進行回火。
根據本發明的另一態樣，該非晶矽薄膜可摻雜一金屬觸媒，其濃度可在於1x1011 至1x1016 /cm2 。
根據本發明的另一態樣，該第一鈍化可藉由加熱或冷卻非晶矽薄膜實施。
根據本發明的另一態樣，該第一鈍化可在700至800℃之間溫度實施。根據本發明的另一態樣，水蒸汽可藉由氫氣及氧氣在700至900℃的溫度下反應(高溫火炬技術)所產生，或加熱去離子水至最少20℃。
根據本發明的另一態樣，該鈍化膜可具有單一原子層至數百埃(angstroms)的厚度。
根據本發明的另一態樣，該方法可進一步包含提供氧氣
或水蒸氣至源極及汲極區域的上部表面，以在形成接觸孔的步驟之後鈍化主動層(第二鈍化)。根據本發明的另一態樣，該第二鈍化可在200至600℃之間溫度實施。
根據本發明的另一態樣，該第一鈍化及第二鈍化可在具有複數個獨立反應室(chamber)或一具有垂直直立反應室(chamber)垂直管狀爐(furnace)的線上系統實施。
本發明的其他的態樣及/或優點將在後續的說明書的部份中提及，該部分明顯由說明書中所得知，或可由本發明的實施方式所習得。
本發明之內容係參照實施例進行細部描述，其範例如伴隨的圖式及對應其元件的參考元件符號。後述的實施例係用以參照圖式解釋本發明。
第二圖為根據本發明的一實施態樣製造薄膜電晶體方法之流程圖，且第三a圖至第三1圖說明對應於第二圖所示流程圖中個別步驟的程序圖。
根據第二圖，該方法包含下列步驟：一非晶矽薄膜之形成(S10)；非晶矽薄膜之結晶(S20)；第一鈍化(S30)；一主動層的形成(S40)；一閘絕緣薄膜的形成(S50)；一閘電極的形成(S60)；源極及汲極區域的形成(S70)。該方法可進一步包含形成一緩衝層(S5)。該方法可進一步包含下列步驟：一中間絕緣薄膜之形成(S80)；接觸孔之形成(S90)；第二鈍化(S100)；源極與汲極電極的形成(S110)。
在一實施例中，該非晶矽薄膜係結晶形成為多晶矽薄膜；且氧氣或水蒸氣係用以形成一鈍化薄膜於多晶矽薄膜。此時，該鈍化薄膜可為氧化物薄膜，其係藉由多晶矽薄膜根據結晶溫度的氧化所形成。在另一實施例，該鈍化薄膜可在由室溫加熱至較高溫度之加熱中或由較高溫度冷卻至室溫之冷卻中形成，其係用以非晶矽薄膜之結晶。
在另一實施例中，一可加速結晶之金屬觸媒可被摻雜入非晶矽薄膜中以形成一多晶矽薄膜，且回火溫度及時間可被最適化，以減少金屬觸媒的金屬成分沉積於多晶矽薄膜晶粒邊界的數量。
在另一實施例中，該結晶可與線上系統中第一鈍化一起實施，其中該線上系統係為複數個獨立控制反應室所構成的回火設備，以增加或減少非晶矽薄膜的溫度。在另一實施例中，氧氣或水蒸氣可被提供至線上系統的反應室中，以鈍化多晶矽薄膜。特別是，氧氣或水蒸氣係被提供至在結晶過程中加熱或冷卻該非晶矽薄膜之反應室中以鈍化多晶矽薄膜。
該線上系統係已揭露於韓國專利申請第10-2005-0017003、10-2005-0017004及10-2005-0017005號名稱為，用於半導體裝置之回火系統，中，現已由申請人提出申請，其細節描述在此省略。
在另一實施例中，該結晶、第一鈍化、第二鈍化可於一垂直管狀爐中被實施。特別是，該結晶可藉由載入形成於絕緣基材上之非晶矽薄膜進入垂直管狀爐而實施，其係伴隨著加熱及冷卻；以及該鈍化可藉由透過安裝於垂直管狀爐頂端之一噴嘴提供氧氣或水蒸氣，以維持該爐於氧氣或水蒸氣環境，或透過安裝於非晶矽薄膜之上的複數噴嘴直接噴霧氧氣或水蒸氣於形成於絕緣基材上之非晶矽薄膜的表面。該垂直管狀爐為一廣泛使用於半導體製造程序中之系統，且細部的描述在此省略。
參照第三a圖，在第S5步驟中，一緩衝層12係使用如氧化矽之一絕緣材料形成於絕緣基材10的上表面。該絕緣基材10可由單晶矽、單晶矽碳化物、玻璃、石英或塑膠所製成。該緩衝層12可為一氧化矽薄膜(SiOx )、一氮化矽薄膜(SiNx )及其一雙層。該緩衝層12可藉由電漿增強化學蒸氣沉積(PECVD)或低壓化學蒸氣沉積(LPCVD)而形成。該緩衝層12用來在其後的步驟中防止產生於絕緣基材10之水氣或不純物透過擴散進入形成於絕緣基材上之非晶矽薄膜。
第S5步驟在水氣或不純物不可能由絕緣基材10擴散進入非晶矽薄膜時可以不實施。即，該緩衝層12未形成於絕緣基材10的上表面。
參照第三b圖，在第S10步驟中，一非晶矽薄膜20係形成於絕緣基材10上。該非晶矽薄膜20形成於絕緣基材10或緩衝層12之上表面，在緩衝層12未形成於絕緣基材10的上表面的情況，該非晶矽薄膜20a係直接形成於絕緣基材10的上表面。該非晶矽薄膜20a可藉由化學蒸氣沉積或物理蒸汽沉積形成。
參照第三c圖，在第S20步驟中，該非晶矽薄膜20a係結晶以形成多晶矽薄膜20b。該多晶矽薄膜20b係藉由非晶矽薄膜20a的金屬誘導結晶所形成。
第S20步驟包含摻雜金屬觸媒於非晶矽薄膜，並回火該摻雜非晶矽薄膜。
該摻雜係以摻雜一金屬觸媒至非晶矽薄膜的上表面進行。此摻雜使金屬觸媒至非晶矽薄膜的矽鍵結，形成一金屬矽化物。該金屬矽化物作為一晶核(即：晶種)，以在結晶中誘導非晶矽薄膜結晶。
該金屬觸媒較佳可以1x1011 至1x1016 /cm2 的濃度進行摻雜。若該金屬觸媒的濃度太低，非晶矽薄膜可能無法充分結晶或須花費較長時間結晶。同時，若金屬觸媒的濃度太高，在結晶至多晶矽薄膜的過程中，晶粒的尺寸會過度地降低，惡化了末級電晶體的電流特性與電子遷移率。存在於多晶矽薄膜中的過量金屬觸媒也引起末級電晶體特性的惡化。
該摻雜有金屬觸媒的非晶矽薄膜係藉由回火而結晶形成多晶矽薄膜。該回火較佳的情況下係於600至850℃之間溫度範圍進行5至150分鐘。該回火時間在設定較高回火溫度的情況下可為較短的時間。其係由於非晶矽薄膜的結晶速率在高回火溫度下較快，可完成非晶矽薄膜的充分結晶，即使是較短的回火時間。
隨著回火進行，出現在多晶矽薄膜晶粒邊界之金屬矽化物係分布在晶粒邊界的特定位置。例如，該金屬矽化物係位於晶粒邊界交接的角落。相對地，出現在多晶矽薄膜晶粒邊界的金屬矽化物區域會減少，導致電晶體的特性的改善(例如電流特性與電子遷移率)。
若該回火係在低於600℃的溫度下進行，該金屬矽化物係透過多晶矽薄膜的晶粒邊界而分佈，導致多晶矽薄膜特性的惡化，且該非晶矽薄膜可能未充分結晶。同時，若該回火係在高於850℃的溫度下進行，作為絕緣基材的玻璃則可能變形。
若回火時間小於5分鐘，該金屬矽化物係透過多晶矽薄膜的晶粒邊界而分佈，導致多晶矽薄膜特性的惡化，且該非晶矽薄膜可能未充分結晶。同時，若該回火時間係超過150分鐘，額外的回火對結晶效應所產生的改善很小。
該非晶矽薄膜20a可為固相結晶法(solid-phase crystallization,SPC)或準分子雷射結晶法(excimer laser crystallization,ELC)而結晶。根據固相結晶法,該形成於絕緣基材10上之非晶矽薄膜20a係藉由600℃或更高溫度的回火而結晶。根據準分子雷射結晶法，該形成於絕緣基材10上之非晶矽薄膜20a係暫時地以高能雷射的照射而熔化，伴隨著冷卻以形成多晶矽薄膜20b。
當非晶矽薄膜20a係由固相結晶法結晶時，可使用藉由傳導加熱的快速熱處理程序。在此情況下，較佳的方式是在一可進行快速熱處理程序的系統中實施第S20步驟。在第S20步驟中，形成於絕緣基材10上之非晶矽薄膜20a被加熱至700℃或更高，且藉由快速熱處理程序加熱至800℃或更高，以結晶非晶矽薄膜20a為多晶矽薄膜20b。之後，該形成於絕緣基材10上之多晶矽薄膜20b可緩慢冷卻。作為絕緣基材10的玻璃在加熱至600℃或更高時可能變形。為了防止絕緣基材10因加熱而變形，該絕緣基材10置於載置器上並載入回火系統中。該載置器支持絕緣基材10的整個下表面。因此，該絕緣基材10可抵擋短時間的800℃或更高的熱傳導回火，而不產生任何變形。
在第S20步驟中，該非晶矽薄膜可藉由形成於非晶矽薄膜上表面之一單層或複數層覆蓋層(圖未示)進行結晶形成一多晶矽薄膜、形成一金屬觸媒層於覆蓋層上、隨後回火以擴散金屬觸媒進入非晶矽薄膜。此一程序稱為超級晶粒矽結晶法(super grain silicon crystallization,SGS)。根據該SGS結晶法，多晶矽薄膜的晶粒大小可藉由變化提供至非晶矽薄膜中金屬觸媒的數量而加以控制。該SGS結晶法為一常用來使非結晶矽結晶的程序，且一細部的描述在此省略。
參照第三d圖，在第S30步驟中，水蒸氣係提供至多晶矽薄膜20b的表面以形成一鈍化薄膜30a於多晶矽薄膜20b表面20b。該鈍化薄膜30a可為一氧化矽薄膜，其係藉由使用氧氣或水蒸汽氧化多晶矽薄膜20b的表面而形成。
該多晶矽薄膜20b的表面氧化減少了存在於多晶矽薄膜20b表面的懸浮鍵數量。再者，氧氣或水蒸汽係被擴散至多晶矽薄膜，以在鈍化薄膜30a的形成中形成多晶矽薄膜中的Si-H及/或Si-O鍵，結果使得陷阱區的密度阻礙了電子及電洞在表面的遷移，並且在多晶矽薄膜20b內減少。
另一方面，第S30步驟亦可以適用於形成多晶矽薄膜的過程中。即，加熱非晶矽薄膜過程中加入氧氣或水蒸汽與存在於非晶矽薄膜表面作為金屬觸媒的Ni進行反應，以減少存在於多晶矽薄膜中的金屬觸媒數量，並氧化NiSi2 ，其係在結晶後阻礙了電子或電洞在末級電晶體運作中的遷移。該氧化改善了電晶體的運作特性。
水蒸汽可藉由加熱去離子水至最少20℃且較佳為至少100℃或是氫氣與氧氣在700至900℃之間進行反應(高溫火炬技術)而獲得。當去離子水被加熱至100℃或更低時，超音波係用來提供水蒸汽。較佳為藉由水蒸汽合成產生水蒸汽。提供於水蒸氣合成的氫氣與氧氣的比率為1:1至2:1之間。該高溫所產生的水蒸氣是純淨的，具有良好的品質且在提供有水蒸氣的薄膜上表面不會留下水痕。氧氣係直接以純淨形式供應。
第S30步驟可在第S20步驟由高溫冷卻至室溫過程中藉由提供氧氣或水蒸汽至多晶矽薄膜20b而實施。即，第S30步驟可在冷卻中在400至800℃之間的溫度實施。選擇性地，第S30步驟可在第S20步驟由室溫加熱至高溫並傳導回火的過程中藉由提供氧氣或水蒸汽至多晶矽薄膜20b而實施。也就是，第S30步驟可在700至800℃之加熱中及850℃或更高之傳導回火而實施。
該鈍化薄膜30a可具有單一原子層至數百埃(angstroms)的厚度，其係視處理溫度及時間而定。若該鈍化薄膜30a的一部分係低於單一原子層程度(即該鈍化薄膜30a係部份鈍化)，該鈍化薄膜30a的特性可能不一致。若該鈍化薄膜30a的厚度係高於數百埃(angstroms)的程度，需要一段長處理時間。因此，較佳為限制鈍化薄膜30a的厚度低於數百埃(angstroms)的程度。
參照第三e圖，在第S40步驟中，多晶矽薄膜20b係被圖案化至具有一預定區域之主動層20。該圖案使主動層20具有依據所需而設計之薄膜電晶體的區域及外型。鈍化薄膜30a與多晶矽薄膜20b一起圖案化，以具有對應於主動層20的外型。該主動層20在後續步驟中被分割為第一區域、第二區域及通道區域。
參照第三f圖，在第S50步驟中，閘絕緣薄膜40係形成於主動層20、鈍化薄膜30及絕緣基材10上。該閘絕緣薄膜40係藉由化學蒸氣沉積或電漿增強化學蒸氣沉積而形成。該閘絕緣薄膜40係由一氧化物或氮化物形成，且具有大約1000埃的厚度。
第S40及第S50步驟若有需要可以依相反順序實施。在此情況下，主動層的形成使得閘絕緣薄膜於基材的整個表面在外型上不連續。
參照第三g圖，在第S60步驟中，閘電極50係形成於閘絕緣薄膜40上。更具體地，閘電極50可藉由形成一閘電極薄膜於閘絕緣薄膜40的整個上表面，並蝕刻閘電極薄膜或使用圖案化光阻剝離閘電極薄膜。該閘電極薄膜可藉由乾式或濕式蝕刻圖案化至閘電極50。該主動層20係分割為相對於閘電極50之一通道區域21a與由該通道區域21a所分隔的第一區域22a及第二區域23a。
該閘電極50為一金屬層或不同金屬層之一層狀結構。該金屬層是由鋁(Al)、如鋁-銨合金(Al-Nd)之類的鋁合金、鉻或鉬(Mo)。該閘電極50係以2000至3000埃的厚度形成。
參照第三h圖，在第S70步驟中，一摻雜劑被植入於主動層20的第一區域22a及第二區域23a中，以分別在通道區域21的兩側形成一源極區域22及一汲極區域23。該摻雜劑可為p型或n型。該p型摻雜劑可由包含硼(B)、鋁(A1)、鎵(Ga)、銦(In)及其混合物之群組中選擇。該n型摻雜劑可為磷(p)。
參照第三i圖，在第S80步驟中，一中間絕緣薄膜60係形成於閘絕緣薄膜40的整個表面及閘電極50。該中間絕緣薄膜60係藉由化學蒸氣沉積或電漿增強化學蒸氣沉積而形成。該中間絕緣薄膜60係由氧化物或氮化物所形成。
參照第三j圖，在第S90步驟中，中間絕緣薄膜60的預定部位、閘絕緣薄膜40以及鈍化薄膜30被蝕刻以形成接觸孔70a(70b及70c)。該接觸孔70a被形成以曝露源極區域22及汲極區域23的上表面部位。該第一接觸孔70b係形成於源極區域22且第二接觸孔70c係形成於汲極區域23。
參照第三k圖，在第S100步驟中，氧氣或水蒸汽透過接觸孔70a被提供至源極區域22及汲極區域23，以鈍化多晶矽薄膜構成通道區域(第二鈍化)。在第S100步驟中，氧氣或水蒸汽以一短時間提供，以鈍化主動層20構成通道區域。氧氣或水蒸汽透過接觸孔70b及70c被擴散進入主動層，並隨著時間推移鈍化位於閘電極之下的通道區域。在第S100步驟中，出現於主動層20表面的矽懸浮鍵由鈍化所移除。
在第S100步驟中，第二鈍化在200至600℃的溫度實施。若第二鈍化在低於200℃的溫度下實施，主動層的表面可能未充分鈍化。若第二鈍化的溫度太高，主動層的表面將形成氧化薄膜使主動層與後續步驟形成的源極和汲極電極之間的電阻增加。再者，由硼矽酸鹽所製成之該基材在一過高的鈍化溫度下會收縮。該收縮使得後續步驟可以進一步地實施。
第S100步驟可在第S70步驟後實施以達成較佳的鈍化效應。第S100步驟也可與活化摻雜劑的步驟同時地實施。
參照第三1圖，在第S110步驟中，電極70(72及73)係分別以透過接觸孔70a與源極區域22及汲極區域23接觸而形成。該源極電極72及該汲極電極73係被形成，以分別與該主動層之該源極區域22及該汲極區域23電性接觸。該源極電極72及汲極電極73係藉由沉積如鋁之導電物質於中間絕緣薄膜60的上表面並圖案化該導電物質。
接著，根據本發明方法之特定實施例將被解釋。
形成於絕緣基材上非晶矽薄膜之結晶及多晶矽薄膜的第一鈍化係更在後續之實施例中更進一步地解釋。
首先，實施非晶矽薄膜結晶及第一鈍化的系統在下面的內容進行解釋。
第四圖說明用來實施非晶矽薄膜結晶及第一鈍化的線上系統之構成。
第五圖說明在第四圖線上系統水蒸氣提供裝置的反應室之透視剖面圖。
在後續的實施例中，該回火系統如同先前所提及，採用本發明申請人已提出申請之系統。
參照第四圖，該線上系統包含用來載入一半導體裝置的一載入部100、一鄰接至載入部100的加熱部200、一處理部300、一冷卻部400及一載卸部500。一半導體裝置係透過載入部100載入至加熱部200，且該經過結晶及鈍化之半導體裝置透過載卸部500自冷卻部400載卸。每一加熱部200及冷卻部400包含溫度被獨立控制的三個反應室。特別是，該加熱部200包含一第一反應室210、一第二反應室220及一第三反應室230；以及包含一第四反應室410之冷卻部400，一第五反應室420及一第六反應室430。該處理部300包含一處理反應室，其中包含被回火的絕緣基材之非晶矽薄膜的溫度係一致地增加，其係藉由在一短時間內使用一磁芯及誘導線圈的誘導加熱所進行。該絕緣基材係置於載置器上載入回火系統，使該絕緣基材的變形最小化。當然，處理部300可被忽略，其係依據非晶矽薄膜在結晶中的回火溫度而決定。
參照第五圖，每一構成加熱部200及冷卻部400之反應室可包含一外罩201、在外殼201之內安裝於絕緣基材10的一噴霧噴嘴204，用以供應蒸氣至噴霧噴嘴204之一水蒸氣產生器205，以及用以供應氫氣及氧氣至蒸汽產生器205之一氣體供應單元206。該反應室構造係適合於多晶矽薄膜之鈍化。
該外殼201具有一用於回火的空間。該絕緣基材在外殼201內以一預定的溫度進行回火。該外殼201包含滾筒202，其係用來傳送絕緣基材10，以及加熱器203，其係用來增加內部溫度。
該噴霧噴嘴204係被安裝於絕緣基材10被傳送至的一區域，且一致地供應水蒸汽至整個絕緣基材的表面。為了有效地供應水蒸氣，該噴霧噴嘴204包含了複數個噴霧孔分布於對應至絕緣基材的區域。該蒸氣產生器205包含一空間，其中氫氣與氧氣在700至900℃之間反應以產生水蒸汽。該蒸氣產生器205透過一管路提供水蒸汽至噴霧噴嘴204。該蒸氣產生器205可由高溫火炬系統及火成水蒸氣產生器所選擇，都是屬於習知的技術。
該氣體供應單元206包含供應氫氣及氧氣至蒸氣產生器205的管路以及複數個控制閥。該氣體供應單元206可具有一構造，其係適用於氣體供應，在此省略較為詳細的技術說明。該氣體供應單元206可包含氫氣及氧氣儲存容器。替代地，該氣體供應單元206可被設計以透過管路由外部接收氫氣及氧氣。該氣體供應單元206僅為例示且可具有不同的構造。若有需要，該氣體供應單元206可僅供應氧氣。
接著，關於非晶矽薄膜結晶的說明將在此提出。
在後續的例子中，該非晶矽薄膜係使用如第四圖之系統進行結晶。該非晶矽薄膜係穿過加熱部200及冷卻部400，其中溫度係設定至預先決定的回火溫度。該非晶矽薄膜的結晶亦可在一垂直管狀爐中實施，其係廣泛地應用於半導體製造程序中。
實施例 ＜實施例1＞
該非晶矽薄膜係在不同溫度下結晶以形成多晶矽薄膜。為了清楚地觀察非晶矽薄膜與溫度相關聯的結晶，該回火時間係被隨著回火溫度的增加而減少。該非晶矽薄膜的回火係在如下列所設的溫度/時間條件下所進行：600℃/150分鐘(實施例1a)，650℃/80分鐘(實施例1b)，700℃/20分鐘(實施例1c)，750℃/10分鐘(實施例1d)，以及800℃/5分鐘(實施例1e)。該金屬觸媒係在相同濃度下摻雜(2 x 1013 /cm2 )。
<實施例2>
在本例中，非晶矽薄膜係以不同段落的時間被結晶，且回火溫度保持固定以形成多晶矽薄膜。特別是，該非晶矽薄膜係在700℃的溫度下回火5分鐘(實施例2a)，10分鐘(實施例2b)，20分鐘(實施例2c)及40分鐘(實施例2d)。該金屬觸媒係在相同濃度下摻雜(2 x 1013 /cm2 )。
<實施例3>
在本例中，非晶矽薄膜係以摻雜不同濃度金屬觸媒被結晶，且回火溫度及時間保持固定。特別是，該金屬觸媒係在不同的濃度摻雜：5 x 1011 /cm2 (實施例3a)，2 x 1012 /cm2 (實施例3b)，2 x 1013 /cm2 (實施例3c)，6 x 1014 /cm2 (實施例3d)及5 x 1015 /cm2 (實施例3e)。該摻雜的非晶矽薄膜係在相同的溫度(750℃)下進行相同時間(5分鐘)的回火，以形成多晶矽薄膜。
在實施例1至實施例3不同結晶條件下進行非晶矽薄膜回火所獲得的結果係如後續所評估。
每一多晶矽薄膜均被蝕刻。被蝕刻薄膜的晶粒邊界的型態係被觀察。當一整體的多晶矽薄膜被蝕刻時，出現在多晶矽薄膜晶粒邊界的一金屬矽化物亦被蝕刻，使得結果該晶粒邊界被觀察到。因此，若在多晶矽薄膜被蝕刻後沒有晶粒邊界被觀察到，則該金屬矽化物在晶粒邊界係為不存在的。
第六a至第六e圖說明形成於實施例1中的多晶矽薄膜之電子顯微鏡圖。即，實施例1a，實施例1b，實施例1c，實施例1d，以及實施例1e。
該影像顯示出現在多晶矽薄膜的晶粒邊界之金屬矽化物係分布在晶粒邊界的特定位置，例如，金屬矽化物隨著溫度的增加，係位於晶粒邊界交接的角落。當金屬矽化物係沿著以600℃溫度回火的多晶矽薄膜之晶粒邊界而分佈時，該晶粒邊界某些程度上被觀察到。但即使在本例，該金屬矽化物並非均一地沿著多晶矽薄膜的晶粒邊界而分布。少量的晶粒邊界在以800℃進行回火的多晶矽薄膜中被觀察到。亦即，該金屬矽化物以點的型式出現在多晶矽薄膜的特定位置。結果，當回火溫度增加時，該金屬矽化物係分布在多晶矽薄膜的晶粒邊界的特定位置。
第七a至第七d圖說明形成於實施例2中的多晶矽薄膜之電子顯微鏡圖。即，實施例2a，實施例2b，實施例2c及實施例2d。
該影像顯示出現在多晶矽薄膜的晶粒邊界之金屬矽化物係分布在晶粒邊界的特定位置，例如，金屬矽化物隨著時間的增加，係位於晶粒邊界交接的角落。當金屬矽化物係沿著以5分鐘回火的多晶矽薄膜之晶粒邊界而分佈時，該晶粒邊界某些程度上被觀察到。但即使在本例，該金屬矽化物並非均一地沿著多晶矽薄膜的晶粒邊界而分布。少量的晶粒邊界在以40分鐘進行回火的多晶矽薄膜中被觀察到。亦即，該金屬矽化物以點的型式出現在多晶矽薄膜的特定位置。結果，當回火時間增加時，該金屬矽化物係位於多晶矽薄膜的晶粒邊界的特定位置。
第八a至第八e圖說明形成於實施例3中的多晶矽薄膜之電子顯微鏡圖。即，實施例3a，實施例3b，實施例3c及實施例3d。
該影像顯示出現在多晶矽薄膜的晶粒邊界之金屬矽化物係分布在晶粒邊界的特定位置，例如，金屬矽化物隨著摻雜金屬觸媒濃度的減少，係位於晶粒邊界交接的角落。當使用的金屬觸媒濃度在一相對低的濃度5 x 1011 /cm2 時，較少的晶粒邊界在多晶矽薄膜中被觀察到，其係由於金屬矽化物係分布在多晶矽薄膜的特定位置。相對地，當使用的金屬觸媒濃度在一相對高的濃度5 x 1015 /cm2 時，金屬矽化物則遍佈整個多晶矽薄膜的晶粒邊界。但即使在本例，該金屬矽化物並非均一地沿著多晶矽薄膜的晶粒邊界而分布。亦即，隨著金屬觸媒濃度的減少，
該金屬矽化物以點的型式出現在多晶矽薄膜的特定位置。這使得形成的金屬矽化物數量相對地小於金屬觸媒減少的濃度。
接著，關於非晶矽薄膜之鈍化將被解釋。
第九圖為使用第四圖線上系統在非晶矽薄膜鈍化期間的回火曲線圖。在實施例4中，加熱、傳導回火及冷卻係依序導入(第九圖)，其係為了在鈍化之前結晶非晶矽薄膜。在實施例4，鎳作為用來快速結晶的金屬觸媒而摻雜入非晶矽薄膜的表面。該摻雜係於線上系統中與第一鈍化於相同反應室內一起進行。該第一鈍化亦可以依序於該線上系統之不同反應室內進行。另一方面，結晶及鈍化以外的步驟係依照習知技術中的方法加以實施。
表一顯示了實施例4及比較實施例1及2的第一鈍化溫度條件。所有表一的溫度均以攝氏溫度表示。
如同表一所示，該加熱反應室係設定至兩個不同溫度，該冷卻反應室係設定至三個不同溫度，且該傳導回火溫度在實施例4中係設定至850℃。在加熱、誘導結晶及冷卻過程中係提供水蒸汽，以使非晶矽薄膜的結晶與多晶矽薄膜的鈍化一起發生。
在比較實施例1及2中，溫度及水蒸氣提供的條件相較於實施例4有所變化。
實施例4
第一反應室210、第二反應室220及第三反應室230的溫度分別被設定為700、700、750℃。該處理反應室之處理部300係設定溫度至850℃。第四反應室410、第五反應室420及第六反應室430的溫度分別被設定為750、600、450℃。該絕緣基材，其上形成有非晶矽薄膜，係透過載入部100被載入至第一反應室210。該絕緣基材在通過第一、第二、第三反應室後隨即加熱。由於該加熱，絕緣基材的形變因而最小化，且非晶矽薄膜在鈍化之前先結晶。該絕緣基材在通過第四、第五、
第六反應室時係被冷卻。之後，該冷卻之絕緣基材係透過載卸部500載卸。
在實施例4中，水蒸氣係被提供至第三反應室230、處理部300、第四反應室410、第五反應室420及第六反應室430，以氧化多晶矽薄膜的表面。結果，一鈍化薄膜係如同氧化薄膜形成於多晶矽基材之上。該鈍化薄膜係形成於高於700℃的溫度。
藉由水蒸汽的供應形成氧化薄膜於多晶矽薄膜上所需的時間(又稱為氧化時間，Toxidation )可分別為5、15、30、60分鐘。
之後，製造薄膜電晶體的後續步驟可被實施。
＜比較實施例1＞
重複實施例4的過程，但除去了提供水蒸氣至各反應室的步驟。結果，並未有鈍化薄膜形成於非晶矽薄膜之上。
＜比較實施例2＞
重複實施例4的過程，但第一反應室210、第二反應室220及第三反應室230、處理部300、第四反應室410、第五反應室420及第六反應室430被設定至較低的溫度，如，670、700、700、800、700、550及400℃。
藉由水蒸汽的供應形成氧化薄膜於矽薄膜表面上所需的氧化時間可分別為5、15、30分鐘。
在實施例4及比較實施例1及2中所製造的多晶矽薄膜及薄膜電晶體的特性將被評估。
＜結晶度評估＞
多晶矽薄膜的結晶度係相關於矽薄膜的結晶狀態且為薄膜電晶體中電子與電洞遷移性之一非直接測量。
多晶矽薄膜的結晶度係藉由使用一電子顯微鏡觀察多晶矽薄膜的構造來評估。
第十a及第十b圖說明形成於實施例4及比較實施例1中多晶矽薄膜之掃描式電子顯微鏡影像。該影像揭露在實施例4中多晶矽薄膜的結晶度較比較實施例1中多晶矽薄膜的結晶度為佳。特別是，典型固相結晶矽薄膜微結構所固定具有的雙缺陷特徵，及位於晶粒邊界內的細微亞晶，可在比較實施例1中的多晶矽薄膜中觀察到。反之，在實施例4所形成的多晶矽薄膜，缺陷的數量減少，單晶形成，晶粒邊界清晰，且晶粒內部雙缺陷消失。
＜紫外線斜率值的評估及波長改變＞
紫外線斜率值的改變及每一多晶矽薄膜的波長係被測量以評估作為一鈍化層之多晶矽薄膜表面氧化薄膜的形成。
第十一a及第十一b圖為實施例4及比較實施例2中多晶矽薄膜的紫外線斜率值與波長分別作為氧化時間函數的變化之示意圖。
參照第十一圖，實施例4中所形成的該多晶矽薄膜之紫外線斜率增加，且該多晶矽薄膜的波長隨著增加氧化時間而縮短。且此一多晶矽薄膜隨著增加氧化時間而移至一較短波長的位移指示了結晶性的改善，以及位於多晶矽薄膜與覆蓋氧化層之間異介面的形成。該多晶矽薄膜的紫外線斜率值在氧化一段長時間(60分鐘)後減少，指出由於氧化膜的形成使多晶矽薄膜的厚度減少。由這些結果，可以知道氧化薄膜係充分形成於實施例4的多晶矽薄膜上，且位於多晶矽薄膜及氧化薄膜之間的一新介面被形成。特別地，在氧化5分鐘後，實施例4的多晶矽薄膜之紫外線斜率值及波長有顯著的改變。這些結果導致氧化時間較佳為設定5分鐘或更多的結論。
參照第十一b圖，在比較實施例2中所形成的多晶矽薄膜其紫外線斜率值及波長沒有觀察到改變，儘管已增加氧化時間。此一結果指出作為一鈍化薄膜的氧化薄膜並未充分形成於多晶矽薄膜之上。
＜鈍化薄膜厚度的評估＞
第十二圖為實施例4中多晶矽薄膜上所形成鈍化薄膜之厚度變化對應於氧化時間的變化圖。
參照第十二圖，該鈍化薄膜隨著增加氧化時間而變厚。考慮此一結論，根據由多晶矽薄膜的紫外線斜率值及波長變化的評估所獲得的結果，氧化時間較佳設定為5分鐘或更多。較佳的情況下鈍化薄膜具有至少為50埃之厚度。
＜鈍化薄膜電性的評估＞
第十三圖顯示實施例4中所形成的鈍化薄膜之電性。該鈍化薄膜之電性係使用一水銀探針在1MHz的頻率以及OSC為25mV的情況下進行測量。該鈍化薄膜被發現具有3.9F/cm的介電常數及5x1011 /cm2 的介面捕獲電荷密度，指出該鈍化薄膜為一良好的介電物質。
＜薄膜電晶體的鑑定＞
第十四a及第十四b圖顯示實施例4及比較實施例1中所製造薄膜電晶體之關閉電流(Ioff )及電子遷移率。
每一圖式進一步包含了一薄膜電晶體其中該鈍化薄膜使用氫氟酸(分離狀況)自實施例4的多晶矽薄膜表面移除的結果。
參照第十四a圖，該實施例4的薄膜電晶體具有1.6pA/μm的一關閉電流(Ioff )，其值低於比較實施例1之薄膜電晶體的值(44pA/μm)。該電晶體(分離狀況)的關閉電流高於實施例4所製造之電晶體。該理由據信應為多晶矽薄膜的介面係受到氫氟酸在移除氧化薄膜時的損害。
參照第十四b圖，該實施例4的薄膜電晶體具有64cm2 /VS 的載體遷移率，其值高於比較實施例1之電晶體的值(52cm2 /Vs )。該電晶體(分離狀況)的遷移率(62.33cm2 /VS )低於實施例4所製造之電晶體。
由前述內容可以明顯得知，根據本發明各實施例之方法，沈積及分布在多晶矽晶粒邊界之金屬矽化物區域可以
縮減。因此，該多晶矽薄膜可以整體均勻地形成，且最終的薄膜電晶體之電流特性與電子遷移率可以被改善。
另外，根據本發明各實施例之方法，氧氣或水蒸汽係被提供以鈍化多晶矽薄膜。結果，出現在多晶矽薄膜表面的矽懸浮鍵被強烈地鈍化，使得最後電晶體的特性(即，改善的電流特性及高電子遷移率)可達成改善。
再者，根據本發明各實施例之方法，非晶矽薄膜的結晶可與鈍化一起被實施，其係減少處理步驟及處理時間的數量。
在所說明及描述之本發明較佳實施例及某些可能的修改之外，可顯而易見的是所屬技術領域中具有通常知識者可以在不脫離本發明的範疇及精神下做進一步的配置及細部修改。
S5．．．形成一緩衝層
S10．．．非晶矽薄膜之形成
S20．．．非晶矽薄膜之結晶
S30．．．第一鈍化
S40．．．主動層的形成
S50．．．閘絕緣薄膜的形成
S60．．．閘電極的形成
S70．．．源極及汲極區域的形成
S80．．．中間絕緣薄膜之形成
S90．．．接觸孔之形成
S100．．．第二鈍化
S110．．．源極與汲極電極的形成
10．．．絕緣基材
12．．．緩衝層
20．．．主動層
20a．．．非晶矽薄膜
20b．．．多晶矽薄膜
21．．．通道區域
21a．．．通道區域
22．．．源極區域
22a．．．第一區域
23．．．汲極區域
23a．．．第二區域
30．．．鈍化薄膜
30a．．．鈍化薄膜
40．．．閘絕緣薄膜
50．．．閘電極
60．．．中間絕緣薄膜
70a．．．接觸孔
70b．．．接觸孔
70c．．．接觸孔
72．．．源極電極
73．．．汲極電極
100．．．載入部
200．．．加熱部
201．．．外殼
202．．．滾筒
203．．．加熱器
204．．．噴霧噴嘴
205．．．蒸汽產生器
206．．．氣體供應單元
210．．．第一反應室
220．．．第二反應室
230．．．第三反應室
300．．．處理部
400．．．冷卻部
410．．．第四反應室
420．．．第五反應室
430．．．第六反應室
500．．．載卸部
第一圖為顯示存在於多晶矽薄膜晶粒邊界之NiSi2 的電子顯微鏡圖。
第二圖為根據本發明的一實施態樣製造薄膜電晶體方法之流程圖。
第三a圖至第三1圖說明對應於第二圖所示流程圖中個別步驟的程序圖。
第四圖說明根據本發明之方法實施非晶矽薄膜結晶形成多晶矽薄膜及多晶矽薄膜第一鈍化之線上系統的構成
第五圖說明在第四圖線上系統水蒸氣提供裝置的反應室之透視剖面圖。
第六a至第六e圖說明形成於實施例1中的多晶矽薄膜之電子顯微鏡圖。
第七a至第七d圖說明形成於實施例2中的多晶矽薄膜之電子顯微鏡圖。
第八a至第八e圖說明形成於實施例3中的多晶矽薄膜之電子顯微鏡圖。
第九圖為使用第四圖線上系統在非晶矽薄膜結晶期間的回火曲線圖。
第十a及第十b圖說明形成於實施例4及比較實施例1中多晶矽薄膜之掃描式電子顯微鏡影像。
第十一a及第十一b圖為實施例4及比較實施例2中多晶矽薄膜的紫外線斜率值與波長分別作為氧化時間函數的變化之示意圖。
第十二圖為實施例4中多晶矽薄膜上所形成鈍化薄膜之厚度變化對應於氧化時間的變化圖。
第十三圖為實施例4中所形成氧化薄膜之電子性質。
第十四a及第十四b圖顯示實施例4及比較實施例1中所製造薄膜電晶體之關閉電流(Ioff )及電子遷移率。
S5．．．形成一緩衝層
S10．．．非晶矽薄膜之形成
S20．．．非晶矽薄膜之結晶
S30．．．第一鈍化
S40．．．主動層的形成
S50．．．閘絕緣薄膜的形成
S60．．．閘電極的形成
S70．．．源極及汲極區域的形成
S80．．．中間絕緣薄膜之形成
S90．．．接觸孔之形成
S100．．．第二鈍化
S110．．．源極與汲極電極的形成

Claims (12)

  1. 一種製造薄膜電晶體之方法，其中包含：在一絕緣基材上形成非晶矽薄膜；將非晶矽薄膜結晶形成為多晶矽薄膜；提供氧氣或水蒸氣至多晶矽薄膜的表面，以在多晶矽薄膜形成一作為鈍化薄膜之氧化薄膜(第一鈍化)；圖案化該多晶矽薄膜及鈍化薄膜，以轉換該多晶矽薄膜為主動層；形成一閘絕緣薄膜於多晶矽薄膜及鈍化薄膜之上；形成一閘電極於閘絕緣薄膜上，並分割該多晶矽薄膜為相對於閘電極之一通道區域，以及由該通道區域所分隔的第一及第二區域；植入P型或N型的摻雜物至該第一及第二區域以形成源極/汲極區域；形成中間絕緣薄膜於閘電極及閘絕緣薄膜之上；蝕刻該中間絕緣薄膜、該閘絕緣薄膜以及該鈍化薄膜以分別形成與源極及汲極區域相接觸的一第一接觸孔及一第二接觸孔；提供氧氣或水蒸氣至源極及汲極區域的上部表面，以在形成接觸孔的步驟之後鈍化主動層(第二鈍化)；以及形成一源極電極與一汲極電極，其係分別透過第一接觸孔及第二接觸孔與源極區域及汲極區域相接觸。
  2. 如申請專利範圍第1項所述之方法，其中可進一步包含形成介於絕緣基材上表面及非晶矽薄膜之間的一緩衝層。
  3. 如申請專利範圍第1項所述之方法，其中該多晶矽薄膜可摻雜一金屬觸媒，且可進行600至850℃之間的回火5至150分鐘。
  4. 如申請專利範圍第1項所述之方法，其中該非晶矽薄膜之結晶係藉由隨著回火溫度增加而減少回火時間的方法進行回火。
  5. 如申請專利範圍第1項所述之方法，其中該非晶矽薄膜可藉由固相結晶法在至少800℃的溫度下進行結晶。
  6. 如申請專利範圍第1項所述之方法，其中該非晶矽薄膜可摻雜一金屬觸媒，其濃度可在於1x1011 至1x1016 /cm2 。
  7. 如申請專利範圍第1項所述之方法，其中該第一鈍化可藉由加熱或冷卻非晶矽薄膜而實施。
  8. 如申請專利範圍第1項所述之方法，其中該第一鈍化在700至800℃之間溫度實施。
  9. 如申請專利範圍第1項所述之方法，其中水蒸汽可藉由氫氣及氧氣在700至900℃之間的溫度下反應所產生，或加熱去離子水至最少20℃。
  10. 如申請專利範圍第1項所述之方法，其中該鈍化膜可具有單一原子層至數百埃的厚度。
  11. 如申請專利範圍第1項所述之方法，其中該第二鈍化係在200至600℃之間溫度實施。
  12. 如申請專利範圍第1項所述之方法，該第一鈍化及第二鈍化可在具有複數個獨立反應室或一具有垂直直立反應室之垂直管狀爐的線上系統實施。
TW097150339A 2007-12-28 2008-12-23 製造薄膜電晶體之方法 TWI414026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070140742A KR100974610B1 (ko) 2007-12-28 2007-12-28 박막 트랜지스터 제조방법
KR1020080033105A KR101007244B1 (ko) 2008-04-10 2008-04-10 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
TW200933753A TW200933753A (en) 2009-08-01
TWI414026B true TWI414026B (zh) 2013-11-01

Family

ID=40798961

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150339A TWI414026B (zh) 2007-12-28 2008-12-23 製造薄膜電晶體之方法

Country Status (3)

Country Link
US (1) US7932138B2 (zh)
JP (1) JP5129730B2 (zh)
TW (1) TWI414026B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002661B1 (ko) * 2008-08-12 2010-12-20 삼성모바일디스플레이주식회사 인라인 열처리 설비 및 이를 사용한 기판 열처리 방법
KR101718528B1 (ko) * 2010-08-26 2017-03-22 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
JP5733623B2 (ja) * 2011-06-10 2015-06-10 国立大学法人九州大学 半導体装置の製造方法
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
CN103236400B (zh) * 2013-03-29 2015-07-08 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
US9818607B2 (en) 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
CN104576753B (zh) * 2014-12-29 2018-06-26 昆山国显光电有限公司 一种低温多晶硅薄膜晶体管及其制造方法
FR3037438B1 (fr) 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
EP3618124B1 (en) * 2017-04-27 2022-12-14 Kyocera Corporation Solar battery element and solar battery element manufacturing method
CN114709294B (zh) * 2022-05-31 2022-11-29 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030094625A1 (en) * 1996-01-19 2003-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20040142543A1 (en) * 1994-08-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device utilizing a catalyst material solution
US6767760B2 (en) * 2001-02-20 2004-07-27 Hitachi, Ltd. Process of manufacturing a thin-film transistor
US6905920B2 (en) * 2000-09-04 2005-06-14 Seiko Epson Corporation Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US20070052023A1 (en) * 2005-08-25 2007-03-08 Tae-Hoon Yang Thin film transistor and method of fabricating the same
US20070105285A1 (en) * 2005-11-09 2007-05-10 Naoto Kusumoto Semiconductor device and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178990A (ja) * 1993-09-08 2003-06-27 Seiko Epson Corp 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP2001209068A (ja) * 2000-01-26 2001-08-03 Mitsubishi Electric Corp 液晶表示装置の製造方法および液晶表示装置
JP2002280560A (ja) * 2001-03-16 2002-09-27 Sharp Corp 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP5051949B2 (ja) * 2001-05-31 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP2004335839A (ja) * 2003-05-09 2004-11-25 Nec Corp 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置
JP4737366B2 (ja) * 2004-02-25 2011-07-27 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142543A1 (en) * 1994-08-26 2004-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device utilizing a catalyst material solution
US20030094625A1 (en) * 1996-01-19 2003-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US6905920B2 (en) * 2000-09-04 2005-06-14 Seiko Epson Corporation Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US6767760B2 (en) * 2001-02-20 2004-07-27 Hitachi, Ltd. Process of manufacturing a thin-film transistor
US20070052023A1 (en) * 2005-08-25 2007-03-08 Tae-Hoon Yang Thin film transistor and method of fabricating the same
US20070105285A1 (en) * 2005-11-09 2007-05-10 Naoto Kusumoto Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2009164610A (ja) 2009-07-23
US7932138B2 (en) 2011-04-26
TW200933753A (en) 2009-08-01
US20090170248A1 (en) 2009-07-02
JP5129730B2 (ja) 2013-01-30

Similar Documents

Publication Publication Date Title
TWI414026B (zh) 製造薄膜電晶體之方法
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
JP3676596B2 (ja) メモリセル装置及びその製造方法
US6190973B1 (en) Method of fabricating a high quality thin oxide
KR100656495B1 (ko) 박막트랜지스터 및 그 제조 방법
JP2006066860A (ja) 薄膜トランジスタ製造方法
US5930657A (en) Method of depositing an amorphous silicon film by APCVD
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
TWI227362B (en) Liquid crystal display manufacturing process and polysilicon layer forming process
JPH0786431A (ja) 半導体装置の製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
KR100974610B1 (ko) 박막 트랜지스터 제조방법
JP2775563B2 (ja) 半導体装置およびその製造方法
KR101007244B1 (ko) 박막 트랜지스터 제조방법
JP2007053279A (ja) 半導体装置の製造方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
US20060073660A1 (en) Method of manufacturing flash memory device
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
TWI279840B (en) Polysilicon thin-film transistors and fabricating method thereof
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JP2007173839A (ja) 半導体装置の作製方法
JP2004193542A (ja) 単電子素子及びその製造方法並びに単電子素子とｍｏｓトランジスタとを同時に形成する製造方法
JPH04252018A (ja) 多結晶シリコン膜の形成方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2000150511A (ja) 酸化タンタル膜の熱処理方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees