KR101718528B1 - 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 - Google Patents

다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 Download PDF

Info

Publication number
KR101718528B1
KR101718528B1 KR1020100083049A KR20100083049A KR101718528B1 KR 101718528 B1 KR101718528 B1 KR 101718528B1 KR 1020100083049 A KR1020100083049 A KR 1020100083049A KR 20100083049 A KR20100083049 A KR 20100083049A KR 101718528 B1 KR101718528 B1 KR 101718528B1
Authority
KR
South Korea
Prior art keywords
silicon layer
layer
polycrystalline silicon
metal
forming
Prior art date
Application number
KR1020100083049A
Other languages
English (en)
Other versions
KR20120019688A (ko
Inventor
박병건
이탁영
박종력
정윤모
서진욱
이기용
정민재
손용덕
소병수
박승규
이길원
이동현
정재완
마이단추이반
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100083049A priority Critical patent/KR101718528B1/ko
Priority to US13/137,276 priority patent/US20120049188A1/en
Priority to CN201110235311.2A priority patent/CN102386090B/zh
Priority to TW100129871A priority patent/TWI569311B/zh
Publication of KR20120019688A publication Critical patent/KR20120019688A/ko
Application granted granted Critical
Publication of KR101718528B1 publication Critical patent/KR101718528B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Abstract

기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층 위에 금속 촉매를 형성하는 단계, 상기 금속 촉매가 형성된 상기 비정질 규소층의 전면에 게터링 금속층을 형성하는 단계, 그리고 열처리하는 단계를 포함하는 다결정 규소층의 형성 방법, 상기 방법으로 형성된 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치에 관한 것이다.

Description

다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치{METHOD OF FORMING POLYCRYSTALLINE SILICON LAYER AND THIN FILM TRANSISTOR AND ORGANIC LIGHT EMITTING DEVICE INCLUDING THE POLYCRYSTALLINE SILICON LAYER}
다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치에 관한 것이다.
박막 트랜지스터(thin film transistor)는 스위칭 및/또는 구동 소자로서 게이트선, 데이터선 및 활성층을 포함한다. 활성층은 주로 규소를 포함하는데, 이 때 규소는 결정 상태에 따라 비정질 규소(amorphous silicon)와 다결정 규소(polycrystalline silicon)로 나눌 수 있다.
다결정 규소는 비정질 규소에 비하여 높은 이동도를 가지므로 박막 트랜지스터의 빠른 응답 속도 및 낮은 소비 전력을 구현할 수 있다.
다결정 규소를 형성하는 방법으로는 고상 결정화법(solid phase crystallization, SPC) 및 엑시머 레이저 결정화법(excimer laser crystallization, ELC)이 있다. 그러나 고상 결정화법은 고온에서 장시간 열처리하여 기판의 변형이 발생할 수 있고, 엑시머 레이저 결정화법은 고가의 레이저 장비가 필요할 뿐만 아니라 기판 전체적으로 균일하게 결정화하기 어렵다.
상기 결정화법을 보완하기 위하여 금속 촉매를 사용하여 결정화하는 금속 유도 결정화법(metal induced crystallization, MIC) 및 금속 유도 측면 결정화법(metal induced lateral crystallization, MILC) 및 SGS 결정화법(super grain silicon crystallization, SGS) 등이 있다. 그러나 이러한 결정화법은 많은 양의 금속 촉매가 다결정 규소층에 잔류하여 박막 트랜지스터의 특성에 영향을 미칠 수 있다.
본 발명의 일 측면은 공정을 개선하면서도 금속 촉매에 의한 영향을 줄일 수 있는 다결정 규소층의 형성 방법을 제공한다.
본 발명의 다른 측면은 상기 방법으로 형성된 다결정 규소층을 포함하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 측면은 상기 박막 트랜지스터를 포함하는 유기 발광 장치를 제공한다.
본 발명의 일 측면에 따르면, 기판 위에 비정질 규소층을 형성하는 단계, 상기 비정질 규소층 위에 금속 촉매를 형성하는 단계, 상기 금속 촉매가 형성된 상기 비정질 규소층의 전면에 게터링 금속층을 형성하는 단계, 그리고 열처리하는 단계를 포함하는 다결정 규소층의 형성 방법을 제공한다.
상기 열처리하는 단계는 상기 게터링 금속층을 형성하는 단계 후에 수행될 수 있다.
상기 열처리하는 단계는 상기 게터링 금속층에 산소 기체를 공급하는 단계를 포함할 수 있다.
상기 열처리하는 단계는 약 500 내지 850℃에서 수행할 수 있다.
상기 열처리하는 단계는 상기 비정질 규소층을 형성하는 단계 후에 1차 열처리하는 단계, 그리고 상기 게터링 금속층을 형성하는 단계 후에 2차 열처리하는 단계를 포함할 수 있다.
상기 2차 열처리 단계는 상기 게터링 금속층에 산소 기체를 공급하는 단계를 포함할 수 있다.
상기 1차 열처리하는 단계는 약 500 내지 850℃에서 수행할 수 있고, 상기 2차 열처리하는 단계는 약 450 내지 750℃에서 수행할 수 있다.
상기 금속 촉매는 니켈(Ni), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 주석(Sn), 카드뮴(Cd), 팔라듐(Pd), 이들의 합금 또는 이들의 조합에서 선택될 수 있고, 상기 게터링 금속층은 티타늄(Ti), 하프늄(Hf), 스칸듐(Sc), 지르코늄(Zr), 바나듐(V), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 레니움(Re), 루테니움(Ru), 오스뮴(Os), 코발트(Co), 로지움(Rh), 이리듐(Ir), 백금(Pt), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 디스프로슘(Dy), 홀뮴(Ho), 알루미늄(Al), 이들의 합금 또는 이들의 조합에서 선택될 수 있다.
상기 게터링 금속층을 형성하는 단계는 약 1000Å 이하의 두께로 형성할 수 있다.
본 발명의 다른 측면에 따르면, 상술한 방법으로 형성된 다결정 규소층, 상기 다결정 규소층 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하며 상기 다결정 규소층과 중첩하는 게이트 전극, 그리고 상기 다결정 규소층과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 측면에 따르면, 상술한 방법으로 형성된 다결정 규소층, 상기 다결정 규소층 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하며 상기 다결정 규소층과 중첩하는 게이트 전극, 상기 다결정 규소층과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극, 상기 화소 전극과 마주하는 공통 전극, 그리고 상기 화소 전극과 상기 공통 전극 사이에 위치하는 유기 발광층을 포함하는 유기 발광 장치를 제공한다.
상기 게이트 절연막은 금속 산화물을 포함할 수 있다.
상기 금속 산화물은 상기 게터링 금속층이 산화되어 형성될 수 있다.
상기 게이트 절연막은 약 1000Å 이하의 두께를 가질 수 있다.
결정화에 의해 다결정 규소를 형성하는 경우 공정을 단순화하면서도 잔류하는 금속 촉매에 의한 영향을 줄여 박막 트랜지스터의 특성을 개선할 수 있다.
도 1a 내지 도 1e는 일 구현예에 따른 다결정 규소층의 형성 방법을 차례로 도시한 단면도이고,
도 2a 내지 도 2e는 다른 구현예에 따른 다결정 규소층의 형성 방법을 차례로 보여주는 단면도이고,
도 3은 일 구현예에 따른 박막 트랜지스터를 보여주는 단면도이고,
도 4는 일 구현예에 따른 유기 발광 장치를 도시한 단면도이고,
도 5a는 실시예에 따른 박막 트랜지스터에서 버퍼층, 다결정 규소층 및 게터링용 금속층에 분포하는 니켈(Ni)의 농도를 보여주는 그래프이고,
도 5b는 비교예에 따른 박막 트랜지스터에서 버퍼층 및 다결정 규소층에 분포하는 니켈(Ni)의 농도를 보여주는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 일 구현예에 따른 다결정 규소층의 형성 방법에 대하여 도 1a 내지 도 1e를 참고하여 설명한다.
도 1a 내지 도 1e는 일 구현예에 따른 다결정 규소층의 형성 방법을 차례로 도시한 단면도이다.
먼저 도 1a를 참고하면, 유리 기판, 고분자 기판 또는 실리콘웨이퍼 따위로 만들어진 기판(110) 위에 버퍼층(120)을 형성한다. 버퍼층(120)은 예컨대 산화규소 또는 질화규소 따위를 화학기상증착 방법으로 형성할 수 있다. 버퍼층(120)은 기판(110)으로부터 발생하는 불순물 또는 외부로부터 유입되는 수분이 상부층으로 전달되는 것을 차단하고 후술하는 열처리시 열의 전달 속도를 조절함으로써 결정화가 균일하게 될 수 있도록 한다.
이어서 버퍼층(120) 위에 비정질 규소층(130)을 형성한다. 비정질 규소층(130)은 예컨대 실란 기체를 사용한 화학기상증착 방법으로 형성할 수 있다.
다음 도 1b를 참고하면, 비정질 규소층(130) 위에 금속 촉매(50)를 형성한다.
금속 촉매(50)는 후술하는 열처리에 의해 결정화 시드(seed)가 되는 것이며, SGS 결정화 방법에 따라 저농도로 형성될 수 있다. 금속 촉매(50)는 예컨대 약 1*1013 내지 1*1016 cm- 2 의 밀도로 형성될 수 있다. 상기 범위의 밀도로 형성됨으로써 알맞은 결정화 크기를 가지는 다결정 규소층으로 형성될 수 있다.
금속 촉매(50)는 예컨대 니켈(Ni), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 주석(Sn), 카드뮴(Cd), 팔라듐(Pd), 이들의 합금 또는 이들의 조합에서 선택될 수 있다.
다음 도 1c를 참고하면, 금속 촉매(50)가 형성된 비정질 규소층(130)의 전면에 게터링 금속층(140)을 형성한다.
게터링 금속층(140)은 후술하는 열처리에 의해 금속 촉매(50)를 고정 및 제거할 수 있는 것으로, 예컨대 스퍼터링 따위로 형성될 수 있다.
게터링 금속층(140)은 상술한 금속 촉매(50)보다 확산계수가 작은 금속을 포함할 수 있으며, 예컨대 금속 촉매(50)보다 약 1/100 이하의 확산 계수를 가지는 금속일 수 있다. 이러한 금속으로는 예컨대 티타늄(Ti), 하프늄(Hf), 스칸듐(Sc), 지르코늄(Zr), 바나듐(V), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 레니움(Re), 루테니움(Ru), 오스뮴(Os), 코발트(Co), 로지움(Rh), 이리듐(Ir), 백금(Pt), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 디스프로슘(Dy), 홀뮴(Ho), 알루미늄(Al), 이들의 합금 또는 이들의 조합에서 선택되는 하나를 포함할 수 있다.
게터링 금속층(140)은 약 1000Å 이하의 두께로 형성될 수 있으며, 그 중에서 약 10 내지 1000Å 두께로 형성될 수 있다. 상기 범위의 두께로 형성됨으로써 후술하는 바와 같이 산소 기체와 함께 열처리하는 경우 게터링 금속층(140)의 깊이 방향으로 균일하게 금속 산화막이 형성될 수 있다.
다음 도 1d를 참고하면, 기판(110)을 열처리한다. 이와 같은 열처리에 의해 비정질 규소층(130)을 이루는 규소는 금속 촉매(50)와 복수의 금속 실리사이드를 이루고 상기 금속 실리사이드를 중심으로 복수의 결정 입자를 포함한 다결정 규소층(135)이 형성된다. 또한 상기 열처리에 의해 금속 촉매(50)는 상부의 게터링 금속층(140)으로 확산하여 게터링 금속층(140)의 내부 및 계면으로 모일 수 있다.
한편, 열처리시 게터링 금속층(140)에 산소 기체를 공급할 수 있다. 이와 같이 게터링 금속층(140)에 산소 기체를 공급하면서 열처리하는 경우, 게터링 금속층(140)을 이루는 금속이 산화되어 금속 산화물 층(145)이 형성된다.
이에 따라, 도 1e와 같이, 기판(110) 위에 버퍼층(120), 다결정 규소층(135) 및 금속 산화물 층(145)이 차례로 적층될 수 있다. 여기서 금속 산화물 층(145)은 제거될 수도 있고 그대로 남겨질 수도 있다. 금속 산화물 층(145)이 그대로 남겨지는 경우, 박막 트랜지스터 제조시 게이트 절연막(gate insulator)으로 사용될 수 있다.
이와 같이 금속 촉매를 사용하여 비정질 규소층을 결정화할 때 비정질 규소층의 전면에 게터링 금속층을 형성함으로써 열처리 단계에서 비정질 규소층으로부터 게터링 금속층으로 금속 촉매가 균일하게 확산하면서 다결정 규소층 전면에서 균일하게 금속 촉매를 제거할 수 있다. 이에 따라 비정질 규소층이 결정화되어 형성된 다결정 규소층에 금속 촉매가 거의 남지 않아 상기 다결정 규소층을 포함하는 박막 트랜지스터에서 잔류하는 금속 촉매에 의한 누설 전류의 증가를 방지하고 박막 트랜지스터의 특성을 개선할 수 있다.
또한 열처리시 산소 기체를 공급함으로써 다결정 규소층(135) 내부 및 다결정 규소층(135)과 금속 산화물 층(145)의 계면에 위치하는 금속 실리사이드의 규소-금속의 결합이 깨지고 금속-산소 결합이 형성될 수 있다. 이에 따라 다결정 규소층(135)의 내부 및 다결정 규소층(135)과 금속 산화물 층(145)의 계면에 금속 실리사이드가 거의 존재하지 않게 되어 금속 실리사이드에 의한 누설 전류를 줄일 수 있다.
그러면 다른 구현예에 따른 다결정 규소층의 형성 방법에 대하여 도 2a 내지 도 2e를 참고하여 설명한다.
도 2a 내지 도 2e는 다른 구현예에 따른 다결정 규소층의 형성 방법을 차례로 보여주는 단면도이다.
먼저 도 2a를 참고하면, 유리 기판, 고분자 기판 또는 실리콘웨이퍼 따위로 만들어진 기판(110) 위에 버퍼층(120) 및 비정질 규소층(130)을 차례로 형성한다. 버퍼층(120) 및 비정질 규소층(130)은 예컨대 화학기상증착 방법으로 차례로 적층될 수 있다.
다음 도 2b를 참고하면, 비정질 규소층(130) 위에 금속 촉매(50)를 형성한다. 금속 촉매(50)는 예컨대 니켈(Ni), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 주석(Sn), 카드뮴(Cd), 이들의 합금 또는 이들의 조합에서 선택될 수 있다. 금속 촉매(50)는 약 1*1013 내지 1*1016 cm- 2 의 밀도로 형성될 수 있다.
이어서 금속 촉매(50)가 형성된 비정질 규소층(130)을 열처리한다. 열처리에 의해 비정질 규소층(130)은 금속 촉매(50)를 결정 시드로 하여 결정화된다. 이에 따라 도 2c에서 보는 바와 같이, 기판(110), 버퍼층(120) 및 다결정 규소층(135)이 차례로 적층될 수 있다. 여기서 다결정 규소층(135)에는 금속 촉매(50)가 잔류한다.
다음 도 2d를 참고하면, 다결정 규소층(135)의 전면에 게터링 금속층(140)을 형성한다. 게터링 금속층(140)은 약 1000Å 이하의 두께로 형성될 수 있으며, 예컨대 티타늄(Ti), 하프늄(Hf), 스칸듐(Sc), 지르코늄(Zr), 바나듐(V), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 레니움(Re), 루테니움(Ru), 오스뮴(Os), 코발트(Co), 로지움(Rh), 이리듐(Ir), 백금(Pt), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 디스프로슘(Dy), 홀뮴(Ho), 알루미늄(Al), 이들의 합금 또는 이들의 조합에서 선택되는 금속을 포함할 수 있다.
다음 도 2e를 참고하면, 게터링 금속층(140)을 열처리한다. 열처리에 의해 다결정 규소층(135)에 잔류하는 금속 촉매(50)가 게터링 금속층(140)으로 확산하여 고정될 수 있다. 이에 따라 다결정 규소층(135)에서 금속 촉매(50)가 제거되어 상기 다결정 규소층을 포함하는 박막 트랜지스터에서 잔류하는 금속 촉매에 의한 누설 전류의 증가를 방지하고 박막 트랜지스터의 특성을 개선할 수 있다.
한편, 열처리시 게터링 금속층(140)에 산소 기체를 공급할 수 있다. 이와 같이 게터링 금속층(140)에 산소 기체를 공급하면서 열처리하는 경우 게터링 금속층(140)을 이루는 금속이 산화되어 금속 산화물 층(145)이 형성될 수 있다.
이에 따라 도 2f와 같이, 기판(110) 위에 버퍼층(120), 다결정 규소층(135) 및 금속 산화물 층(145)이 차례로 적층될 수 있다. 여기서 금속 산화물 층(145)은 제거될 수도 있고 그대로 남겨질 수도 있다. 금속 산화물 층(145)이 그대로 남겨지는 경우, 박막 트랜지스터 제조시 게이트 절연막으로 사용될 수 있다.
그러면 상술한 방법으로 형성된 다결정 규소층을 활성층으로 포함하는 박막 트랜지스터에 대하여 도 3을 도 1a 내지 도 2f와 함께 참고하여 설명한다.
도 3은 일 구현예에 따른 박막 트랜지스터를 보여주는 단면도이다.
기판(110) 위에 버퍼층(120)이 형성되어 있고, 버퍼층(120) 위에 다결정 규소층(135)이 형성되어 있다. 다결정 규소층(135)은 상술한 방법에 따라 금속 촉매를 사용하여 결정화될 수 있다. 다결정 규소층(135)은 채널 영역(135c), 소스 영역(135a) 및 드레인 영역(135b)을 가지며, 소스 영역(135a) 및 드레인 영역(135b)에는 p형 또는 n형 불순물이 도핑되어 있을 수 있다.
다결정 규소층(135) 위에는 금속 산화물 층(145)이 형성되어 있다. 금속 산화물 층(145)은 게이트 절연막일 수 있다. 전술한 바와 같이, 다결정 규소층(135) 형성시, 금속 촉매(50)를 제거하기 위한 게터링 금속층(140)을 비정질 규소층(130) 또는 다결정 규소층(135)의 전면에 형성하고 열처리하며, 열처리시 산소 기체를 공급함으로써 금속 산화물 층(145)이 형성될 수 있다. 이러한 금속 산화물 층(145)은 박막 트랜지스터의 게이트 절연막으로 사용될 수 있다.
금속 산화물 층(145)은 예컨대 산화티탄, 산화몰리브덴, 산화텅스텐, 산화알루미늄 등일 수 있다.
금속 산화물 층(145) 위에는 다결정 규소층(135)의 채널 영역(135c)과 중첩하는 게이트 전극(124)이 형성되어 있다.
게이트 전극(124) 위에는 절연막(180)이 형성되어 있으며, 절연막(180)은 다결정 규소층(135)의 소스 영역(135a) 및 드레인 영역(135b)을 각각 드러내는 접촉 구멍(181, 182)을 가진다.
절연막(180) 위에는 접촉 구멍(181, 182)을 통하여 다결정 규소층(135)의 소스 영역(135a) 및 드레인 영역(135b)과 각각 연결되는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다.
그러면 본 발명의 또 다른 측면에 따른 유기 발광 장치에 대하여 설명한다. 유기 발광 장치는 상기 박막 트랜지스터를 스위칭 및/또는 구동 소자로 포함할 수 있으며, 상기 박막 트랜지스터는 상술한 방법으로 형성된 다결정 규소층을 포함할 수 있다.
이하 도 4를 도 1a 내지 도 2f와 함께 참고하여 설명한다.
도 4는 일 구현예에 따른 유기 발광 장치를 도시한 단면도이다.
유기 발광 장치는 복수의 신호선과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다. 도 4는 복수의 화소 중 하나의 화소를 도시한 것이며, 각 화소는 복수의 박막 트랜지스터를 포함하나 여기서는 설명의 편의상 하나의 박막 트랜지스터만을 도시한다.
기판(110) 위에 버퍼층(120)이 형성되어 있고, 버퍼층(120) 위에 다결정 규소층(135)이 형성되어 있다. 다결정 규소층(135)은 상술한 방법에 따라 금속 촉매를 사용하여 결정화할 수 있다. 다결정 규소층(135)은 채널 영역(135c), 소스 영역(135a) 및 드레인 영역(135b)을 가지며, 소스 영역(135a) 및 드레인 영역(135b)에는 p형 또는 n형 불순물이 도핑되어 있을 수 있다.
다결정 규소층(135) 위에는 금속 산화물 층(145)이 형성되어 있다. 금속 산화물 층(145)은 게이트 절연막일 수 있다. 전술한 바와 같이, 다결정 규소층(135) 형성시, 금속 촉매(50)를 제거하기 위한 게터링 금속층(140)을 비정질 규소층(130) 또는 다결정 규소층(135)의 전면에 형성하고 열처리하며, 열처리시 산소 기체를 공급함으로써 금속 산화물 층(145)이 형성될 수 있다.
금속 산화물 층(145) 위에는 다결정 규소층(135)의 채널 영역(135c)과 중첩하는 게이트 전극(124)이 형성되어 있다.
게이트 전극(124) 위에는 절연막(180)이 형성되어 있으며, 절연막(180)은 다결정 규소층(135)의 소스 영역(135a) 및 드레인 영역(135b)을 각각 드러내는 접촉 구멍(181, 182)을 가진다.
절연막(180) 위에는 접촉 구멍(181, 182)을 통하여 다결정 규소층(135)의 소스 영역(135a) 및 드레인 영역(135b)과 각각 연결되는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다.
소스 전극(173) 및 드레인 전극(175) 위에는 접촉 구멍을 가지는 절연막(185)이 형성되어 있다.
절연막(185) 위에는 접촉 구멍을 통하여 드레인 전극과 연결되어 있는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 애노드(anode) 또는 캐소드(cathode)일 수 있다.
절연막(185) 위에는 격벽(361)이 형성되어 있다. 격벽(361)은 화소 전극(191)을 드러내는 개구부를 가진다. 개구부에는 유기 발광층(370)이 형성되어 있다. 유기 발광층(370)은 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 어느 하나의 빛을 고유하게 내는 유기 물질 또는 유기 물질과 무기 물질의 혼합물로 만들어질 수 있다. 유기 발광 장치는 발광층에서 내는 기본색 색광의 공간적인 합으로 원하는 영상을 표시한다.
유기 발광층(370)의 하부 및 상부에는 유기 발광층(370)의 발광 효율을 개선하기 위한 보조층을 더 포함할 수 있으며, 보조층은 정공 주입층, 정공 수송층, 전자 주입층 및 전자 수송층 중 적어도 하나일 수 있다.
유기 발광층(370) 및 화소 전극(191) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 기판 전면에 형성되어 있으며, 캐소드 또는 애노드일 수 있다.
이하 실시예를 통해서 본 발명을 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
실시예
유리 기판 위에 질화규소를 화학기상증착 방법으로 증착하여 버퍼층을 형성한다. 이어서 버퍼층 위에 화학기상증착 방법으로 비정질 규소를 증착한 후 그 위에 니켈(Ni)을 공급한다. 이어서 니켈(Ni)이 공급된 비정질 규소를 열처리하여 다결정 규소층을 형성한다. 이어서 다결정 규소층 전면에 게터링용 금속층인 몰리브덴(Mo)을 500Å의 두께로 적층한 후 약 550℃에서 30분간 열처리한다. 이어서 게터링용 금속층 위에 게이트 전극을 형성한 후 그 위에 질화규소를 증착하고 사진 식각하여 다결정 규소층의 일부를 노출한다. 이어서 알루미늄을 증착한 후 사진 식각하여 소스 전극 및 드레인 전극을 형성하여 박막 트랜지스터를 제조한다.
비교예
다결정 규소층 전면에 몰리브덴(Mo)을 적층하고 열처리하는 단계를 수행하지 않은 것을 제외하고는, 실시예와 동일한 방법으로 박막 트랜지스터를 제조한다.
평가 - 1
실시예에 따른 박막 트랜지스터에서 버퍼층, 다결정 규소층 및 게터링용 금속층에 분포하는 니켈(Ni)의 농도와 비교예에 따른 박막 트랜지스터에서 버퍼층 및 다결정 규소층에 분포하는 니켈(Ni)의 농도를 비교하였다.
그 결과는 도 5a 및 도 5b와 같다.
도 5a는 실시예에 따른 박막 트랜지스터에서 버퍼층, 다결정 규소층 및 게터링용 금속층에 분포하는 니켈(Ni)의 농도를 보여주는 그래프이고, 도 5b는 비교예에 따른 박막 트랜지스터에서 버퍼층 및 다결정 규소층에 분포하는 니켈(Ni)의 농도를 보여주는 그래프이다.
도 5a와 도 5b를 참고하면, 비교예에 따른 박막 트랜지스터는 다결정 규소층(B)과 버퍼층(C)에 잔류하는 니켈(Ni)의 농도가 비교적 높은 반면, 실시예에 따른 박막 트랜지스터는 다결정 규소층(B)과 버퍼층(C)에 남아있는 니켈(Ni)의 농도가 현저하게 낮아지고 게터링용 금속층(A)에 다량의 니켈(Ni)이 존재하는 것을 알 수 있다.
이로부터 다결정 규소층 전면에 게터링용 금속층을 형성하고 열처리 함으로써 다결정 규소층에 잔류하는 니켈(Ni)의 농도를 현저하게 줄일 수 있음을 알 수 있다.
평가 - 2
실시예 및 비교예에 따른 박막 트랜지스터의 누설 전류 특성을 비교한다.
그 결과는 표 1과 같다.
누설전류(Ioff)(at 5V) 최소누설전류(Ioff)
실시예 0.88 0.08
비교예 1.16 0.82
표 1을 참고하면, 실시예에 따른 박막 트랜지스터가 비교예에 따른 박막 트랜지스터에 비하여 누설전류가 현저하게 작은 것을 알 수 있다. 이는 채널이 형성되는 다결정 규소층에 잔류하는 니켈(Ni)의 양을 줄임으로써 누설 전류가 줄어들었음을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
50: 금속 촉매
110: 기판 120: 버퍼층
130: 비정질 규소층 135: 다결정 규소층
140: 게터링 금속층 145: 금속 산화물 층
191: 화소 전극 270: 공통 전극
370: 발광층 180: 절연막
181, 182: 접촉 구멍 173: 소스 전극
175: 드레인 전극 361: 격벽

Claims (17)

  1. 기판 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층 위에 금속 촉매를 형성하는 단계,
    상기 금속 촉매가 형성된 상기 비정질 규소층의 전면에 게터링 금속층을 형성하는 단계, 그리고
    열처리하여 다결정 규소층을 형성하는 단계를 포함하고,
    상기 게터링 금속층은 상기 금속 촉매 보다 확산 계수가 작은 금속을 포함하며,
    상기 게터링 금속층은 산화되어 상기 다결정 규소층 위에 위치하는 게이트 절연막을 형성하는 단계를 포함하는 다결정 규소층의 형성 방법.
  2. 제1항에서,
    상기 열처리하는 단계는 상기 게터링 금속층을 형성하는 단계 후에 수행되는 다결정 규소층의 형성 방법.
  3. 제2항에서,
    상기 열처리하는 단계는 상기 게터링 금속층에 산소 기체를 공급하는 단계를 포함하는 다결정 규소층의 형성 방법.

  4. 제2항에서,
    상기 열처리하는 단계는 500 내지 850℃에서 수행하는 다결정 규소층의 형성 방법.
  5. 제1항에서,
    상기 열처리하는 단계는
    상기 비정질 규소층을 형성하는 단계 후에 1차 열처리하는 단계, 그리고
    상기 게터링 금속층을 형성하는 단계 후에 2차 열처리하는 단계
    를 포함하는 다결정 규소층의 형성 방법.
  6. 제5항에서,
    상기 2차 열처리 단계는 상기 게터링 금속층에 산소 기체를 공급하는 단계를 포함하는 다결정 규소층의 형성 방법.
  7. 제5항에서,
    상기 1차 열처리하는 단계는 500 내지 850℃에서 수행하고,
    상기 2차 열처리하는 단계는 450 내지 750℃에서 수행하는
    다결정 규소층의 형성 방법.
  8. 제1항에서,
    상기 금속 촉매는 니켈(Ni), 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al), 주석(Sn), 카드뮴(Cd), 팔라듐(Pd), 이들의 합금 또는 이들의 조합에서 선택되고,
    상기 게터링 금속층은 티타늄(Ti), 하프늄(Hf), 스칸듐(Sc), 지르코늄(Zr), 바나듐(V), 탄탈륨(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 레니움(Re), 루테니움(Ru), 오스뮴(Os), 코발트(Co), 로지움(Rh), 이리듐(Ir), 백금(Pt), 이트륨(Y), 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 디스프로슘(Dy), 홀뮴(Ho), 알루미늄(Al), 이들의 합금 또는 이들의 조합에서 선택되는
    다결정 규소층의 형성 방법.
  9. 제1항에서,
    상기 게터링 금속층을 형성하는 단계는 1000Å 이하의 두께로 형성하는 다결정 규소층의 형성 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 따라 형성된 다결정 규소층,
    상기 다결정 규소층 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하며 상기 다결정 규소층과 중첩하는 게이트 전극, 그리고
    상기 다결정 규소층과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극
    을 포함하고,
    상기 게이트 절연막은 금속 산화물을 포함하며,
    상기 금속 산화물은 상기 게터링 금속층이 산화되어 형성된 박막 트랜지스터.
  11. 삭제
  12. 삭제
  13. 제10항에서,
    상기 게이트 절연막은 1000Å 이하의 두께를 가지는 박막 트랜지스터.
  14. 제1항 내지 제9항 중 어느 한 항에 따라 형성된 다결정 규소층,
    상기 다결정 규소층 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하며 상기 다결정 규소층과 중첩하는 게이트 전극,
    상기 다결정 규소층과 전기적으로 연결되어 있는 소스 전극 및 드레인 전극,
    상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극,
    상기 화소 전극과 마주하는 공통 전극, 그리고
    상기 화소 전극과 상기 공통 전극 사이에 위치하는 유기 발광층
    을 포함하고,
    상기 게이트 절연막은 금속 산화물을 포함하며,
    상기 금속 산화물은 상기 게터링 금속층이 산화되어 형성된 유기 발광 장치.
  15. 삭제
  16. 삭제
  17. 제14항에서,
    상기 게이트 절연막은 1000Å 이하의 두께를 가지는 유기 발광 장치.
KR1020100083049A 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 KR101718528B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100083049A KR101718528B1 (ko) 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
US13/137,276 US20120049188A1 (en) 2010-08-26 2011-08-03 Method of forming polycrystalline silicon layer and thin film transistor and organic light emitting device including the polycrystalline silicon layer
CN201110235311.2A CN102386090B (zh) 2010-08-26 2011-08-16 形成多晶硅层的方法、薄膜晶体管和有机发光器件
TW100129871A TWI569311B (zh) 2010-08-26 2011-08-19 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083049A KR101718528B1 (ko) 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치

Publications (2)

Publication Number Publication Date
KR20120019688A KR20120019688A (ko) 2012-03-07
KR101718528B1 true KR101718528B1 (ko) 2017-03-22

Family

ID=45695935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083049A KR101718528B1 (ko) 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치

Country Status (4)

Country Link
US (1) US20120049188A1 (ko)
KR (1) KR101718528B1 (ko)
CN (1) CN102386090B (ko)
TW (1) TWI569311B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690251B2 (en) 2020-04-29 2023-06-27 Samsung Display Co., Ltd. Organic light-emitting display device having a gate insulating layer with controlled dielectric constants and method of manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9917227B1 (en) * 2014-05-07 2018-03-13 Soraa, Inc. Controlling oxygen concentration levels during processing of highly-reflective contacts
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
CN114496733B (zh) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177283A1 (en) * 2001-05-25 2002-11-28 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon fo liquid crystal display device
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100623693B1 (ko) * 2004-08-25 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR100965778B1 (ko) * 2008-01-16 2010-06-24 서울대학교산학협력단 고효율 다결정 실리콘 태양전지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020177283A1 (en) * 2001-05-25 2002-11-28 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon fo liquid crystal display device
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11690251B2 (en) 2020-04-29 2023-06-27 Samsung Display Co., Ltd. Organic light-emitting display device having a gate insulating layer with controlled dielectric constants and method of manufacturing the same

Also Published As

Publication number Publication date
US20120049188A1 (en) 2012-03-01
TW201214527A (en) 2012-04-01
CN102386090B (zh) 2016-05-11
TWI569311B (zh) 2017-02-01
CN102386090A (zh) 2012-03-21
KR20120019688A (ko) 2012-03-07

Similar Documents

Publication Publication Date Title
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
US8513669B2 (en) Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
KR101718528B1 (ko) 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
US10147774B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method
US7999261B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
JP5399152B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機発光ダイオード表示装置
KR101009646B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
US20120220085A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the thin film transistor
TW201424005A (zh) 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
KR100731756B1 (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 4