TWI569311B - 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 - Google Patents

形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 Download PDF

Info

Publication number
TWI569311B
TWI569311B TW100129871A TW100129871A TWI569311B TW I569311 B TWI569311 B TW I569311B TW 100129871 A TW100129871 A TW 100129871A TW 100129871 A TW100129871 A TW 100129871A TW I569311 B TWI569311 B TW I569311B
Authority
TW
Taiwan
Prior art keywords
layer
heat treatment
metal
thin film
film transistor
Prior art date
Application number
TW100129871A
Other languages
English (en)
Other versions
TW201214527A (en
Inventor
朴炳建
李卓泳
朴鐘力
鄭胤謨
徐晉旭
李基龍
鄭珉在
孫榕德
蘇炳洙
朴承圭
李吉遠
李東炫
鄭在琓
艾文 梅丹瞿
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201214527A publication Critical patent/TW201214527A/zh
Application granted granted Critical
Publication of TWI569311B publication Critical patent/TWI569311B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
本揭露是相關於一種形成多晶矽層之方法、包含該多晶矽層之薄膜電晶體、以及有機發光裝置。
薄膜電晶體係為切換及/或驅動裝置。薄膜電晶體包含閘極線、資料線、以及主動層。主動層主要組成為矽，其可根據結晶狀態被分類為非晶矽或多晶矽。
因為多晶矽相較於非晶矽有較高遷移率，包含多晶矽之薄膜電晶體可提供快速響應速度與低功率消耗。
形成多晶矽之方法包含固相結晶法(SPC)與準分子雷射結晶法(ELC)。然而，固相結晶法可能因長時間高溫執行加熱處理而造成基材之變形。準分子雷射結晶法也有問題。舉例來說，其需要昂貴的雷射儀器且其在整個基材上均勻結晶是困難的。
為了補足該結晶化，則有許多方法例如使用金屬觸媒執行結晶化之金屬誘發結晶法(MIC)、金屬誘發側向結晶法(MILC)、以及超 晶矽結晶法(SGS)。然而，此類的結晶法可能殘留很多金屬觸媒在多晶矽層上，其可能影響薄膜電晶體之特性。
本揭露之例示性實施例提供了一種形成多晶矽層之方法，其可在改善製程之同時降低金屬觸媒之效應。
本揭露之另一實施例提供一種薄膜電晶體，其包含經由形成多晶矽層之方法而形成之多晶矽層。
本揭露之另一實施例提供了一種包含薄膜電晶體之有機發光裝置。
根據一實施例，提供一種用以形成多晶矽層之方法，其包含在基材上形成非晶矽層、在非晶矽層上形成金屬觸媒、在形成有金屬觸媒之非晶矽層的整個表面上形成吸氣金屬層、以及執行加熱處理之步驟。
加熱處理可在吸氣金屬層形成後執行。
執行加熱處理之步驟可包含供應氧氣至吸氣金屬層之步驟。
加熱處理可在約500至約850℃之溫度範圍中執行。
執行加熱處理之步驟可包含在非晶矽層形成後執行主要加熱處理、以及在吸氣金屬層形成後執行次要加熱處理。
執行次要加熱處理之步驟可包含供應氧氣至吸氣金屬層。
主要加熱處理可在約500至約850℃之溫度範圍中執行，且次要加熱處理可在約450至約750℃之溫度範圍中執行。
金屬觸媒可包含鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)、鋁(Al)、錫(Sn)、鎘(Cd)、鈀(Pd)、其合金及其組合之其中之一，且吸氣金屬層可包含鈦(Ti)、鉿(Hf)、鈧(Sc)、鋯(Zr)、釩(V)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、镨(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、其合金、及其組合之其中之一。
吸氣金屬層可以不厚於約1000Å之厚度所形成。
根據另一實施例，提供一種薄膜電晶體，其包含根據申請專利範圍第1項所述之方法所形成之多晶矽層、設置於該多晶矽層上之閘極絕緣層、設置於閘極絕緣層且與多晶矽層重疊之閘極電極、以及電性連接至多晶矽層之源極電極與汲極電極。
閘極絕緣層可包含金屬氧化物。
金屬氧化物可在執行加熱處理之步驟期間藉由吸氣金屬層之氧化而形成。
閘極絕緣層可以不厚於1000Å之厚度所形成。
根據另一實施例，提供一種有機發光裝置，其包含根據上述之方法所形成之多晶矽層、設置於多晶矽層上之閘極絕緣層、設置於閘極絕緣層且與多晶矽層重疊之閘極電極、電性連接至多晶矽層之源極電極與汲極電極、電性連接至汲極電極之像素電極、面對像素電極之共用電極、以及設置於像素電極與共用電極之間的有機發光層。
閘極絕緣層可包含金屬氧化物。
金屬氧化物可在執行加熱處理期間藉由吸氣金屬層之氧化而形成。
閘極絕緣層可具有不厚於1000Å之厚度。
當多晶矽經由結晶化所形成時，一製程可被簡化且殘留金屬觸媒之效應可被減低。因此，薄膜電晶體之特性可被改善。
110‧‧‧基材
120‧‧‧緩衝層
124‧‧‧閘極電極
130‧‧‧非晶矽層
135‧‧‧多晶矽層
135a‧‧‧源極區域
135b‧‧‧汲極區域
135c‧‧‧通道區域
50‧‧‧金屬觸媒
140‧‧‧吸氣金屬層
145‧‧‧金屬氧化物層
173‧‧‧源極電極
175‧‧‧汲極電極
180、185‧‧‧絕緣層
181、182‧‧‧接觸孔
361‧‧‧阻隔肋材
191‧‧‧像素電極
270‧‧‧共用電極
370‧‧‧有機發光層
上述以及其他特徵及優點將藉由詳細之例示性實施例並參照附圖使該領域具有通常知識者變得更為明瞭，其中：
第1A圖至第1E圖係為依據本揭露之一實施例而依序描繪的形成多晶矽層之方法之橫斷面視圖。
第2A圖至第2F圖係為依據本揭露之一實施例說明形成多晶矽層之方法之橫斷面視圖。
第3圖係為依據本揭露之一實施例顯示之薄膜電晶體之橫斷面視圖。
第4圖係為依據本揭露之一實施例顯示之有機發光裝置之橫斷面視圖。
第5A圖係顯示分布於依據一範例所製造之薄膜電晶體中緩衝層、多晶矽層、及吸氣金屬層中之鎳(Ni)濃度之曲線圖。
第5B圖係顯示分布於依據一比較例所製造之薄膜電晶體中之緩衝層及多晶矽層中之鎳(Ni)濃度之曲線圖。
範例之實施例將以下參照附圖被更充分的描述；然而，其可以不 同方式形成且在此不應被理解為用以限制實施例之闡明。更確切地說，提供此些實施例可將使此揭露徹底和完整，且將完整地對該些領域具有通常知識者傳達該發明之範疇。
在圖式中，層的尺寸與區域可能為了清楚解釋而被誇大。其亦理解的是，當一層或元件被敘述為在另一層或基材“之上”時，其可直接在另一層或基材上，或亦可存在中間層。全文中相似的參考符號對應到相似的元件。
此後，本揭露之形成多晶矽層之方法的一實施例將被描述於第1A圖至第1E圖。
第1A圖至第1E圖為依據本揭露之一實施例而依序描繪的形成多晶矽層之方法之橫斷面視圖。
參照第1A圖，緩衝層120形成在基材110之上，基材110可為玻璃基材、聚合物基材、或矽晶圓基材。緩衝層120可經由使用例如矽氧化物或矽氮化物的化合物之化學氣相沈積法(CVD)形成。緩衝層120切斷自基材110之雜質轉移或由外部引進水氣進入上層，並造成結晶化以在隨後的加熱處理期間藉由控制熱傳導速率均勻地被執行。
隨後，非晶矽層130形成在緩衝層120之上。非晶矽層130可經由使用例如矽烷氣的氣體之化學氣相沈積法(CVD)所形成。
參照第1B圖，金屬觸媒50形成在非晶矽層130之上。
金屬觸媒50藉由隨後欲執行之加熱處理成為用以結晶之種子。金屬觸媒50可根據超晶矽(SGS)結晶以低濃度而形成。金屬觸媒50 可以1*1013cm-2至1*1016cm-2之密度形成。在此密度之範圍中，金屬觸媒50可催化具有適當結晶尺寸之多晶矽層之結晶。
金屬觸媒50可為鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)、鋁(Al)、錫(Sn)、鎘(Cd)、鈀(Pd)、其合金、及其組合之其中之一。
參照第1C圖，吸氣金屬層140形成在形成有金屬觸媒50的非晶矽層130之上。
吸氣金屬層140可經由隨後欲執行之加熱處理修復或移除金屬觸媒50。根據一實施例，吸氣金屬層140可經由濺射法形成。
吸氣金屬層140可包含較上述之金屬觸媒50有較小擴散係數之金屬。根據一實施例，吸氣金屬層140可包含擴散係數小於金屬觸媒50之擴散係數約1/100之金屬。此類金屬可包含，舉例來說，鈦(Ti)、鉿(Hf)、鈧(Sc)、鋯(Zr)、釩(V)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、镨(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、其合金、或其組合。
吸氣金屬層140可以不厚於1000Å之厚度所形成。根據一實施例，吸氣金屬層140可有約10Å至1000Å之厚度範圍。當吸氣金屬層140之厚度在此範圍內時，並在大氣中之氧氣中執行加熱處理時，均勻在吸氣金屬層140之深度方向的金屬氧化物層可被形成。
參照第1D及1E圖，在基材110上執行加熱處理。在加熱處理期間，組成非晶矽層130之一些矽與金屬觸媒50連結以形成複數個金屬矽化物微粒，且包含複數個晶體微粒之多晶矽層135形成在金 屬矽化物周圍。此外，在加熱處理期間，金屬觸媒50向上擴散至吸氣金屬層140以在吸氣金屬層140內部或介面被收集。
氧氣可在加熱處理期間供應至吸氣金屬層140。當供應氧氣至吸氣金屬層140時執行加熱處理，構成吸氣金屬層140之金屬可被氧化以形成金屬氧化物層145。
因此，緩衝層120、多晶矽層135與金屬氧化物層145被依序堆疊在基材110上。金屬氧化物層145可被移除亦可允許殘留。當金屬氧化物層145被允許殘留時，金屬氧化物層145可在薄膜電晶體的製造期間作為閘極絕緣層(其為閘極絕緣體)。
如上所述，當非晶矽層130使用金屬觸媒50結晶時，藉由在非晶矽層130之整個表面上形成吸氣金屬層140、及提供造成金屬觸媒50由非晶矽層130均勻擴散至吸氣金屬層140之加熱處理，使金屬觸媒50由多晶矽層135之整個表面被均勻地移除。因此，金屬觸媒50幾乎沒有殘留在當非晶矽層結晶時所形成之多晶矽層135上。由殘留在包含有多晶矽層135之薄膜電晶體的金屬觸媒50所造成之漏電流可被降到最小，且薄膜電晶體之特性可被改善。
在加熱處理期間，在多晶矽層135之內部及在多晶矽層135與金屬氧化物層145之間的介面之金屬矽化物之矽-金屬鍵位斷裂。金屬-氧鍵可在加熱處理期間藉由供應氧氣而形成。因此，少量金屬矽化物殘留在多晶矽層135內部與在多晶矽層135與金屬氧化物層145之間的介面，且由金屬矽化物所造成之漏電流可被減少。
此後，依據本揭露之另一實施例，形成多晶矽層之方法將被描述於第2A圖至第2E圖。
第2A圖至第2E圖係為描述依據本揭露之另一實施例的形成多晶矽層之方法之橫斷面視圖。
參照第2A圖，緩衝層120與非晶矽層130依序形成在例如玻璃基材、聚合物基材、或矽晶圓之基材110上。緩衝層120與非晶矽層130可經由例如化學氣相沈積法(CVD)之方法依序形成。
參照第2B圖，金屬觸媒50形成在非晶矽層130上。金屬觸媒50可為鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)、鋁(Al)、錫(Sn)、鎘(Cd)、其合金、以及其組合之其中之一。金屬觸媒50可以1*1013cm-2至1*1016cm-2之密度所形成。
隨後，一主要加熱處理提供至具有金屬觸媒50之非晶矽層130。
非晶矽層130經由使用金屬觸媒50作為一晶種加熱處理而被結晶化。因此，如第2C圖所示，基材110、緩衝層120、以及多晶矽層135可被依序堆疊。此時，金屬觸媒50殘留在多晶矽層135中。
參照第2D圖，吸氣金屬層140形成在多晶矽層135之整個表面上。吸氣金屬層140可以約1000Å之厚度而形成，且可包含，例如為鈦(Ti)、鉿(Hf)、鈧(Sc)、鋯(Zr)、釩(v)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、镨(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、其合金、或其組合之金屬。
參照第2E圖，在吸氣金屬層140上執行一次要加熱處理。加熱處理可擴散與固定殘留在多晶矽層135之金屬觸媒50至吸氣金屬層140之中及之上。因此，金屬觸媒50自多晶矽層135移除。因殘留在包含多晶矽層之薄膜電晶體內的金屬觸媒所造成之漏電流可被 降到最小，且薄膜電晶體之特性可被增加。
在次要加熱處理期間氧氣可供應至吸氣金屬層140。如上所述，當在供應氧氣至吸氣金屬層140時執行加熱處理，構成吸氣金屬層140之金屬被氧化而形成金屬氧化物層145。
結果顯示，如第2F圖所示，緩衝層120、多晶矽層135、以及金屬氧化物層145可相繼地堆疊在基材110上。金屬氧化物層145可被移除或可允許殘留。當金屬氧化物層145被允許殘留時，金屬氧化物層145可在薄膜電晶體之形成期間被作為閘極絕緣層。
此後，包含以上述方法所形成之多晶矽層作為主動層的薄膜電晶體將描述在第3圖外加第1A圖至第2F圖。
第3圖係顯示依據本揭露之另一實施例之薄膜電晶體之橫斷面視圖。
緩衝層120形成在基材110上，且多晶矽層135形成在緩衝層120上。多晶矽層135可使用如上述之金屬觸媒結晶化。多晶矽層135包含通道區域135c、源極區域135a、以及汲極區域135b，且源極區域135a與汲極區域135b可摻雜p型或n型之雜質。
金屬氧化物層145形成在多晶矽層135上。金屬氧化物層145可為閘極絕緣層。如上所述，當多晶矽層135形成時，用以移除金屬觸媒50之吸氣金屬層140係形成在非晶矽層130或多晶矽層135之整個表面上，且執行加熱處理。在加熱處理過程期間，金屬氧化物層145可藉由供應氧氣而形成。金屬氧化物層145可作為薄膜電晶體之閘極絕緣層。
金屬氧化物層145可包含氧化鈦、氧化鉬、氧化鎢、或氧化鋁。
與多晶矽層135之通道區域135c重疊的閘極電極124形成在金屬氧化物層145上。
絕緣層180形成在閘極電極124上，且絕緣層180包含接觸孔181及182，其分別露出多晶矽層135之源極區域135a與汲極區域135b。
源極電極173與汲極電極175形成在絕緣層180上，以透過接觸孔181及182分別連接至多晶矽層135之源極區域135a與汲極區域135b。
此後，將描述依據本揭露之另一實施例所製造之有機發光裝置。有機發光裝置可包含作為切換及/或驅動裝置之薄膜電晶體，且薄膜電晶體可包含以上述方法所形成之多晶矽層。
此後，有機發光裝置將描述在第4圖外加第1A圖至第2F圖。
第4圖係為依據本揭露之另一實施例之有機發光裝置之橫斷面視圖。
有機發光裝置包含複數個訊號線與連接至訊號線及以矩陣方式排列之複數個像素。第4圖係說明在多個像素中的一個像素，且每個像素包含複數個薄膜電晶體。在此，為了更好理解及便於描述，係以一個薄膜電晶體來說明。
緩衝層120形成在基材110上，且多晶矽層135形成在緩衝層120上。多晶矽層135可利用如上述之金屬觸媒結晶。多晶矽層135包含通道區域135c、源極區域135a、以及汲極區域135b，且源極區域135a與汲極區域135b可摻雜p型或n型雜質。
金屬氧化物層145形成在多晶矽層135上。金屬氧化物層145可包含閘極絕緣層。如上所述，當多晶矽層135形成時，用以移除金屬觸媒50之吸氣金屬層140係形成在非晶矽層130或多晶矽層135之整個表面上，且就此執行加熱處理。在加熱處理過程期間，金屬氧化物層145可藉由供應氧氣而形成。
與多晶矽層135之通道區域135c重疊的閘極電極124形成在金屬氧化物層145上。
絕緣層180形成在閘極電極124上，且絕緣層180包含接觸孔181及182，其分別露出多晶矽層135之源極區域135a與汲極區域135b。
分別透過接觸孔181及182連接多晶矽層135之源極區域135a與汲極區域135b之源極電極173與汲極電極175形成在絕緣層180上。
具有接觸孔之絕緣層185形成在源極電極173與汲極電極175上。
通過接觸孔連接汲極電極之像素電極191形成在絕緣層185上。像素電極191可為陽極或陰極。
阻隔肋材361形成在絕緣層185上。阻隔肋材361包含露出像素電極191之開口。有機發光層370形成在開口之內。有機發光層370可由發出例如紅、綠與藍之三原色間任一顏色之光的有機材料所形成，或由有機材料與無機材料之混合物。有機發光裝置藉自發射層發出之主要色光之空間總合呈現所需影像。
有機發光層370之下部與上部可進一步包含用以改善有機發光層370之發光效率的輔助層，且輔助層可為在電洞注入層(HIL)、電洞傳輸層(HTL)、電子注入層(EIL)、以及電子傳輸層(ETL)間之 至少一。
共用電極270形成在有機發光層370與阻隔肋材361上。共用電極270形成在基材之整個表面上，且共用電極270可為陰極或陽極。
以下之範例係更詳細地說明本揭露。然而，以下為例示性實施例並不因此而受限。
範例
緩衝層藉由矽氮化物經化學氣相沈積法(CVD)沉積在玻璃基材上而形成。隨後，非晶矽經由化學氣相沈積法沉積在緩衝層上，且對其提供鎳(Ni)。隨後，在提供有鎳(Ni)之非晶矽上執行加熱處理，以形成多晶矽層。隨後，以約500Å之厚度在多晶矽層上之整個表面上堆疊鉬(Mo)，且以約550℃執行加熱處理30分鐘，以作為吸氣金屬層。隨後，閘極電極形成在吸氣金屬層上，矽氮化物被沉積，多晶矽層之一部分藉由執行微影製程被露出。隨後，源極電極與汲極電極藉由沉積鋁與執行微影製程而形成，以製造出薄膜電晶體。
比較範例
根據如範例之相同方法被製造出薄膜電晶體，除了在多晶矽層之整個表面沉積鉬(Mo)與執行加熱處理之製程未被施行。
評估1
根據範例存在於薄膜電晶體之緩衝層、多晶矽層、以及吸氣金屬層中之鎳(Ni)濃度係與根據比較範例存在於薄膜電晶體之緩衝層及多晶矽層之鎳(Ni)濃度比較。
該結果顯示於第5A圖與第5B圖。
第5A圖顯示一圖形展示根據範例存在於薄膜電晶體之緩衝層，多晶矽層，與吸氣金屬層之鎳(Ni)之濃度。第5B圖圖解一圖形展示根據比較範例存在於薄膜電晶體之緩衝層，多晶矽層，與吸氣金屬層之鎳(Ni)之濃度。
參照第5A圖與第5B圖，比較範例之薄膜電晶體具有相對較高殘留在多晶矽層(B)與緩衝層(C)中的鎳(Ni)，範例之薄膜電晶體在多晶矽層(B)與緩衝層(C)中殘留的鎳(Ni)濃度顯著地減少，且有大量之鎳(Ni)殘留在吸氣金屬層(A)。
從結果可看出殘留在多晶矽層之鎳(Ni)之濃度可藉由在多晶矽層之整個表面上形成吸氣金屬層與執行加熱處理而大幅下降。
評估-2
比對範例與比較範例製造之薄膜電晶體之漏電流特性。
其結果顯示於表1。
參照表1，相較於比較範例所製造之薄膜電晶體，範例所製造之薄膜電晶體具有顯著地小的漏電流。其可確認，漏電流可藉由減少殘留在有通道形成之多晶矽層中的鎳(Ni)含量而減小。
範例之實施例在此被揭露，且雖然採用具體條件，其可被使用且僅作為一般闡述意義並不以限制為目的。因此，在不脫離以下所述之申請專利範圍之精神與範疇，各種變化形式與細節可被該領域具有通常知識者能了解。
110‧‧‧基材
120‧‧‧緩衝層
124‧‧‧閘極電極
135‧‧‧多晶矽層
135a‧‧‧源極區域
135b‧‧‧汲極區域
135c‧‧‧通道區域
145‧‧‧金屬氧化物層
173‧‧‧源極電極
175‧‧‧汲極電極
180‧‧‧絕緣層
181、182‧‧‧接觸孔

Claims (17)

  1. 一種用以形成多晶矽層之方法，其包含下列步驟：形成一非晶矽層在一基材上；形成一金屬觸媒在該非晶矽層上；形成一吸氣金屬層在形成有該金屬觸媒之該非晶矽層的整個表面上，且該吸氣金屬層直接接觸形成有該金屬觸媒之該非晶矽層的一上表面上，該吸氣金屬層係包括擴散係數小於該金屬觸媒之擴散係數的一材料；以及執行一加熱處理；其中該金屬觸媒以1*1013cm-2至1*1016cm-2之密度所形成。
  2. 如申請專利範圍第1項所述之方法，其中該加熱處理係在該吸氣金屬層形成後執行。
  3. 如申請專利範圍第2項所述之方法，其中執行該加熱處理之步驟包含供應氧氣至該吸氣金屬層之步驟。
  4. 如申請專利範圍第2項所述之方法，其中該加熱處理係在約500℃至約850℃之溫度範圍中執行。
  5. 如申請專利範圍第1項所述之方法，其中執行該加熱處理之步驟包含下列步驟：在形成該非晶矽層之步驟後，執行一主要加熱處理；以及在形成該吸氣金屬層之步驟後，執行一次要加熱處理。
  6. 如申請專利範圍第5項所述之方法，其中執行該次要加熱處理之步驟包含供應氧氣至該吸氣金屬層之步驟。
  7. 如申請專利範圍第5項所述之方法，其中該主要加熱處理在約500至約850℃之溫度範圍中執行，且該次要加熱處理在約450至約750℃之溫度範圍中執行。
  8. 如申請專利範圍第1項所述之方法，其中該金屬觸媒包含鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)、鋁(Al)、錫(Sn)、鎘(Cd)、鈀(Pd)、其合金及其組合之其中之一，且該吸氣金屬層包含鈦(Ti)、鉿(Hf)、鈧(Sc)、鋯(Zr)、釩(V)、鉭(Ta)、鉻(Cr)、鉬(Mo)、鎢(W)、錳(Mn)、錸(Re)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鉑(Pt)、釔(Y)、鑭(La)、鈰(Ce)、镨(Pr)、釹(Nd)、鏑(Dy)、鈥(Ho)、鋁(Al)、其合金、及其組合之其中之一。
  9. 如申請專利範圍第1項所述之方法，其中該吸氣金屬層以不厚於約1000Å之厚度所形成。
  10. 一種薄膜電晶體，其包含：一多晶矽層，係根據申請專利範圍第1項所述之方法所形成；一閘極絕緣層，係設置於該多晶矽層上；一閘極電極，係設置於該閘極絕緣層且與該多晶矽層重疊；以及一源極電極與一汲極電極，係電性連接至該多晶矽層。
  11. 如申請專利範圍第10項所述之薄膜電晶體，其中該閘極絕緣層包含一金屬氧化物。
  12. 如申請專利範圍第11項所述之薄膜電晶體，其中該金屬氧化物係在執行加熱處理期間藉由該吸氣金屬層之氧化而形成。
  13. 如申請專利範圍第11項之薄膜電晶體，其中該閘極絕緣層具有不厚於1000Å之厚度。
  14. 一種有機發光裝置，其包含一多晶矽層，係根據申請專利範圍第1項所述之方法所形成； 一閘極絕緣層，係設置於該多晶矽層上；一閘極電極，係設置於該閘極絕緣層且與該多晶矽層重疊；一源極電極與一汲極電極，係電性連接至該多晶矽層；一像素電極，係電性連接至該汲極電極；一共用電極，係面對該像素電極；以及一有機發光層，係設置於該像素電極與該共用電極之間。
  15. 如申請專利範圍第14項所述之有機發光裝置，其中該閘極絕緣層包含一金屬氧化物。
  16. 如申請專利範圍第15項所述之有機發光裝置，其中該金屬氧化物係在執行該加熱處理期間藉由該吸氣金屬層之氧化而形成。
  17. 如申請專利範圍第15項所述之有機發光裝置，其中該閘極絕緣層具有不厚於1000Å之厚度。
TW100129871A 2010-08-26 2011-08-19 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 TWI569311B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083049A KR101718528B1 (ko) 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치

Publications (2)

Publication Number Publication Date
TW201214527A TW201214527A (en) 2012-04-01
TWI569311B true TWI569311B (zh) 2017-02-01

Family

ID=45695935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129871A TWI569311B (zh) 2010-08-26 2011-08-19 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置

Country Status (4)

Country Link
US (1) US20120049188A1 (zh)
KR (1) KR101718528B1 (zh)
CN (1) CN102386090B (zh)
TW (1) TWI569311B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9917227B1 (en) * 2014-05-07 2018-03-13 Soraa, Inc. Controlling oxygen concentration levels during processing of highly-reflective contacts
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
KR20210134176A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN114496733B (zh) * 2022-04-15 2022-07-29 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
US20060046360A1 (en) * 2004-08-25 2006-03-02 Jung In-Young Method of fabricating thin film transistor
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof
US20090170248A1 (en) * 2007-12-28 2009-07-02 Hyoung June Kim Method for manufacturing thin film transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653263B1 (ko) * 2000-12-29 2006-12-01 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100965778B1 (ko) * 2008-01-16 2010-06-24 서울대학교산학협력단 고효율 다결정 실리콘 태양전지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
US20060046360A1 (en) * 2004-08-25 2006-03-02 Jung In-Young Method of fabricating thin film transistor
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof
US20090170248A1 (en) * 2007-12-28 2009-07-02 Hyoung June Kim Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
TW201214527A (en) 2012-04-01
US20120049188A1 (en) 2012-03-01
KR20120019688A (ko) 2012-03-07
KR101718528B1 (ko) 2017-03-22
CN102386090A (zh) 2012-03-21
CN102386090B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
TWI569311B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
US8513669B2 (en) Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US7999261B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
US10804300B2 (en) Complementary thin film transistor drive back-plate and manufacturing method thereof, display panel
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
TW201234603A (en) Thin film transistor and a method of manufacturing the same
EP2146371A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
TWI539636B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
US20110127533A1 (en) Organic light-emitting display device and method of manufacturing the same
WO2011145149A1 (ja) 表示用薄膜半導体装置の製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US20140084268A1 (en) Method of forming polysilicon film, thin film transistor and display device including polysilicon film
CN102386235B (zh) 薄膜晶体管及其制造方法和利用该薄膜晶体管的显示设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees