CN102386090A - 形成多晶硅层的方法、薄膜晶体管和有机发光器件 - Google Patents

形成多晶硅层的方法、薄膜晶体管和有机发光器件 Download PDF

Info

Publication number
CN102386090A
CN102386090A CN2011102353112A CN201110235311A CN102386090A CN 102386090 A CN102386090 A CN 102386090A CN 2011102353112 A CN2011102353112 A CN 2011102353112A CN 201110235311 A CN201110235311 A CN 201110235311A CN 102386090 A CN102386090 A CN 102386090A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
heat treatment
metal level
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102353112A
Other languages
English (en)
Other versions
CN102386090B (zh
Inventor
朴炳建
李卓泳
朴钟力
郑胤谟
徐晋旭
李基龙
郑珉在
孙榕德
苏炳洙
朴承圭
李吉远
李东炫
郑在琓
伊凡·马伊达楚克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102386090A publication Critical patent/CN102386090A/zh
Application granted granted Critical
Publication of CN102386090B publication Critical patent/CN102386090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种形成多晶硅层的方法，包括：在基板上形成非晶硅层；在所述非晶硅层上形成金属催化剂；在形成所述金属催化剂的所述非晶硅层的整个表面上形成吸杂金属层；以及执行热处理。一种薄膜晶体管包括所述多晶硅层，并且一种有机发光器件包括所述薄膜晶体管。

Description

形成多晶硅层的方法、薄膜晶体管和有机发光器件
技术领域
本公开涉及形成多晶硅层的方法、包括多晶硅层的薄膜晶体管和有机发光器件。
背景技术
薄膜晶体管是开关和/或驱动器件。薄膜晶体管包括栅极线、数据线和有源层。有源层主要包括硅，硅根据结晶状态可分成非晶硅或多晶硅。
由于多晶硅较之非晶硅具有高的迁移率，因此包括多晶硅的薄膜晶体管可以提供快的响应速度和低的功耗。
形成多晶硅的方法包括固相结晶(SPC)和准分子激光结晶(ELC)。然而，固相结晶会因为在高温下长时间执行热处理而导致基板变形。准分子激光结晶也具有诸如需要昂贵的激光装备并且难以对整个基板进行均匀地结晶之类的问题。
为了补足结晶，存在诸如利用金属催化剂执行结晶的金属诱导结晶(MIC)、金属诱导横向结晶(MILC)和超颗粒硅结晶(SGS)之类的方法。然而，这种结晶会在多晶硅层上留下许多金属催化剂，而这会影响薄膜晶体管的特性。
发明内容
本公开的示例性实施例提供一种形成多晶硅层的方法，该方法可以降低金属催化剂的影响，同时改进工艺。
本公开的另一实施例提供一种薄膜晶体管，该薄膜晶体管包括通过形成多晶硅层的方法形成的多晶硅层。
本公开的又一实施例提供一种包括薄膜晶体管的有机发光器件。
根据实施例，提供了一种形成多晶硅层的方法，包括：在基板上形成非晶硅层；在所述非晶硅层上形成金属催化剂；在形成所述金属催化剂的所述非晶硅层的整个表面上形成吸杂金属层；以及执行热处理。
所述热处理可以在形成所述吸杂金属层之后执行。
所述执行热处理可以包括向所述吸杂金属层供应氧气。
所述热处理可以在从500℃到850℃范围内的温度下执行。
所述执行热处理可以包括：在所述形成非晶硅层之后执行初步热处理；以及在所述形成吸杂金属层之后执行二次热处理。
所述执行二次热处理可以包括向所述吸杂金属层供应氧气。
所述初步热处理可以在从500℃到850℃范围内的温度下执行；并且所述二次热处理可以在从450℃到750℃范围内的温度下执行。
所述金属催化剂可以包括镍(Ni)、银(Ag)、金(Au)、铜(Cu)、铝(Al)、锡(Sn)、镉(Cd)、钯(Pd)、其合金及其组合中的一种；并且所述吸杂金属层可以包括钛(Ti)、铪(Hf)、钪(Sc)、锆(Zr)、钒(V)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、铼(Re)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、铂(Pt)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、镝(Dy)、钬(Ho)、铝(Al)、其合金及其组合中的一种。
所述吸杂金属层可以以不厚于
Figure BDA0000083777510000021
的厚度形成。
根据另一实施例，提供了一种薄膜晶体管，包括：根据以上所述方法形成的多晶硅层；设置在所述多晶硅层上的栅绝缘层；设置在所述栅绝缘层上并与所述多晶硅层重叠的栅电极；以及电连接至所述多晶硅层的源电极和漏电极。
所述栅绝缘层可以包括金属氧化物。
所述金属氧化物可以通过在所述执行热处理期间氧化所述吸杂金属层而形成。
所述栅绝缘层可以具有不厚于的厚度。
根据又一实施例，提供了一种有机发光器件，包括：根据以上所述方法形成的多晶硅层；设置在所述多晶硅层上的栅绝缘层；设置在所述栅绝缘层上并与所述多晶硅层重叠的栅电极；电连接至所述多晶硅层的源电极和漏电极；电连接至所述漏电极的像素电极；面对所述像素电极的公共电极；以及设置在所述像素电极与所述公共电极之间的有机发射层。
所述栅绝缘层可以包括金属氧化物。
所述金属氧化物可以通过在所述执行热处理期间氧化所述吸杂金属层而形成。
所述栅绝缘层可以具有不厚于
Figure BDA0000083777510000031
的厚度。
当多晶硅通过结晶而形成时，可以简化工艺，并且可以减少剩余金属催化剂的影响。结果，薄膜晶体管的特性可以提高。
附图说明
通过参照附图详细描述示例性实施例，以上及其它特征和优点对于本领域普通技术人员来说将变得更加明显，附图中：
图1A至图1E示出顺序描绘根据本公开实施例的形成多晶体硅层的方法的截面图。
图2A至图2F示出图示说明根据本公开另一实施例的形成多晶硅层的方法的截面图。
图3示出显示根据本公开实施例的薄膜晶体管的截面图。
图4示出显示根据本公开实施例的有机发光器件的截面图。
图5A示出一曲线图，该曲线图显示分布在根据示例制造的薄膜晶体管中的缓冲层、多晶硅层和吸杂金属层中的镍(Ni)的浓度。
图5B示出一曲线图，该曲线图显示分布在根据对比例制造的薄膜晶体管中的缓冲层和多晶硅层中的镍(Ni)的浓度。
具体实施方式
下文将参照附图更充分地描述示例实施例；然而，这些实施例可以不同的形式体现，并且不应当解释为限于此处提出的实施例。更确切地说，提供这些实施例的目的在于使本公开将是全面和完整的，并且将向本领域技术人员充分地传达本发明的范围。
附图中，为了示出的清楚起见，层和区域的尺寸可以放大。还应当理解，当层或元件被提到在另一层或基板“上”时，它可以直接在另一层或基板上，或者也可以存在中间层。相同的附图标记始终表示相同的元件。
下文中，将参照图1A至图1E描述根据一个实施例的形成多晶硅层的方法。
图1A至图1E示出顺序描绘根据本公开实施例的形成多晶硅层的方法的截面图。
参见图1A，缓冲层120形成在基板110上，基板110可以是玻璃基板、聚合物基板或硅晶片基板。缓冲层120可以利用诸如氧化硅或氮化硅之类的化合物通过化学气相沉积(CVD)方法形成。缓冲层120阻止来自基板110的杂质或从外部导入的湿气传递到上层，并且通过控制随后热处理期间的传热速度而使结晶均匀地执行。
随后，非晶硅层130形成在缓冲层120上。非晶硅层130可以利用诸如硅烷气体之类的气体通过化学气相沉积(CVD)方法形成。
参见图1B，金属催化剂50形成在非晶硅层130上。
金属催化剂50通过随后执行的热处理而成为用于结晶的晶种。金属催化剂50可以根据超颗粒硅(SGS)结晶以低浓度形成。金属催化剂50可以以在大约1*1013cm-2到大约1*1016cm-2范围内的密度形成。利用该范围内的密度，金属催化剂50可以对具有合适结晶尺寸的多晶硅层的结晶进行催化。
金属催化剂50可以是镍(Ni)、银(Ag)、金(Au)、铜(Cu)、铝(Al)、锡(Sn)、镉(Cd)、钯(Pd)、其合金及其组合中的一种。
参见图1C，吸杂金属层140形成在形成金属催化剂50的非晶硅层130上方。
吸杂金属层140可以通过随后执行的热处理来固定或清除金属催化剂50。根据一个实施例，吸杂金属层140可以通过溅射方法形成。
吸杂金属层140可以包括具有比以上所述金属催化剂50小的扩散系数的金属。根据一个实施例，吸杂金属层140可以包括具有比金属催化剂50的扩散系数的大约1/100小的扩散系数的金属。这种金属可以包括例如钛(Ti)、铪(Hf)、钪(Sc)、锆(Zr)、钒(V)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、铼(Re)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、铂(Pt)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、镝(Dy)、钬(Ho)、铝(Al)、其合金或其组合。
吸杂金属层140可以以小于大约
Figure BDA0000083777510000051
的厚度形成。根据一个实施例，吸杂金属层140可以具有在大约
Figure BDA0000083777510000052
到大约
Figure BDA0000083777510000053
范围内的厚度。当吸杂金属层140的厚度在该范围内时，当在氧气氛围下执行热处理时，可以形成在吸杂金属层140的深度方向上均匀的金属氧化物层。
参见图1D，在基板110上执行热处理。在热处理期间，组成非晶硅层130的一些硅与金属催化剂50结合以形成多个金属硅化物微粒，并且包括多个晶体微粒的多晶硅层135形成在金属硅化物周围。而且，在热处理期间，金属催化剂50向上扩散到吸杂金属层140中以聚集在吸杂金属层140的内部或界面处。
氧气可以在热处理期间被供应给吸杂金属层140。当在向吸杂金属层140供应氧气的同时执行热处理时，构成吸杂金属层140的金属可以被氧化以便形成金属氧化物层145。
相应地，如图1E所示，缓冲层120、多晶硅层135和金属氧化物层145顺序堆叠在基板110上。金属氧化物层145可以被清除或被允许保留。当金属氧化物层145被允许保留时，金属氧化物层145可以在制造薄膜晶体管期间用作栅绝缘层(其是栅绝缘体)。
如上所述，当非晶硅层已利用金属催化剂被结晶时，可以通过在非晶硅层的整个表面上形成吸杂金属层并提供使金属催化剂从非晶硅层均匀地扩散到吸杂金属层的热处理，来从多晶硅层的整个表面中均匀地清除金属催化剂。相应地，金属催化剂几乎不保留在随着非晶硅层结晶而形成的多晶硅层上。可以最小化由保留在包括多晶硅层的薄膜晶体管中的金属催化剂而导致的漏电流，并且可以提高薄膜晶体管的特性。
在热处理期间，位于多晶硅层135内部及在多晶硅层135与金属氧化物层145之间的界面上的金属硅化物的硅-金属键被破坏。金属-氧键可以通过在热处理期间供应氧气而形成。相应地，少的金属硅化物保留在多晶硅层135的内部以及多晶硅层135与金属氧化物层145之间的界面上，从而可以减少由金属硅化物导致的漏电流。
下文中，将参照图2A至图2F描述根据本公开另一实施例的形成多晶硅层的方法。
图2A至图2F示出描绘根据本公开另一实施例的形成多晶硅层的方法的截面图。
参见图2A，缓冲层120和非晶硅层130顺序形成在诸如玻璃基板、聚合物基板或硅晶片之类的基板110上。缓冲层120和非晶硅层130可以通过诸如化学气相沉积(CVD)方法之类的方法顺序形成。
参见图2B，金属催化剂50形成在非晶硅层130上。金属催化剂50可以是镍(Ni)、银(Ag)、金(Au)、铜(Cu)、铝(Al)、锡(Sn)、镉(Cd)、其合金及其组合中的一种。金属催化剂50可以以1*1013cm-2到大约1*1016cm-2的密度形成。
随后，初步热处理被提供给具有金属催化剂50的非晶硅层130。
非晶硅层130利用金属催化剂50作为晶种通过热处理而结晶。相应地，如图2C所示，基板110、缓冲层120和多晶硅层135可以顺序堆叠。此时，金属催化剂50保留在多晶硅层135中。
参见图2D，吸杂金属层140形成在多晶硅层135的整个表面上。吸杂金属层140可以以大约
Figure BDA0000083777510000061
的厚度形成，并且可以包括例如为钛(Ti)、铪(Hf)、钪(Sc)、锆(Zr)、钒(V)、钽(Ta)、铬(Cr)、钼(Mo)、钨(W)、锰(Mn)、铼(Re)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、铂(Pt)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、镝(Dy)、钬(Ho)、铝(Al)、其合金或其组合的金属。
参见图2E，在吸杂金属层140上执行二次热处理。热处理可以将保留在多晶硅层135中的金属催化剂50扩散到吸杂金属层140中并将其固定到吸杂金属层140上。相应地，金属催化剂50从多晶硅层135中清除。可以最小化由保留在包括多晶硅层的薄膜晶体管中的金属催化剂而导致的漏电流，并且可以提高薄膜晶体管的特性。
氧气可以在二次热处理期间被供应给吸杂金属层140。如上所述，当在向吸杂金属层140供应氧气的同时执行热处理时，构成吸杂金属层140的金属被氧化以形成金属氧化物层145。
结果，如图2F所示，缓冲层120、多晶硅层135和金属氧化物层145可以顺序堆叠在基板110上。金属氧化物层145可以被清除或可以被允许保留。当金属氧化物层145被允许保留时，金属氧化物层145可以在形成薄膜晶体管期间用作栅绝缘层。
下文中，将参照图3以及图1A至图2F描述包括在以上所述方法中形成为有源层的多晶硅层的薄膜晶体管。
图3示出显示根据本公开一个实施例的薄膜晶体管的截面图。
缓冲层120形成在基板110上，并且多晶硅层135形成在缓冲层120上。多晶硅层135可以利用如上所述的金属催化剂被结晶。多晶硅层135包括沟道区135c、源区135a和漏区135b，并且源区135a和漏区135b可以被p型或n型杂质掺杂。
金属氧化物层145形成在多晶硅层135上。金属氧化物层145可以是栅绝缘层。如上所述，当多晶硅层135被形成时，在非晶硅层130或多晶硅层135的整个表面上形成用于清除金属催化剂50的吸杂金属层140，并且执行热处理。在热处理期间，可以通过供应氧气而形成金属氧化物层145。金属氧化物层145可以用作薄膜晶体管的栅绝缘层。
金属氧化物层145可以包括氧化钛、氧化钼、氧化钨或氧化铝。
与多晶硅层135的沟道区135c重叠的栅电极124形成在金属氧化物层145上。
绝缘层180形成在栅电极124上，并且绝缘层180分别包括暴露多晶硅层135的源区135a和漏区135b的接触孔181和182。
源电极173和漏电极175形成在绝缘层180上，以便通过接触孔181和182分别连接至多晶硅层134的源区135a和漏区135b。
下文中，将描述根据本公开另一实施例制造的有机发光器件。有机发光器件可以包括作为开关和/或驱动器件的薄膜晶体管，并且薄膜晶体管可以包括在以上所述方法中形成的多晶硅层。
下文中，将参照图4以及图1A至图2F描述有机发光器件。
图4示出显示根据本公开一个实施例的有机发光器件的截面图。
有机发光器件包括多条信号线以及连接至该信号线并以矩阵形式布置的多个像素。图4示出这些像素中的一个像素，并且每个像素包括多个薄膜晶体管。这里，为了更好的理解以及描述的方便起见，示出一个薄膜晶体管。
缓冲层120形成在基板110上，并且多晶硅层135形成在缓冲层120上。多晶硅层135可以利用如上所述的金属催化剂被结晶。多晶硅层134包括沟道区135c、源区135a和漏区135b，并且源区135a和漏区135b可以被p型或n型杂质掺杂。
金属氧化物层145可以形成在多晶硅层135上。金属氧化物层145可以包括栅绝缘层。如上所述，当多晶硅层135被形成时，在非晶硅层130或多晶硅层135的整个表面上形成用于清除金属催化剂50的吸杂金属层140，并且在吸杂金属层140上执行热处理。在热处理期间，可以通过供应氧气而形成金属氧化物层145。
与多晶硅层135的沟道区135c重叠的栅电极124形成在金属氧化物层145上。
绝缘层180形成在栅电极124上，并且绝缘层180包括分别暴露多晶硅层135的源区135a和漏区135b的接触孔181和182。
通过接触孔181和182分别连接至多晶硅层135的源区135a和漏区135b的源电极173和漏电极175形成在绝缘层180上。
具有接触孔的绝缘层185形成在源电极173和漏电极175上。
通过接触孔连接至漏电极的像素电极191形成在绝缘层185上。像素电极191可以是阳极或阴极。
障壁361形成在绝缘层185上。障壁361包括暴露像素电极191的开口。有机发射层370形成在该开口中。有机发射层370可以由发射三原色(例如红色、绿色和蓝色)中任一种颜色的光的有机材料或有机材料和无机材料的混合物形成。有机发光器件通过由发射层发射的原色光的空间和来表示期望的图像。
有机发射层370的上部分和下部分可以进一步用于提高有机发射层370的发光效率的辅助层，并且辅助层可以是空穴注入层(HIL)、空穴传输层(HTL)、电子注入层(EIL)和电子传输层(ETL)中的至少一种。
公共电极270形成在有机发射层370和像素电极191上。公共电极270形成在基板的整个表面上，并且公共电极270可以是阴极或阳极。
以下示例更详细地示出本公开。然而，以下是示例性实施例而不是限制。
示例
缓冲层通过化学气相沉积(CVD)方法在玻璃基板上沉积氮化硅而形成。随后，非晶硅通过CVD方法沉积在缓冲层上，并且镍(Ni)被供应给非晶硅。随后，在供应有镍(Ni)的非晶硅上执行热处理以形成多晶硅层。随后，钼(Mo)作为吸杂金属层以大约
Figure BDA0000083777510000091
的厚度堆叠在多晶硅层的整个表面上，并且热处理在大约550℃下执行大约30分钟。随后，栅电极被形成在吸杂金属层上，氮化硅被沉积，并且多晶硅层的一部分通过执行光刻工艺而被暴露。随后，源电极和漏电极通过沉积铝并执行光刻工艺而形成以便制成薄膜晶体管。
对比例
除了在多晶硅层的整个表面上沉积钼(Mo)并执行热处理的工艺未执行之外，薄膜晶体管按照与示例相同的方法被制造。
评估-1
将根据示例的薄膜晶体管的缓冲层、多晶硅层和吸杂金属层中存在的镍(Ni)的浓度与根据对比例的薄膜晶体管的缓冲层和多晶硅层中存在的镍(Ni)的浓度进行比较。
结果被示出在图5A和图5B中。
图5A示出一曲线图，该曲线图显示分布在根据示例制造的薄膜晶体管中的缓冲层、多晶硅层和吸杂金属层中的镍(Ni)的浓度。图5B示出一曲线图，该曲线图显示分布在根据对比例制造的薄膜晶体管中的缓冲层和多晶硅层中的镍(Ni)的浓度。
参见图5A和图5B，当根据对比例的薄膜晶体管具有保留在多晶硅层(B)和缓冲层(C)中的相对高浓度水平的镍(Ni)时，根据示例的薄膜晶体管具有保留在多晶硅层(B)和缓冲层(C)中的显著减少浓度水平的镍(Ni)，并且大量的镍(Ni)保留在吸杂金属层(A)中。
从结果可以看出，保留在多晶硅层中的镍(Ni)的浓度可以通过在多晶硅层的整个表面上形成吸杂金属层并执行热处理而大量降低。
评估-2
将根据示例和对比例制造的薄膜晶体管的泄漏电流特性进行比较。
结果在表1中示出。
(表1)
  漏电流(Ioff)(在5V下)   最小漏电流(Ioff)
  示例   0.88   0.08
  对比例   1.16   0.82
参见表1，与根据对比例制造的薄膜晶体管相比，根据示例制造的薄膜晶体管具有显著较小的漏电流。可以确认，漏电流通过减少保留在形成沟道的多晶硅层中的镍(Ni)的量而降低。
这里已公开了示例性实施例，并且尽管采用了特定术语，但这些术语仅仅在一般和描述性意义上使用和将被解释，并且不是为了限制的目的。相应地，本领域普通技术人员应当理解，可以在不背离如所附权利要求提出的精神和范围的情况下对形式和细节做出各种改变。

Claims (17)

1.一种形成多晶硅层的方法，包括：
在基板上形成非晶硅层；
在所述非晶硅层上形成金属催化剂；
在形成所述金属催化剂的所述非晶硅层的整个表面上形成吸杂金属层；以及
执行热处理。
2.如权利要求1所述的形成多晶硅层的方法，其中所述热处理在形成所述吸杂金属层之后执行。
3.根据权利要求2所述的形成多晶硅层的方法，其中所述执行热处理包括向所述吸杂金属层供应氧气。
4.如权利要求2所述的形成多晶硅层的方法，其中所述热处理在从500℃到850℃范围内的温度下执行。
5.如权利要求1所述的形成多晶硅层的方法，其中所述执行热处理包括：
在所述形成非晶硅层之后执行初步热处理；以及
在所述形成吸杂金属层之后执行二次热处理。
6.如权利要求5所述的形成多晶硅层的方法，其中所述执行二次热处理包括向所述吸杂金属层供应氧气。
7.如权利要求5所述的形成多晶硅层的方法，其中所述初步热处理在从500℃到850℃范围内的温度下执行；并且
所述二次热处理在从450℃到750℃范围内的温度下执行。
8.如权利要求1所述的形成多晶硅层的方法，其中所述金属催化剂包括镍、银、金、铜、铝、锡、镉、钯、其合金及其组合中的一种；并且
所述吸杂金属层包括钛、铪、钪、锆、钒、钽、铬、钼、钨、锰、铼、钌、锇、钴、铑、铱、铂、钇、镧、铈、镨、钕、镝、钬、铝、其合金及其组合中的一种。
9.如权利要求1所述的形成多晶硅层的方法，其中所述吸杂金属层以不厚于的厚度形成。
10.一种薄膜晶体管，包括：
根据如权利要求1所述的方法形成的多晶硅层；
设置在所述多晶硅层上的栅绝缘层；
设置在所述栅绝缘层上并与所述多晶硅层重叠的栅电极；以及
电连接至所述多晶硅层的源电极和漏电极。
11.如权利要求10所述的薄膜晶体管，其中所述栅绝缘层包括金属氧化物。
12.如权利要求11所述的薄膜晶体管，其中所述金属氧化物通过在所述执行热处理期间氧化所述吸杂金属层而形成。
13.如权利要求11所述的薄膜晶体管，其中所述栅绝缘层具有不厚于
Figure FDA0000083777500000022
的厚度。
14.一种有机发光器件，包括：
根据如权利要求1所述的方法形成的多晶硅层；
设置在所述多晶硅层上的栅绝缘层；
设置在所述栅绝缘层上并与所述多晶硅层重叠的栅电极；
电连接至所述多晶硅层的源电极和漏电极；
电连接至所述漏电极的像素电极；
面对所述像素电极的公共电极；以及
设置在所述像素电极与所述公共电极之间的有机发射层。
15.如权利要求14所述的有机发光器件，其中所述栅绝缘层包括金属氧化物。
16.如权利要求15所述的有机发光器件，其中所述金属氧化物通过在所述执行热处理期间氧化所述吸杂金属层而形成。
17.如权利要求15所述的有机发光器件，其中所述栅绝缘层具有不厚于
Figure FDA0000083777500000023
的厚度。
CN201110235311.2A 2010-08-26 2011-08-16 形成多晶硅层的方法、薄膜晶体管和有机发光器件 Active CN102386090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0083049 2010-08-26
KR1020100083049A KR101718528B1 (ko) 2010-08-26 2010-08-26 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치

Publications (2)

Publication Number Publication Date
CN102386090A true CN102386090A (zh) 2012-03-21
CN102386090B CN102386090B (zh) 2016-05-11

Family

ID=45695935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110235311.2A Active CN102386090B (zh) 2010-08-26 2011-08-16 形成多晶硅层的方法、薄膜晶体管和有机发光器件

Country Status (4)

Country Link
US (1) US20120049188A1 (zh)
KR (1) KR101718528B1 (zh)
CN (1) CN102386090B (zh)
TW (1) TWI569311B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9917227B1 (en) * 2014-05-07 2018-03-13 Soraa, Inc. Controlling oxygen concentration levels during processing of highly-reflective contacts
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
KR102049081B1 (ko) * 2016-08-19 2019-11-26 한양대학교 산학협력단 박막 트랜지스터 및 이의 제조 방법
KR20210134176A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086468A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Crystallization method of amorphous silicon
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
KR100623693B1 (ko) * 2004-08-25 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR100965778B1 (ko) * 2008-01-16 2010-06-24 서울대학교산학협력단 고효율 다결정 실리콘 태양전지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086468A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Crystallization method of amorphous silicon
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
US20080116461A1 (en) * 2006-11-17 2008-05-22 Chunghwa Picture Tubes, Ltd Semiconductor device and manufacturing method thereof
CN101373792A (zh) * 2007-08-22 2009-02-25 三星Sdi株式会社 薄膜晶体管、有机发光二极管显示装置及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564365A (zh) * 2020-04-10 2020-08-21 中国科学院微电子研究所 一种沉积薄膜的方法及其应用、形成半导体有源区的方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Also Published As

Publication number Publication date
US20120049188A1 (en) 2012-03-01
CN102386090B (zh) 2016-05-11
TW201214527A (en) 2012-04-01
KR101718528B1 (ko) 2017-03-22
KR20120019688A (ko) 2012-03-07
TWI569311B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN102386090A (zh) 形成多晶硅层的方法、薄膜晶体管和有机发光器件
CN101330004A (zh) 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
US8790967B2 (en) Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
KR100839735B1 (ko) 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
CN1728404B (zh) Tft、有该tft的电子器件及有该tft的平板显示器件
CN102842509B (zh) 薄膜晶体管及制造方法、有机发光显示装置及制造方法
EP2146371B1 (en) Method of fabricating thin film transistor
JP4423701B2 (ja) 有機ｅｌ表示装置
KR101009646B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
TW201234603A (en) Thin film transistor and a method of manufacturing the same
CN101752406B (zh) 有机发光二极管显示设备、其制备方法和母基板
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR20100100187A (ko) 다결정 실리콘층의 제조방법
CN1841779B (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
CN102024842A (zh) 显示器及其制造方法
CN102683383A (zh) 显示装置和电子设备
CN102456708A (zh) 有机发光二极管显示器及其制造方法
CN107039284A (zh) 一种制作低温多晶硅薄膜晶体管的方法
KR20070028121A (ko) 박막트랜지스터
JP2001060691A (ja) 半導体装置
JP2002261290A (ja) 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
JP2000340358A (ja) 有機ｅｌ素子の駆動装置および有機ｅｌ表示装置
US20140084268A1 (en) Method of forming polysilicon film, thin film transistor and display device including polysilicon film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SAMSUNG MOBILE DISPLAY CO., LTD. TO: SAMSUNG DISPLAY CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant