CN1728404B - Tft、有该tft的电子器件及有该tft的平板显示器件 - Google Patents

Tft、有该tft的电子器件及有该tft的平板显示器件 Download PDF

Info

Publication number
CN1728404B
CN1728404B CN2005100980621A CN200510098062A CN1728404B CN 1728404 B CN1728404 B CN 1728404B CN 2005100980621 A CN2005100980621 A CN 2005100980621A CN 200510098062 A CN200510098062 A CN 200510098062A CN 1728404 B CN1728404 B CN 1728404B
Authority
CN
China
Prior art keywords
nanoparticle layers
tft
nano particle
type
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100980621A
Other languages
English (en)
Other versions
CN1728404A (zh
Inventor
徐旼彻
具在本
金慧东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN1728404A publication Critical patent/CN1728404A/zh
Application granted granted Critical
Publication of CN1728404B publication Critical patent/CN1728404B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种改进的薄膜晶体管(TFT)，该薄膜晶体管能在室温下形成且有源层和源电极及漏电极之间的接触电阻得到改善，且还提供一种利用该TFT的平板显示器件。该TFT包括：有源层，该有源层包括至少两层纳米粒子层，所述纳米粒子层包括至少一种纳米粒子类型；插在纳米粒子层之间的绝缘层；与有源层绝缘的栅电极；以及在各自的沟道中形成的源电极及漏电极，源电极及漏电极接触有源层的纳米粒子层之一。该TFT的结构使多个不同类型的TFT的同时生产变得容易。

Description

TFT、有该TFT的电子器件及有该TFT的平板显示器件
技术领域
本发明涉及一种薄膜晶体管(TFT)以及具有该薄膜晶体管的电子平板显示器，尤其涉及至少在一个沟道中包括纳米粒子的薄膜晶体管和电子显示器件。
背景技术
相关申请交叉参考
本申请要求2004年7月21日在韩国知识产权局提交的韩国专利申请No.10-2004-0056820的优先权，其全部内容在此结合作为参考。
有机电致发光显示(OELD)器件可分为利用手动驱动方法的无源矩阵(PM)或利用有源驱动方法的有源矩阵(AM)。
在PM OELD器件中，分别由排列成列和行的阳极电极和阴极电极形成像素，其中，扫描信号从行驱动电路施加到阴极。然而，每次只从多个阴极行中选出一行。数据信号随后从列驱动电路施加给阳极来显示图像。
相反，AM OLED器件使用薄膜晶体管(TFT)利用控制信号控制单个像素，并且由于其更合适用来处理大量的信号，已经广泛应用于显示运动图像。
AM平板显示器件的TFT包括源极区域、漏极区域、在源极区域和漏极区域之间具有沟道区域的半导体有源层、与沟道区域绝缘的栅电极以及源电极和漏电极。
半导体有源层通常由非晶硅或者多晶硅形成。然而，由于非晶硅具有不良的电学特性和低的电学可靠性，多晶硅更普遍。当前多晶硅的迁移率值能够高到几百cm2/Vs，并且多晶硅具有良好的电特性(例如，漏电流小)和高可靠性。
然而，当通过利用超过300℃高温的结晶工艺结晶非晶硅时形成多晶硅。
最近，平板显示器已经变得有柔韧性了，当施加预定压力来保证足够的视角时，甚至能够弯曲一定量。因此，这些柔性平板显示器件已经用在便携式产品中，例如，臂带(arm band)、电子钱包和笔记本电脑。
然而，当采用通过与上述方法类似的方法形成的结晶多晶硅TFT时，很难获得柔性平板显示器件。结果，为形成柔性产品，包括衬底的大部分的显示元件应该由柔性材料形成，例如，丙烯酸、聚酰亚胺、聚碳酸酯、聚酯、聚酯薄膜或者塑料。但是，这些材料耐热性不高。
因此，为生产应用在柔性平板显示器件中的多晶硅TFT，有必要找到能够在塑料能被处理的低温下形成的TFT结构。
在日本公开申请2004-048062中描述了在柔性产品中使用的TFT的制造方法，该TFT包括使用纳米结构形成的沟道。
发明内容
本发明提供一种改进的TFT和具有该改进TFT的平板显示器件。TFT的这种结构使许多不同类型的TFT容易同时形成。
本发明公开了一种TFT，包括：具有至少两层纳米粒子层的有源层，每一纳米粒子层包括至少一种纳米粒子类型；插入在两层纳米粒子层之间的绝缘层；与有源层绝缘的栅电极；以及在各个沟道中形成的源电极和漏电极。源电极和漏电极接触有源层的纳米粒子层中的一层。
本发明还公开了一种包括彼此电连接的两种不同类型的TFT的电子器件。每一个TFT包括：包括至少两层纳米粒子层的有源层，每一纳米粒子层具有至少一个纳米粒子；插入在TFT中设置的两层有源层之间的绝缘层；与有源层绝缘的栅电极；以及和有源层的一个纳米粒子层接触的源电极和漏电极。
本发明提供一种平板显示器件，包括，衬底；以及设置在衬底上的具有多个像素的发光区域，每一个像素包括多个选择驱动电路。每一个选择驱动电路包括至少一个TFT，其包括：包括至少两层纳米粒子层的有源层，每一纳米粒子层包括至少一种纳米粒子类型；插入在两层纳米粒子层之间的绝缘层；与有源层绝缘的栅电极；以及与有源层的纳米粒子层中的一层接触的源电极和漏电极。
本发明还提供一种平板显示器件包括：衬底；以及设置在衬底上的具有多个像素的发光区域，每一个像素包括多个选择驱动电路。每一个选择驱动电路包括至少两种不同类型的TFT，其中每一个TFT包括：包括纳米粒子层的有源层，该纳米粒子层包括至少一种纳米粒子；与有源层绝缘的栅电极；以及与有源层的纳米粒子层接触的源电极和漏电极，其中绝缘层插入在每一个选择驱动电路的TFT的有源层之间。
附图说明
参考附图，通过详细描述其实施例，本发明的特点和优点将变得更加显而易见。
图1是根据本发明实施例的TFT的横截面图。
图2是图1有源层的局部透视图。
图3、图4和图5是沿图1的I-I线截取的横截面图，用于说明图1的TFT的制造方法。
图6和图7是沿图1的I-I线截取的横截面图，用于说明图1的TFT的另一种制造方法。
图8是示出根据本发明的另一个实施例的TFT的结构的横截面图。
图9是沿图8的II-II线截取的横截面图。
图10是沿图8的III-III线截取的横截面图。
图11是示出根据本发明实施例的平板显示器件的平面结构的平面图。
图12是示出发射区域和非发射区域的电路结构的电路图。
图13是示出图12的发射区域和非发射区域结构的横截面图。
图14是根据本发明实施例的平板显示器件的有源层的俯视图。
图15是示出图12的发射区域和非发射区域的交替结构的横截面图。
具体实施方式
现在将参考附图更全面地描述本发明，其中本发明的实施例在附图中示出。
在附图中，为清楚起见放大了层和区域的厚度。可以理解，当将如层、薄膜、区域或者衬底的元件描述为在另一个元件“上”时，其能直接地位于另一个元件上或者也可以存在介入元件。相反，当将一元件称为“直接地在”另一个元件上时，不存在介入元件。在说明书中相似的附图标记代表相似的元件。
参考图1，TFT形成在衬底10上。衬底10可以由丙烯酸、聚酰亚胺、聚碳酸酯、聚酯、聚脂薄膜或者塑料形成，但是不局限于这些材料，例如，也可以由玻璃材料形成。如果需要，在衬底10上也可以形成用于防止掺杂离子的扩散的缓冲层和用于防止湿气或者空气的渗透的阻挡层。
TFT包括有源层11，与有源层11绝缘的栅电极14，以及与有源层11接触的源电极和漏电极16。
有源层11可以以预定方式在衬底10上形成然后可以形成覆盖有源层11的栅绝缘薄膜13。栅电极14可以形成在栅绝缘薄膜13上然后可以形成覆盖栅电极14的层间绝缘层15。然后在栅绝缘薄膜13和层间绝缘层15中可以形成接触孔17。源电极和漏电极16可以形成在层间绝缘层15上并且连接有源层11。这种TFT结构不局限于上述结构，在本发明中可以实现多种TFT结构。
如图2所示，有源层11可以包括至少两层纳米粒子层11a和11b，每一纳米粒子层包括至少一个纳米粒子12，并且绝缘层11c插入纳米粒子层11a和11b之间。这里，第一纳米粒子层11a和第二纳米粒子层11b均具有多个平行排列的纳米粒子12。然而，也能包括其它纳米粒子层。
纳米粒子12可以下述材料形成：包括CdS、CdSe和CdTe的IIB-VIA族化合物、包括GaAs的mA-VA族化合物、IVA族元素或者包括Si的化合物、或者包括M、Co、Fe、Pt、Au和Ag的族中的金属或者化合物；纳米粒子12不局限于上面所列的化合物和元素，并且能由各种合适的材料形成。
可以在形成TFT之前，利用物理或者化学方法形成纳米粒子12。现在将描述形成纳米粒子12的方法的一些例子。
在化学方法中，纳米粒子12可以包括由上述所列的纳米粒子化合物之一形成的核。纳米粒子12还可以包括涂覆在核上的这些化合物之一。
例如，用于形成CdSeZnS纳米粒子的第一个步骤是制备CdSe纳米晶体。众所周知这种纳米粒子的尺寸为大约且这些粒子中的尺寸分布的标准偏差为大约5-100%。这种CdSe纳米粒子可以在高温下通过胶质生长过程形成并且伴随用于控制粒子大小的沉淀过程。在胶质生长过程中，通过快速地将有机金属前体注入高温溶剂中，同质核即刻产生。用作Cd源的有机金属前体包括Cd化合物，例如，CdMe2。用作se源的有机化合物可以是三烷基磷硒化物(trialkylphospnine selenide)，例如，(TMS)2Se、TOPSe或TBPSe。接着，在合适的温度下，CdSe粒子被溶剂中包含Zn和S前体的溶液包覆，例如，TOP。Zn和S前体可以分别是二乙基锌(diethylzinc)和hexamethyldisilaztine。
用于形成纳米粒子12的物理方法可以是真空合成、气相合成、凝聚相合成、通过离子化簇束的高速沉积、凝固、抛光、混合合金处理(mixalloyprocessing)、沉积方法或者凝胶-溶胶方法，及其它合适的物理方法。
纳米粒子12可以为P型或者N型半导体并且能以多种形状形成，例如，纳米线、纳米带、纳米棒以及包括单个壁层或者多个壁层的纳米管。
现在描述形成纳米粒子12的方法的详细例子。
具有20-40nm厚度的P型Si纳米线能利用商业上可得到的单体分散的金胶体粒子(British Biocell Internation Ltd)通过在反应器中热沉积 SiH4和B2H6来合成。反应温度为420℃-480℃且反应器包括8英寸管式炉，其中粒子的生长能用计算机控制。当总压力为大约30托且硅烷的分压大约为2托时，反应进行大约40分钟，。考虑到掺杂水平，SiH4和B2H6的比保持在6400∶1。纳米线的掺杂浓度为大约4x10E+17cm-3。尽管不使用高温退火处理，掺杂水平越高，接触电阻越低。
利用激光辅助催化生长(LCG)技术合成N型Si纳米线。简而言之，进行利用Nd:YAG激光(532nm；8ns脉冲宽度，300mJ/pulse，10Hz)烧蚀金靶的方法。通过在反应器中与SiH4气体反应，产生的金纳米簇催化粒子生长成Si纳米线。当掺杂N型Si纳米线时，通过在反应器的入口设置Au-P靶(99.5：0.5wt％，Alfa Aesar)和附加的红磷(99％Alfa Aesar)产生掺杂剂。
可以分别利用N、Ga和Mg通过将氨气(99.99％，Matheson)、Ga金属(99.9999％，Alfa Aesar)和Mg3N2(99.6％，Alfa Aesar)形成为金属催化的化学气相沉积(CVD)靶，来合成N型GaN纳米线。衬底可由c面蓝宝石形成。MgN2(s)根据MgN2(s)→3Mg(g)+N2(g)热分解，且产生设置在Ga源上游的Mg掺杂剂。纳米线在950℃的温度下形成，并且用镍作为催化剂。得到的Ga纳米线具有大约10-40μm的长度分布。
通过真空蒸汽输运(vacuum vapour transport)方法合成N型CdS纳米带。将少量的CdS粉末，大约100mg放置于真空蒸汽输运器的末端，然后密封。当加热真空蒸汽输运器的一端以维持CdS粉末在900℃的温度，真空蒸汽输运器的另一端维持在低于50℃的温度。两个小时后，CdS粉末移动到真空蒸汽输运器的冷端并且粘在真空蒸汽输运器的壁上。得到的材料为具有大约30-150nm厚度的纳米带。纳米带的宽度为大约0.5-5μm且长度为大约10-200nm。
在直径为2.5cm的熔炉反应器(总压强＝latm)中，在275℃的温度下进行CVD 15分钟来形成Ge纳米线，其中H2的流量为100sccm，同时保持GeH4(在He中10％)的流量在10sccm。使用SiO2衬底，在该衬底上平均直径为20nm的Au纳米晶体均匀分布。
InP纳米线利用LCG方法形成。LCG靶可由94％的InP、5％的用作催化剂的Au和1％的作为掺杂剂的Te或者Zn构成。靶被设置在熔炉的上游端，在生长纳米线时该端被保持在大约800℃的温度。用Nd-YAG激光器(1064nm波长)照射10分钟，然后纳米线被收集到了熔炉的冷下游端(NATURE，409，66-69(2001))。
ZnO纳米棒通过在60℃的温度下添加65mL的乙醇到125mL的甲醇中来形成，在所述乙醇中溶解了14.8g(0.23mol)的氢氧化钾(KOH)，在所述甲醇中大约溶解了29.5g(0.13mol)的醋酸锌二水化合物(ZnOCOCH3-2H2O)。在60℃下搅动反应物几天。沉淀物用甲醇冲洗且在5500rpm的转速下离心地分离30分钟。获得的纳米粒子在大约2∶1的比例的乙二醇：水的溶剂中稀释。制成后大约3天，可以得到直径大约15-30nm且长度大约200-300nm的纳米棒。除了上述方法以外，纳米线也能利用CVD方法形成(NANO LETTERS，3(8)，1097-1101(2003))。
第一和第二纳米粒子层11a和11b能设置成使得它们的纳米粒子12彼此垂直(如图2所示)或者彼此平行(未示出)。
沟道形成在第一和第二纳米粒子层11a和11b之一中且可以平行于纳米粒子12延伸的方向延伸。当沟道平行于纳米粒子12形成时，由于对沿沟道移动的载流子的电阻减小，TFT的迁移率特性能进一步增加。
因此，在本发明中，通过形成纳米粒子层使得纳米粒子层能以不同的方向设置，获得了具有期望迁移率特性的沟道。
在这种结构中，这些纳米粒子层能由不同的纳米粒子组成。也就是说，一个纳米粒子层能由P型纳米粒子形成而另一个纳米粒子层能由N型粒子形成。在这种情形中，通过控制源电极和漏电极16的接触孔的位置，即深度，能容易地形成P型TFT、N型TFT或者互补金属氧化物半导体(CMOS)TFT。
参考图2，本发明的实施例包括有源层11，其具有依次形成第一纳米粒子层11a、绝缘层11c和第二纳米粒子层11b的结构。第一纳米粒子层11a和第二纳米粒子层11b能由不同种类的纳米粒子形成。例如，第一纳米粒子层11a能由P型纳米粒子形成而第二纳米粒子层11b能由N型纳米粒子形成。然而，有源层不局限于这种情形。也就是说，纳米粒子层能由具有不同迁移率特性的纳米粒子形成。
可以利用多种方法，在衬底上形成纳米粒子12，例如，利用聚合物模子的压印方法或者利用纳米粒子沿一个方向排列的施主板(donor sheet)的激光转印方法。此外，也能使用喷墨印刷方法。
纳米粒子沿一个方向排列的第一纳米粒子层11a可以形成在衬底10上，且随后可以形成覆盖第一纳米粒子层11a的绝缘层11c。第二纳米粒子层11b能在绝缘层11c上形成。然后，同时图形化第一纳米粒子层11a、第二纳米粒子层11b和绝缘层11c以形成具有希望图形的有源层11。
参考图2，典型地纳米粒子12包括由氧化膜12b包围的核单元12a，并且，例如，如果核单元12a具有30nm的直径，那么氧化膜12b具有大约1-10nm的厚度。这种结构可以在包含硅的纳米粒子中观测到。
然而，当有源层11包括具有氧化膜12b的纳米粒子12时，有源层11和源电极及漏电极16之间的接触电阻增加。因此，除了在栅绝缘膜13和层间绝缘层15中形成接触孔17外，还可以在的氧化膜12b中形成接触孔17。
图3、图4和图5详细示出在图2中描述的有源层11的第二纳米粒子层11b。
如图3所示，由纳米粒子12形成的有源层11可以形成在衬底10上。可以形成栅绝缘膜13和层间绝缘层15来覆盖有源层11。如上所描述的，通过图形化第一纳米粒子层11a、绝缘层11c和第二纳米粒子层11b，可以形成有源层11。栅电极14(参见图1)可以插在栅绝缘膜13和层间绝缘层15之间。
参见图4，通过蚀刻栅绝缘膜13和层间绝缘层15直到氧化膜12b被蚀刻，形成接触孔17。
可以在栅绝缘膜13和层间绝缘层15被蚀刻后，利用干法蚀刻方法或者缓冲氧化物蚀刻(BOE)单独地蚀刻氧化膜12b，但是发明不局限于此。即，氧化膜12b、栅绝缘膜13和层间绝缘层15能同时被蚀刻。
在接触孔17中，露出核单元12a且氧化膜12b残留在第二纳米粒层11中的纳米粒子12的底面上。接触孔17可以实现为任何形状，只要其暴露第二纳米粒子层11b中的纳米粒子12的核单元12a的至少一部分。
如图5所示，源电极和漏电极16形成在接触孔17中及层间绝缘层15上。由于源电极及漏电极16能直接接触第二纳米粒子层11b中的纳米粒子12的核单元12a，源电极及漏电极16和有源层11之间的接触电阻能显著地减小。
这时，通过氧化膜12b和绝缘层11c，第一纳米粒子层11a和第二纳米粒子层11b彼此绝缘。
相反，参见图6，形成接触孔17以露出第一纳米粒子层11a的核单元12a，并且，如图7所示，然后形成源电极及漏电极16。
根据本发明的实施例，因为形成有源层11时，第一纳米粒子层11a和第二纳米粒子层11b中的纳米粒子12可以有各种排列，所以能控制有源层11的迁移率。
将提供沟道迁移率的两个例子。在第一个例子中，如图5所示，在将第一纳米粒子层11a垂直于第二纳米粒子层11b设置以形成有源层11后，在平行于第二纳米粒子层11b中纳米粒子12的纵向方向上在第二纳米粒子层11b中形成沟道。在第二个例子中，如图7所示，沟道形成在第一纳米粒子层11a中。由于沟道方向平行于纳米粒子的纵轴，第一例子比第二例子显示更高的迁移率。因此，不进行另外的制作过程就可以获得具有期望迁移率的TFT。
另一方面，当实现CMOS TFT时，第一纳米粒子层11a由P型纳米粒子形成且第二纳米粒子层11b由N型纳米粒子形成。通过利用沟道形成在第一纳米粒子层11a中的TFT作为P型TFT且利用沟道形成在第二纳米粒子层11b中的TFT作为N型TFT能获得CMOS TFT。
在图8、图9和图10所描述的TFT中，有源层包括单层纳米粒子层。
第一TFT30第二TFT40设置在衬底20上。第一和第二TFT30和40可以是不同种类的TFT，但是它们可以彼此电连接。第一和第二TFT30和40也可以是分离的。
第一和第二TFT30和40分别可以包括有源层31和41、栅电极32和42以及源电极和漏电极33和43。但是，第一和第二TFT可以具有各种结构。
有源层31和41均可以包括单层纳米粒子层或者包括含有纳米粒子12的多层纳米粒子层。绝缘层22插在有源层31和41之间。
如图2所示，有源层31和41的纳米粒子12可以彼此垂直地设置，或者可以彼此平行地设置。
有源层31可以是由P型纳米粒子组成的P型纳米粒子层，而有源层41可以是由N型纳米粒子组成的N型纳米粒子层，或者，正好相反，有源层31可以是N型纳米粒子层而有源层41可以是P型纳米粒子层。
为了获得期望的TFT结构，形成覆盖图形化的有源层的绝缘层，而用不同于第一有源层的形成方法来图形化其它有源层。可以利用多种方法来形成形成有源层31和41的纳米粒子层，例如，利用聚合物模子的压印方法、激光转印方法或者喷墨印刷方法。
如上所述，即使有源层31和41作为在衬底20上的不同层形成，在有源层31和41中的纳米粒子12可以包括核单元12a和围绕的氧化膜12b。
因此，参考图9和图10，源电极和漏电极33和43可以接触每一个有源层31和41中的核单元12a。
利用第一TFT30作为P型TFT而第二TFT40作为N型TFT，在图8中所描述的TFT可以是CMOS TFT，或者第一TFT30可以为N型TFT而第二TFT40可以为P型TFT。这种TFT结构能应用到平板显示器件中，例如，OELD显示器件。
参考图11，具有OELD器件和选择驱动电路的多个子像素设置在发射区域50中。
驱动子像素的水平驱动器和/或者垂直驱动器设置在非发射区域60中。在图11中，仅描述了垂直驱动器VD，但是本发明不局限于此，例如，水平驱动器或者电平转移电路的多个电路可以设置在非发射区域60中。非发射区域60也包括连接外部电路的终端单元和至少密封发射区域50的密封单元。
图12是示出在发射区域50中单元像素的选择驱动电路SC和在非发射区域60中的垂直驱动器VD的CMOS TFT61的电路图。该电路不局限于图12中所示，并且可以以多种电路结构实现。
图13示出在单元像素之一中的选择驱动电路SC的驱动TFT51和开关TFT52，以及垂直驱动器VD的CMOS TFT61。CMOS TFT61包括处于耦合状态的P型TFT63和N型TFT62。垂直驱动器VD包括CMOS TFT61和多个TFT和电路器件。
TFT51、52、62和63形成在衬底100上，其类似于在图1中所示的衬底10。如果有必要，缓冲层110可以形成在衬底100上，用于防止掺杂离子的扩散，且如果衬底100由塑料形成可以形成阻挡层。
第一和第二纳米粒子层11a和11b形成在衬底100上。第一纳米粒子层11a可以由P型纳米粒子形成而第二纳米粒子层11b可以由N型纳米粒子形成。绝缘层11c可以插入在第一和第二纳米粒子层11a和11b之间，由此以形成多个有源层121、122、123和124。
在衬底100的整个表面上形成第一纳米粒子层11a、绝缘层11c和第二纳米粒子层11b之后，通过图形化半导体有源层121、122、123和124来形成沟道，如图14中所示。
由于在发射区域50中，包含在单元像素50a中的有源层121和122可以是P型有源层，可以在由P型纳米粒子形成的第一纳米粒子层11a中形成沟道。在COMS TFT的情形中，可以在由N型纳米粒子形成的N型有源层123的第二纳米粒子层11b中形成沟道，且可以在由P型纳米粒子形成的P型有源层124的第一纳米粒子层11a中形成沟道。
包括在单元像素50a中的有源层121和122的沟道都能在第二纳米粒子层11b中形成，或者，有源层121和122之一的沟道能在第二纳米粒子层11b中形成，并且，另一沟道能在第一纳米粒子层11a中形成。同样，当包括在单元像素50a中的有源层的数量增加时，P型纳米粒子层和N型纳米粒子层可以混合。
同样，如上所述，可以考虑每一层纳米粒子层中的纳米粒子的排列和沟道方向，来图形化有源层121和122。TFT51、52、62和63的相应有源层121、122、123和124可以如图15所示形成。
P型驱动TFT51的有源层121、开关TFT52的有源层122以及CMOS TFT61的P型TFT63的有源层124形成在缓冲层110上。在有源层121、122和124上形成绝缘层120之后，CMOS TFT61的N型TFT62的有源层123接着形成在绝缘层120上。
参考图13和图15，栅绝缘膜130形成在图形化的有源层121、122、123和124上，且栅电极141、142、143和144可以由栅绝缘膜130上的导电金属形成。
层间绝缘层150形成在栅绝缘膜130和栅电极141、142、143和144上。源电极和漏电极161、162、163和164分别与栅电极141、142、143和144绝缘，并且设置在层间绝缘层150上。源电极和漏电极161、162、163和164由导电材料形成，例如，导电金属膜或者导电聚合物。同样，源电极及漏电极161、162、163和164分别通过接触孔 150a、150b、150c和150d接触有源层121、122、123和124。在如图13中所示的N型TFT62的情形中，接触孔150c延伸至第二纳米粒子层11b的核单元，该核单元由N型纳米粒子形成，在P型TFT63的情形中，接触孔150d延伸至第一纳米粒子层11a的核单元，该核单元由P型纳米粒子形成。设置在发射区域50中的TFT51和52具有延伸至第一纳米粒子层11a的核单元的接触孔150a和150b。
当形成栅电极141、142、143和144以及源电极和漏电极161、162、163和164时，可以利用相同的材料形成电容器Cst。
钝化膜170可以形成在源电极和漏电极161、162、163和164上，并且平坦化膜171可以由丙烯酸、苯并环丁烯(BCB)或者聚酰亚胺形成在钝化膜170上。露出驱动TFT51的源电极或漏电极161之一的通孔170a形成在钝化膜170和平坦化膜171中。钝化膜170和平坦化膜171不必局限于上述设置，因为驱动TFT51可以包括钝化膜170或者平坦化膜171之一。
像素电极180形成在平坦化膜171上，像素电极180为有机发光二极管(OLED)的下电极层。像素电极180通过通孔170a连接源电极或漏电极161之一。
像素限定膜185形成在像素电极180上，该像素限定膜由绝缘材料制成，可以是有机物，如丙烯酸、BCB、聚酰亚胺，或者可以是无机物，如氧化硅或者氮化硅。如图12所示，形成像素限定膜185以覆盖选择驱动电路SC的驱动TFT51和开关TFT52，且像素限定膜185具有露出像素限定电极185的预定部分的开口。
具有发射层的有机膜190至少涂覆在露出像素电极180的开口上。有机膜190可以形成在像素限定电极185的整个表面上。通过在每一个像素中图形化成红、绿和蓝，有机膜190的发射层可以产生所有颜色。
可以形成像素限定薄膜185以覆盖垂直或者水平驱动器，然而，参考图13和图15，像素限定薄膜185不需要形成在设置非发射区域60的垂直或者水平驱动器的位置上。
在形成有机膜190之后，形成作为OLED的下电极层的对电极195。可以形成覆盖所有像素或一些像素的对电极195，或者可以对其图形化。
像素电极180和对电极195通过有机膜190彼此绝缘，且通过施加不同极性的电压从有机膜190发射光。
像素电极180起阳极的作用，对电极195起阴极的作用。像素电极180和对电极195的极性可以改变。
像素电极180可以是透明电极或者反射电极。当像素电极180为透明电极时，像素电极180可以由ITO、IZO、ZnO或者In2O3制成。当像素电极180为反射电极时，反射膜可以由Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或者这些金属的化合物制成，该反射膜可以形成在透明电极上。
对电极195也可以是透明电极或者反射电极。当对电极195为透明电极时，可以利用上述形成透明电极的材料，在对电极195上形成辅助电极层或者汇流电极线。当对电极195为反射电极时，因为对电极195作为阴极，可以通过沉积具有小功函数的金属，例如，Li、Ca、LiF/Ca、LiF/Al、Al、Mg，或者这些金属的化合物形成对电极195。
有机膜190可以是低分子量或者聚合体有机层。低分子量有机层可以为空子注入层(HIL)、空子传输层(HTL)、发射层(EML)、电子传输层(ETL)、电子注入层(EIL)或者这些的结合，且能由铜酞菁(CuPc)、N，N-二(萘-1-基)-N，N’-二苯基一联苯胺(NPB)、三-8-羟基喹啉铝(Alq3)构成。可以利用蒸发法形成低分子有机层。
如果有机膜190由聚合物有机层形成，有机膜190可以是HTL和EML，且HTL可以由PEDOT形成而EML可以由亚苯基亚乙烯基(PPV)或者聚芴形成。利用包括丝网印刷方法或者喷墨印刷方法的多种方法可以形成聚合物有机层。
这种结构也可以用于液晶显示器件。同样，在上述实施例中，选择驱动电路SC的驱动TFT51和开关TFT52已经描述为P型TFT，但是本发明不局限于此，驱动TFT51和开关TFT52中的至少一个可以是N型TFT。
由于发射和非发射区域的TFT能够调整成具有期望的迁移率特性，本发明提供用于形成不同种类的TFT的简单工艺，并且其设计可以广泛地改变。进一步，P型TFT或者N型TFT能容易地形成，这促进CMOS TFT的生产。
参考公开的实施例，已经详细地示出并描述了本发明，在不偏离由所附权利要求所限定的本发明的精神和范围的情况下，本领域普通技术人员在形式和细节方面做出各种改变是显而易见的。

Claims (28)

1.一种薄膜晶体管TFT，包括：
有源层，其包括第一纳米粒子层、第二纳米粒子层和插入在第一和第二纳米粒子层之间的绝缘层，该第一纳米粒子层包含至少一个第一纳米粒子，该第二纳米粒子层包含至少一个不同于所述第一纳米粒子的第二纳米粒子；
栅电极，与有源层绝缘；
源电极和漏电极，与第一或第二纳米粒子层接触。
2.如权利要求1的TFT，其中第一纳米粒子层为P型纳米粒子层并且第一纳米粒子为P型纳米粒子；以及
第二纳米粒子层为N型纳米粒子层并且第二纳米粒子为N型纳米粒子。
3.如权利要求1的TFT，其中第一纳米粒子层的第一纳米粒子的纵轴的延伸方向不同于第二纳米粒子层的第二纳米粒子的纵轴的延伸方向。
4.如权利要求1的TFT，其中所述第一和第二纳米粒子层的第一和第二纳米粒子的纵轴沿相同的方向延伸。
5.如权利要求1的TFT，其中TFT为包含P型TFT和N型TFT的互补金属氧化物半导体CMOS TFT，
其中，第一纳米粒子层为P型纳米粒子层并且第一纳米粒子为P型纳米粒子；
其中，第二纳米粒子层为N型纳米粒子层并且第二纳米粒子为N型纳米粒子；
其中，P型TFT包括具有相互绝缘的第一纳米粒子层和第二纳米粒子层的P型有源层和与P型有源层的第一纳米粒子层接触的源电极和漏电极；以及
其中，N型TFT包括具有相互绝缘的第一纳米粒子层和第二纳米粒子层的N型有源层和与N型有源层的第二纳米粒子层接触的源电极和漏电极。
6.如权利要求1的TFT，其中所述第一和第二纳米粒子选自包括纳米线、纳米棒和纳米带的组。
7.如权利要求1的TFT，其中至少两个纳米粒子包括在每一层纳米粒子层中且每一层纳米粒子层的纳米粒子彼此平行排列。
8.如权利要求1的TFT，其中所述第一和第二纳米粒子包括核单元和覆盖核单元的氧化膜，并且源电极和漏电极接触第一纳米粒子层的该至少一个第一纳米粒子的核单元或第二纳米粒子层的该至少一个第二纳米粒子的核单元。
9.一种电子器件，包括彼此电连接的至少两种不同类型的TFT，每一TFT包括：
有源层，其包括第一纳米粒子层、第二纳米粒子层和插入在第一和第二纳米粒子层之间的绝缘层，该第一纳米粒子层包含至少一个第一纳米粒子，该第二纳米粒子层包含至少一个不同于所述第一纳米粒子的第二纳米粒子；
与有源层绝缘的栅电极；以及
源电极和漏电极，与第一纳米粒子层或第二纳米粒子层接触。
10.如权利要求9的电子器件，其中所述至少两种不同类型的TFT包括P型TFT和N型TFT。
11.如权利要求9的电子器件，其中不同类型的TFT的纳米粒子的纵轴沿不同的方向延伸。
12.如权利要求9的电子器件，其中不同类型的TFT的纳米粒子的纵轴沿相同的方向延伸。
13.如权利要求9的电子器件，其中所述第一和第二纳米粒子选自包括纳米线、纳米棒和纳米带的组。
14.如权利要求9的电子器件，其中每一层纳米粒子层中包括至少两个纳米粒子并且这些纳米粒子彼此平行排列。
15.如权利要求9的电子器件，其中有源层的纵轴平行于接触源电极和漏电极的纳米粒子层的至少一个纳米粒子的纵轴。
16.如权利要求9的电子器件，其中所述第一和第二纳米粒子的每一个包括核单元以及覆盖该核单元的氧化膜，并且源电极和漏电极接触第一纳米粒子层的该至少一个第一纳米粒子的核单元或第二纳米粒子层的该至少一个第二纳米粒子的核单元。
17.一种平板显示器件，包括：
衬底；以及
发射区域，具有设置在衬底上的多个像素，每一个像素包括多个选择驱动电路，
其中每个选择驱动电路包括至少一个TFT，该至少一个TFT包括：
有源层，其包括第一纳米粒子层、第二纳米粒子层和插入在第一和第二纳米粒子层之间的绝缘层，该第一纳米粒子层包含至少一个第一纳米粒子，该第二纳米粒子层包含至少一个不同于所述第一纳米粒子的第二纳米粒子；
栅电极，与有源层绝缘；
源电极和漏电极，与第一或第二纳米粒子层接触。
18.如权利要求17的平板显示器件，其中第一纳米粒子层为P型纳米粒子层并且第一纳米粒子为P型纳米粒子；以及
第二纳米粒子层为N型纳米粒子层并且第二纳米粒子为N型纳米粒子。
19.如权利要求17的平板显示器件，还包括CMOS TFT，其电连接至少一个选择驱动电路，该CMOS TFT包括P型TFT和N型TFT，
其中，第一纳米粒子层为P型纳米粒子层并且第一纳米粒子为P型纳米粒子；
其中，第二纳米粒子层为N型纳米粒子层并且第二纳米粒子为N型纳米粒子；
其中，P型TFT包括具有相互绝缘的第一纳米粒子层和第二纳米粒子层的P型有源层和与P型有源层的第一纳米粒子层接触的源电极和漏电极；以及
N型TFT包括具有相互绝缘的第一纳米粒子层和第二纳米粒子层的N型有源层和与N型有源层的第二纳米粒子层接触的源电极和漏电极。
20.如权利要求17的平板显示器件，其中每一个选择驱动电路包括至少两种不同类型的TFT，并且接触源电极和漏电极的两种不同类型的TFT的纳米粒子层设置在不同的层上。
21.如权利要求20的平板显示器件，其中每一个选择驱动电路的至少两种不同类型的TFT包括P型TFT和N型TFT。
22.如权利要求17的平板显示器件，其中第一纳米粒子层的第一纳米粒子的纵轴的延伸方向不同于第二纳米粒子层的第二纳米粒子的纵轴的方向延伸。
23.如权利要求17的平板显示器件，其中所述第一和第二纳米粒子层的第一和第二纳米粒子的纵轴沿相同的方向延伸。
24.如权利要求17的平板显示器件，其中所述第一和第二纳米粒子选自包括纳米线、纳米棒和纳米带的组。
25.如权利要求17的平板显示器件，其中每一层纳米粒子层中包括至少两个纳米粒子，且每一层纳米粒子层的纳米粒子彼此平行排列。
26.如权利要求17的平板显示器件，其中有源层的纵轴平行于接触源电极和漏电极的纳米粒子层的至少一个纳米粒子的纵轴。
27.如权利要求17的平板显示器件，其中所述第一和第二纳米粒子的每一个包括核单元以及覆盖该核单元的氧化膜，且源电极和漏电极接触第一纳米粒子层的该至少一个第一纳米粒子的核单元或第二纳米粒子层的该至少一个第二纳米粒子的核单元。
28.如权利要求17的平板显示器件，其中每一个像素包括电连接到选择驱动电路的有机发光二极管(OLED)。
CN2005100980621A 2004-07-21 2005-07-21 Tft、有该tft的电子器件及有该tft的平板显示器件 Active CN1728404B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0056820 2004-07-21
KR1020040056820 2004-07-21
KR1020040056820A KR100615233B1 (ko) 2004-07-21 2004-07-21 박막 트랜지스터, 및 이를 구비한 평판 표시장치

Publications (2)

Publication Number Publication Date
CN1728404A CN1728404A (zh) 2006-02-01
CN1728404B true CN1728404B (zh) 2010-07-21

Family

ID=35656237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100980621A Active CN1728404B (zh) 2004-07-21 2005-07-21 Tft、有该tft的电子器件及有该tft的平板显示器件

Country Status (4)

Country Link
US (1) US7579653B2 (zh)
JP (1) JP4476867B2 (zh)
KR (1) KR100615233B1 (zh)
CN (1) CN1728404B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100887B1 (ko) * 2005-03-17 2012-01-02 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
KR101145146B1 (ko) * 2005-04-07 2012-05-14 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법
KR101109623B1 (ko) 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.
KR100792407B1 (ko) * 2006-10-10 2008-01-08 고려대학교 산학협력단 플렉시블 기판 상에 나노 입자를 이용한 전면 게이트 박막트랜지스터 및 그 제조 방법
KR100777265B1 (ko) * 2006-03-30 2007-11-20 고려대학교 산학협력단 나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그제조 방법
KR100756817B1 (ko) * 2006-04-06 2007-09-07 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터의 제조 방법
EP1900681B1 (en) * 2006-09-15 2017-03-15 Imec Tunnel Field-Effect Transistors based on silicon nanowires
KR100792036B1 (ko) * 2006-10-17 2008-01-04 한양대학교 산학협력단 유기 박막 트랜지스터 및 그 제조 방법
KR100889752B1 (ko) * 2006-12-05 2009-03-24 한국전자통신연구원 이종 접합막 및 그의 제조 방법
KR101352106B1 (ko) * 2007-04-27 2014-01-15 엘지디스플레이 주식회사 액정표시장치의 제조 방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US8525954B2 (en) * 2007-06-27 2013-09-03 General Electric Company Three-dimensional display article
US20090091254A1 (en) * 2007-10-08 2009-04-09 Lg.Display Co., Ltd. Organic electroluminescence device and method for manufacturing the same
WO2009058695A2 (en) * 2007-10-30 2009-05-07 Northrop Grumman Systems Corporation Cool impact-ionization transistor and method for making same
CN102576732B (zh) 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
US9236494B2 (en) 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
US8691672B2 (en) * 2012-03-28 2014-04-08 Sharp Laboratories Of America, Inc. Method for the selective oxidation of silicon nanoparticle semiconductor films in the presence of titanium
KR101991099B1 (ko) * 2012-03-29 2019-06-20 삼성디스플레이 주식회사 화소 및 그 화소 어레이의 시험 방법
KR101378168B1 (ko) * 2012-07-13 2014-03-24 재단법인 멀티스케일 에너지시스템 연구단 나노입자를 포함하는 전자소자의 제조방법
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
KR102070951B1 (ko) * 2013-05-23 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500545A (en) * 1995-02-27 1996-03-19 United Microelectronics Corporation Double switching field effect transistor and method of manufacturing it
CN1296293A (zh) * 2000-12-18 2001-05-23 黄敞 互补偶载场效应晶体管及其片上系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206422A (ja) 1992-01-28 1993-08-13 Canon Inc 半導体装置及びその作製方法
DE19631863A1 (de) 1996-08-07 1998-02-12 Haarmann & Reimer Gmbh Indanylidenverbindungen, Verfahren zu ihrer Herstellung und ihre Verwendung als UV-Absorber
KR100434553B1 (ko) * 1997-08-27 2004-09-18 삼성전자주식회사 단일전자트랜지스터및그제조방법
JP4939699B2 (ja) 2001-05-31 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
JP2004048062A (ja) 2003-09-29 2004-02-12 Sharp Corp 半導体ナノ結晶の製造方法およびその半導体ナノ結晶を用いた半導体記憶素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500545A (en) * 1995-02-27 1996-03-19 United Microelectronics Corporation Double switching field effect transistor and method of manufacturing it
CN1296293A (zh) * 2000-12-18 2001-05-23 黄敞 互补偶载场效应晶体管及其片上系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平2-271657A 1990.11.06

Also Published As

Publication number Publication date
KR100615233B1 (ko) 2006-08-25
US7579653B2 (en) 2009-08-25
JP2006032906A (ja) 2006-02-02
JP4476867B2 (ja) 2010-06-09
KR20060008526A (ko) 2006-01-27
US20060017106A1 (en) 2006-01-26
CN1728404A (zh) 2006-02-01

Similar Documents

Publication Publication Date Title
CN1728404B (zh) Tft、有该tft的电子器件及有该tft的平板显示器件
JP4731950B2 (ja) 半導体基板、これを具備した平板表示装置、半導体基板の製造方法、平板表示装置の製造方法
JP4885462B2 (ja) ドナーシート、ドナーシートの製造方法、ドナーシートを利用した薄膜トランジスタの製造方法、及びドナーシートを利用した平板表示装置の製造方法
KR100647699B1 (ko) 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
US11222583B2 (en) Display and electronic device including the display
JP5132934B2 (ja) 半導体ナノワイヤ、および当該ナノワイヤを備えた半導体装置
EP3767675B1 (en) Array substrate and method for manufacturing same, and display device
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
AU2011338460A1 (en) Active matrix dilute source enabled vertical organic light emitting transistor
CN101330004A (zh) 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
EP2206155A2 (en) Method for manufacturing an oxide semiconductor field-effect transistor
KR100659056B1 (ko) 박막 트랜지스터, 및 이를 구비한 평판 표시장치
KR100603352B1 (ko) 박막 트랜지스터, 이를 구비한 평판 표시장치
KR100615290B1 (ko) 평판표시장치
KR100669793B1 (ko) Ｃｍｏｓ 박막 트랜지스터 및 이를 구비한 평판 표시장치
KR100626039B1 (ko) 평판표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do Korea Suwon

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121116

Address after: South Korea Gyeonggi Do Yongin

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Patentee before: Samsung Mobile Display Co., Ltd.