KR20120020941A - 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치 - Google Patents

다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치 Download PDF

Info

Publication number
KR20120020941A
KR20120020941A KR1020100084892A KR20100084892A KR20120020941A KR 20120020941 A KR20120020941 A KR 20120020941A KR 1020100084892 A KR1020100084892 A KR 1020100084892A KR 20100084892 A KR20100084892 A KR 20100084892A KR 20120020941 A KR20120020941 A KR 20120020941A
Authority
KR
South Korea
Prior art keywords
layer
metal catalyst
buffer layer
thin film
film transistor
Prior art date
Application number
KR1020100084892A
Other languages
English (en)
Other versions
KR101720533B1 (ko
Inventor
정윤모
이기용
서진욱
정민재
박승규
손용덕
소병수
박병건
이길원
이동현
이탁영
박종력
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100084892A priority Critical patent/KR101720533B1/ko
Priority to US13/137,428 priority patent/US20120049199A1/en
Priority to TW100130222A priority patent/TWI532079B/zh
Priority to CN201110259627.5A priority patent/CN102386070B/zh
Publication of KR20120020941A publication Critical patent/KR20120020941A/ko
Application granted granted Critical
Publication of KR101720533B1 publication Critical patent/KR101720533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 측면에 따르면, (a) 기판 상에 버퍼층을 형성하는 단계; (b) 상기 버퍼층을 수소 플라즈마 처리하는 단계; (c) 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계; (d) 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및 (e) 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는 다결정 실리콘층의 제조 방법을 제공한다.

Description

다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치{Manufacturing method of poly-crystal1ation silicon layer, the manufacturing method of thin film transistor comprising the same, the thin film transistor manufactured by the same, and the organic light emitting apparatus comprising the same}
본 발명은 금속 촉매를 이용한 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치에 관한 것이다.
일반적으로 다결정 실리콘층을 포함하는 박막 트랜지스터는 전자 이동도가 높고 CMOS 회로 구성이 가능한 장점이 있어서 고해상도 디스플레이 패널의 스위칭 소자나 빛의 양을 많이 필요로 하는 프로젝션 패널 등에 많이 이용된다.
비정질 실리콘을 다결정 실리콘으로 결정화하는 방법으로는, 비정질 실리콘층을 박막 트랜지스터가 사용된 디스플레이 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 고상 결정화법(solid phase crystallization; SPC), 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도를 가열하여 결정화하는 엑시머 레이저 어닐링법(eximer laser annealing; ELA), 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정실 실리콘층이 다결정 실리콘층으로 상 변화가 유도되는 현상을 이용하는 금속 유도 결정화(metal induced crystallization; MIC)법, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘의 결정화를 유도하는 금속 유도 측면 결정화(metal induced lateral crystallization; MILC)법 등이 있다.
그러나, 고상 결정화법은 공정 시간이 너무 길뿐만 아니라 고온에서 장시간 열처리함으로써 기판의 변형이 발생하기 쉬운 문제가 있고, 엑시머 레이저 결정화법은 고가의 레이저 장치가 필요할 뿐만 아니라 다결정화된 표면에 돌기가 발생하여 반도체층과 게이트 절연막의 계면 특성이 나쁘다는 단점이 있으며, 금속 유도화 결정법 또는 금속 유도 측면 결정화법으로 결정화하는 경우에는 많은 양의 금속 촉매가 결정화된 다결정 실리콘층에 잔류하여 박막 트랜지스터의 누설 전류를 증가시키는 단점이 있다.
특히 금속 유도화 결정법에서 금속 촉매의 오염 문제를 해결하기 위하여 비정질 실리콘층으로 확산되는 금속 촉매의 농도를 저농도로 조절하여, 금속 시드(seed)를 중심으로 한 결정립의 크기를 수 ㎛ 내지 수백 ㎛까지 조절할 수 있는 결정화 방법인 SGS(super grain silicon) 결정화법이 개발되었다.
그러나 SGS 결정화법의 경우, 금속 시드를 중심으로 결정이 방사상으로 성장하여 인접한 결정립 간의 결정 성장 방향이 무질서(random)하게 형성된다. 이와 같은 다결정 실리콘층의 결정 성장 방향의 차이로 인하여 SGS 결정화법에 의해 결정화된 다결정 실리콘층을 포함하는 박막 트랜지스터는 특정한 특성에 있어서 결정 방향의 차이에 의한 산포를 가지는 문제가 있다.
본 발명은 상기와 같은 문제 및 그 밖의 문제를 해결하기 위하여, 인접한 결정립 간의 결정의 방향이 적어도 하나는 동일한 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면, (a) 기판 상에 버퍼층을 형성하는 단계; (b) 상기 버퍼층을 수소 플라즈마 처리하는 단계; (c) 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계; (d) 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및 (e) 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는 다결정 실리콘층의 제조 방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매층의 금속 촉매의 표면 농도는 1011 내지 1015 atoms/cm2 일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 다결정 실리콘층은 금속 촉매를 시드(seed)로 한 복수의 결정립을 포함하고, 인접하는 상기 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성될 수 있다.
본 발명의 다른 측면에 따르면, 기판; 상기 기판 상에 수소를 포함하는 버퍼층; 상기 버퍼층 상에 배치되고, 채널 영역과 상기 채널 영역 외곽에 형성된 소스 영역 및 드레인 영역을 포함하고, 금속 촉매를 시드(seed)로 하여 비정질 실리콘이 결정화된 복수의 결정립을 포함하고, 인접한 상기 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성된 반도체층; 상기 반도체층을 덮도록 상기 버퍼층 상에 형성된 게이트 절연막; 상기 게이트 절연막 상의 상기 채널 영역에 대응되도록 형성된 게이트 전극; 상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 형성된 층간 절연막; 및 상기 층간 절연막 상에 배치되고, 상기 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극;을 포함하는 박막 트랜지스터를 제공한다.
본 발명의 다른 특징에 의하면, 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
본 발명의 또 다른 특징에 의하면, (a) 기판 상에 버퍼층을 형성하는 단계; (b) 상기 버퍼층을 수소 플라즈마 처리하는 단계; (c) 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계; (d) 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; (e) 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; (f) 상기 덮개층을 제거하고, 상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계; (g) 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계; (h) 상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계; (i) 상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및 (j) 상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
본 발명의 다른 특징에 의하면, 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매층의 금속 촉매의 표면 농도는 1011 내지 1015 atoms/cm2 일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 다결정 실리콘층은 금속 촉매를 시드(seed)로 한 복수의 결정립을 포함하고, 인접한 상기 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 기판; 상기 기판 상에 수소를 포함하는 버퍼층; 상기 버퍼층 상에 배치되고, 채널 영역과 상기 채널 영역 외곽에 형성된 소스 영역 및 드레인 영역을 포함하고, 금속 촉매를 시드(seed)로 하여 비정질 실리콘이 결정화된 복수의 결정립을 포함하고, 인접한 상기 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성된 반도체층; 상기 반도체층을 덮도록 상기 버퍼층 상에 형성된 게이트 절연막; 상기 게이트 절연막 상의 상기 채널 영역에 대응되도록 형성된 게이트 전극; 상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 형성된 층간 절연막; 상기 층간 절연막 상에 배치되고, 상기 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 형성된 패시베이션막; 상기 페시베이션막 상에 비아홀을 통하여 상기 소스 전극 또는 드레인 전극과 전기적으로 접속하는 화소 전극; 상기 화소 전극 상에 배치되고 발광층을 포함하는 유기막; 및 상기 중간층 상에 배치된 대향 전극;을 포함하는 유기 발광 디스플레이 장치를 제공할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
이상과 같은 다결정 실리콘층 내의 인접한 결정립 간의 결정 방향이 동일한 다결정 실리콘층 및 박막 트랜지스터의 제조 방법은, 박막 트랜지스터의 DR RANGE 산포를 줄여 박막 트랜지스터의 전기적 특성을 향상시키고, 디스플레이 장치의 표시 품질을 향상시킬 수 있다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 SGS 결정화법으로 다결정 실리콘층을 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 7은 버퍼층에 수소 플라즈마 처리를 하지 않았을 경우의 다결정 실리콘층의 EBSD 분석 도면이다.
도 8은 버퍼층에 수소 플라즈마 처리를 한 경우의 다결정 실리콘층의 EBSD 분석 도면이다.
도 9는 도 7 및 도 8의 A 및 B 영역을 개략적으로 확대 도시한 도면이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 SGS 결정화법을 이용하여 박막 트랜지스터를 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 다결정 실리콘층의 제조 방법을 이용하여 제조된 박막 트랜지스터의 DR RANGE 특성을 나타낸 그래프이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 SGS 결정화법으로 다결정 실리콘층을 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 1 및 도 2를 참조하면, 기판(100) 상에 버퍼층(110)을 형성하고, 상기 버퍼층(110)을 수소 플라즈마 처리한다.
기판(100)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있으나, 이에 한정되지 않는다.
버퍼층(110)은 기판(100)으로부터 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
본 실시예에서 버퍼층(110)으로 실리콘 옥사이드를 사용하였으며, 비정질 실리콘층(120)을 형성하기 전에 수소 플라즈마 처리를 하여 고밀도의 수소를 버퍼층(110)에 주입한다. 그 결과 수소 밀도가 높은 버퍼층(110a)이 형성된다.
도 3 및 도 4를 참조하면, 수소 밀도가 높은 버퍼층(110a) 상에 비정질 실리콘층(120)을 형성하고, 비정질 실리콘층(120) 상에 열산화막(130)을 형성한 후, 열산화막(130) 상에 금속 촉매(141)가 포함된 금속 촉매층(140)을 형성한다.
비정질 실리콘층(120)은 일반적으로 화학적 기상 증착법(chemical vapor deposition: CVD)에 의해 형성하게 되는데, 화학적 기상 증착법에 의해 형성된 비정질 실리콘층(120)은 수소와 같은 가스를 함유하게 된다. 이 가스는 전자 이동도를 감소시키는 등의 문제를 발생시킬 수 있으므로 상기 비정질 실리콘층(120) 내에 수소가 잔류하지 않도록 탈수소 공정을 진행할 수 있다. 그러나 이와 같은 탈수소 공정은 필수적인 공정은 아니므로 생략할 수 있음은 물론이다.
다음으로, 산소 가스나 수증기, 및 아르곤과 같은 불활성 가스를 포함하는 분위기에서 상기 비정질 실리콘층(120)을 열산화시켜 열산화막(130)을 형성한다. 이와 같은 열산화막(130)은 후술할 비정질 실리콘층(120)으로 확산되는 금속 촉매의 농도를 제어하는 것으로 캡핑층 할 수 있다. 그러나, 열산화막(130)은 캡핑층보다 두께를 얇게 형성할 수 있기 때문에 캡핑층에 비하여 막질이 균질하여 금속 촉매(141)의 확산을 균일하게 할 수 있다.
본 실시예에서는 열산화막(130)을 이용하여 금속 촉매의 농도를 제어하였지만 본 발명은 이에 한정되지 않는다. 즉, 열산화막(130) 대신에 종래의 실리콘 나이트라이드로 형성되는 캡핑층을 사용하여도 무방하다.
뿐만 아니라, 원하는 범위의 금속 촉매(141)의 농도를 제어할 수 있는 것이라면, 상기와 같은 열산화막(130)이나 캡핑층을 형성할 필요 없이 비정질 실리콘층(120) 상에 직접 금속 촉매(141)를 원하는 농도로 형성할 수 있음은 물론이다. 예를 들어, 금속 촉매(141)를 비정질 실리콘층(120) 상에 원자 수준의 두께로 일정하게 증착할 수 있는 원자층 증착법(atomic layer deposition: ALD)을 이용하거나, 금속 촉매(141)를 타겟으로 스퍼터링 함으로써 비정질 실리콘층(120) 상에 직접 금속 촉매(141)를 주입할 수 있다
상기와 같은 금속 촉매(141)의 표면 농도는 1011 내지 1015 atoms/cm2 로 형성하는 것이 바람직하다. 금속 촉매(141)의 표면 농도가 1011 atoms/cm2 보다 작을 경우 결정화의 핵인 시드(seed)의 양이 적어 결정화가 어렵고, 금속 촉매(141)의 표면 농도가 1015 atoms/cm2 보다 많을 경우 비정질 실리콘층(120)으로 확산되는 금속 촉매(141)의 양이 많아 MIC 결정화법에 의한 결정화가 일어나고, 잔류하는 금속 촉매(141)의 양이 많아지는 문제가 있기 때문이다.
또한, 금속 촉매(141)로는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나를 사용할 수 있는데, 바람직하게는 니켈(Ni)을 이용한다. 본 실시예에서는 금속 촉매(141)로 니켈을 사용하였다.
도 5 및 도 6을 참조하면, 상기와 같이 형성된 금속 촉매층(140)에 열처리하여 비정질 실리콘층(120)을 다결정 실리콘층(220)으로 결정화한다.
이와 같은 열처리 시, 일부의 금속 촉매(141a)는 상기 열산화막(130)을 통과하여 비정질 실리콘층(120)까지 확산되고, 일부의 금속 촉매(141b)는 열산화막(130)을 통과하지 못하게 된다. 물론 상기 도면에는 도시되지 않았으나 일부의 금속 촉매(141)는 금속 촉매층(140)에 그대로 잔류할 수 있다.
이때, 열산화막(130)을 통과하여 비정질 실리콘층(120)에 도달한 금속 촉매(141a)들에 의해 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화된다. 즉, 금속 촉매(141a)가 비정실 실리콘층(120)의 실리콘과 결합하여 금속 실리사이드를 형성하고, 상기 금속 실리사이드가 결정화의 핵인 시드(seed)를 형성하게 되어 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화된다.
이때, 열처리 공정은 로(furnace) 공정, RTA(rapid thermal annealing) 공정, UV 공정 또는 레이저 공정 중 어느 하나의 공정을 이용할 수 있다.
한편, 상기 열처리 공정은 두 번에 걸쳐 실시할 수 있는데, 제 1 열처리 공정은 금속 촉매층(140)의 금속 촉매가 열산화막(130)과 비정질 실리콘층(120)의 계면으로 이동하여 시드(seed)를 형성하는 공정이고, 제 2 열처리 공정은 상기 시드에 의해 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화되는 공정이다. 이때, 제 1 열처리 공정은 200℃ 내지 800℃에서 수행되고, 제 2 열처리 공정은 400℃ 내지 1300℃에서 수행될 수 있다.
한편, 결정화 이후에는 열산화막(130)과 금속 촉매층(140)을 제거한다.
도 7은 버퍼층에 수소 플라즈마 처리를 하지 않고 제조한 다결정 실리콘층의 EBSD(electron back scatter diffraction) 분석 도면이고, 도 8은 버퍼층에 수소 플라즈마 처리를 하여 제조한 다결정 실리콘층의 EBSD 분석 도면이며, 도 9는 도 7의 A 영역 및 도 8의 B 영역을 개략적으로 확대 도시한 도면이다.
도 7 및 도 8의 오른쪽 도면은 다결정 실리콘층에 형성된 복수의 결정립들을 결정 방향에 따라 색깔 별로 다르게 도시한 것으로, 버퍼층에 수소 플라즈마 처리를 하지 않았을 경우에 비하여 버퍼층에 수소 플라즈마 처리를 한 경우가 다결정 실리콘층에 형성된 결정립들의 결정 방향이 넓은 영역에 걸쳐 동일하게 형성된 것을 알 수 있다. 즉, 도 7 및 도 8의 오른쪽 도면을 비교하면, 도 7에 비하여 도 8의 인접한 결정립들은 계조차가 크지 않은 유사한 색을 가진 넓은 영역이 몇 개의 그룹으로 분포하는 것을 알 수 있다.
EBSD 분석에 의하면, 결정립들의 결정 방향인 (1,0,0), (1,1,0), (1,1,1)을 각각 R(255,0,0), G(0,255,0), B(0,0,255) 값에 대응되도록 나타낼 수 있다. EBSD 분석계의 인접한 픽셀간의 R,G,B 값을 측정하여, R,G,B 각각의 계조차 중 최대값을 선택한다. 다음으로 상기 최대값이 결정방향의 변환여부를 판단하는 결정방향 기준 팩터(S)인 150 이상인 경우, 인접한 픽셀간 결정 방향이 다른 것으로 판단하여 그 개수(N)를 카운팅한다. 이때, N이 크면 인접한 픽셀간 결정방향이 많이 바뀌는 것을 의미하고, N이 작으면 인접한 픽셀간 결정방향이 유사함을 의미한다.
위와 같이 카운팅 된 개수(N)를 총조사 픽셀수(n)로 나누고, 상기 값(N/n)에 1000을 곱해준 값을 결정방향 이질성 팩터(D)로 정의할 때, 도 7의 오른쪽 시편은 D=20, 도 8의 오른쪽 시편은 D=12로 계산되었다. 즉, 버퍼층에 플라즈마 처리를 한 경우가 그렇지 않은 경우보다 반도체층의 결정방향 이질성이 낮음, 즉, 결정방향이 유사한 것을 의미한다.
따라서, 본 실시예에 따라 버퍼층에 수소 플라즈마 처리를 하여 반도체를 결정화하면, 상기 EBSD 분석에 따른 결정방향 이질성 팩터(D)의 값은 20보다 작은 값을 가진다.
한편, 도 9를 참조하면, 다결정 실리콘층의 동일 면적의 영역(A', B')에서, 버퍼층에 수소 플라즈마 처리를 하지 않은 경우(도 9(a) 참조)에는 결정립들의 결정 방향이 네 개의 방향(d1, d2, d3, d4)으로 형성되지만, 버퍼층에 수소 플라즈마 처리를 한 경우(도 9(b) 참조)에는 결정립들의 결정 방향(d5)이 동일하게 형성된 것을 알 수 있다(한편, 상기 도 9(a)는 A' 영역에서 네 개의 결정 방향(d1, d2, d3, d4)이 존재하는 것으로 도시되어 있지만 이는 설명의 편의를 위하여 매우 개략적으로 도시된 것이며, 도 7의 A 영역에서도 알 수 있듯이 실제로는 더 많은 결정 방향이 존재한다.)
이는 수소 플라즈마 처리에 의해 수소 함유량이 높아진 버퍼층(110a)의 SiO2 내에 존재하거나 Si- 또는 O-와 결합하고 있던 수소 원자 또는 수소 분자들이 해리되면서 비정질 실리콘층(120) 내부로 확산한 된 데서 기인하는 것으로 보여진다.
결과적으로 상기와 같이 버퍼층(110)에 수소 플라즈마 처리를 한 후 금속 촉매(141)를 이용하여 비정질 실리콘층(120)을 다결정 실리콘층(220)으로 결정화하는 본 실시예에 따른 다결정 실리콘층 제조 방법에 따르면, 결정화된 다결정 실리콘층(220) 내의 인접하는 결정립들의 결정 방향이 적어도 하나 이상은 동일하게 형성할 수 있다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 SGS 결정화법을 이용하여 박막 트랜지스터(TR)를 제조하는 방법을 개략적으로 도시한 단면도들이고, 도 13은 도 10 내지 도 12에 따른 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 10을 참조하면, 전술한 버퍼층(110)에 수소 플라즈마 처리를 한 후 금속 촉매(141)를 이용하여 결정화된 다결정 실리콘층(220)을 소정 형상으로 패터닝한 반도체층(221)이 구비된다. 따라서, 상기 반도체층(221) 내의 인접한 결정립들 간의 결정 방향은 유사하게 형성된다.
상기 반도체층(221)을 덮도록 상기 버퍼층(110a) 상에 게이트 절연막(222)이 형성된다. 게이트 절연막(222)으로는 실리콘 옥사이드 또는 실리콘 나이트라이드와 같은 무기 절연막이 단층 또는 복수층으로 형성될 수 있다.
도 11을 참조하면, 게이트 절연막(222) 상에는 반도체층(221)의 채널 영역(221a)에 대응되도록 게이트 전극(223)이 형성되고, 상기 게이트 전극(223)을 덮도록 층간 절연막(224)이 형성된다.
한편, 반도체층(221)은 채널 영역(221a)과 소스 및 드레인 영역(221b, 221c)으로 구획되는데, 이는 게이트 전극(223) 형성 후, 게이트 전극(223)을 셀프 얼라인(self align) 마스크로 하여 소스 및 드레인 영역((221b, 221c)에 N 또는 P 타입 불순물을 도핑하여 형성할 수도 있고, 전술한 도 10에서 반도체층(221)을 형성한 직후에 불순물을 도핑하여 형성할 수도 있다.
도 12를 참조하면, 상기 층간 절연막(224) 상에는 소스 전극(225a) 및 드레인 전극(225b)이 콘택홀(contact hole)을 통해 상기 소스 영역(221b) 및 드레인 영역(221c)에 콘택된다.
도 13을 참조하면, 상기 층간 절연막(224) 상에 상기 박막 트랜지스터(TR)를 덮도록 패시베이션막(227)이 형성된다. 상기 패시베이션막(227)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 패시베이션막(227)은 무기물 및/또는 유기물로 형성될 수 있다.
상기 패시베이션막(227)을 관통하여 박막 트랜지스터(TR)의 드레인 전극(225b)을 노출시키도록 비아홀(via-hole)이 형성된다. 이 비아홀을 통하여 패시베이션막(227) 상에 소정 패턴으로 형성된 화소 전극(310)과 박막 트랜지스터(TR)가 전기적으로 연결된다.
패시베이션막(227) 상에는 화소 전극(310)의 가장자리를 덮도록 화소 정의막(pixel define layer: PDL)(320)이 형성된다. 이러한 화소 정의막(320)은 화소 전극(310)의 가장자리를 소정 두께로 덮으면서 화소를 정의하는 역할을 한다. 또한, 화소 전극(310)의 단부와 후술할 대향 전극(340) 사이의 거리를 증가시킴으로써 화소 전극(310)의 단부에서의 아크 발생을 방지하는 역할을 하기도 한다.
화소 전극(310) 상에는 발광층(331)을 포함하는 유기막(330)과 대향 전극(340)이 순차로 형성된다.
상기 유기막(330)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer)(331), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
한편, 고분자 유기막을 사용할 경우, 발광층(331)을 중심으로 화소 전극(310) 방향으로 홀 수송층(HTL)만이 포함될 수 있다. 홀 수송층(HTL)은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 상기 발광층은 적, 녹, 청색의 화소마다 독립되게 형성되고, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 화소에 공통으로 적용될 수 있다.
봉지 기판(400)은 발광층(331)을 포함한 유기막(330)으로 외기 및 수분이 침투하는 것을 차단한다. 기판(100)과 봉지 기판(400)은 그 가장자리가 밀봉재(미도시)에 의해 결합될 수 있다.
상기와 같이 버퍼층(110)에 수소 플라즈마 처리를 한 후 금속 촉매(141)를 이용하여 비정질 실리콘층(120)을 다결정 실리콘층(220)으로 결정화하여 형성한 반도체층(221)을 포함하는 박막 트랜지스터는 인접하는 결정립 간의 결정 방향이 동일하다. 반면, 버퍼층에 수소 플라즈마 처리를 하지 않고 금속 촉매를 이용하여 비정질 실리콘층을 다결정 실리콘층으로 결정화하여 형성한 반도체층을 포함하는 박막 트랜지스터는 인접하는 결정립들이 금속 시드를 핵으로 랜덤하게 방사상으로 결정 성장이 되기 때문에 인접한 결정립 간의 결정 방향이 다르다.
이와 같이 인접하는 결정립 간의 결정 방향은 반도체 소자의 특성에 영향을 줄 수 있다. 예를 들어 반도체층을 구성하고 있는 결정립들의 결정 방향이 상이함에 따라 박막 트랜지스터의 전기적 특성이 달라질 수 있다.
도 14는 박막 트랜지스터의 DR RANGE 특성을 나타낸 것으로, 샘플 1(S1)은 본 실시예와 같이 버퍼층에 수소 플라즈마 처리를 한 후 금속 촉매를 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화한 반도체층을 구비한 박막 트랜지스터의 DR RANGE를 도시한 것이고, 샘플 2(S1)는 기준 시료로서 버퍼층에 수소 플라즈마 처리를 하지 않고 금속 촉매를 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화한 반도체층을 구비한 박막 트랜지스터의 DR RANGE를 도시한 것이다.
DR RANGE는 드레인 전류(Id) 1 nÅ와 100nÅ에 걸리는 게이트 전압(Vg)의 차이로서, 기준 시료인 샘플 2(S2)의 DR RABGE가 1.040임에 비하여 본 실시예에 따른 샘플 1(S1)의 DR RANGE 값은 0.034로, 샘플 2(S2)보다 DR RANGE의 산포가 줄어들었음을 알 수 있다.
상기와 같은 결과는 결정화된 반도체층 내의 인접한 결정립들 간의 결정 방향에 기인하는 것으로, 샘플 2(S2)는 인접하는 결정립간의 결정 방향이 상이한 것에 비하여, 샘플 1(S1)은 인접하는 결정립간의 결정 방향이 동일한 것에 기인한다.
이와 같은 특성이 디스플레이 장치에 적용될 경우, 이웃하는 픽셀의 휘도에 영향을 미칠 수 있는데, 샘플 2(S2)의 인접하는 결정립간의 결정 방향이 상이한 반도체층을 포함하는 박막 트랜지스터를 구비한 디스플레이 장치에 비하여, 샘플 1(S1)의 인접하는 결정립간의 결정 방향이 동일한 반도체층을 포함하는 박막 트랜지스터를 구비한 디스플레이 장치의 휘도가 더 안정적인 것을 예상할 수 있다.
한편, 상기 실시예에서는 본 실시예에 따른 박막 트랜지스터를 포함하는 디스플레이 장치로서 유기 발광 디스플레이 장치를 설명하였지만, 본 발명은 이에 한정되지 않으며 액정 디스플레이 장치를 포함하여 모든 디스플레이 장치에 적용될 수 있음은 물론이다.
한편, 상기 도면들에 도시된 구성 요소들은 설명의 편의상 확대 또는 축소되어 표시될 수 있으므로, 도면에 도시된 구성요소들의 크기나 형상에 본 발명이 구속되는 것은 아니며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 110, 110a: 버퍼층
120: 비정질 실리콘층 130: 열산화막
140: 금속 촉매층 141: 금속 촉매
220: 다결정 실리콘층 221: 반도체층
222: 게이트 절연막 223: 게이트 전극
224: 층간 절연막 225a, 225b: 소스 전극, 드레인 전극
227: 패시베이션막 310: 화소 전극
320: 화소 정의막 331: 발광층
330: 유기막 340: 대향 전극
400: 봉지 기판

Claims (17)

  1. (a) 기판 상에 버퍼층을 형성하는 단계;
    (b) 상기 버퍼층을 수소 플라즈마 처리하는 단계;
    (c) 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;
    (d) 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
    (e) 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는 다결정 실리콘층의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계에서 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 및 실리콘 옥시나이트라이드 중에서 선택된 하나 이상의 물질로 형성하는 다결정 실리콘층의 제조 방법.
  3. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 금속 촉매층의 표면 농도를 1011 내지 1015 atoms/cm2 가 되도록 형성하는 다결정 실리콘층의 제조 방법.
  4. 제 1 항에 있어서,
    상기 (d) 단계에서 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나 이상의 물질로 형성하는 다결정 실리콘층의 제조 방법.
  5. 기판;
    상기 기판 상에 수소를 포함하는 버퍼층;
    상기 버퍼층 상에 배치되고, 채널 영역과 상기 채널 영역 외곽에 형성된 소스 영역 및 드레인 영역을 포함하고, 금속 촉매를 시드(seed)로 하여 비정질 실리콘이 결정화된 복수의 결정립을 포함하고, 인접한 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성된 반도체층;
    상기 반도체층을 덮도록 상기 버퍼층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상의 상기 채널 영역에 대응되도록 형성된 게이트 전극;
    상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 형성된 층간 절연막; 및
    상기 층간 절연막 상에 배치되고, 상기 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극;을 포함하는 박막 트랜지스터.
  6. 제 5 항에 있어서,
    상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제 5 항에 있어서,
    상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 5 항에 있어서,
    상기 반도체층의 인접한 결정립 간의 결정 방향은, {EBSD 분석계의 총조사픽셀수(n)에 대한, 인접한 픽셀간의 R,G,B 계조차 중 최대값이 결정방향 기준 팩터 150 이상인 개수(N)}×1000으로 나타나는 결정방향 이질성 팩터(D)가 20보다 작은 박막 트랜지스터.
  9. (a) 기판 상에 버퍼층을 형성하는 단계;
    (b) 상기 버퍼층을 수소 플라즈마 처리하는 단계;
    (c) 상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;
    (d) 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
    (e) 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
    (f) 상기 덮개층을 제거하고, 상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계;
    (g) 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;
    (h) 상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계;
    (i) 상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및
    (j) 상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
  10. 제 9 항에 있어서,
    상기 (a) 단계에서 상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 및 실리콘 옥시나이트라이드 중에서 선택된 하나 이상의 물질로 형성하는 박막 트랜지스터의 제조 방법.
  11. 제 9 항에 있어서,
    상기 (d) 단계에서 상기 금속 촉매층의 표면 농도를 1011 내지 1015 atoms/cm2 가 되도록 형성하는 박막 트랜지스터의 제조 방법.
  12. 제 9 항에 있어서,
    상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  13. 제 9 항에 있어서,
    상기 (d) 단계에서 상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나 이상의 물질로 형성하는 박막 트랜지스터의 제조 방법.
  14. 기판;
    상기 기판 상에 수소를 포함하는 버퍼층;
    상기 버퍼층 상에 배치되고, 채널 영역과 상기 채널 영역 외곽에 형성된 소스 영역 및 드레인 영역을 포함하고, 금속 촉매를 시드(seed)로 하여 비정질 실리콘이 결정화된 복수의 결정립을 포함하고, 인접한 상기 결정립 간의 결정 방향이 적어도 하나는 동일하게 형성된 반도체층;
    상기 반도체층을 덮도록 상기 버퍼층 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상의 상기 채널 영역에 대응되도록 형성된 게이트 전극;
    상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 형성된 층간 절연막;
    상기 층간 절연막 상에 배치되고, 상기 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극을 덮도록 상기 게이트 절연막 상에 형성된 패시베이션막;
    상기 패시베이션막 상에 비아홀을 통하여 상기 소스 전극 또는 드레인 전극과 전기적으로 접속하는 화소 전극;
    상기 화소 전극 상에 배치되고 발광층을 포함하는 유기막; 및
    상기 중간층 상에 배치된 대향 전극;을 포함하는 유기 발광 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  16. 제 14 항에 있어서,
    상기 금속 촉매는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 유기 발광 디스플레이 장치.
  17. 제 14 항에 있어서,
    상기 반도체층의 인접한 결정립 간의 결정 방향은, {EBSD 분석계의 총조사픽셀수(n)에 대한, 인접한 픽셀간의 R,G,B 계조차 중 최대값이 결정방향 기준 팩터 150 이상인 개수(N)}×1000으로 나타나는 결정방향 이질성 팩터(D)가 20보다 작은 유기 발광 디스플레이 장치.
KR1020100084892A 2010-08-31 2010-08-31 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치 KR101720533B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100084892A KR101720533B1 (ko) 2010-08-31 2010-08-31 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
US13/137,428 US20120049199A1 (en) 2010-08-31 2011-08-15 Method of forming polycrystalline silicon layer, method of manufacturing thin film transistor including the method, thin-film transistor manufactured by using the method of manufacturing thin-film transistor, and organic light-emitting display device including the thin-film transistor
TW100130222A TWI532079B (zh) 2010-08-31 2011-08-24 形成多晶矽層之方法、包含該方法製造薄膜電晶體之方法、藉由使用製造薄膜電晶體之方法所製造之薄膜電晶體、以及包含該薄膜電晶體之有機發光顯示裝置
CN201110259627.5A CN102386070B (zh) 2010-08-31 2011-08-31 形成多晶硅层的方法、tft及制造方法和有机发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084892A KR101720533B1 (ko) 2010-08-31 2010-08-31 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20120020941A true KR20120020941A (ko) 2012-03-08
KR101720533B1 KR101720533B1 (ko) 2017-04-03

Family

ID=45695941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084892A KR101720533B1 (ko) 2010-08-31 2010-08-31 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치

Country Status (4)

Country Link
US (1) US20120049199A1 (ko)
KR (1) KR101720533B1 (ko)
CN (1) CN102386070B (ko)
TW (1) TWI532079B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086607A (ko) * 2012-12-28 2014-07-08 주식회사 테스 박막 고속 증착방법 및 증착장치
US9614092B2 (en) 2015-01-02 2017-04-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR20190132085A (ko) * 2018-05-18 2019-11-27 주식회사 쌤빛 저온 다결정 실리콘 결정화 증착 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204399B8 (de) * 2012-03-20 2014-11-27 Bruker Nano Gmbh Materialprüfungsverfahren und Anordnung zur Materialprüfung
US9087694B2 (en) 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
CN104078621B (zh) * 2014-06-20 2016-09-07 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
US9818607B2 (en) 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
TWI578443B (zh) * 2015-09-22 2017-04-11 友達光電股份有限公司 多晶矽薄膜電晶體元件及其製作方法
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052769A (ko) * 2006-12-08 2008-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR20080054777A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR20090004587A (ko) * 2007-06-29 2009-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2010157676A (ja) * 2008-12-30 2010-07-15 Samsung Mobile Display Co Ltd 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP3422435B2 (ja) * 1994-07-06 2003-06-30 シャープ株式会社 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
TWI222225B (en) * 2003-07-24 2004-10-11 Au Optronics Corp Manufacturing method of low-temperature polysilicon thin-film transistor
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100882909B1 (ko) * 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052769A (ko) * 2006-12-08 2008-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR20080054777A (ko) * 2006-12-13 2008-06-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR20090004587A (ko) * 2007-06-29 2009-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2010157676A (ja) * 2008-12-30 2010-07-15 Samsung Mobile Display Co Ltd 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086607A (ko) * 2012-12-28 2014-07-08 주식회사 테스 박막 고속 증착방법 및 증착장치
US9614092B2 (en) 2015-01-02 2017-04-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9917108B2 (en) 2015-01-02 2018-03-13 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
KR20190132085A (ko) * 2018-05-18 2019-11-27 주식회사 쌤빛 저온 다결정 실리콘 결정화 증착 방법

Also Published As

Publication number Publication date
KR101720533B1 (ko) 2017-04-03
CN102386070B (zh) 2016-02-17
US20120049199A1 (en) 2012-03-01
TW201209890A (en) 2012-03-01
TWI532079B (zh) 2016-05-01
CN102386070A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
KR101720533B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
US8791032B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method
US7825476B2 (en) Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
US8815663B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
US8283668B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP5166152B2 (ja) 薄膜トランジスタの製造方法
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
JP2008166703A (ja) 薄膜トランジスタ、その製造方法及びこれを具備した有機電界発光表示装置
KR20100100187A (ko) 다결정 실리콘층의 제조방법
KR20110040243A (ko) 박막트랜지스터 및 그 제조 방법
KR100712101B1 (ko) 박막트랜지스터 및 그의 제조 방법
JP2011109062A (ja) 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法
KR20080078409A (ko) 평판 디스플레이 장치 및 그 제조 방법
US8841194B2 (en) Method of forming polysilicon layer and method of manufacturing thin film transistor using the polysilicon layer
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
JP3999923B2 (ja) 半導体装置およびその製造方法
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 4