JP5043781B2 - 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法 - Google Patents

薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法 Download PDF

Info

Publication number
JP5043781B2
JP5043781B2 JP2008213183A JP2008213183A JP5043781B2 JP 5043781 B2 JP5043781 B2 JP 5043781B2 JP 2008213183 A JP2008213183 A JP 2008213183A JP 2008213183 A JP2008213183 A JP 2008213183A JP 5043781 B2 JP5043781 B2 JP 5043781B2
Authority
JP
Japan
Prior art keywords
layer
metal
crystallization
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008213183A
Other languages
English (en)
Other versions
JP2009049419A (ja
Inventor
炳 建 朴
晉 旭 徐
泰 勳 梁
吉 遠 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2009049419A publication Critical patent/JP2009049419A/ja
Application granted granted Critical
Publication of JP5043781B2 publication Critical patent/JP5043781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法に関し、さらに詳細には結晶化誘導金属（ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ−ｉｎｄｕｃｉｎｇ ｍｅｔａｌ）を利用して、結晶化した半導体層のチャネル領域に残存する結晶化誘導金属をゲッタリングすることによって、半導体層に残存する結晶化誘導金属の量を減少させて電気的特性が優秀な薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法に関する。
一般的に、多結晶シリコン層は、高い電界効果移動度を有し、高速動作回路への適用や、ＣＭＯＳ回路の構成が可能という長所があるため、薄膜トランジスタの半導体層として広く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子や、アクティブマトリックス有機電界発光表示装置（ＡＭＯＬＥＤ）のスイッチング素子および駆動素子に用いられる。
非晶質シリコンを多結晶シリコンに結晶化する方法は固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：ＥＬＡ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）および金属誘導横方向結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＬＣ）があるが、結晶化誘導金属を利用して非晶質シリコン層を結晶化する方法が固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で短時間に結晶化させることができる長所を有しているため広く研究されている。
結晶化誘導金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導横方向結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法がある。しかし、結晶化誘導金属を利用した方法は、結晶化誘導金属による汚染で薄膜トランジスタの素子特性が低下するという問題がある。
したがって、結晶化誘導金属を利用して非晶質シリコン層を結晶化した後は、結晶化誘導金属を除去するためのゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が行なわれる。一般的なゲッタリング工程は燐または希ガス（ｎｏｂｌｅ ｇａｓ）といった不純物を利用したり、多結晶シリコン層上に非晶質シリコン層を形成する方法を利用して行われうる。しかし、当該方法を利用しても多結晶シリコン層内部の結晶化誘導金属の除去効果が大きく改善せず、相変らず漏れ電流が大きいという問題がある。
特開２００３−１００６３３号公報
本発明はこのような問題点を解決するためになされたものであって、結晶化誘導金属を利用して結晶化した半導体層のチャネル領域内に残存する結晶化誘導金属をゲッタリングして半導体層のチャネル領域に残存する結晶化誘導金属の量を減少させることにより、電気的特性が優秀な薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法を提供するものである。
本発明は、基板と、前記基板上に位置し、チャネル領域、ソース領域、およびドレイン領域を含む半導体層と、前記半導体層の前記チャネル領域とゲート絶縁膜を介し対向して設けられたゲート電極と、前記半導体層の前記チャネル領域以外の領域の上部または下部に前記ゲート電極と離隔されて位置した、前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層と、前記半導体層の前記ソース領域および前記ドレイン領域にそれぞれ電気的に連結されたソース電極およびドレイン電極と、を含むことを特徴とする薄膜トランジスタを提供する。
また本発明は、基板を準備する段階と、前記基板上に結晶化誘導金属を利用して結晶化した半導体層を形成する段階と、前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上の、前記半導体層のチャネル領域に対応する位置にゲート電極を形成する段階と、前記半導体層の前記チャネル領域以外の領域の上部に前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層を形成する段階と、前記半導体層のソース領域およびドレイン領域にそれぞれ電気的に連結されるソース電極およびドレイン電極を形成する段階と、を含み、前記金属層、金属シリサイド層、またはこれらの二重層を形成した後には前記基板を熱処理して、前記半導体層の前記チャネル領域に存在する前記結晶化誘導金属を前記金属層、金属シリサイド層、またはこれらの二重層が上部に形成された前記半導体層内の領域にゲッタリングする段階と、を含むことを特徴とする薄膜トランジスタの製造方法を提供する。
また本発明は、基板と、前記基板上に位置し、チャネル領域、ソース領域、およびドレイン領域を含む半導体層と、前記半導体層のチャネル領域に対応する位置に設けられたゲート電極と、前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と、前記半導体層のチャネル領域以外の領域の上部または下部に前記ゲート電極と離隔されて位置した、前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層と、前記半導体層のソース領域およびドレイン領域にそれぞれ電気的に連結されるソース電極およびドレイン電極と、前記ソース電極およびドレイン電極のいずれか一つと電気的に連結される第１電極と、前記第１電極上に位置する有機膜層と、前記有機膜層上に位置する第２電極と、を含むことを特徴とする有機電界発光表示装置を提供する。
また本発明は、基板を提供する段階と、前記基板上に結晶化誘導金属を利用して結晶化した半導体層を形成する段階と、前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上の、前記半導体層のチャネル領域に対応する位置にゲート電極を形成する段階と、前記半導体層の前記チャネル領域以外の領域の上部に前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層を形成する段階と、前記半導体層のソース領域およびドレイン領域にそれぞれ電気的に連結されるソース電極およびドレイン電極を形成する段階と、前記ソース電極およびドレイン電極のうちいずれか一つと電気的に連結される第１電極を形成する段階と、前記第１電極上に発光層を含む有機膜層を形成する段階と、前記有機膜層上に第２電極を形成する段階と、を含み、前記金属層、金属シリサイド層、またはこれらの二重層を形成した後には前記基板を熱処理して、前記半導体層の前記チャネル領域に存在する前記結晶化誘導金属を前記金属層、金属シリサイド層、またはこれらの二重層が上部に形成された前記半導体層内の領域にゲッタリングする段階と、を含むことを特徴とする有機電界発光表示装置の製造方法を提供する。
本発明によれば、半導体層のチャネル領域に残留する結晶化誘導金属を除去することにより、電気的特性が優秀な薄膜トランジスタ、これを具備した有機電界発光表示装置を得ることができる。
以下、本発明をさらに具体的に開示するために本発明に係る望ましい実施形態を、図面を参照してさらに詳細に説明する。しかし、本発明はここで説明する実施形態に限定されず、他の実施形態においても具現化されることができる。
図１Ａ〜図１Ｄは本発明の実施形態に係る薄膜トランジスタの製造方法の結晶化工程を示す断面図である。
まず、図１Ａに示すようにガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。バッファ層１１０は化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時、バッファ層１１０は基板１００で発生する水分または不純物の拡散を防止し、結晶化時の熱の伝達速度を調節することにより、非晶質シリコン層の結晶化が十分に行われるようにする役割をする。
続いて、バッファ層１１０上に非晶質シリコン層１２０を形成する。この時、非晶質シリコン層１２０は化学気相蒸着法または物理気相蒸着法を利用することができる。また、非晶質シリコン層１２０を形成する時、または、形成した後に脱水素処理して水素の濃度を低める工程を行うことができる。
次に、非晶質シリコン層１２０を多結晶シリコン層に結晶化する。本発明ではＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎｅｄ Ｓｉｌｉｃｏｎ）法のように結晶化誘導金属を利用する結晶化方法を利用して非晶質シリコン層１２０を多結晶シリコン層に結晶化する。
ＭＩＣ法はニッケル（Ｎｉ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）といった結晶化誘導金属を、非晶質シリコン層と接触させ、又は非晶質シリコン層に注入して、結晶化誘導金属が、非晶質シリコン層が多結晶シリコン層へ相変化するのを誘導する現象を利用する方法である。ＭＩＬＣ法は、結晶化誘導金属とシリコンが反応して生成されたシリサイドが横方向に広がって順次にシリコンの結晶化を誘導して非晶質シリコン層を多結晶シリコン層に結晶化させる方法である。
ＳＧＳ法は非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節して結晶粒の大きさを数μｍ〜数百μｍまで調節することができる結晶化方法である。非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節するための一実施形態においては、非晶質シリコン層上にキャッピング層を形成して、キャッピング層上に結晶化誘導金属層を形成した後熱処理して結晶化誘導金属を拡散させることができ、工程によってはキャッピング層を形成せずに結晶化誘導金属層を低濃度で形成することにより非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節することができる。
本発明に係る実施形態においてキャッピング層を形成することによってＭＩＣ法やＭＩＬＣ法に比べて非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に制御することができるＳＧＳ法により結晶化することが望ましい。以下、これについて説明する。
図１Ｂは非晶質シリコン層上にキャッピング層と結晶化誘導金属層を形成する工程の断面図である。
図１Ｂを参照すると、非晶質シリコン１２０上にキャッピング層１３０を形成する。このとき、キャッピング層１３０は後続の工程で形成される結晶化誘導金属が熱処理工程により拡散することができるシリコン窒化膜で形成することが望ましくて、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。キャッピング層１３０は化学気相蒸着法または物理気相蒸着法といった方法で形成する。このとき、キャッピング層１３０の厚さは１〜２０００Åに形成する。キャッピング層１３０の厚さが１Å未満である場合は、キャッピング層１３０により非晶質シリコン１２０へ拡散する結晶化誘導金属の量を阻止しにくい。キャッピング層１３０の厚さが２０００Åを超過する場合には、非晶質シリコン層１２０へ拡散する結晶化誘導金属の量が少なく、多結晶シリコン層へ結晶化するのが難しくなりうる。
続いて、キャッピング層１３０上に結晶化誘導金属を蒸着して結晶化誘導金属層１４０を形成する。このとき、結晶化誘導金属はＮｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、およびＣｄからなる群から選択されるいずれか一つを用いることができるが、望ましくはニッケル（Ｎｉ）を利用する。このとき、結晶化誘導金属層１４０はキャッピング層１３０上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成するが、結晶化誘導金属が１０１１ａｔｏｍｓ／ｃｍ２の面密度より小さく形成された場合には結晶化の核であるシードの量が少なく形成されて非晶質シリコン層が多結晶シリコン層に結晶化しにくいことがある。結晶化誘導金属が１０１５ａｔｏｍｓ／ｃｍ２の面密度より大きく形成された場合には非晶質シリコン層に拡散する結晶化誘導金属の量が多く、多結晶シリコン層の結晶粒が小さくなり、また、残留する結晶化誘導金属の量が多くなり、多結晶シリコン層をパターニングして形成される半導体層の特性が低下することがある。
本実施形態のようにキャッピング層を形成する場合には、結晶化誘導金属層の厚さまたは密度を精密に制御せず、厚く形成してもよい。これはキャッピング層１３０が拡散する結晶化誘導金属を制御して微量の結晶化誘導金属だけが非晶質シリコン層に拡散して結晶化に寄与するように制御することができるためである。
図１Ｃは、基板を熱処理して結晶化誘導金属をキャッピング層を介して拡散させ、非晶質シリコン層の界面に移動させる工程の断面図である。
図１Ｃを参照すると、バッファ層１１０、非晶質シリコン層１２０、キャッピング層１３０および結晶化誘導金属層１４０が形成された基板１００を熱処理して結晶化誘導金属層１４０の結晶化誘導金属のうち一部を非晶質シリコン層１２０の表面に移動させる。すなわち、熱処理によりキャッピング層１３０を通過して拡散する結晶化誘導金属１４０ａ、１４０ｂのうち微量の結晶化誘導金属１４０ｂだけが非晶質シリコン層１２０の表面まで拡散し、大部分の結晶化誘導金属１４０ａは非晶質シリコン層１２０に到達せず、キャッピング層１３０を通過しない。
したがって、キャッピング層１３０の拡散阻止能力により非晶質シリコン層１２０の表面に到達する結晶化誘導金属の量が決定できる。キャッピング層１３０の拡散阻止能力はキャッピング層１３０の厚さと密接な関係がある。すなわち、キャッピング層１３０の厚さが厚くなるほど拡散する量は少なくなり、結晶粒の大きさが大きくなる。厚さが薄くなるほど拡散する量は多くなり、結晶粒の大きさは小さくなる。
このとき、熱処理工程は２００〜９００℃の温度範囲で数秒〜数時間行って結晶化誘導金属を拡散させるが、上述した温度と時間で熱処理を行うと、過度な熱処理工程による基板の変形等を防止することができ、製造費用および収率の面でも望ましい。熱処理工程は炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちいずれか一つの工程を利用することができる。
図１Ｄは拡散した結晶化誘導金属により非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
図１Ｄを参照すると、キャッピング層１３０を通過して非晶質シリコン層１２０の表面に拡散した結晶化誘導金属１４０ｂにより非晶質シリコン層１２０が多結晶シリコン層１５０に結晶化される。すなわち、拡散した結晶化誘導金属１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成して金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成し、非晶質シリコン層が多結晶シリコン層に結晶化する。
したがって、結晶化の核である金属シリサイドの量、すなわち、結晶化に寄与する拡散した結晶化誘導金属１４０ｂの量を調節することによって、多結晶シリコン層１５０の結晶粒大きさを数μｍ〜数百μｍに調節することができる。また、キャッピング層１３０により微量の結晶化誘導金属だけが多結晶シリコン層１５０に残留するようになるので、多結晶シリコン層１５０は他の結晶化法に比べて優秀な漏れ電流特性を有するようになる。
一方、図１Ｄにおいてはキャッピング層１３０と結晶化誘導金属層１４０を除去しないで熱処理工程を行ったが、結晶化誘導金属を非晶質シリコン層１２０上に拡散させて結晶化の核である金属シリサイドを形成させた後、キャッピング層１３０と結晶化誘導金属層１４０を除去して熱処理することによって多結晶シリコン層を形成してもよい。
図２Ａ〜図２Ｆは本発明の第１実施形態に係るトップゲート薄膜トランジスタを製造する工程の断面図である。
図２Ａを参照すると、バッファ層１１０が形成された基板１００上に図１に示すＳＧＳ結晶化法で結晶化した多結晶シリコン層（図１Ｄの１５０）をパターニングして半導体層１６０を形成する。多結晶シリコン層のパターニングは本実施形態と異なり、後続する工程で行ってもよい。
続いて、図２Ｂに示すように、半導体層１６０が形成された基板１００上にゲート絶縁膜１７０を形成する。ゲート絶縁膜１７０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層でありうる。
次に、ゲート絶縁膜１７０上に半導体層１６０のチャネル領域に定義される領域に対応するようにフォトレジストパターン１８０を形成する。続いて、フォトレジストパターン１８０をマスクとして用いて導電性の不純物イオン１９０を一定量注入してソース領域１６１、ドレイン領域１６３およびチャネル領域１６２を形成する。このとき、不純物イオン１９０としてはｐ型不純物またはｎ型不純物を使用して薄膜トランジスタを形成することができるが、ｐ型不純物はホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）およびインジウム（Ｉｎ）からなる群から選択してもよく、ｎ型不純物は燐（Ｐ）、砒素（Ａｓ）およびアンチモン（Ｓｂ）からなる群から選択してもよい。
次に、図２Ｃに示すように、フォトレジストパターン１８０を除去して、ゲート絶縁膜１７０をエッチングして半導体層１６０のチャネル領域１６２以外の領域の一部を露出させる第１ホール２００を形成する。
続いて、基板１００全面にゲート電極物質を蒸着して、これをパターニングしてゲート電極２１０を形成すると同時に、第１ホール２００を介して半導体層１６０の露出した領域と接し、ゲート電極２１０と離隔されて位置する金属層、金属シリサイド層、またはこれらの二重層２１１を形成する。このとき、金属層、金属シリサイド層、またはこれらの二重層２１１は第１ホール２００内に位置させるが、ゲート絶縁膜１７０の表面上に突出させる場合と突出させない場合がある。
ここで、金属層、金属シリサイド層、またはこれらの二重層２１１は半導体層１６０内で拡散係数が結晶化誘導金属より小さい金属またはこれら金属の合金を含む金属層、またはこれら金属の金属シリサイド層を用いることが望ましい。金属層、金属シリサイド層、またはこれらの二重層２１１の金属または金属シリサイドはゲッタリング用金属または金属シリサイドであり、これら金属層、金属シリサイド層、またはこれらの二重層が形成された領域に対応する半導体層１６０内の領域１６０ａに結晶化誘導金属がゲッタリングされる。
半導体層１６０内で金属層、金属シリサイド層、またはこれらの二重層２１１の金属または金属シリサイドの拡散係数は結晶化誘導金属の拡散係数の１／１００以下であることが望ましい。金属または金属シリサイドの拡散係数が結晶化誘導金属の１／１００以下である場合、ゲッタリング用金属または金属シリサイドが半導体層１６０内で金属層、金属シリサイド層、またはこれらの二重層２１１が形成された領域に対応する領域１６０ａから外れて、半導体層１６０内の他の領域に拡散されることを防止し、半導体層１６０内の他の領域に金属または金属シリサイドが位置することを防止することができる。
このとき、半導体層の結晶化に利用される結晶化誘導金属としてはニッケルが広く用いられるが、ニッケルの場合半導体層内での拡散係数は約１０−５ｃｍ２／ｓ以下であるので、ニッケルを結晶化誘導金属に用いる場合には、ゲッタリング用で用いられる金属層、金属シリサイド層、またはこれらの二重層２１１の金属または金属シリサイドの前記半導体層１６０内での拡散係数はニッケルの１／１００倍以下の値、すなわち、１０−７ｃｍ２／ｓ以下の値を有することが望ましい。さらに、半導体層内で拡散係数が５００℃〜９９３℃で１０−７ｃｍ２／ｓ以下であることがさらに望ましい。これは１０−７ｃｍ２／ｓ以下である場合、金属または金属シリサイドが半導体層のチャネル領域１６２に移動することを防止することができる。
金属層、金属シリサイド層、またはこれらの二重層２１１およびゲート電極２１０はＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つ、これらの合金、またはこれらの金属のシリサイドを用いることが望ましい。
このとき、ゲート電極２１０および金属層、金属シリサイド層、またはこれらの二重層２１１は単一層または積層構造で形成できるが、単一層の場合にはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つ、これらの合金、またはこれら金属のシリサイドを用いることが望ましく、積層構造である場合には下部層２１０ａ、２１１ａとしては単一層物質を、上部層２１０ｂ、２１１ｂとしてはＡｌまたはＡｌ−Ｎｄ合金を用いることが望ましい。上部層２１０ｂ、２１１ｂとしてＡｌまたはＡｌ−Ｎｄ合金を用いた層をさらに形成する場合には、ＡｌまたはＡｌ−Ｎｄ合金は抵抗が低いので、ゲート電極２１０が低抵抗値を有するようにすることができる。
金属層、金属シリサイド層、またはこれらの二重層２１１は半導体層１６０でチャネル１６２が形成される領域から５０μｍ以下離隔された位置に対応する半導体層１６０の上部領域に形成されることが望ましい。５０μｍを越えて離隔された位置に対応する領域に形成される場合、チャネル領域１６２に存在する結晶化誘導金属が領域１６０ａにゲッタリングするためには移動しなければならない距離が長くなるが、この場合、距離を移動させるために加わえる熱処理時間が長くなって基板が変形することがあり、結晶化誘導金属が領域１６０ａまで移動しにくいということがある。
また、金属層、金属シリサイド層、またはこれらの二重層２１１は３０Å〜１００００Åの厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合には金属層、金属シリサイド層、またはこれらの二重層２１１が形成された領域に対応する半導体層１６０内の領域１６０ａに結晶化誘導金属がゲッタリングする効率が低下する場合があり、１００００Åを超えて形成される場合には金属層、金属シリサイド層、またはこれらの二重層２１１が厚くなり、ストレスによって層の剥離（ｐｅｅｌｉｎｇ）が生じうる。
続いて、図２Ｄに示すように、基板１００全面に下部構造を保護および絶縁させる層間絶縁膜２２０を形成する。層間絶縁膜２２０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層で形成することができる。
続いて、半導体層１６０に残留している、特に半導体層のチャネル領域１６２に残留している結晶化誘導金属（Ｎｉ等）を除去するために熱処理工程を行う。熱処理工程を行うと、金属層または金属シリサイド層２１１と接する半導体層１６０の表面から金属層の金属が半導体層１６０のシリコンと結合して金属シリサイドを形成し、金属シリサイド層の金属シリサイドが半導体層１６０内の領域に拡散する。これにより、半導体層１６０と金属層または金属シリサイド層２１１が接する領域では半導体層１６０の表面から一定深さまで結晶化誘導金属とは異なる金属の金属シリサイドが存在する領域１６０ａが形成される。また、このとき半導体層１６０と接する金属層の一部が金属シリサイド層に変わることができる。
熱処理工程により半導体層１６０のチャネル領域１６２に残留する結晶化誘導金属（Ｎｉ等）が金属層、金属シリサイド層、またはこれらの二重層２１１が形成された領域に対応する半導体層１６０内の領域１６０ａに拡散したとき、結晶化誘導金属は領域１６０ａに沈殿してこれ以上拡散しない。これは、結晶化誘導金属（Ｎｉ等）はシリコン内部にある場合より他の金属シリサイドが存在する領域１６０ａにある場合の方が熱力学的に安定するためである。したがって、このような原理で半導体層１６０のチャネル領域１６２に残留する結晶化誘導金属を除去できる。
このとき、熱処理は５００〜９９３℃の温度範囲で、１０秒以上１０時間以下の間加熱することにより行う。熱処理温度を５００℃未満とすると、半導体層１６０内で結晶化誘導金属（Ｎｉ等）の拡散が生じず、結晶化誘導金属が半導体層１６０内の領域１６０ａまで移動しにくいということがある。熱処理温度が９９３℃を超えると、結晶化誘導金属に用いられるニッケルの共融点（ｅｕｔｅｃｔｉｃ ｐｏｉｎｔ）が９９３℃であるので、ニッケルが固相となり、また、高温により基板の変形が生じうる。
また、熱処理時間を１０秒未満とすると、半導体層１６０のチャネル領域１６２に残留する結晶化誘導金属（Ｎｉ等）が十分に除去されにくい場合があり、熱処理時間が１０時間を超過する場合には長時間の熱処理により基板が変形する問題と薄膜トランジスタの生産費用および歩留で問題が生じることがある。一方、高温で実施する場合には短時間の加熱により結晶化誘導金属を除去しうる。
一方、熱処理工程は、本実施形態と異なり、金属層、金属シリサイド層、またはこれらの二重層２１１が形成された後であれば、どの段階でも可能である。このとき、ゲート電極２１０上に絶縁膜が形成された後に熱処理が行なわれる場合にはゲート電極２１０が熱処理によって受けうる熱損傷を防止することができる。またゲート電極２１０を保護するために熱処理工程を不活性雰囲気で行なうことができる。
続いて、図２Ｅに示したように、ゲート絶縁膜１７０および層間絶縁膜２２０をエッチングして半導体層１６０のソース／ドレイン領域１６１、１６３を露出させるコンタクトホール２３０を形成する。
次に、基板１００全面にソース／ドレイン電極物質を蒸着してこれをパターニングしてソース／ドレイン電極２４０ａ、２４０ｂを形成する。ソース／ドレイン電極２４０ａ、２４０ｂはコンタクトホール２３０を介して半導体層１６０のソース／ドレイン領域１６１、１６３に電気的に連結される。ここで、ソース／ドレイン電極２４０ａ、２４０ｂはモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデン−タングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金、アルミニウム合金、および銅合金からなる群から選択されたいずれか一つで形成することができる。
一方、図２Ｆに示したように、層間絶縁膜２２０をエッチングして金属層、金属シリサイド層、またはこれらの二重層２１１を露出させるようにコンタクトホール２３０ａを形成することもできる。この場合、ソース／ドレイン電極２４０ａ、２４０ｂは第１ホール２００を介して半導体層のソース／ドレイン領域１６１、１６３に電気的に連結されている金属層、金属シリサイド層、またはこれらの二重層２１１とコンタクトホール２３０ａを介して電気的に連結されることによって、半導体層のソース／ドレイン領域１６１、１６３と電気的に連結されうる。
以上より、本発明の第１実施形態に係るトップゲート薄膜トランジスタが完成する。
図３Ａ〜図３Ｃは本発明の第２実施形態に係るボトムゲート薄膜トランジスタを製造する工程の断面図である。特に言及する場合を除き、第１実施形態で言及した内容を参照する。
図３Ａを参照すると、基板３００上にバッファ層３１０を形成する。バッファ層３１０上にゲート電極物質を蒸着して、これをパターニングしてゲート電極３２０を形成すると同時に、ゲート電極３２０と互いに離隔されるように金属層、金属シリサイド層、またはこれらの二重層３２１を形成する。このとき、金属層、金属シリサイド層、またはこれらの二重層３２１は後に形成される半導体層（図３Ｂの３４０）のチャネル領域以外の領域に対応する下部領域に位置するように形成する。
ここで、金属層、金属シリサイド層、またはこれらの二重層３２１は、後に形成される半導体層（図３Ｂの３４０）内で拡散係数が結晶化誘導金属より小さい金属またはこれら金属の合金を含む金属層やまたはこれら金属の金属シリサイド層を用いることが望ましい。金属層、金属シリサイド層、またはこれらの二重層３２１の金属または金属シリサイドは、ゲッタリング用金属または金属シリサイドであり、これら金属層、金属シリサイド層、またはこれらの二重層３２１が形成された領域に対応する半導体層内の領域（図３Ｂの３４０ａ）に結晶化誘導金属がゲッタリングされる。
金属層、金属シリサイド層、またはこれらの二重層３２１およびゲート電極３２０はＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つ、これらの合金、またはこれら金属のシリサイドを用いることが望ましい。
このとき、ゲート電極３２０および金属層、金属シリサイド層、またはこれらの二重層３２１は単一層または積層構造で形成できるが、単一層の場合にはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つ、これらの合金、またはこれら金属のシリサイドを用いることが望ましく、積層構造である場合には下部層３２０ａ、３２１ａとしてはＡｌまたはＡｌ−Ｎｄ合金を用い、上部層３２０ｂ、３２１ｂとしては単一層物質を用いることが望ましい。上述したようにＡｌまたはＡｌ−Ｎｄ合金を用いた層をさらに形成する場合には、ＡｌまたはＡｌ−Ｎｄ合金は抵抗が低いので、ゲート電極３２０が低抵抗値を有するようにすることができる。
金属層、金属シリサイド層、またはこれらの二重層３２１は後に形成される半導体層でチャネルが形成される領域から５０μｍ以下に離隔された位置に対応する半導体層の下部領域に形成されることが望ましい。５０μｍを超えて離隔された位置に対応する領域に形成されると、チャネル領域に存在する結晶化誘導金属が金属層、金属シリサイド層、またはこれらの二重層３２１が形成された領域に対応する半導体層内の領域にゲッタリングするために移動しなければならない距離が長くなる。このとき、当該距離を移動させるための熱処理時間が長くなるため基板が変形する可能性があり、結晶化誘導金属が領域まで移動しにくいということがある。
また金属層、金属シリサイド層、またはこれらの二重層３２１は３０Åないし１００００Åの厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合は、金属層、金属シリサイド層、またはこれらの二重層３２１が形成された領域に対応する半導体層内の領域に結晶化誘導金属がゲッタリングする効率が低下することがあり、１００００Åを超えて形成される場合には金属層、金属シリサイド層、またはこれらの二重層３２１が厚くなりストレスによって当該層の剥離（ｐｅｅｌｉｎｇ）が生じることがある。
続いて、図３Ｂを参照すると、金属層、金属シリサイド層、またはこれらの二重層３２１およびゲート電極３２０が形成された基板３００上にゲート絶縁膜３３０を形成する。金属層、金属シリサイド層、またはこれらの二重層３２１と、後に形成される多結晶シリコン層を直接接触させるために、金属層、金属シリサイド層、またはこれらの二重層３２１上部に対応する位置に形成されたゲート絶縁膜物質は除去して、ゲート絶縁膜３３０を形成する。
続いて、ゲート絶縁膜３３０上に非晶質シリコン層を形成した後、図１に示す実施形態のようにＳＧＳ結晶化法で結晶化して多結晶シリコン層に形成する。多結晶シリコン層をパターニングして半導体層３４０を形成する。多結晶シリコン層をパターニングすることは本実施形態と異なり、後続する工程ですることもできる。一方、結晶化のための熱処理時においては、結晶化が起こると同時に金属層、金属シリサイド層、またはこれらの二重層３２１が形成された領域に対応する半導体層３４０内の領域３４０ａに結晶化誘導金属が移動するゲッタリングが起こることもある。
次に、バッファ層３１０、ゲート電極３２０、金属層、金属シリサイド層、またはこれらの二重層３２１、ゲート絶縁膜３３０、および半導体層３４０が形成された基板３００を熱処理する。熱処理は、半導体層３４０内に存在する、特に半導体層３４０のチャネル領域３４１に残留する結晶化誘導金属を金属層、金属シリサイド層、またはこれらの二重層３２１が形成された領域に対応する半導体層３４０内の領域３４０ａに移動させてゲッタリングするために行う。熱処理は本実施形態と異なり、金属層、金属シリサイド層、またはこれらの二重層３２１が形成された後であればどの段階でも可能である。
次に、図３Ｃを参照すると、半導体層３４０上にオーミックコンタクト物質膜およびソース／ドレイン導電膜を順に積層して、積層されたソース／ドレイン導電膜およびオーミックコンタクト物質膜を順にパターニングしてオーミックコンタクト層（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｌａｙｅｒ：３５０）およびソース／ドレイン電極３６０ａ、３６０ｂを形成する。オーミックコンタクト層３５０は不純物がドーピングされた非晶質シリコン膜でありうる。
マスク数を減少させるためにソース／ドレイン導電膜およびオーミックコンタクト物質膜のパターニングを一つのマスクを用いて行うことができる。これによれば、オーミックコンタクト層３５０はソース／ドレイン電極３６０ａ、３６０ｂの下部全体に位置しうる。オーミックコンタクト層３５０は半導体層３４０とソース／ドレイン電極３６０ａ、３６０ｂ間に介在されてソース／ドレイン電極３６０ａ、３６０ｂと半導体層３４０がオーミックコンタクトされるようにする。一方、オーミックコンタクト層３５０は省略することができる。この場合、ソース／ドレイン導電膜を積層する前に半導体層３４０に導電領域を形成してソース／ドレイン電極３６０ａ、３６０ｂとオーミックコンタクトを形成することができる。これにより、ゲート電極３２０、半導体層３４０、およびソース／ドレイン電極３６０ａ、３６０ｂを含むボトムゲート薄膜トランジスタが完成する。
図４は、従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりのオフ電流値と本発明の実施形態に係る薄膜トランジスタの半導体層の単位幅当たりのオフ電流値を比較したグラフである。
ここで、横軸のＡ領域は従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタ、Ｂ及びＣ領域はそれぞれ本発明の実施形態に係る薄膜トランジスタの場合で、Ｂ領域はチタン（Ｔｉ）を利用した場合であって、Ｃ領域はモリブデン（Ｍｏ）を利用した場合である。縦軸は薄膜トランジスタの半導体層の単位幅当たりのオフ電流値（Ａ／μｍ）を示す。
まず、燐（Ｐ）ドーピングによるゲッタリング方法は結晶化誘導金属としてＮｉを用いて結晶化した半導体層のチャネル領域以外の領域に２*ｅ１４／ｃｍ２のドーズ量の燐（Ｐ）を半導体層のチャネル領域になる領域以外の領域にドーピングして、５５０℃で１時間熱処理をすることによって行った。本発明の実施形態に係る薄膜トランジスタでは、半導体層のチャネル領域になる領域以外の領域の上部にゲート電極と離隔されて位置するようにＴｉとＭｏをそれぞれ別途に１００Å厚に蒸着し、ゲッタリングのための熱処理条件は記燐（Ｐ）ドーピングによるゲッタリング方法と同じ条件で行った。熱処理後にそれぞれの薄膜トランジスタのオフ電流を測定した。
本発明のようにＴｉまたはＭｏを蒸着してゲッタリングのための熱処理をすれば、ＴｉまたはＭｏが半導体層のＳｉと反応してＴｉシリサイドまたはＭｏシリサイドが形成される。半導体層でＴｉまたはＭｏ層と接する半導体層の下部領域には半導体層の界面からＴｉシリサイドまたはＭｏシリサイドが形成された領域が存在するようになり、当該領域に結晶化誘導金属がゲッタリングされる。
図４のＡ領域を参照すると、従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタの半導体層の単位幅当たりのオフ電流値を測定した結果、約４．５Ｅ−１２〜７．０Ｅ−１２（Ａ／μｍ）の値が測定された。しかし、図４のＢおよびＣ領域を参照すると、本発明の実施形態に係る薄膜トランジスタの半導体層の単位幅当たりのオフ電流値を測定した結果はＴｉを利用した場合５．０Ｅ−１３（Ａ／μｍ）以下の値が測定され、Ｍｏを利用した場合には６．０Ｅ−１３（Ａ／μｍ）以下の値が測定されており、従来より単位幅当たりのオフ電流値が減少されたことが顕著に分かる。
上述した結果から、本発明の実施形態に係る薄膜トランジスタの場合は、オフ電流値に反映される半導体層のチャネル領域に残留する結晶化誘導金属の量が大幅に減少されており、これにより漏れ電流が顕著に減少し、電気的特性が優秀な薄膜トランジスタを提供できる。
図５は本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図５を参照すると、本発明の実施形態に係る図２Ｆの薄膜トランジスタを含む基板１００全面に絶縁膜２５０を形成する。絶縁膜２５０は無機膜であるシリコン酸化膜、シリコン窒化膜、シリコンオンガラス（ｓｉｌｉｃｏｎ ｏｎ ｇｌａｓｓ）からなる群から選択されたいずれか一つ、または有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓｅｒｉｅｓｒｅｓｉｎ）、アクリレート（ａｃｒｙｌａｔｅ）からなる群から選択されたいずれか一つで形成することができる。または、当該無機膜と当該有機膜の積層構造で形成されることもできる。
絶縁膜２５０をエッチングしてソースまたはドレイン電極２４０ａ、２４０ｂを露出させるビアホールを形成する。ビアホールを介してソースまたはドレイン電極２４０ａ、２４０ｂのうちいずれか一つと連結される第１電極２６０を形成する。第１電極２６０はアノードまたはカソードとして形成することができる。第１電極２６０がアノードである場合、アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちのいずれか一つで構成された透明導電膜で形成することができ、カソードである場合、カソードはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
続いて、第１電極２６０上に第１電極２６０の表面一部を露出させる開口部を有する画素定義膜２７０を形成して、露出した第１電極２６０上に発光層を含む有機膜層２８０を形成する。有機膜層２８０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層および電子輸送層からなる群から選択される一つまたは複数の層をさらに含むことができる。続いて、有機膜層２８０上に第２電極２９０を形成する。これにより、本発明の一実施形態に係る有機電界発光表示装置が完成する。
前述したように、結晶化誘導金属を利用して結晶化した多結晶シリコン層で形成された半導体層において、半導体層のチャネル領域以外の領域に対応する半導体層の上部または下部の一定領域に、半導体層内で結晶化誘導金属より拡散係数が小さな金属またはこれらの合金を含む金属層、金属シリサイド層、またはこれらの二重層を形成して熱処理することによって、半導体層のチャネル領域に残っている結晶化誘導金属を除去することができ、薄膜トランジスタのオフ電流を顕著に減少することができる。
また、金属層、金属シリサイド層、またはこれらの二重層をゲート電極物質と同じ物質で同時に形成することによって、工程を単純化させることができる。
以上、本発明について望ましい実施形態を示して説明したが、本発明は前述した実施形態に限られるものではない。すなわち、本発明は、本発明の思想および精神の範囲内で当該発明が属する技術分野における通常の知識を有する者により多様な変更と修正がされうる。
本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の実施形態による結晶化工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第１実施形態によるトップゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第２実施形態によるボトムゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第２実施形態によるボトムゲート薄膜トランジスタを製造する工程の断面図である。 本発明の第２実施形態によるボトムゲート薄膜トランジスタを製造する工程の断面図である。 本発明の一実施形態による薄膜トランジスタの半導体層の単位幅当たりのオフ電流値と従来燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりのオフ電流値を比較したグラフである。 本発明の第１実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
符号の説明
１００、３００ 基板、
１１０、３１０ バッファ層、
１７０、３４０ 半導体層、
１７０、３３０ ゲート絶縁膜、
２００ 第１ホール、
２１０、３２０ ゲート電極、
２１１、３２１ 金属層、金属シリサイド層、またはこれらの二重層、
２２０ 層間絶縁膜、
２３０、２３０ａ コンタクトホール、
２４０ａ、２４０ｂ、３６０ａ、３６０ｂ ソース／ドレイン電極、
２５０ 絶縁膜、
２６０ 第１電極、
２７０ 画素定義膜、
２８０ 有機膜層、
２９０ 第２電極。

Claims (7)

  1. 基板と、
    前記基板上に位置し、チャネル領域、ソース領域、およびドレイン領域を含み、結晶化誘導金属を有し前記結晶化誘導金属を利用することにより結晶化された半導体層と、
    前記半導体層の前記チャネル領域とゲート絶縁膜を介し対向して設けられたゲート電極と、
    前記半導体層の前記チャネル領域以外の領域の上部または下部に前記ゲート電極と離隔されて位置した、前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層と、
    前記半導体層の前記ソース領域および前記ドレイン領域にそれぞれ電気的に連結されたソース電極およびドレイン電極と、を含み、
    前記金属層、金属シリサイド層、またはこれらの二重層と、前記ゲート電極と、は前記半導体層内における拡散係数が結晶化誘導金属より小さい金属または前記金属の合金を含む金属層、または前記金属のシリサイドを含む金属シリサイド層を含み、
    前記金属層または前記金属シリサイド層の拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であり、
    前記結晶化誘導金属はニッケルであり、前記金属層または前記金属シリサイド層の拡散係数は１０ −７ ｃｍ ２ ／ｓ以下であり、
    熱処理により、前記半導体層の前記チャネル領域に存在する前記結晶化誘導金属を前記金属層、金属シリサイド層、またはこれらの二重層が上部または下部に形成された前記半導体層内の領域に金属シリサイドが形成されるとともに、その領域に前記半導体層の前記結晶化誘導金属がゲッタリングされていることを特徴とする薄膜トランジスタ。
  2. 前記金属層または前記金属シリサイド層は、Ｓｃ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｗ、Ｍｎ、Ｒｅ、Ｏｓ、Ｉｒ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つの金属、前記金属の合金、前記金属のシリサイド、の少なくともいずれかを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記金属層、金属シリサイド層、またはこれらの二重層は前記半導体層のチャネル領域から５０μｍ以下離隔されて位置することを特徴とする請求項１または２に記載の薄膜トランジスタ。
  4. 前記金属層、金属シリサイド層、またはこれらの二重層の厚さは３０Å〜１００００Åであることを特徴とする請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
  5. 前記金属層、金属シリサイド層、またはこれらの二重層、および前記ゲート電極はＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、およびＴａＮからなる群から選択された一つの金属、前記金属の合金、前記金属のシリサイド、の少なくともいずれかを含む層と、Ａｌ層またはＡｌ−Ｎｄ合金層と、が積層されてなることを特徴とする請求項１〜４のいずれか一項に記載の薄膜トランジスタ。
  6. 前記金属層、金属シリサイド層、またはこれらの二重層は前記ソース電極および前記ドレイン電極とそれぞれ電気的に連結されることを特徴とする請求項１〜５のいずれか一項に記載の薄膜トランジスタ。
  7. 基板と、
    前記基板上に位置し、チャネル領域、ソース領域、およびドレイン領域を含み、結晶化誘導金属を有し前記結晶化誘導金属を利用することにより結晶化された半導体層と、
    前記半導体層の前記チャネル領域とゲート絶縁膜を介し対向して設けられたゲート電極と、
    前記半導体層のチャネル領域以外の領域の上部または下部に前記ゲート電極と離隔されて位置した、前記ゲート電極と同一物質からなる金属層、金属シリサイド層、またはこれらの二重層と、
    前記半導体層のソース領域およびドレイン領域にそれぞれ電気的に連結されるソース電極およびドレイン電極と、
    前記ソース電極およびドレイン電極のいずれか一つと電気的に連結される第１電極と、
    前記第１電極上に位置する有機膜層と、
    前記有機膜層上に位置する第２電極と、を含み、
    前記金属層、金属シリサイド層、またはこれらの二重層と、前記ゲート電極と、は前記半導体層内における拡散係数が結晶化誘導金属より小さい金属または前記金属の合金を含む金属層、または前記金属のシリサイドを含む金属シリサイド層を含み、
    前記金属層または前記金属シリサイド層の拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であり、
    前記結晶化誘導金属はニッケルであり、前記金属層または前記金属シリサイド層の拡散係数は１０ −７ ｃｍ ２ ／ｓ以下であり、
    熱処理により、前記半導体層の前記チャネル領域に存在する前記結晶化誘導金属を前記金属層、金属シリサイド層、またはこれらの二重層が上部または下部に形成された前記半導体層内の領域に金属シリサイドが形成されるとともに、その領域に前記半導体層の前記結晶化誘導金属がゲッタリングされていることを特徴とする有機電界発光表示装置。
JP2008213183A 2007-08-22 2008-08-21 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法 Active JP5043781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070084412A KR100889626B1 (ko) 2007-08-22 2007-08-22 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR10-2007-0084412 2007-08-22

Publications (2)

Publication Number Publication Date
JP2009049419A JP2009049419A (ja) 2009-03-05
JP5043781B2 true JP5043781B2 (ja) 2012-10-10

Family

ID=40381322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213183A Active JP5043781B2 (ja) 2007-08-22 2008-08-21 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法

Country Status (4)

Country Link
US (1) US8513669B2 (ja)
JP (1) JP5043781B2 (ja)
KR (1) KR100889626B1 (ja)
CN (1) CN101373792B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101015849B1 (ko) * 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101049801B1 (ko) 2009-03-05 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
KR101056428B1 (ko) * 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101113370B1 (ko) * 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
KR101094295B1 (ko) * 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR101952555B1 (ko) * 2010-01-22 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101137391B1 (ko) * 2010-03-24 2012-04-20 삼성모바일디스플레이주식회사 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
KR101718528B1 (ko) * 2010-08-26 2017-03-22 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR101733196B1 (ko) * 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
KR101976057B1 (ko) * 2011-08-19 2019-05-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体
KR20140115191A (ko) * 2013-03-20 2014-09-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
TWI578061B (zh) * 2015-05-29 2017-04-11 鴻海精密工業股份有限公司 電連接結構及陣列基板
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
KR102556027B1 (ko) 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
CN105552247B (zh) * 2015-12-08 2018-10-26 上海天马微电子有限公司 复合基板、柔性显示装置及其制备方法
KR102493128B1 (ko) * 2016-04-12 2023-01-31 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 표시 장치 및 그 제조 방법
CN107195583B (zh) * 2017-05-02 2019-08-02 深圳市华星光电技术有限公司 一种oled显示面板及其制备方法
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11189490B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN110010701B (zh) * 2019-06-04 2019-09-17 成都京东方光电科技有限公司 薄膜晶体管和制作方法、阵列基板、显示面板、显示装置
CN110649068A (zh) * 2019-09-02 2020-01-03 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN111106130A (zh) * 2019-12-12 2020-05-05 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
JPH06151859A (ja) 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545583B2 (ja) 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
KR19990075412A (ko) 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
US6331476B1 (en) 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
TW454260B (en) * 1998-06-30 2001-09-11 Matsushita Electric Ind Co Ltd Thin film transistor and manufacturing method thereof
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP4376331B2 (ja) 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100482462B1 (ko) 1998-12-23 2005-09-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4531177B2 (ja) 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100303711B1 (ko) 1999-01-28 2001-09-26 장 진 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
GB2354882B (en) * 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Thin film transistor panel and their manufacturing method
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP2003007719A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
KR100452445B1 (ko) * 2001-12-29 2004-10-08 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
US20030155572A1 (en) 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
KR100488958B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100469624B1 (ko) * 2003-03-18 2005-02-02 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP5386064B2 (ja) 2006-02-17 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) * 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
US8513669B2 (en) 2013-08-20
KR20090020028A (ko) 2009-02-26
CN101373792B (zh) 2012-03-07
KR100889626B1 (ko) 2009-03-20
JP2009049419A (ja) 2009-03-05
CN101373792A (zh) 2009-02-25
US20090050894A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP5166152B2 (ja) 薄膜トランジスタの製造方法
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
JP5091017B2 (ja) 薄膜トランジスタの製造方法
EP2146371B1 (en) Method of fabricating thin film transistor
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Ref document number: 5043781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250