JP2004022845A - 薄膜トランジスタおよびその製造方法並びに表示装置 - Google Patents
薄膜トランジスタおよびその製造方法並びに表示装置 Download PDFInfo
- Publication number
- JP2004022845A JP2004022845A JP2002176480A JP2002176480A JP2004022845A JP 2004022845 A JP2004022845 A JP 2004022845A JP 2002176480 A JP2002176480 A JP 2002176480A JP 2002176480 A JP2002176480 A JP 2002176480A JP 2004022845 A JP2004022845 A JP 2004022845A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- tft
- electrode
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ＴＦＴのパターンの重ね合せずれを防ぎ、ゲート端部におけるゲート電極とチャンネル層との間の漏れ電流と、ＴＦＴの長時間動作によってゲート端部近傍のゲート絶縁膜中に生成される電荷によるオフ特性低下を防ぐ。
【解決手段】第１マスクパターンにてソース電極１ａとドレイン電極を形成し、第２マスクパターンにてゲート絶縁層５、チャンネル層４およびゲート電極層７を形成する。電流リークが発生しやすいゲート電極側面端部に陽極酸化層６を設けて、ゲート端部におけるリーク電流を防ぐ。陽極酸化層６の外側面の位置を、チャンネル層４およびゲート絶縁層５の側面よりも８００μｍ以上内側に配置し、陽極酸化層６の水平方向の厚みｄと、陽極酸化層６の外側面とチャンネル層４およびゲート絶縁層５の側面との距離ｌとの和ｄ＋ｌを１０００μｍ以上とする。
【選択図】 図２
【解決手段】第１マスクパターンにてソース電極１ａとドレイン電極を形成し、第２マスクパターンにてゲート絶縁層５、チャンネル層４およびゲート電極層７を形成する。電流リークが発生しやすいゲート電極側面端部に陽極酸化層６を設けて、ゲート端部におけるリーク電流を防ぐ。陽極酸化層６の外側面の位置を、チャンネル層４およびゲート絶縁層５の側面よりも８００μｍ以上内側に配置し、陽極酸化層６の水平方向の厚みｄと、陽極酸化層６の外側面とチャンネル層４およびゲート絶縁層５の側面との距離ｌとの和ｄ＋ｌを１０００μｍ以上とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタをスイッチング素子として用いた液晶表示装置等の表示装置に関し、特に大型画面を有する表示装置に適した安価で高い信頼性を有する薄膜トランジスタおよびその製造方法並びに表示装置に関する。
【０００２】
【従来技術】
コンピュータのモニター装置、携帯型情報端末機器、携帯型電話器等の表示装置に用いられる平面型ディスプレイとして、液晶表示装置が広く用いられ始めている。
【０００３】
液晶表示装置は、所定の間隔を開けて対向配置された一対の基板の間に液晶層が挟持され、各基板上に設けられた一対の電極に挟まれた液晶層部分にて絵素部が構成されて、マトリックス状に絵素部が配置された構成となっている。そして、一対の電極に電圧を印加して各絵素部の液晶分子の配向状態をそれぞれ変化させることによって、文字、画像等が表示されるようになっている。
【０００４】
液晶表示装置が普及製品として用いられるためには、高速応答と高コントラストとが必須の特性として要求されており、各絵素を個別に選択駆動する能力を高めるため、通常、各絵素毎にスイッチング素子を設けるアクティブマトリクス駆動方式が用いられている。また、スイッチング特性が良好であり、生産が容易であることから、スイッチング素子としては、通常、薄膜トランジスタ（以下、ＴＦＴと称する）が用いられている。
【０００５】
一般的なアクティブマトリクス駆動方式の液晶表示装置においては、液晶層を挟んで対向配置される一対の基板のうちの一方の基板（アクティブマトリクス基板）上に複数のゲート信号線と複数のソース信号線とが互いに交差して設けられ、各ゲート信号線と各ソース信号線との交差部近傍にＴＦＴがそれぞれ設けられている。ＴＦＴは、例えば、ゲート電極層の上にゲート絶縁層を介してＴＦＴのチャンネルとなる半導体層（チャンネル層）が設けられ、その上に互いに離隔したソース電極層およびドレイン電極層が設けられた構成となっている。
【０００６】
ゲート電極層は、各絵素部を選択的に駆動する走査信号を供給するためのゲート信号線の一部を構成しており、ソース電極層は、絵素部に映像信号（表示データ）を供給するためのソース信号線の一部を構成している。また、ドレイン電極層は、各絵素部に設けられた絵素電極と接続されている。また、他方の基板（対向基板）には、全ての絵素部に共通の対向電極が、アクティブマトリクス基板上の各絵素電極と対向するように設けられている。
【０００７】
そして、ゲート電極層に走査信号（ゲートオン電圧）を供給することによって、チャンネル層が導通状態（オン状態）となり、ソース電極層とドレイン電極層との間に電流が流れ、ソース電極層からドレイン電極層を介して絵素部（液晶層）に電荷（表示データ）が充電されるようになっている。また、ゲート電極層にゲートオフ電圧が供給されているときには、チャンネル層が非導通状態（オフ状態）となり、ソース電極層とドレイン電極層との間が電気的に遮断され、絵素部（液晶層）に充電された電荷（表示データ）が保持されるようになっている。
【０００８】
近年では、大型画面を有するテレビジョンモニター装置に対する要望が高まっており、表示装置の大画面化に向けた技術開発が活発に行われている。このような表示装置の大画面化に対応するためには、回路パターンの形成精度を向上すること、製造コストの低廉価化を図ること、信頼性を向上させることを同時に満足することが可能な素子構造および製造方法を技術開発することが必要とされている。
【０００９】
表示装置の大画面化に伴う回路パターンの形成精度を向上させるためには、ＴＦＴが完成するまでに複数回行われるフォトリソグラフィー工程に起因して生じるパターンの重ね合わせずれが問題となっている。パターンの重ね合わせずれとは、ＴＦＴを構成する各層（電極層、絶縁層、半導体層等）をパターン形成するためにフォトリソグラフィー工程を複数回繰り返して行うことによって、各層のパターンの位置が設計上の所定位置からずれ、その位置ずれの程度がばらつくことである。
【００１０】
このようなパターンの重ね合せずれが生じる原因としては、まず、フォトリソグラフィー工程にて用いられる露光装置の機械精度が十分ではなく、被処理基板の大型化に伴って位置合わせ精度が低下することがある。また、位置合わせ精度を維持もしくは向上しようとする場合に、露光装置の価格が増大するおそれがある。さらに、基板が大きくなると、温度、湿度などの環境条件による基板の伸縮量が、ＴＦＴの素子サイズに対して無視できない値となり、これによってもパターンの重ね合わせずれが生じるおそれがある。
【００１１】
このようなパターンの重ね合せずれを抑制するための方法としては、例えば、フォトリソグラフィー工程で露光される部分を、パターンの位置ずれが問題とならない程度にまで分割し、ずれを補正しながら、各層のパターンを順次露光していく方法が挙げられる。しかしながら、この方法では、基板を分割して露光するため、基板一枚毎に必要とされる露光時間が長くなり、生産効率が低下して、基板一枚当たりの処理コストが高くなるという問題がある。
【００１２】
これに対して、ＴＦＴのパターン構成を工夫して、フォトリソグラフィー工程で生じるパターンの重ね合せずれに対して冗長性を与えることによって、パターンの重ね合わせずれを抑制する方法が開発されている。この場合、重ね合わせを行うパターン数を減らすことによって、パターンの重ね合わせ回数を少なくし、全体としてパターンの重ね合せずれを少なくすることもできる。
【００１３】
例えば、公表特許公報（特表昭５９−５０１５６２号公報）には、ＴＦＴのパターン構成を工夫することによってパターンの重ね合せずれに対する冗長性を与えると共に、重ね合せを行うパターン数を減らすことができるＴＦＴの構成が開示されている。
【００１４】
図７（ａ）は、特表昭５９−５０１５６２号公報に開示されているＴＦＴアレイの構成を示す平面図であり、図７（ｂ）は、図７（ａ）の○で囲んだ部分を拡大した部分拡大図である。
【００１５】
このＴＦＴ１０９は、液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうち、アクティブマトリクス基板にスイッチング素子として設けられている。アクティブマトリクス基板は、絶縁性基板上に、ソース信号線１１１ａとゲート信号線１１７とが直交状態で設けられており、各ソース信号線１１１ａ１１１ａおよびゲート信号線１１７で囲まれた領域に絵素電極１１１ｂが配置されている。各ＴＦＴ１０９は、各ソース信号線１１１ａおよび各ゲート信号線１１１ａの交差部近傍にそれぞれ設けられており、ソース信号線１１１ａの一部であるソース電極１０１ａと、絵素電極１１１ｂをゲート信号線側に突出させた突出部であるドレイン電極１０１ｂとが互いに離隔して設けられている。ソース電極１０１ａの上にはソースコンタクト層（図示せず）が設けられ、ドレイン電極１０１ｂの上にはドレインコンタクト層（図示せず）が設けられている。また、ソース電極１０１ａおよびドレイン電極１０１ｂの上にわたってチャンネル層（図示せず）が設けられており、チャンネル層上にはゲート絶縁層（図示せず）を介してゲート信号線１１７の一部であるゲート電極１０７が設けられている。
【００１６】
このＴＦＴ１０９は、例えば、以下のようにして作製される。まず、絶縁性基板上に透明導電膜とコンタクト層を構成する半導体膜とを成膜し、その上にフォトリソグラフィー法により所定の形状のマスクパターンを形成してエッチングを行うことにより、ソース信号線１１１ａとその一部であるソース電極１０１ａを形成すると共に、絵素電極１１１ｂとその突出部であるドレイン電極１０１ｂを形成する。次に、半導体膜、絶縁膜および導電膜を連続して成膜し、その上にフォトリソグラフィー法により所定の形状のマスクパターンを形成してエッチングを行うことにより、コンタクト層、チャンネル層、ゲート絶縁膜およびゲート信号線１１７とその一部であるゲート電極１０７を形成する。これによって、２回のフォトリソグラフィー工程によるパターン形成でＴＦＴを作製することが可能となり、パターンの重ね合わせを行う回数が少なくなる。
【００１７】
また、図７（ｂ）において、Ｘ軸およびＹ軸方向を図示のように定めた場合、チャンネル層、ゲート絶縁膜およびゲート電極１０７がソース電極１０１ａおよびドレイン電極１０１ｂに対してＸ軸方向にずれても、ＴＦＴとしての特性に変化は生じない。よって、Ｘ軸方向に対してチャンネル層、ゲート絶縁膜、ゲート電極１０７のパターン形状の位置には制約がないことが分かる。実際には、ＴＦＴ１０９周辺部における配線引き出し等のようなデザイン上の制約があるため、Ｘ軸方向に対して、そのデザイン上の制約を満たす必要があるが、ＴＦＴの素子サイズと比べると、緩やかな制約条件となる。
【００１８】
同様に、Ｙ軸方向に対しては、チャンネル層、ゲート絶縁膜およびゲート電極１０７がソース電極１０１ａおよびドレイン電極１０１ｂに対してＹ軸方向にずれても、±ｙで示される範囲であれば、ＴＦＴとしての特性に変化は生じない。例えば、ＴＦＴ１０９をアクティブマトリクス型表示装置のスイッチング素子として用いる場合には、絵素としての有効面積の観点から問題が無い程度であれば、ｙの値をある程度、大きく設定することが可能である。従って、このＴＦＴ１０９の構成によれば、ソース電極１０１ａおよびドレイン電極１０１ｂを形成するための１回目のマスクパターンと、チャンネル層、ゲート絶縁膜およびゲート電極１０７を形成するための２回目のマスクパターンとの位置合わせに対して、冗長性を持たせることが可能となっている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特表昭５９−５０１５６２号公報に開示されているＴＦＴには、以下のような問題がある。
【００２０】
まず、第１の問題としては、ＴＦＴのゲート端部における、ゲート電極とソース電極、およびゲート電極とドレイン電極との間のリーク電流が挙げられる。
【００２１】
図８は、図７のＣ−Ｃ’線による断面図である。ここでは、絶縁性基板１１０上にソース電極１０１ａが設けられ、その上にソースコンタクト層１０２ａ、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が積層されている。
【００２２】
このＴＦＴでは、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が同一のマスクパターンを用いて形成されるため、その側面がほぼ同一の面（断面）となって表れる。また、ゲート絶縁層１０５として一般的に用いられるＳｉＮ膜をエッチングする際に、ウエットエッチング法を用いた場合には、エッチング液中の成分、エッチング処理後の付着物等がＳｉＮ膜の側面に付着するおそれがある。また、ドライエッチング法を用いた場合には、反応生成物、エッチング処理後の付着物等がＳｉＮ膜の側面に付着するおそれがある。これらの付着物、および付着物に接するＳｉＮ膜部分（ＳｉＮ膜の側面端部）は、付着物に接していないＳｉＮ膜部分に比べて、電気的な抵抗が著しく低くなることがある。このような場合には、ＴＦＴの動作時に、ゲート絶縁層１０５の側面端部の抵抗が低い部分を通じて、ゲート電極１０７とチャンネル層１０４との間で、漏れ電流（リーク電流）が発生する。
【００２３】
特公平８−２８５１０号公報では、上述したような具体的な原因については触れていないが、ゲート電極１０７の側面が露出していることによる電流リークを防ぐために、ゲート電極の側面端部を陽極酸化したＴＦＴが開示されている。
【００２４】
図９は、特公平８−２８５１０号公報に開示されているＴＦＴの構成を示す断面図である。この図９は、図８と同様に、図７のＣ−Ｃ’線による断面部分を示している。ここでは、絶縁性基板１０上にソース電極１０１ａが設けられ、その上にソースコンタクト層１０２ａ、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が積層されている。ゲート電極１０７は、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｃｒ等のように、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、ゲート電極をエッチングする際に用いたマスクパターンを用いてゲート電極側面端部を陽極酸化することによって、ゲート電極１０７の側面に陽極酸化層１０６が形成される。このように、電流リークが発生しやすいゲート電極１０７の側面に陽極酸化層１０６を形成することによって、リーク電流を防ぐことができるため、上記第１の問題に対応することができる。
【００２５】
次に、本願発明者らが詳細な検討を行ったところ、第２の問題として、ＴＦＴのゲート端部近傍において、ゲート絶縁層１０５に緩和時間の長い電荷が生成しやすい領域が形成されるおそれがあることが判明した。
【００２６】
この原因としては、ゲート絶縁層１０５のパターン形成時のエッチングによるゲート絶縁層端部へのダメージ、チャンネル層１０４のパターン形成時のエッチングによるチャンネル層端部へのダメージ、またはチャンネル層端部への付着物等が考えられる。ゲート絶縁層端部へのダメージについては、ゲート絶縁層端部近傍に原子結合の欠陥等が生じ、この欠陥部分に電荷が注入されることにより緩和時間の長い電荷が蓄積されると推察される。また、チャンネル層端部へのダメージまたはチャンネル層端部への付着物については、チャンネル端部の電気抵抗の値が本来のチャンネル部分の電気抵抗と比較して著しく低下し、異常な電流がチャンネル端部に集中して流れるため、そのチャンネル端部に隣接するゲート絶縁層端部に電気的な欠陥を生じさせることにより緩和時間の長い電荷が蓄積されると推察される。このような場合には、本来チャンネル部分を流れる電流がオフ電流となるゲート電圧（ゲートオフ電圧）印加時においても、オフ電流が上昇し、ＴＦＴがオフ状態とならないことになる。
【００２７】
本願発明者らの検討によれば、この現象が現れないようにするためには、ゲート電極１０７において電極として機能する部分の端部をゲート絶縁層１０５およびチャンネル層１０４の端部の位置から１０００ｎｍ内側に配置することが必要であることが判明した。
【００２８】
特公平８−２８５１０号公報に開示されているＴＦＴの構造では、ゲート電極の側面端部を陽極酸化して陽極酸化層１０６を形成することにより、ゲート電極１０７の側面の位置がゲート絶縁膜１０５およびチャンネル層１０４の側面の位置から内側に配置される。よって、陽極酸化層１０６の水平方向の厚さを厚くすることにより、上記第２の問題に対しても対応できるものと考えられる。
【００２９】
しかしながら、陽極酸化層１０６の水平方向の厚さを厚くするためには、ゲート電極層を陽極酸化する際に陽極酸化電圧を高くする必要があり、ゲート電極層に印加される陽極酸化電圧を高くした場合には、ゲート絶縁膜１０５に高電界が加わりゲート絶縁膜１０５の漏れ電流が増えるため、陽極酸化部分に加わる電圧の低下が生じ陽極酸化部分の水平方向の厚さを２００ｎｍ以上にすることは容易ではない。
【００３０】
本発明は、このような事情に鑑みてなされたものであり、パターンの重ね合せずれを防ぐと共に、ゲート端部におけるゲート電極とチャンネル層との間の漏れ電流と、ＴＦＴの長時間動作によりゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるオフ特性低下とを防ぐことができる薄膜トランジスタおよびその製造方法並びに表示装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明の薄膜トランジスタは、絶縁性基板上に、互いに離隔したソース電極層およびドレイン電極層が設けられ、該ソース電極層および該ドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられた薄膜トランジスタにおいて、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されており、そのことにより上記目的が達成される。
【００３２】
好ましくは、前記陽極酸化層の外側面の位置と、前記チャンネル層および前記ゲート絶縁層の側面の位置との距離が、８００ｎｍ以上である。
【００３３】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に第１導電膜を成膜し、該導電膜上に第１マスクパターンを形成して、該第１マスクパターンをマスクとして用いて該第１導電膜をエッチングすることによって、互いに離隔したソース電極層およびドレイン電極層を形成する工程と、該ソース電極層および該ドレイン電極層が設けられた基板上に半導体膜、絶縁膜および陽極酸化により電気的に絶縁物とすることが可能な第２導電膜を成膜し、該第２導電膜上に第２マスクパターンを形成して、該第２マスクパターンをマスクとして、該第２導電膜の側面端部を陽極酸化して形成される陽極酸化層の外側面がチャンネル層およびゲート絶縁層の側面よりも内側に配置されるように、該第２導電膜をエッチングする工程と、該第２マスクパターンをマスクとして用いて該半導体膜および該絶縁膜をエッチングすることによってチャンネル層およびゲート絶縁層を形成する工程と、該第２マスクパターンをマスクとして用いて第２導電膜の側面端部を陽極酸化する工程とを含み、そのことにより上記目的が達成される。
【００３４】
本発明の表示装置は、表示媒体を挟んで対向配置される一対の基板のうちの一方の基板に、複数のゲート信号線および複数のソース信号線が互いに交差して設けられ、各ゲート信号線および各ソース信号線で囲まれた領域に絵素電極が配置されており、各ゲート信号線および各ソース信号線の交差部近傍に薄膜トランジスタが設けられ、各薄膜トランジスタのゲート電極は交差部近傍のゲート信号線の一部を構成し、ソース電極は交差部近傍のソース信号線の一部を構成し、ドレイン電極は該絵素電極をゲート信号線側に突出させた突出部からなり、ソース電極層およびドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられ、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されており、そのことにより上記目的が達成される。
【００３５】
以下に、本発明の作用について説明する。
【００３６】
本発明にあっては、第１マスクパターンによってソース電極層およびドレイン電極層を形成し、第２マスクパターンによってゲート絶縁層、チャンネル層およびゲート電極を形成することによって、パターンの重ね合せずれを防ぐことができる。
【００３７】
また、ゲート電極層は、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、第２マスクパターンを用いて電流リークが発生しやすいゲート電極側面端部に陽極酸化層を設けることによって、ＴＦＴのゲート端部におけるリーク電流を防ぐことができる。
【００３８】
チャンネル層およびゲート絶縁層の側面は、陽極酸化層の外側面の位置よりも外側に配置することにより、ゲート電極の側面をゲート絶縁層およびチャンネル層の側面の位置から１０００ｎｍ内側に配置することが容易となる。例えば、陽極酸化層の外側面の位置と、チャンネル層およびゲート絶縁層の側面の位置との距離を８００ｎｍ以上とすることにより、陽極酸化層の水平方向の厚さが２００ｎｍ以下であっても、ゲート電極の側面をゲート絶縁層およびチャンネル層の側面の位置から１０００ｎｍ内側に配置することが可能となる。これによって、ゲート絶縁層の側面端部に生成される緩和時間の長い電荷によるＴＦＴのオフ特性の低下を防ぐことができる。
【００３９】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００４０】
図１は、本発明の一実施形態である表示装置の要部構成を示す平面図である。また、図２（ａ）は、図１のＡ−Ａ’線による断面図であり、図２（ｂ）は、図２（ａ）の○で囲んだ部分を拡大した部分拡大図である。また、図３は、図１のＢ−Ｂ’線による断面図である。
【００４１】
この表示装置は、表示媒体としての液晶層（図示せず）を間に挟んで対向配置される一対の基板のうち、一方の基板（アクティブマトリクス基板）に、複数のゲート信号線１７と複数のソース信号線１１ａとが互いに交差して設けられている。各ゲート信号線１７と各ソース信号線１１ａとで囲まれた矩形状の領域には、絵素電極１１ｂが設けられ、各ゲート信号線１７と各ソース信号線１１ａとの交差部近傍には、スイッチング素子として、本発明の一実施形態であるＴＦＴ９が設けられている。
【００４２】
ＴＦＴ９は、絶縁性基板１０上に、Ａｌなどの金属膜またはＩＴＯなどの透明導電膜からなり、ソース信号線の一部を構成するソース電極１０１ａと、絵素電極１１ｂをゲート信号線１７側に突出させた突出部であるドレイン電極１ｂとが互いに離隔して設けられている。ソース電極１ａの上には、ｎ＋ａ−Ｓｉ（アモルファスシリコン）膜からなるソースコンタクト層２ａが設けられ、ドレイン電極１ｂの上にはｎ＋ａ−Ｓｉ膜からなるドレインコンタクト層２ｂが設けられている。また、ソース電極１ａおよびドレイン電極１ｂの上にわたってａ−Ｓｉ：Ｈ膜からなるチャンネル層４が設けられており、チャンネル層４上にはＳｉＮ膜等からなるゲート絶縁層５を介して、Ｔｉ膜などの陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、ゲート信号線１７の一部であるゲート電極７が設けられている。また、ゲート電極７の側面には、ＴｉＯ膜等からなる陽極酸化層６が設けられている。さらに、ゲート信号線７、ソース信号線１１ａ、絵素電極１１ｂおよびＴＦＴ９を覆うように絶縁膜（図示せず）が設けられ、その上に配向膜（図示せず）が設けられている。
【００４３】
また、図示しない他方の基板（対向基板）には、全ての絵素部に共通の対向電極が、アクティブマトリクス基板上の各絵素電極１１ｂと対向するように設けられており、その上に配向膜が設けられている。そして、ゲート電極７に走査信号（ゲートオン電圧）を供給することによって、チャンネル層４が導通状態（オン状態）となり、ソース電極１ａとドレイン電極１ｂとの間に電流が流れ、ソース電極１ａからドレイン電極１ｂを介して絵素部（液晶層）に電荷（表示データ）が充電されるようになっている。また、ゲート電極７にゲートオフ電圧が供給されているときには、チャンネル層４が非導通状態（オフ状態）となり、ソース電極１ａとドレイン電極１ｂとの間が電気的に遮断され、絵素部（液晶層）に充電された電荷（表示データ）が保持されるようになっている。
【００４４】
図２（ａ）およびその部分拡大図である図２（ｂ）に示すように、本実施形態において、ゲート電極７の側面に設けられた陽極酸化層６の外側面の位置は、チャンネル層４およびゲート絶縁層５の側面よりも内側に配置されている。
【００４５】
図２（ｂ）において、Ｗは、ゲート信号線１７およびゲート電極７の幅を示し、このＷがＴＦＴ９のチャンネル幅となっている。また、ｄは、ゲート電極７の側面に設けられた陽極酸化層６の水平方向の厚さを示す。また、ｌは、チャンネル層４およびゲート絶縁層５の側面と陽極酸化層６の外側面との距離を示し、電極として有効に機能するゲート電極７は、その側面がチャンネル層４およびゲート絶縁層５の側面からｄ＋ｌだけ入り込んだ形状となっている。
【００４６】
このＴＦＴ９において、陽極酸化層６の水平方向の厚さｄを、１４０ｎｍを超えて、例えば２００ｎｍ以上に大きくすることは、以下の製造工程において説明するように、容易ではない。また、後述する図６に示すように、ｄ＋ｌが約１μｍ以上のときに、ＴＦＴのオフ電流が上昇する現象を動作上問題がない程度に抑制することが可能となるため、ｌは８００ｎｍ以上（陽極酸化による体積増加量は陽極酸化の方法により異なるため、体積増加分は含めていない）とすることが好ましい。なお、図２（ｂ）では、作図上の都合から、ｌよりもｄを大きく示している。
【００４７】
以下に、このように構成された本実施形態のＴＦＴを製造する方法について説明する。
【００４８】
図４（ａ）〜図４（ｆ）は、本実施形態のＴＦＴの製造工程を示す断面図である。
【００４９】
まず、図４（ａ）に示すように、絶縁性基板１０上に、Ａｌなどの金属膜もしくはＩＴＯなどの透明導電膜と、ｎ＋ａ−Ｓｉ膜とを連続して成膜し、この積層膜をフォトリソグラフィー法により所定の形状にマスクパターンを形成してエッチングを行い、ソース電極１ａ（ソース信号線１１ａ、絵素電極１１ｂ、ドレイン電極１ｂ）が形成される。このときソース電極１ａおよびドレイン電極１ｂ上に積層された形状でｎ＋ａ−Ｓｉ膜３０がパターン形成される。
【００５０】
次に、図４（ｂ）に示すように、ａ−Ｓｉ：Ｈ膜４０、ＳｉＮ膜５０、Ｔｉ膜７０を連続して成膜し、その上に、フォトリソグラフィー法により所定の形状にフォトレジストからなるマスクパターン８を形成する。本実施形態では、Ｔｉ膜７０の厚みを１５０ｎｍとした。また、マスクパターン８の寸法は、５μｍ〜５０μｍが好ましく、本実施形態では２０μｍとした。
【００５１】
続いて、過酸化水素水２０００ｍｌ、アンモニア水５００ｍｌ、エチレンジアミン四酢酸６０ｇおよび純水５００ｍｌの割合で各材料を混合してなるエッチング液により、Ｔｉ膜７０をエッチングする。本願発明者らの詳細な検討によれば、膜厚方向（基板面に対して垂直方向）へのＴｉ膜のエッチング速度は３００ｎｍ／ｍｉｎであり、フォトレジスト下に膜厚１５０ｎｍのＴｉ膜を設けた場合の端部水平方向へのＴｉ膜エッチング速度は４００ｎｍ／ｍｉｎであることが判明していることから、このときのＴｉ膜７０のエッチング処理時間は２．７５ｍｉｎ、４ｍｉｎ、および５．２５ｍｉｎの３種類の試料を作製した。これによって、図４（ｃ）に示すように、フォトレジストからなるマスクパターン８の端部からそれぞれ、１μｍ（１０００ｎｍ）、１．５μｍおよび２μｍ内側まで入りこんだ形状でＴｉ膜７０ａがパターン形成される。
【００５２】
その後、ＳＦ６をエッチングガスとして用いたリアクティブイオンエッチング法により、ＳｉＮ膜５０およびａ−Ｓｉ：Ｈ膜４０のエッチングを続けて行う。このとき、エッチングガスのガス圧力、エッチングガスをプラズマ反応させるときの発振出力、および基板に印加されるバイアス電圧の周波数と電圧値の設定等を制御することにより、フォトレジストからなるマスクパターン８の端部に対して垂直にパターン形成することが可能となる。これによって、マスクパターン８の形状通りに、ＳｉＮ膜およびａ−Ｓｉ：Ｈ膜を続けてエッチングして、図４（ｄ）に示すように、ゲート絶縁層５、チャンネル層４、ソースコンタクト層２ａ（ドレインコンタクト層２ｂ）を形成する。
【００５３】
続いて、上記マスクパターン８を除去することなく、１％の酒石酸アンモニウム水溶液中でＴｉ膜７０ａの陽極酸化を行う。このとき、マスクパターン８が設けられているため、酒石酸アンモニウム水溶液にＴｉ膜７０ａが接している部分は、Ｔｉ膜７０ａの側面端部だけであるので、この側面端部だけが陽極酸化されて、図４（ｅ）に示すように陽極酸化層６が形成される。また、このとき、Ｔｉ膜７０ａに印加される陽極酸化電圧を上げることにより、陽極酸化される部分の水平方向の厚さは増加することになり、本願発明者らの詳細な検討から、陽極酸化電圧１Ｖに対して、陽極酸化される部分の水平方向の厚さは約２ｎｍ／Ｖであることが判明している。また、本願発明者らの詳細な検討から、陽極酸化電圧が約７０Ｖに到達する付近において、陽極酸化を進めるための陽極酸化電流の値と、Ｔｉ膜７０の下にあるＳｉＮ膜５０を介して酒石酸アンモニウム水溶液とＴｉ膜７０との間で流れる漏れ電流の値とが同等となることから、この電圧以上に陽極酸化電圧を印加しても、陽極酸化される部分の水平方向の厚さをさらに厚くすることはできないことが判明している。従って、陽極酸化層６の水平方向の厚さｄは、約１４０ｎｍ以上に厚くすることは容易ではない。そこで、本実施形態では、陽極酸化電圧を６５Ｖとし、陽極酸化層６の水平方向の厚さｄを１３０ｎｍとした。本願発明者らが本実施形態の作製試料を詳細に分析したところ、水平方向の厚さ１００ｎｍのＴｉ膜が陽極酸化されて、ＴｉＯ膜として体積が増加し、結果として陽極酸化層６の水平方向の厚さｄが１３０ｎｍとなっていることが分かった。従って、ゲート電極７となる金属Ｔｉ膜の側面は、陽極酸化される前のＴｉ膜７０ａの側面の位置から、１００ｎｍ内側に後退していることが分かった。
【００５４】
最後に、図４（ｆ）に示すように、フォトレジストからなるマスクパターン８を除去することにより、本実施形態のＴＦＴ９が完成する。
【００５５】
さらに、本実施形態のＴＦＴ９と比較するために、以下のようなＴＦＴを比較例として作製した。
【００５６】
比較例１として、ゲート電極の側面と、ゲート絶縁膜およびチャンネル層の側面とがほぼ同一の位置に配置されるようにエッチングを行って、ゲート電極の側面端部の陽極酸化は行わない試料を作製した。これにより、図８に示す特表昭５９−５０１５６２号公報に記載されているＴＦＴと同様の構成のＴＦＴが作製される。この比較例１では、ゲート電極１０７の側面と、ゲート絶縁膜１０５およびチャンネル層１０４の側面とがほぼ同一の位置に配置されるようにするため、Ｔｉ膜のエッチング時間を３０ｓｅｃとした。
【００５７】
また、比較例２として、ゲート電極の側面と、ゲート絶縁膜およびチャンネル層の側面とがほぼ同一の位置に配置されるようにエッチングを行い、ゲート電極の側面端部を陽極酸化した試料を作製した。この比較例２では、比較例１と同様に、Ｔｉ膜のエッチング時間を３０ｓｅｃとした。また、Ｔｉ膜の陽極酸化は、実施形態と同様に行い、陽極酸化電圧を６５Ｖ、陽極酸化部分の水平方向の厚さを１３０ｎｍとした。これにより、特公平８−２８５１０号公報に記載のＴＦＴと同様の構成のＴＦＴが作製されるが、この比較例２では、実施形態でも説明したように、陽極酸化される前のＴｉ膜の側面から厚さ１００ｎｍのＴｉ膜部分が陽極酸化され、陽極酸化部分の水平方向の厚さが１３０ｎｍとなる。従って、この方法で作製される比較例２のＴＦＴの断面形状は、特公平８−２８５１０号公報に記載されている図９とは異なり、図１０に示すような形状となり、陽極酸化層１０６として体積が増加する分、陽極酸化層１０６の外側面の位置は、ゲート絶縁層１０５およびチャンネル層１０４の側面から外側に突出することになる。
【００５８】
また、比較例３として、ゲート絶縁層およびチャンネル層の側面に対するゲート電極側面の内側への入り込み量が実施形態のＴＦＴ９とは異なる試料（入り込み量ｄ＋ｌ＝０．３μｍ、０．５μｍ、０．８μｍ）を作製した。この比較例３では、Ｔｉ膜のエッチング時間を異ならせること以外は、実施形態と同様の作製方法を用いた。これにより、実施形態のＴＦＴ９に対して、図２（ｂ）に示すｄ＋ｌの長さが異なるＴＦＴが作製される。
【００５９】
また、比較例４として、ゲート電極側面端部の陽極酸化は行わずに、ゲート絶縁層およびチャンネル層の側面に対するゲート電極側面の内側への入り込み量が実施形態のＴＦＴ９と同じ試料（入り込み量＝１．０μｍ、１．５μｍ、２．０μｍ）を作製した。これにより、図１１に示すように、ゲート電極１０７の側面がチャンネル層１０４およびゲート絶縁層１０５の側面よりも内側に配置されたＴＦＴが作製される。
【００６０】
なお、上記比較例１〜比較例４のＴＦＴにおいては、ゲート電極の側面の位置が異なることから、同じマスクパターンを用いてＴＦＴを作製した場合、ゲート信号線としても機能するゲート電極の幅、およびＴＦＴのチャンネルとして機能する部分の幅が異なることから、それぞれのＴＦＴ特性に違いが生じることになる。このため、ＴＦＴとして機能する部分のサイズ（寸法）が本実施形態のＴＦＴ９と同じとなるようにマスクパターンを調整して、比較例１〜比較例４のＴＦＴを作製した。ＴＦＴの素子サイズとしては、チャンネル幅を４０μｍ、チャンネル長を１０μｍとした。
【００６１】
以下に、このようにして作製された実施形態のＴＦＴ９と、比較例１〜比較例４のＴＦＴとについて、ＴＦＴ特性を比較した結果を説明する。
【００６２】
図５は、比較例１のＴＦＴについて、ゲート電圧Ｖｇ−ソース・ドレイン間電流Ｉｄｓ特性を示すグラフである。ここでは、ＴＦＴ製造直後のＶｇ−Ｉｄｓ特性と、ゲート電圧１５Ｖ、ソース・ドレイン間の印加電圧１０Ｖとして３００ｍｉｎ連続動作試験した後のＶｇ−Ｉｄｓ特性とを示している。
【００６３】
この図５から、例えば、ゲート電圧−１０Ｖにおいてソース・ドレイン間に流れる電流は、３桁以上も増加していることが分かる。この原因を調べるため、ＴＦＴのチャンネル幅およびチャンネル長に対する特性依存性、ゲート絶縁膜の絶縁特性、キャパシタンス特性などについて本願発明者らが詳細に検討を行ったところ、ＴＦＴを長時間動作させることによって、ＴＦＴのゲート端部近傍のゲート絶縁膜中に、緩和時間の長い電荷が蓄積されていることが分かった。これによって、ゲート電極、ゲート絶縁層およびチャンネル層が同一パターンで形成されるＴＦＴでは、ＴＦＴのゲート端部においてゲート電極とチャンネル層との間に流れる漏れ電流、もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流に加えて、ＴＦＴ動作時にゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるソース・ドレイン間でのオフ電流特性低下という問題が生じるおそれがあることが分かる。
【００６４】
また、図６は、本実施形態のＴＦＴ９、および比較例１〜比較例３のＴＦＴについて、動作試験によるオフ電流の上昇を示すグラフである。ここでは、縦軸にゲート電圧１５Ｖ、ソース・ドレイン間の印加電圧１０Ｖとして３００ｍｉｎ連続動作試験した後にゲート電圧−１０Ｖにおいてソース・ドレイン間に流れる電流値をとり、横軸にゲート絶縁層およびチャンネル層の側面の位置からゲート電極として機能する部分の側面の位置が内側に入り込んでいる距離（水平方向の長さ）をとって各ＴＦＴのオフ電流特性をプロットしている。
【００６５】
この図６から、比較例２のＴＦＴのように、ゲート電極の側面端部を陽極酸化しただけでは、ＴＦＴを長時間動作させた後のオフ電流の増加を充分防ぐことができないことが分かる。これに対して、本実施形態のＴＦＴ９では、ＴＦＴ作製直後の電流値とほとんど変わらないことが分かる。
【００６６】
さらに、実施形態１のＴＦＴ９と、比較例１、比較例２および比較例４のＴＦＴとについて、ゲート・ソース間の印加電圧２０Ｖとした場合のゲート・ソース間の漏れ電流の値を下記表１に示す。ここでは、それぞれ１０個のＴＦＴ素子について測定を行い、平均値を求めている。
【００６７】
【表１】
本実施形態１のＴＦＴ９および比較例２のＴＦＴでは、ゲート・ソース間の電流値は、測定値の測定限界のために計測することができず、０．１ｐＡ以下であると推察される。一方、比較例１のＴＦＴでは、ゲート・ソース間の電流値が平均で４７２０ｐＡと高い値を示している。これは、ゲート電極、ゲート絶縁層およびチャンネル層を同一パターンで形成したＴＦＴにおいて、ＴＦＴのゲート端部におけるゲート電極とチャンネル層もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流を示している。比較例４のＴＦＴにおいても、比較例１と比べて値が低下しているものの、平均で２４．３ｐＡと高い値を示している。これについても同様に、ゲート端部におけるゲート電極とチャンネル層もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流を示している。
【００６８】
これらのことから、ＴＦＴのゲート端部における漏れ電流の原因として、ゲート絶縁膜側面およびゲート絶縁膜表面の露出部分に対して、エッチング時に付着する付着物が影響を与えていることが考えられる。このため、ゲート電極側面端部を陽極酸化することの効果としては、特公平８−２８５１０号公報に記載されているような、ゲート電極側面端部とチャンネル側面端部との導電可能部分の距離が増加することによる効果だけではなく、ゲート絶縁膜側面端部に存在すると考えられる低抵抗部分とゲート電極側面端部とを電気的に遮断することによる効果も考えられる。従って、ゲート電極側面が、ゲート絶縁層およびチャンネル層の側面からある程度内側に入り込んだ構造であっても、ＴＦＴのゲート端部における漏れ電流を低減するためには、ゲート電極側面端部を陽極酸化する必要があることが分かる。
【００６９】
以上のことから、本実施形態のＴＦＴによれば、ゲート電極、ゲート絶縁層およびチャンネル層を同一パターンで形成したＴＦＴにおいて、ゲート端部におけるゲート電極とチャンネル層もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流と、ＴＦＴ動作時にゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるソース電極・ドレイン電極間のオフ電流特性低下の２つの問題を同時に解決することができる。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、ソース電極層およびドレイン電極層がパターン形成された後、ゲート電極層、ゲート絶縁層およびチャンネル層が同一パターンで形成されるＴＦＴにおいて、ゲート電極層端部を陽極酸化して得られる陽極酸化層の外側面を、ゲート絶縁層およびチャンネル層の側面の位置よりも内側に配置して、特に、陽極酸化層の側面の位置とゲート絶縁層およびチャンネル層の側面の位置との距離を８００μｍ以上とすることによって、ＴＦＴの動作時に、ゲート電極層、ゲート絶縁層およびチャンネル層の側面端部で、ゲート絶縁層の抵抗が低い部分を介して、ゲート電極層とチャンネル層との間に流れる漏れ電流を低減すると共に、ゲート端部近傍のゲート絶縁膜中に緩和時間の長い電荷が生成しやすい領域が形成されることによるオフ電流上昇を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＴＦＴを用いた表示装置の要部構成を示す平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】図１のＢ−Ｂ’線による断面図である。
【図４】（ａ）〜（ｆ）は、それぞれ、本発明の一実施形態であるＴＦＴの製造工程を示す断面図である。
【図５】比較例１のＴＦＴについて、作製直後および動作試験後のゲート電圧−ソース・ドレイン間電流特性を示すグラフである。
【図６】実施形態のＴＦＴおよび比較例〜比較例３のＴＦＴについて、動作試験によるオフ電流の上昇とゲート電極側面端部の入り込みの長さとの関係を示すグラフである。
【図７】特表昭５９−５０１５６２号公報に記載のＴＦＴアレイの構成を示す平面図である。
【図８】図７のＣ−Ｃ’線による断面図である。
【図９】特公平８−２８５１０号公報に記載のＴＦＴの構成を示す断面図である。
【図１０】比較例２のＴＦＴの構成を示す断面図である。
【図１１】比較例４のＴＦＴの構成を示す断面図である。
【符号の説明】
１ａ、１０１ａ ソース電極
１ｂ、１０１ｂ ドレイン電極
２ａ、１０２ａ ソースコンタクト層
２ｂ、１０２ｂ ドレインコンタクト層
４、１０４ チャンネル層
５、１０５ ゲート絶縁層
６、１０６ 陽極酸化層
７、１０７ ゲート電極
８ マスクパターン
９、１０９ ＴＦＴ
１０、１１０ 絶縁性基板
１１ａ、１１１ａ ソース信号線
１１ｂ、１１１ｂ 絵素電極
１７、１１７ ゲート信号線
２０ 金属膜または透明導電膜
３０ ｎ＋ａ−Ｓｉ膜
４０ ａ−Ｓｉ：Ｈ膜
５０ ＳｉＮ膜
７０、７０ａ Ｔｉ膜
【発明の属する技術分野】
本発明は、薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタをスイッチング素子として用いた液晶表示装置等の表示装置に関し、特に大型画面を有する表示装置に適した安価で高い信頼性を有する薄膜トランジスタおよびその製造方法並びに表示装置に関する。
【０００２】
【従来技術】
コンピュータのモニター装置、携帯型情報端末機器、携帯型電話器等の表示装置に用いられる平面型ディスプレイとして、液晶表示装置が広く用いられ始めている。
【０００３】
液晶表示装置は、所定の間隔を開けて対向配置された一対の基板の間に液晶層が挟持され、各基板上に設けられた一対の電極に挟まれた液晶層部分にて絵素部が構成されて、マトリックス状に絵素部が配置された構成となっている。そして、一対の電極に電圧を印加して各絵素部の液晶分子の配向状態をそれぞれ変化させることによって、文字、画像等が表示されるようになっている。
【０００４】
液晶表示装置が普及製品として用いられるためには、高速応答と高コントラストとが必須の特性として要求されており、各絵素を個別に選択駆動する能力を高めるため、通常、各絵素毎にスイッチング素子を設けるアクティブマトリクス駆動方式が用いられている。また、スイッチング特性が良好であり、生産が容易であることから、スイッチング素子としては、通常、薄膜トランジスタ（以下、ＴＦＴと称する）が用いられている。
【０００５】
一般的なアクティブマトリクス駆動方式の液晶表示装置においては、液晶層を挟んで対向配置される一対の基板のうちの一方の基板（アクティブマトリクス基板）上に複数のゲート信号線と複数のソース信号線とが互いに交差して設けられ、各ゲート信号線と各ソース信号線との交差部近傍にＴＦＴがそれぞれ設けられている。ＴＦＴは、例えば、ゲート電極層の上にゲート絶縁層を介してＴＦＴのチャンネルとなる半導体層（チャンネル層）が設けられ、その上に互いに離隔したソース電極層およびドレイン電極層が設けられた構成となっている。
【０００６】
ゲート電極層は、各絵素部を選択的に駆動する走査信号を供給するためのゲート信号線の一部を構成しており、ソース電極層は、絵素部に映像信号（表示データ）を供給するためのソース信号線の一部を構成している。また、ドレイン電極層は、各絵素部に設けられた絵素電極と接続されている。また、他方の基板（対向基板）には、全ての絵素部に共通の対向電極が、アクティブマトリクス基板上の各絵素電極と対向するように設けられている。
【０００７】
そして、ゲート電極層に走査信号（ゲートオン電圧）を供給することによって、チャンネル層が導通状態（オン状態）となり、ソース電極層とドレイン電極層との間に電流が流れ、ソース電極層からドレイン電極層を介して絵素部（液晶層）に電荷（表示データ）が充電されるようになっている。また、ゲート電極層にゲートオフ電圧が供給されているときには、チャンネル層が非導通状態（オフ状態）となり、ソース電極層とドレイン電極層との間が電気的に遮断され、絵素部（液晶層）に充電された電荷（表示データ）が保持されるようになっている。
【０００８】
近年では、大型画面を有するテレビジョンモニター装置に対する要望が高まっており、表示装置の大画面化に向けた技術開発が活発に行われている。このような表示装置の大画面化に対応するためには、回路パターンの形成精度を向上すること、製造コストの低廉価化を図ること、信頼性を向上させることを同時に満足することが可能な素子構造および製造方法を技術開発することが必要とされている。
【０００９】
表示装置の大画面化に伴う回路パターンの形成精度を向上させるためには、ＴＦＴが完成するまでに複数回行われるフォトリソグラフィー工程に起因して生じるパターンの重ね合わせずれが問題となっている。パターンの重ね合わせずれとは、ＴＦＴを構成する各層（電極層、絶縁層、半導体層等）をパターン形成するためにフォトリソグラフィー工程を複数回繰り返して行うことによって、各層のパターンの位置が設計上の所定位置からずれ、その位置ずれの程度がばらつくことである。
【００１０】
このようなパターンの重ね合せずれが生じる原因としては、まず、フォトリソグラフィー工程にて用いられる露光装置の機械精度が十分ではなく、被処理基板の大型化に伴って位置合わせ精度が低下することがある。また、位置合わせ精度を維持もしくは向上しようとする場合に、露光装置の価格が増大するおそれがある。さらに、基板が大きくなると、温度、湿度などの環境条件による基板の伸縮量が、ＴＦＴの素子サイズに対して無視できない値となり、これによってもパターンの重ね合わせずれが生じるおそれがある。
【００１１】
このようなパターンの重ね合せずれを抑制するための方法としては、例えば、フォトリソグラフィー工程で露光される部分を、パターンの位置ずれが問題とならない程度にまで分割し、ずれを補正しながら、各層のパターンを順次露光していく方法が挙げられる。しかしながら、この方法では、基板を分割して露光するため、基板一枚毎に必要とされる露光時間が長くなり、生産効率が低下して、基板一枚当たりの処理コストが高くなるという問題がある。
【００１２】
これに対して、ＴＦＴのパターン構成を工夫して、フォトリソグラフィー工程で生じるパターンの重ね合せずれに対して冗長性を与えることによって、パターンの重ね合わせずれを抑制する方法が開発されている。この場合、重ね合わせを行うパターン数を減らすことによって、パターンの重ね合わせ回数を少なくし、全体としてパターンの重ね合せずれを少なくすることもできる。
【００１３】
例えば、公表特許公報（特表昭５９−５０１５６２号公報）には、ＴＦＴのパターン構成を工夫することによってパターンの重ね合せずれに対する冗長性を与えると共に、重ね合せを行うパターン数を減らすことができるＴＦＴの構成が開示されている。
【００１４】
図７（ａ）は、特表昭５９−５０１５６２号公報に開示されているＴＦＴアレイの構成を示す平面図であり、図７（ｂ）は、図７（ａ）の○で囲んだ部分を拡大した部分拡大図である。
【００１５】
このＴＦＴ１０９は、液晶表示装置において、液晶層を挟んで対向配置される一対の基板のうち、アクティブマトリクス基板にスイッチング素子として設けられている。アクティブマトリクス基板は、絶縁性基板上に、ソース信号線１１１ａとゲート信号線１１７とが直交状態で設けられており、各ソース信号線１１１ａ１１１ａおよびゲート信号線１１７で囲まれた領域に絵素電極１１１ｂが配置されている。各ＴＦＴ１０９は、各ソース信号線１１１ａおよび各ゲート信号線１１１ａの交差部近傍にそれぞれ設けられており、ソース信号線１１１ａの一部であるソース電極１０１ａと、絵素電極１１１ｂをゲート信号線側に突出させた突出部であるドレイン電極１０１ｂとが互いに離隔して設けられている。ソース電極１０１ａの上にはソースコンタクト層（図示せず）が設けられ、ドレイン電極１０１ｂの上にはドレインコンタクト層（図示せず）が設けられている。また、ソース電極１０１ａおよびドレイン電極１０１ｂの上にわたってチャンネル層（図示せず）が設けられており、チャンネル層上にはゲート絶縁層（図示せず）を介してゲート信号線１１７の一部であるゲート電極１０７が設けられている。
【００１６】
このＴＦＴ１０９は、例えば、以下のようにして作製される。まず、絶縁性基板上に透明導電膜とコンタクト層を構成する半導体膜とを成膜し、その上にフォトリソグラフィー法により所定の形状のマスクパターンを形成してエッチングを行うことにより、ソース信号線１１１ａとその一部であるソース電極１０１ａを形成すると共に、絵素電極１１１ｂとその突出部であるドレイン電極１０１ｂを形成する。次に、半導体膜、絶縁膜および導電膜を連続して成膜し、その上にフォトリソグラフィー法により所定の形状のマスクパターンを形成してエッチングを行うことにより、コンタクト層、チャンネル層、ゲート絶縁膜およびゲート信号線１１７とその一部であるゲート電極１０７を形成する。これによって、２回のフォトリソグラフィー工程によるパターン形成でＴＦＴを作製することが可能となり、パターンの重ね合わせを行う回数が少なくなる。
【００１７】
また、図７（ｂ）において、Ｘ軸およびＹ軸方向を図示のように定めた場合、チャンネル層、ゲート絶縁膜およびゲート電極１０７がソース電極１０１ａおよびドレイン電極１０１ｂに対してＸ軸方向にずれても、ＴＦＴとしての特性に変化は生じない。よって、Ｘ軸方向に対してチャンネル層、ゲート絶縁膜、ゲート電極１０７のパターン形状の位置には制約がないことが分かる。実際には、ＴＦＴ１０９周辺部における配線引き出し等のようなデザイン上の制約があるため、Ｘ軸方向に対して、そのデザイン上の制約を満たす必要があるが、ＴＦＴの素子サイズと比べると、緩やかな制約条件となる。
【００１８】
同様に、Ｙ軸方向に対しては、チャンネル層、ゲート絶縁膜およびゲート電極１０７がソース電極１０１ａおよびドレイン電極１０１ｂに対してＹ軸方向にずれても、±ｙで示される範囲であれば、ＴＦＴとしての特性に変化は生じない。例えば、ＴＦＴ１０９をアクティブマトリクス型表示装置のスイッチング素子として用いる場合には、絵素としての有効面積の観点から問題が無い程度であれば、ｙの値をある程度、大きく設定することが可能である。従って、このＴＦＴ１０９の構成によれば、ソース電極１０１ａおよびドレイン電極１０１ｂを形成するための１回目のマスクパターンと、チャンネル層、ゲート絶縁膜およびゲート電極１０７を形成するための２回目のマスクパターンとの位置合わせに対して、冗長性を持たせることが可能となっている。
【００１９】
【発明が解決しようとする課題】
しかしながら、上記特表昭５９−５０１５６２号公報に開示されているＴＦＴには、以下のような問題がある。
【００２０】
まず、第１の問題としては、ＴＦＴのゲート端部における、ゲート電極とソース電極、およびゲート電極とドレイン電極との間のリーク電流が挙げられる。
【００２１】
図８は、図７のＣ−Ｃ’線による断面図である。ここでは、絶縁性基板１１０上にソース電極１０１ａが設けられ、その上にソースコンタクト層１０２ａ、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が積層されている。
【００２２】
このＴＦＴでは、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が同一のマスクパターンを用いて形成されるため、その側面がほぼ同一の面（断面）となって表れる。また、ゲート絶縁層１０５として一般的に用いられるＳｉＮ膜をエッチングする際に、ウエットエッチング法を用いた場合には、エッチング液中の成分、エッチング処理後の付着物等がＳｉＮ膜の側面に付着するおそれがある。また、ドライエッチング法を用いた場合には、反応生成物、エッチング処理後の付着物等がＳｉＮ膜の側面に付着するおそれがある。これらの付着物、および付着物に接するＳｉＮ膜部分（ＳｉＮ膜の側面端部）は、付着物に接していないＳｉＮ膜部分に比べて、電気的な抵抗が著しく低くなることがある。このような場合には、ＴＦＴの動作時に、ゲート絶縁層１０５の側面端部の抵抗が低い部分を通じて、ゲート電極１０７とチャンネル層１０４との間で、漏れ電流（リーク電流）が発生する。
【００２３】
特公平８−２８５１０号公報では、上述したような具体的な原因については触れていないが、ゲート電極１０７の側面が露出していることによる電流リークを防ぐために、ゲート電極の側面端部を陽極酸化したＴＦＴが開示されている。
【００２４】
図９は、特公平８−２８５１０号公報に開示されているＴＦＴの構成を示す断面図である。この図９は、図８と同様に、図７のＣ−Ｃ’線による断面部分を示している。ここでは、絶縁性基板１０上にソース電極１０１ａが設けられ、その上にソースコンタクト層１０２ａ、チャンネル層１０４、ゲート絶縁層１０５およびゲート電極１０７が積層されている。ゲート電極１０７は、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｃｒ等のように、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、ゲート電極をエッチングする際に用いたマスクパターンを用いてゲート電極側面端部を陽極酸化することによって、ゲート電極１０７の側面に陽極酸化層１０６が形成される。このように、電流リークが発生しやすいゲート電極１０７の側面に陽極酸化層１０６を形成することによって、リーク電流を防ぐことができるため、上記第１の問題に対応することができる。
【００２５】
次に、本願発明者らが詳細な検討を行ったところ、第２の問題として、ＴＦＴのゲート端部近傍において、ゲート絶縁層１０５に緩和時間の長い電荷が生成しやすい領域が形成されるおそれがあることが判明した。
【００２６】
この原因としては、ゲート絶縁層１０５のパターン形成時のエッチングによるゲート絶縁層端部へのダメージ、チャンネル層１０４のパターン形成時のエッチングによるチャンネル層端部へのダメージ、またはチャンネル層端部への付着物等が考えられる。ゲート絶縁層端部へのダメージについては、ゲート絶縁層端部近傍に原子結合の欠陥等が生じ、この欠陥部分に電荷が注入されることにより緩和時間の長い電荷が蓄積されると推察される。また、チャンネル層端部へのダメージまたはチャンネル層端部への付着物については、チャンネル端部の電気抵抗の値が本来のチャンネル部分の電気抵抗と比較して著しく低下し、異常な電流がチャンネル端部に集中して流れるため、そのチャンネル端部に隣接するゲート絶縁層端部に電気的な欠陥を生じさせることにより緩和時間の長い電荷が蓄積されると推察される。このような場合には、本来チャンネル部分を流れる電流がオフ電流となるゲート電圧（ゲートオフ電圧）印加時においても、オフ電流が上昇し、ＴＦＴがオフ状態とならないことになる。
【００２７】
本願発明者らの検討によれば、この現象が現れないようにするためには、ゲート電極１０７において電極として機能する部分の端部をゲート絶縁層１０５およびチャンネル層１０４の端部の位置から１０００ｎｍ内側に配置することが必要であることが判明した。
【００２８】
特公平８−２８５１０号公報に開示されているＴＦＴの構造では、ゲート電極の側面端部を陽極酸化して陽極酸化層１０６を形成することにより、ゲート電極１０７の側面の位置がゲート絶縁膜１０５およびチャンネル層１０４の側面の位置から内側に配置される。よって、陽極酸化層１０６の水平方向の厚さを厚くすることにより、上記第２の問題に対しても対応できるものと考えられる。
【００２９】
しかしながら、陽極酸化層１０６の水平方向の厚さを厚くするためには、ゲート電極層を陽極酸化する際に陽極酸化電圧を高くする必要があり、ゲート電極層に印加される陽極酸化電圧を高くした場合には、ゲート絶縁膜１０５に高電界が加わりゲート絶縁膜１０５の漏れ電流が増えるため、陽極酸化部分に加わる電圧の低下が生じ陽極酸化部分の水平方向の厚さを２００ｎｍ以上にすることは容易ではない。
【００３０】
本発明は、このような事情に鑑みてなされたものであり、パターンの重ね合せずれを防ぐと共に、ゲート端部におけるゲート電極とチャンネル層との間の漏れ電流と、ＴＦＴの長時間動作によりゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるオフ特性低下とを防ぐことができる薄膜トランジスタおよびその製造方法並びに表示装置を提供することを目的とする。
【００３１】
【課題を解決するための手段】
本発明の薄膜トランジスタは、絶縁性基板上に、互いに離隔したソース電極層およびドレイン電極層が設けられ、該ソース電極層および該ドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられた薄膜トランジスタにおいて、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されており、そのことにより上記目的が達成される。
【００３２】
好ましくは、前記陽極酸化層の外側面の位置と、前記チャンネル層および前記ゲート絶縁層の側面の位置との距離が、８００ｎｍ以上である。
【００３３】
本発明の薄膜トランジスタの製造方法は、絶縁性基板上に第１導電膜を成膜し、該導電膜上に第１マスクパターンを形成して、該第１マスクパターンをマスクとして用いて該第１導電膜をエッチングすることによって、互いに離隔したソース電極層およびドレイン電極層を形成する工程と、該ソース電極層および該ドレイン電極層が設けられた基板上に半導体膜、絶縁膜および陽極酸化により電気的に絶縁物とすることが可能な第２導電膜を成膜し、該第２導電膜上に第２マスクパターンを形成して、該第２マスクパターンをマスクとして、該第２導電膜の側面端部を陽極酸化して形成される陽極酸化層の外側面がチャンネル層およびゲート絶縁層の側面よりも内側に配置されるように、該第２導電膜をエッチングする工程と、該第２マスクパターンをマスクとして用いて該半導体膜および該絶縁膜をエッチングすることによってチャンネル層およびゲート絶縁層を形成する工程と、該第２マスクパターンをマスクとして用いて第２導電膜の側面端部を陽極酸化する工程とを含み、そのことにより上記目的が達成される。
【００３４】
本発明の表示装置は、表示媒体を挟んで対向配置される一対の基板のうちの一方の基板に、複数のゲート信号線および複数のソース信号線が互いに交差して設けられ、各ゲート信号線および各ソース信号線で囲まれた領域に絵素電極が配置されており、各ゲート信号線および各ソース信号線の交差部近傍に薄膜トランジスタが設けられ、各薄膜トランジスタのゲート電極は交差部近傍のゲート信号線の一部を構成し、ソース電極は交差部近傍のソース信号線の一部を構成し、ドレイン電極は該絵素電極をゲート信号線側に突出させた突出部からなり、ソース電極層およびドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられ、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されており、そのことにより上記目的が達成される。
【００３５】
以下に、本発明の作用について説明する。
【００３６】
本発明にあっては、第１マスクパターンによってソース電極層およびドレイン電極層を形成し、第２マスクパターンによってゲート絶縁層、チャンネル層およびゲート電極を形成することによって、パターンの重ね合せずれを防ぐことができる。
【００３７】
また、ゲート電極層は、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、第２マスクパターンを用いて電流リークが発生しやすいゲート電極側面端部に陽極酸化層を設けることによって、ＴＦＴのゲート端部におけるリーク電流を防ぐことができる。
【００３８】
チャンネル層およびゲート絶縁層の側面は、陽極酸化層の外側面の位置よりも外側に配置することにより、ゲート電極の側面をゲート絶縁層およびチャンネル層の側面の位置から１０００ｎｍ内側に配置することが容易となる。例えば、陽極酸化層の外側面の位置と、チャンネル層およびゲート絶縁層の側面の位置との距離を８００ｎｍ以上とすることにより、陽極酸化層の水平方向の厚さが２００ｎｍ以下であっても、ゲート電極の側面をゲート絶縁層およびチャンネル層の側面の位置から１０００ｎｍ内側に配置することが可能となる。これによって、ゲート絶縁層の側面端部に生成される緩和時間の長い電荷によるＴＦＴのオフ特性の低下を防ぐことができる。
【００３９】
【発明の実施の形態】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
【００４０】
図１は、本発明の一実施形態である表示装置の要部構成を示す平面図である。また、図２（ａ）は、図１のＡ−Ａ’線による断面図であり、図２（ｂ）は、図２（ａ）の○で囲んだ部分を拡大した部分拡大図である。また、図３は、図１のＢ−Ｂ’線による断面図である。
【００４１】
この表示装置は、表示媒体としての液晶層（図示せず）を間に挟んで対向配置される一対の基板のうち、一方の基板（アクティブマトリクス基板）に、複数のゲート信号線１７と複数のソース信号線１１ａとが互いに交差して設けられている。各ゲート信号線１７と各ソース信号線１１ａとで囲まれた矩形状の領域には、絵素電極１１ｂが設けられ、各ゲート信号線１７と各ソース信号線１１ａとの交差部近傍には、スイッチング素子として、本発明の一実施形態であるＴＦＴ９が設けられている。
【００４２】
ＴＦＴ９は、絶縁性基板１０上に、Ａｌなどの金属膜またはＩＴＯなどの透明導電膜からなり、ソース信号線の一部を構成するソース電極１０１ａと、絵素電極１１ｂをゲート信号線１７側に突出させた突出部であるドレイン電極１ｂとが互いに離隔して設けられている。ソース電極１ａの上には、ｎ＋ａ−Ｓｉ（アモルファスシリコン）膜からなるソースコンタクト層２ａが設けられ、ドレイン電極１ｂの上にはｎ＋ａ−Ｓｉ膜からなるドレインコンタクト層２ｂが設けられている。また、ソース電極１ａおよびドレイン電極１ｂの上にわたってａ−Ｓｉ：Ｈ膜からなるチャンネル層４が設けられており、チャンネル層４上にはＳｉＮ膜等からなるゲート絶縁層５を介して、Ｔｉ膜などの陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなり、ゲート信号線１７の一部であるゲート電極７が設けられている。また、ゲート電極７の側面には、ＴｉＯ膜等からなる陽極酸化層６が設けられている。さらに、ゲート信号線７、ソース信号線１１ａ、絵素電極１１ｂおよびＴＦＴ９を覆うように絶縁膜（図示せず）が設けられ、その上に配向膜（図示せず）が設けられている。
【００４３】
また、図示しない他方の基板（対向基板）には、全ての絵素部に共通の対向電極が、アクティブマトリクス基板上の各絵素電極１１ｂと対向するように設けられており、その上に配向膜が設けられている。そして、ゲート電極７に走査信号（ゲートオン電圧）を供給することによって、チャンネル層４が導通状態（オン状態）となり、ソース電極１ａとドレイン電極１ｂとの間に電流が流れ、ソース電極１ａからドレイン電極１ｂを介して絵素部（液晶層）に電荷（表示データ）が充電されるようになっている。また、ゲート電極７にゲートオフ電圧が供給されているときには、チャンネル層４が非導通状態（オフ状態）となり、ソース電極１ａとドレイン電極１ｂとの間が電気的に遮断され、絵素部（液晶層）に充電された電荷（表示データ）が保持されるようになっている。
【００４４】
図２（ａ）およびその部分拡大図である図２（ｂ）に示すように、本実施形態において、ゲート電極７の側面に設けられた陽極酸化層６の外側面の位置は、チャンネル層４およびゲート絶縁層５の側面よりも内側に配置されている。
【００４５】
図２（ｂ）において、Ｗは、ゲート信号線１７およびゲート電極７の幅を示し、このＷがＴＦＴ９のチャンネル幅となっている。また、ｄは、ゲート電極７の側面に設けられた陽極酸化層６の水平方向の厚さを示す。また、ｌは、チャンネル層４およびゲート絶縁層５の側面と陽極酸化層６の外側面との距離を示し、電極として有効に機能するゲート電極７は、その側面がチャンネル層４およびゲート絶縁層５の側面からｄ＋ｌだけ入り込んだ形状となっている。
【００４６】
このＴＦＴ９において、陽極酸化層６の水平方向の厚さｄを、１４０ｎｍを超えて、例えば２００ｎｍ以上に大きくすることは、以下の製造工程において説明するように、容易ではない。また、後述する図６に示すように、ｄ＋ｌが約１μｍ以上のときに、ＴＦＴのオフ電流が上昇する現象を動作上問題がない程度に抑制することが可能となるため、ｌは８００ｎｍ以上（陽極酸化による体積増加量は陽極酸化の方法により異なるため、体積増加分は含めていない）とすることが好ましい。なお、図２（ｂ）では、作図上の都合から、ｌよりもｄを大きく示している。
【００４７】
以下に、このように構成された本実施形態のＴＦＴを製造する方法について説明する。
【００４８】
図４（ａ）〜図４（ｆ）は、本実施形態のＴＦＴの製造工程を示す断面図である。
【００４９】
まず、図４（ａ）に示すように、絶縁性基板１０上に、Ａｌなどの金属膜もしくはＩＴＯなどの透明導電膜と、ｎ＋ａ−Ｓｉ膜とを連続して成膜し、この積層膜をフォトリソグラフィー法により所定の形状にマスクパターンを形成してエッチングを行い、ソース電極１ａ（ソース信号線１１ａ、絵素電極１１ｂ、ドレイン電極１ｂ）が形成される。このときソース電極１ａおよびドレイン電極１ｂ上に積層された形状でｎ＋ａ−Ｓｉ膜３０がパターン形成される。
【００５０】
次に、図４（ｂ）に示すように、ａ−Ｓｉ：Ｈ膜４０、ＳｉＮ膜５０、Ｔｉ膜７０を連続して成膜し、その上に、フォトリソグラフィー法により所定の形状にフォトレジストからなるマスクパターン８を形成する。本実施形態では、Ｔｉ膜７０の厚みを１５０ｎｍとした。また、マスクパターン８の寸法は、５μｍ〜５０μｍが好ましく、本実施形態では２０μｍとした。
【００５１】
続いて、過酸化水素水２０００ｍｌ、アンモニア水５００ｍｌ、エチレンジアミン四酢酸６０ｇおよび純水５００ｍｌの割合で各材料を混合してなるエッチング液により、Ｔｉ膜７０をエッチングする。本願発明者らの詳細な検討によれば、膜厚方向（基板面に対して垂直方向）へのＴｉ膜のエッチング速度は３００ｎｍ／ｍｉｎであり、フォトレジスト下に膜厚１５０ｎｍのＴｉ膜を設けた場合の端部水平方向へのＴｉ膜エッチング速度は４００ｎｍ／ｍｉｎであることが判明していることから、このときのＴｉ膜７０のエッチング処理時間は２．７５ｍｉｎ、４ｍｉｎ、および５．２５ｍｉｎの３種類の試料を作製した。これによって、図４（ｃ）に示すように、フォトレジストからなるマスクパターン８の端部からそれぞれ、１μｍ（１０００ｎｍ）、１．５μｍおよび２μｍ内側まで入りこんだ形状でＴｉ膜７０ａがパターン形成される。
【００５２】
その後、ＳＦ６をエッチングガスとして用いたリアクティブイオンエッチング法により、ＳｉＮ膜５０およびａ−Ｓｉ：Ｈ膜４０のエッチングを続けて行う。このとき、エッチングガスのガス圧力、エッチングガスをプラズマ反応させるときの発振出力、および基板に印加されるバイアス電圧の周波数と電圧値の設定等を制御することにより、フォトレジストからなるマスクパターン８の端部に対して垂直にパターン形成することが可能となる。これによって、マスクパターン８の形状通りに、ＳｉＮ膜およびａ−Ｓｉ：Ｈ膜を続けてエッチングして、図４（ｄ）に示すように、ゲート絶縁層５、チャンネル層４、ソースコンタクト層２ａ（ドレインコンタクト層２ｂ）を形成する。
【００５３】
続いて、上記マスクパターン８を除去することなく、１％の酒石酸アンモニウム水溶液中でＴｉ膜７０ａの陽極酸化を行う。このとき、マスクパターン８が設けられているため、酒石酸アンモニウム水溶液にＴｉ膜７０ａが接している部分は、Ｔｉ膜７０ａの側面端部だけであるので、この側面端部だけが陽極酸化されて、図４（ｅ）に示すように陽極酸化層６が形成される。また、このとき、Ｔｉ膜７０ａに印加される陽極酸化電圧を上げることにより、陽極酸化される部分の水平方向の厚さは増加することになり、本願発明者らの詳細な検討から、陽極酸化電圧１Ｖに対して、陽極酸化される部分の水平方向の厚さは約２ｎｍ／Ｖであることが判明している。また、本願発明者らの詳細な検討から、陽極酸化電圧が約７０Ｖに到達する付近において、陽極酸化を進めるための陽極酸化電流の値と、Ｔｉ膜７０の下にあるＳｉＮ膜５０を介して酒石酸アンモニウム水溶液とＴｉ膜７０との間で流れる漏れ電流の値とが同等となることから、この電圧以上に陽極酸化電圧を印加しても、陽極酸化される部分の水平方向の厚さをさらに厚くすることはできないことが判明している。従って、陽極酸化層６の水平方向の厚さｄは、約１４０ｎｍ以上に厚くすることは容易ではない。そこで、本実施形態では、陽極酸化電圧を６５Ｖとし、陽極酸化層６の水平方向の厚さｄを１３０ｎｍとした。本願発明者らが本実施形態の作製試料を詳細に分析したところ、水平方向の厚さ１００ｎｍのＴｉ膜が陽極酸化されて、ＴｉＯ膜として体積が増加し、結果として陽極酸化層６の水平方向の厚さｄが１３０ｎｍとなっていることが分かった。従って、ゲート電極７となる金属Ｔｉ膜の側面は、陽極酸化される前のＴｉ膜７０ａの側面の位置から、１００ｎｍ内側に後退していることが分かった。
【００５４】
最後に、図４（ｆ）に示すように、フォトレジストからなるマスクパターン８を除去することにより、本実施形態のＴＦＴ９が完成する。
【００５５】
さらに、本実施形態のＴＦＴ９と比較するために、以下のようなＴＦＴを比較例として作製した。
【００５６】
比較例１として、ゲート電極の側面と、ゲート絶縁膜およびチャンネル層の側面とがほぼ同一の位置に配置されるようにエッチングを行って、ゲート電極の側面端部の陽極酸化は行わない試料を作製した。これにより、図８に示す特表昭５９−５０１５６２号公報に記載されているＴＦＴと同様の構成のＴＦＴが作製される。この比較例１では、ゲート電極１０７の側面と、ゲート絶縁膜１０５およびチャンネル層１０４の側面とがほぼ同一の位置に配置されるようにするため、Ｔｉ膜のエッチング時間を３０ｓｅｃとした。
【００５７】
また、比較例２として、ゲート電極の側面と、ゲート絶縁膜およびチャンネル層の側面とがほぼ同一の位置に配置されるようにエッチングを行い、ゲート電極の側面端部を陽極酸化した試料を作製した。この比較例２では、比較例１と同様に、Ｔｉ膜のエッチング時間を３０ｓｅｃとした。また、Ｔｉ膜の陽極酸化は、実施形態と同様に行い、陽極酸化電圧を６５Ｖ、陽極酸化部分の水平方向の厚さを１３０ｎｍとした。これにより、特公平８−２８５１０号公報に記載のＴＦＴと同様の構成のＴＦＴが作製されるが、この比較例２では、実施形態でも説明したように、陽極酸化される前のＴｉ膜の側面から厚さ１００ｎｍのＴｉ膜部分が陽極酸化され、陽極酸化部分の水平方向の厚さが１３０ｎｍとなる。従って、この方法で作製される比較例２のＴＦＴの断面形状は、特公平８−２８５１０号公報に記載されている図９とは異なり、図１０に示すような形状となり、陽極酸化層１０６として体積が増加する分、陽極酸化層１０６の外側面の位置は、ゲート絶縁層１０５およびチャンネル層１０４の側面から外側に突出することになる。
【００５８】
また、比較例３として、ゲート絶縁層およびチャンネル層の側面に対するゲート電極側面の内側への入り込み量が実施形態のＴＦＴ９とは異なる試料（入り込み量ｄ＋ｌ＝０．３μｍ、０．５μｍ、０．８μｍ）を作製した。この比較例３では、Ｔｉ膜のエッチング時間を異ならせること以外は、実施形態と同様の作製方法を用いた。これにより、実施形態のＴＦＴ９に対して、図２（ｂ）に示すｄ＋ｌの長さが異なるＴＦＴが作製される。
【００５９】
また、比較例４として、ゲート電極側面端部の陽極酸化は行わずに、ゲート絶縁層およびチャンネル層の側面に対するゲート電極側面の内側への入り込み量が実施形態のＴＦＴ９と同じ試料（入り込み量＝１．０μｍ、１．５μｍ、２．０μｍ）を作製した。これにより、図１１に示すように、ゲート電極１０７の側面がチャンネル層１０４およびゲート絶縁層１０５の側面よりも内側に配置されたＴＦＴが作製される。
【００６０】
なお、上記比較例１〜比較例４のＴＦＴにおいては、ゲート電極の側面の位置が異なることから、同じマスクパターンを用いてＴＦＴを作製した場合、ゲート信号線としても機能するゲート電極の幅、およびＴＦＴのチャンネルとして機能する部分の幅が異なることから、それぞれのＴＦＴ特性に違いが生じることになる。このため、ＴＦＴとして機能する部分のサイズ（寸法）が本実施形態のＴＦＴ９と同じとなるようにマスクパターンを調整して、比較例１〜比較例４のＴＦＴを作製した。ＴＦＴの素子サイズとしては、チャンネル幅を４０μｍ、チャンネル長を１０μｍとした。
【００６１】
以下に、このようにして作製された実施形態のＴＦＴ９と、比較例１〜比較例４のＴＦＴとについて、ＴＦＴ特性を比較した結果を説明する。
【００６２】
図５は、比較例１のＴＦＴについて、ゲート電圧Ｖｇ−ソース・ドレイン間電流Ｉｄｓ特性を示すグラフである。ここでは、ＴＦＴ製造直後のＶｇ−Ｉｄｓ特性と、ゲート電圧１５Ｖ、ソース・ドレイン間の印加電圧１０Ｖとして３００ｍｉｎ連続動作試験した後のＶｇ−Ｉｄｓ特性とを示している。
【００６３】
この図５から、例えば、ゲート電圧−１０Ｖにおいてソース・ドレイン間に流れる電流は、３桁以上も増加していることが分かる。この原因を調べるため、ＴＦＴのチャンネル幅およびチャンネル長に対する特性依存性、ゲート絶縁膜の絶縁特性、キャパシタンス特性などについて本願発明者らが詳細に検討を行ったところ、ＴＦＴを長時間動作させることによって、ＴＦＴのゲート端部近傍のゲート絶縁膜中に、緩和時間の長い電荷が蓄積されていることが分かった。これによって、ゲート電極、ゲート絶縁層およびチャンネル層が同一パターンで形成されるＴＦＴでは、ＴＦＴのゲート端部においてゲート電極とチャンネル層との間に流れる漏れ電流、もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流に加えて、ＴＦＴ動作時にゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるソース・ドレイン間でのオフ電流特性低下という問題が生じるおそれがあることが分かる。
【００６４】
また、図６は、本実施形態のＴＦＴ９、および比較例１〜比較例３のＴＦＴについて、動作試験によるオフ電流の上昇を示すグラフである。ここでは、縦軸にゲート電圧１５Ｖ、ソース・ドレイン間の印加電圧１０Ｖとして３００ｍｉｎ連続動作試験した後にゲート電圧−１０Ｖにおいてソース・ドレイン間に流れる電流値をとり、横軸にゲート絶縁層およびチャンネル層の側面の位置からゲート電極として機能する部分の側面の位置が内側に入り込んでいる距離（水平方向の長さ）をとって各ＴＦＴのオフ電流特性をプロットしている。
【００６５】
この図６から、比較例２のＴＦＴのように、ゲート電極の側面端部を陽極酸化しただけでは、ＴＦＴを長時間動作させた後のオフ電流の増加を充分防ぐことができないことが分かる。これに対して、本実施形態のＴＦＴ９では、ＴＦＴ作製直後の電流値とほとんど変わらないことが分かる。
【００６６】
さらに、実施形態１のＴＦＴ９と、比較例１、比較例２および比較例４のＴＦＴとについて、ゲート・ソース間の印加電圧２０Ｖとした場合のゲート・ソース間の漏れ電流の値を下記表１に示す。ここでは、それぞれ１０個のＴＦＴ素子について測定を行い、平均値を求めている。
【００６７】
【表１】
【００６８】
これらのことから、ＴＦＴのゲート端部における漏れ電流の原因として、ゲート絶縁膜側面およびゲート絶縁膜表面の露出部分に対して、エッチング時に付着する付着物が影響を与えていることが考えられる。このため、ゲート電極側面端部を陽極酸化することの効果としては、特公平８−２８５１０号公報に記載されているような、ゲート電極側面端部とチャンネル側面端部との導電可能部分の距離が増加することによる効果だけではなく、ゲート絶縁膜側面端部に存在すると考えられる低抵抗部分とゲート電極側面端部とを電気的に遮断することによる効果も考えられる。従って、ゲート電極側面が、ゲート絶縁層およびチャンネル層の側面からある程度内側に入り込んだ構造であっても、ＴＦＴのゲート端部における漏れ電流を低減するためには、ゲート電極側面端部を陽極酸化する必要があることが分かる。
【００６９】
以上のことから、本実施形態のＴＦＴによれば、ゲート電極、ゲート絶縁層およびチャンネル層を同一パターンで形成したＴＦＴにおいて、ゲート端部におけるゲート電極とチャンネル層もしくはゲート電極とソース電極およびドレイン電極との間に流れる漏れ電流と、ＴＦＴ動作時にゲート端部近傍のゲート絶縁膜中に生成される緩和時間の長い電荷によるソース電極・ドレイン電極間のオフ電流特性低下の２つの問題を同時に解決することができる。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、ソース電極層およびドレイン電極層がパターン形成された後、ゲート電極層、ゲート絶縁層およびチャンネル層が同一パターンで形成されるＴＦＴにおいて、ゲート電極層端部を陽極酸化して得られる陽極酸化層の外側面を、ゲート絶縁層およびチャンネル層の側面の位置よりも内側に配置して、特に、陽極酸化層の側面の位置とゲート絶縁層およびチャンネル層の側面の位置との距離を８００μｍ以上とすることによって、ＴＦＴの動作時に、ゲート電極層、ゲート絶縁層およびチャンネル層の側面端部で、ゲート絶縁層の抵抗が低い部分を介して、ゲート電極層とチャンネル層との間に流れる漏れ電流を低減すると共に、ゲート端部近傍のゲート絶縁膜中に緩和時間の長い電荷が生成しやすい領域が形成されることによるオフ電流上昇を抑制することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＴＦＴを用いた表示装置の要部構成を示す平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】図１のＢ−Ｂ’線による断面図である。
【図４】（ａ）〜（ｆ）は、それぞれ、本発明の一実施形態であるＴＦＴの製造工程を示す断面図である。
【図５】比較例１のＴＦＴについて、作製直後および動作試験後のゲート電圧−ソース・ドレイン間電流特性を示すグラフである。
【図６】実施形態のＴＦＴおよび比較例〜比較例３のＴＦＴについて、動作試験によるオフ電流の上昇とゲート電極側面端部の入り込みの長さとの関係を示すグラフである。
【図７】特表昭５９−５０１５６２号公報に記載のＴＦＴアレイの構成を示す平面図である。
【図８】図７のＣ−Ｃ’線による断面図である。
【図９】特公平８−２８５１０号公報に記載のＴＦＴの構成を示す断面図である。
【図１０】比較例２のＴＦＴの構成を示す断面図である。
【図１１】比較例４のＴＦＴの構成を示す断面図である。
【符号の説明】
１ａ、１０１ａ ソース電極
１ｂ、１０１ｂ ドレイン電極
２ａ、１０２ａ ソースコンタクト層
２ｂ、１０２ｂ ドレインコンタクト層
４、１０４ チャンネル層
５、１０５ ゲート絶縁層
６、１０６ 陽極酸化層
７、１０７ ゲート電極
８ マスクパターン
９、１０９ ＴＦＴ
１０、１１０ 絶縁性基板
１１ａ、１１１ａ ソース信号線
１１ｂ、１１１ｂ 絵素電極
１７、１１７ ゲート信号線
２０ 金属膜または透明導電膜
３０ ｎ＋ａ−Ｓｉ膜
４０ ａ−Ｓｉ：Ｈ膜
５０ ＳｉＮ膜
７０、７０ａ Ｔｉ膜
Claims (4)
- 絶縁性基板上に、互いに離隔したソース電極層およびドレイン電極層が設けられ、該ソース電極層および該ドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられた薄膜トランジスタにおいて、
陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されている薄膜トランジスタ。 - 前記陽極酸化層の外側面の位置と、前記チャンネル層および前記ゲート絶縁層の側面の位置との距離が、８００ｎｍ以上である請求項１に記載の薄膜トランジスタ。
- 絶縁性基板上に第１導電膜を成膜し、該導電膜上に第１マスクパターンを形成して、該第１マスクパターンをマスクとして用いて該第１導電膜をエッチングすることによって、互いに離隔したソース電極層およびドレイン電極層を形成する工程と、
該ソース電極層および該ドレイン電極層が設けられた基板上に半導体膜、絶縁膜および陽極酸化により電気的に絶縁物とすることが可能な第２導電膜を成膜し、該第２導電膜上に第２マスクパターンを形成して、該第２マスクパターンをマスクとして、該第２導電膜の側面端部を陽極酸化して形成される陽極酸化層の外側面がチャンネル層およびゲート絶縁層の側面よりも内側に配置されるように、該第２導電膜をエッチングする工程と、
該第２マスクパターンをマスクとして用いて該半導体膜および該絶縁膜をエッチングすることによってチャンネル層およびゲート絶縁層を形成する工程と、
該第２マスクパターンをマスクとして用いて第２導電膜の側面端部を陽極酸化する工程とを含む薄膜トランジスタの製造方法。 - 表示媒体を挟んで対向配置される一対の基板のうちの一方の基板に、複数のゲート信号線および複数のソース信号線が互いに交差して設けられ、各ゲート信号線および各ソース信号線で囲まれた領域に絵素電極が配置されており、各ゲート信号線および各ソース信号線の交差部近傍に薄膜トランジスタが設けられ、各薄膜トランジスタのゲート電極は交差部近傍のゲート信号線の一部を構成し、ソース電極は交差部近傍のソース信号線の一部を構成し、ドレイン電極は該絵素電極をゲート信号線側に突出させた突出部からなり、ソース電極層およびドレイン電極層の上にわたってチャンネル層となる半導体層が設けられ、該半導体層上にゲート絶縁層を介してゲート電極層が設けられ、陽極酸化により電気的に絶縁物とすることが可能な導電性材料からなる該ゲート電極層の側面に陽極酸化層が設けられており、該陽極酸化層の外側面の位置よりも外側に、該チャンネル層および該ゲート絶縁層の側面が配置されている表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176480A JP2004022845A (ja) | 2002-06-17 | 2002-06-17 | 薄膜トランジスタおよびその製造方法並びに表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002176480A JP2004022845A (ja) | 2002-06-17 | 2002-06-17 | 薄膜トランジスタおよびその製造方法並びに表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022845A true JP2004022845A (ja) | 2004-01-22 |
Family
ID=31174772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002176480A Withdrawn JP2004022845A (ja) | 2002-06-17 | 2002-06-17 | 薄膜トランジスタおよびその製造方法並びに表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022845A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8101952B2 (en) | 2008-03-27 | 2012-01-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8253141B2 (en) | 2008-07-14 | 2012-08-28 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
-
2002
- 2002-06-17 JP JP2002176480A patent/JP2004022845A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8101952B2 (en) | 2008-03-27 | 2012-01-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8436360B2 (en) | 2008-03-27 | 2013-05-07 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US8253141B2 (en) | 2008-07-14 | 2012-08-28 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4336341B2 (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
| JP4683688B2 (ja) | 液晶表示装置の作製方法 | |
| US8426229B2 (en) | Method of fabricating liquid crystal display device | |
| JP4657915B2 (ja) | パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子 | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| US8586453B2 (en) | Methods for fabricating thin film pattern and array substrate | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| TW200403860A (en) | Method for manufacturing semiconductor device | |
| US20090289259A1 (en) | Pixel structure of display panel and method of making the same | |
| JP2004022845A (ja) | 薄膜トランジスタおよびその製造方法並びに表示装置 | |
| US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
| JPH01183853A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JPH07321329A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP2957901B2 (ja) | アクティブマトリックスアレイ基板とその製造方法 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN117642850A (zh) | 阵列基板及其制造方法、显示面板 | |
| US7589030B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2002111001A (ja) | 配線基板及び配線基板の製造方法 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH1090717A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JP2911347B2 (ja) | 液晶表示装置の製造方法 | |
| JP2007052311A (ja) | 電気光学装置および電子機器 | |
| JP2008066537A (ja) | 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、並びにその薄膜トランジスタ基板を備えた液晶表示装置及び検出装置 | |
| JP2008134407A (ja) | 表示装置 | |
| JP2001188255A (ja) | 液晶表示素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |