KR20190132085A - 저온 다결정 실리콘 결정화 증착 방법 - Google Patents

저온 다결정 실리콘 결정화 증착 방법 Download PDF

Info

Publication number
KR20190132085A
KR20190132085A KR1020180057317A KR20180057317A KR20190132085A KR 20190132085 A KR20190132085 A KR 20190132085A KR 1020180057317 A KR1020180057317 A KR 1020180057317A KR 20180057317 A KR20180057317 A KR 20180057317A KR 20190132085 A KR20190132085 A KR 20190132085A
Authority
KR
South Korea
Prior art keywords
substrate
deposition
polycrystalline silicon
plasma
temperature polycrystalline
Prior art date
Application number
KR1020180057317A
Other languages
English (en)
Other versions
KR102117687B1 (ko
Inventor
김재용
심승술
Original Assignee
주식회사 쌤빛
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 쌤빛 filed Critical 주식회사 쌤빛
Priority to KR1020180057317A priority Critical patent/KR102117687B1/ko
Publication of KR20190132085A publication Critical patent/KR20190132085A/ko
Application granted granted Critical
Publication of KR102117687B1 publication Critical patent/KR102117687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 하나의 장치에서 모든 공정을 진행할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공한다.
본 발명에 따른 저온 다결정 실리콘 결정화 증착 방법은, 금속 재질을 포함하는 리플렉터 수단을 가지는 증착 장치에 의한 증착 방법에 있어서,기판을 준비하는 단계; 비정질 박막 증착 단계; 및 결정화 단계를 포함할 수 있다.

Description

저온 다결정 실리콘 결정화 증착 방법{LOW TEMPERATURE POLYCRYSTALLINE SILICON DEPOSITION METHOD}
본 발명은 저온 다결정 실리콘 결정화 증착 방법에 관한 것으로, 구체적으로는 OLED 기판 등의 표면을 증착 처리하기 위한 저온 다결정 실리콘 결정화 증착 방법에 관한 것이다.
현재 다양한 제품의 가공 공정에서 플라즈마를 이용한 기술이 사용되고 있으며, 특히 OLED 기판이나 LCD 기판, 반도체용 웨이퍼 등의 표면에 소정의 물질을 증착하기 위한 기술로서 매우 유용하다.
플라스마 장치는 플라즈마를 발생시키는 방식에 따라 용량 결합 플라즈마(Capacitively Coupled Plasma; CCP), 유도 결합 플라즈마(Inductively Coupled Plasma; ICP) 및 전자 사이클로트론 공명(Electron Cyclotron Resonance; ECR) 등이 있으며, 각 방식을 함께 사용하는 복합 수단들도 제안되고 있다.
이 중에서 전자 사이클로트론 공명은 마이크로파(microwave)를 인가하고 마이크로파의 주파수와 동일한 플라즈마 내 전자의 사이클론 주파수가 발생하도록 자기장을 인가하면 공명이 일어나는 현상을 이용한 고밀도 플라즈마 발생 현상를 말하며, 이를 이용한 다양한 증착 장치들이 제시되어 있다.
일반적으로 전자 사이클로트론 공명 증착 장치는 전자파의 입력조건, 자기장의 형성 조건 및 ECR 발생 영역에 대한 구성이 요구되며, 작업 공간을 위한 챔버, 챔버 일측의 마이크로파 입력 수단, 챔버에 설치되는 자기 코일 또는 영구 자석 등의 자기 발생 수단 및 ECR 플라즈마 발생 영역으로 가스를 공급하기 위한 가스 공급 수단이 구비될 수 있다.
이의 작동을 설명하면, 자기 발생 수단에 의해 챔버 내부에 자기장이 형성된 상태에서 챔버 내부로 마이크로가 입력되면 전자 사이클로트론 공명 현상이 발생하고, 발생 영역에 가스를 공급하면 가스가 이온화되어 플라즈마가 형성되며, 플라즈마 내의 전자는 공명 현상에 의해 가속되어 기체의 이온화율이 증가하므로 고밀도 플라즈마가 발생한다. 이러한 장치는 디스플레이 패널이나 반도체 등의 증착 등의 공정에 사용된다.
또한, 기판에 비정질 재료 박막을 증착하고 이를 결정화할 수 있는데, 비정질 재료를 증착시키는 방법으로는 LPCVD(저압 화학 증착, Low pressure chemical vapor deposition) 및 PECVD(플라즈마 화학 증착, Plasma enhanced chemical vapor deposition)이 있으며, 증착된 비정질 재료를 결정화하는 방법으로는 ELC(엑시머 레이저 결정화), MIC(금속 유도 결정화) 및 RTA(급속 가열로) 등이 있다.
하지만, LPCVD의 경우에 증착 속도가 느리고 고온 공정으로 인하여 기판이 변형되거나 손상될 수 있는 단점이 있다. PECVD의 경우에는 1장씩 증착시키므로 효율이 낮고 스텝 커버리지가 좋지 않은 단점이 있다.
또한, 결정화 공정에서 ELC는 균일 특성이 나쁘고, MIC의 경우 금속 오염이 발생할 수 있으며, RTA는 고온 공정으로 인한 기판 손상이 발생할 수 있는 문제가 있다.
한편, OLED 유리 기판 등의 표면 증착은 일반적으로 크게 비정질 실리콘 증착 단계(PECVD 포함), 탈수소 단계 및 ELA(엑시머 레이저 어닐링) 또는 ELC(엑시머 레이저 결정화) 단계의 3단계 공정을 거친다.
먼저, 비정질 실리콘 증착 단계에서는 비정질 실리콘 증착 장치 내에 기판이 배치되고, 비정질 실리콘 박막이 PECVD 공정을 통하여 기판 포면에 증착된다.
탈수소 단계에서는 기판이 탈수소 장치로 이송되고 탈수소 공정이 진행되며, 마지막 단계에서 ELA 장치에서 기판의 박막이 결정화된다.
하지만, 이와 같은 방법은 3단계 작업이 모두 다른 장치에서 순차적으로 각각 이루어지므로 공정이 번거롭고 복잡한 단점이 있다.
또한, ELA 공정은 엑시머 레이저의 확장성에 기술적 문제가 있어 현실적으로 6세대 디스플레이 적용이 한계인 것으로 알려져 있다.
본 발명은 작업 공정을 줄이고 작업 시간을 단축시킬 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 목적이 있다.
또한, 본 발명은 하나의 장치에서 모든 공정을 진행할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 다른 목적이 있다.
또한, 본 발명은 6세대 이상의 대면적 디스플레이 기판을 처리할 수 있는 저온 다결정 실리콘 결정화 증착 방법을 제공함에 또 다른 목적이 있다.
본 발명에 따른 저온 다결정 실리콘 결정화 증착 방법은, 금속 재질을 포함하는 리플렉터 수단을 가지는 증착 장치에 의한 증착 방법에 있어서,기판을 준비하는 단계; 비정질 박막 증착 단계; 및 결정화 단계를 포함할 수 있다.
바람직하게는, 상기 비정질 박막 증착 단계는 플라즈마 발생 공정을 포함할 수 있다.
바람직하게는, 상기 기판 상에 반응 가스를 공급하는 반응가스 공급 단계를 더 포함하고, 상기 반응 가스 플라즈마에 의해 상기 기판에 비정질 박막이 증착될 수 있다.
바람직하게는, 상기 기판 상에 추가 반응 가스를 공급하는 추가 반응 가스 공급 단계를 더 포함하고, 상기 기판과 마주하고 음전하를 가지는 상기 리플렉터 수단 및 상기 추가 반응 가스에 의해 상기 기판의 비정질 박막이 준 결정화될 수 있다.
바람직하게는, 상기 결정화 단계는, 어닐링 가스 공급 단계를 포함하고, 상기 어닐링 가스, 상기 리플렉터 수단 및 상기 플라즈마에 의해 상기 박막이 다결정화될 수 있다.
바람직하게는, 상기 비정질 박막 증착 단계 및 상기 결정화 단계는 플라즈마 밀도(Plasma density) E12/cm3 order 이상, 압력 E-4 Torr order 이하의 분위기에서 이루어질 수 있다.
바람직하게는, 상기 반응 가스는 SiH4 및 H2 중의 어느 하나 이상, 상기 어닐링 가스는 He, Ne 및 Ar 중 어느 하나 이상일 수 있다.
바람직하게는, 상기 추가 반응 가스는 He일 수 있다.
바람직하게는, 상기 리플렉터 수단에 인가되는 바이어스는 -20V 이하일 수 있다.
바람직하게는, 상기 플라즈마는 마이크로파 공급에 의해 발생될 수 있다.
바람직하게는, 상기 증착 장치가 일렬로 배치되고 상기 기판이 상기 각각의 상기 증착 장치를 통과하며 공정이 진행될 수 있다.
본 발명의 저온 다결정 실리콘 결정화 증착 방법은, 작업 공정을 줄이고 작업 시간을 단축시킬 수 있으며, 하나의 장치에서 모든 공정을 진행할 수 있어 공정 설비를 간소화하고 설치 비용 및 유지 보수 비용을 줄일 수 있는 효과가 있다. 더하여, 장치 크기 이상의 대면적 기판(특히 6세대 이상 OLED 디스플레이)을 처리할 수 있으므로 작업 자유도가 매우 높은 효과가 있다.
도1은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면,
도2는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법을 나타내는 순서도,
도3은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 대면적 기판 작업 공정을 나타내는 도면,
도4는 본 발명의 다른 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면, 및
도5는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 Poly-like 비정질 실리콘의 구조를 나타내는 도면이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 본 발명은 다양한 변경을 도모할 수 있고, 여러 가지 실시 예를 가질 수 있는바, 아래에서 설명되고 도면에 도시된 예시들은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도1은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면이다.
본 발명의 일실시예에 따르면, 마이크로파 공급관(110)은 길이 방향으로 긴 관형상을 가지고, 한 쌍의 마이크로파 공급관(310)이 서로 소정 간격 이격되어 평행하게 대향하도록 배치된다. 마이크로파 공급관(110)의 사이의 상부에는 리플렉터 판(310)이 수평으로 배치되고, 리플렉터 판(310)과 각각의 마이크로파 공급관(110)의 사이에는 가스 공급관(210)이 각각 배치된다.
가스 공급관(210)은 같이 길이 방향으로 긴 관형상을 가지고, 각각의 마이크로파 공급관(110)의 상부에 각각 배치되는데, 마이크로파 공급관(110)과 서로 평행하도록 배치된다. 가스 공급관(210)에는 가스 공급관(210)의 길이 방향을 따라 복수의 가스 배출구(220)가 서로 소정 간격을 두고 일렬로 관통 형성된다. 이때, 가스 배출구(220)는 리플렉터 판(310) 하부의 플라즈마 형성 공간을 향하도록 형성된다.
또한, 가스 공급관(210)이 마이크로파 공급관(110)과 리플렉터 판(310)의 사이에 배치되어 가스가 기판(미도시)에 충분히 접한 후 외부로 배출될 수 있다.
마이크로파 공급관(110)의 일단은 밀폐되고, 타단은 개방되며, 개방된 타단에 연결된 마이크로파 발생 수단(미도시)을 통해 공급되는 마이크로파는 마이크로파 공급관(110)의 내부를 따라 진행한다. 마이크로파 공급관(110)의 내부를 따라 안내되는 마이크로파는 각각의 마이크로파 공급 슬롯(120)을 통하여 플라즈마 형성 공간으로 공급된다.
마이크로파 공급관(110)의 서로 마주하는 일측에는 복수의 자석(130)이 플라즈마 형성 공간을 향하도록 마이크로파 공급관(110)의 길이 방향을 따라 일렬로 결합된다. 이때, 자석(220)과 마이크로파 공급 슬롯(120)이 교대로 배치될 수 있다.
기판은 이송부(20) 상부에 안착되어 플라즈마 형성 공간 하부에 배치되며, 이송부(20)에 히터(미도시)가 구비되어 기판이 가열될 수 있다.
도2는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법을 나타내는 순서도이다.
본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법에 따르면, 먼저 증착을 위한 대상으로서 기판을 준비하는 단계를 포함한다(S1). 증착을 위한 대상은 유리나 플라스틱, 실리콘 기판 등을 포함하나 이에 한정되지 않고 LCD나 반도체 소자 등 증착이 요구되는 다양한 분야에 적용될 수 있으며, 본 발명의 일실시예에서 기판은 OLED 용 유리 기판일 수 있다.
기판이 준비되면, 기판 상부 주변에 반응 가스를 공급한다(S2). 본 발명의 일실시예에서 기판에 비정질 실리콘(a-Si, Amorphous Silicon)을 증착시키며, 이를 위하여 반응 가스는 SiH4과 H2를 사용할 수 있다.
이때, 추가 반응 가스를 함께 공급하는데(S3), 이에 의해 추가적인 반응 에너지가 생성될 수 있다. 본 발명의 일실시예에 따르면, 추가 반응 가스로서 He 가스가 사용되며 반응 가스 및 추가 반응 가스는 가스 공급관(210)을 통하여 공급될 수 있다.
또한, 비정질 실리콘 증착 단계(S4)에서, 마이크로파 공급에 의해 반응 가스에 대한 플라즈마가 발생하여 기판에 비정질 실리콘이 증착된다. 동시에 추가 반응 가스에 대한 플라즈마가 발생하며, - 전하를 가지는 리플렉터 판(310)에 의해 중성 입자로 변환되어 기판 표면에 도달한 후 열에너지로 변환되어 반응 가스들의 기판 표면 반응에 함께 작용한다. 따라서, 증착되는 박막은 박막에 직접적으로 가해지는 열에너지 이외의 추가적인 에너지가 공급되어 고밀도 박막(High density film) 형성이 가능해진다.
이를 자세히 살펴보면, 리플렉터 판(310)에 - 바이어스(Bias) 가 인가되면, - 전하를 가지는 리플렉터 판(310)에 의하여 플라즈마 형성 공간 내에 - E 필드가 형성되고, 플라즈마 공간의 + 이온의 He은 리플렉터 판(310)과 충돌한다. 이때, + 이온의 He 원자들과 리플렉터 판(310) 표면의 - 전하의 전자들이 일부 결합하여 중성 He 원자들이 형성되고, 이들은 리플렉터 판(310)과의 충돌 에너지에 의해 리플렉터 판(310)으로부터 반사되어 기판에 충돌한다. 기판에 충돌하는 He 중성 입자의 운동 에너지는 열에너지로 변환되며, 기판 표면에서 반응 가스에 의한 비정질 실리콘 박막 형성의 화학 반응에 추가적으로 반응하여 Poly-like 비정질 실리콘이 형성되어 증착된다. 이때, Poly-like 비정질 실리콘이란 비정질 실리콘과 다결정 실리콘 구조의 중간 형태이다.
상기 공정에서 박막 증착 온도는 LTPS(low temperature polycrystalline silicon) 공정을 가능하도록 하는 기판 허용 최대 온도인 400℃ 정도인 것이 양질의 다결정 형성에 바람직하다.
또한, + 이온의 He은 F의 힘으로 리플렉터 판(310)과 충돌하며, F=qE(q=He의 전하량, E=리플렉터 판에 의해 형성되는 - E(Electric) 필드)이고, 충돌되어 반사되는 각도는 리플렉터 판(310)의 충돌 표면에 대하여 약 70°이다.
다음에, 결정화 단계(S5)에서 중성 입자 어닐링(annealing) 공정을 거치는데 이 단계에서 어닐링 가스가 공급되며, 본 발명의 일실시예에서 어닐링 가스로는 He, Ne 및 Ar 등의 불활성 가스가 사용될 수 있다.
가스 공급관(210)을 통하여 어닐링 가스, 일실시예로서 Ne가 공급되고 - 전하를 가지는 리플렉터 판(310)에 의하여 플라즈마 형성 공간 내에 - E 필드가 형성되며, 플라즈마 공간의 + 이온의 Ne은 리플렉터 판(310)과 충돌한다. 이때, + 이온의 Ne 원자들과 리플렉터 판(310) 표면의 - 전하의 전자들이 일부 결합하여 중성 Ne 원자들이 형성되고, 이들은 리플렉터 판(310)과의 충돌 에너지에 의해 리플렉터 판(310)으로부터 반사되어 기판에 충돌한다. 이때, 충돌되어 반사되는 각도는 리플렉터 판(310)의 충돌 표면에 대하여 약 70°이다.
기판에 충돌한 중성 입자들의 운동 에너지는 박막의 격자 구조와 충돌하여 격자의 진동을 발생시키며, 이러한 운동에너지는 열에너지로 변환된다. 변환되는 열에너지에 의해 어닐링 효과가 발생하며 가열된 박막이 냉각될 때 결정화 과정이 진행된다. 박막의 구조는 결정화에 가까울수록 중성입자에 의한 어닐링 효과는 극대화된다.
한편, 리플렉터 판은(310) 중성 입자 생성을 위해 필요하며 중성 입자의 생성과 리플렉터 판(310)내의 자유 전자 농도가 비례하므로 자유 전자가 풍부한 금속 재질로 이루어지는 것이 바람직하다.
또한, 비정질 실리콘 증착 단계(S4) 및 결정화 단계(S5)에서 중성 입자가 기판에 균일하게 공급될 수 있도록 플레이트 판(310) 표면의 조도(roughness)가 30um 이하인 것이 바람직하다.
더하여, 리플렉터 판(310)에서 H 이온에 의한 메탈 성분 식각(etching) 현상이 발생하므로, 이를 억제하기 위하여 매 증착 공정 사이에 NF3 등의 불소(fluorine) 가스를 이용하여 리플렉터 판 표면에 부착되어 있는(attached) H를 HF화 하여 제거하는 것이 필요하다.
리플렉터 판에 인가되는 - 바이어스는 리플렉터 판에서 스퍼터링(sputtering)이 발생하지 않는 범위에서 전압이 인가되어야 하며, 박막 증착 시 리플렉터 판에 인가되는 바이어스가 -20V가 넘는 경우에는 과도한 운동 에너지를 가지는 He 중성 입자의 기판 충돌로 인하여 다결정 실리콘 형성에 악영항을 미친다.
증착은 플라즈마 밀도(Plasma density) E12/cm3 order(10^12/cm3) 이상, 압력 E-4 Torr order(10^-4) 이하의 분위기에서 이루어지는 경우에 중성 입자 생성에 바람직하고, 중성 입자가 플라즈마 층을 통과할 때 플라즈마 내 입자들로 인한 산란(Scattering) 손실을 최소화할 수 있다.
도3은 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 대면적 기판 작업 공정을 나타내는 도면이다.
본 발명의 일실시예에 따르면, 대면적 기판(10)이 왕복 운동 가능한 이송부(20)의 상부에 안착되고, 대면적 기판(10)은 플라즈마 형성 공간 하부에 배치된다. 이송부(20)는 플라즈마 형성 공간의 하부에서 왕복 운동을 할 수 있으며, 이를 통하여 기판(10)의 증착이 진행된다.
본 발명의 일실시예에 따르면, 이송부(20)는 소정 시간 간격을 가지고 왕복 운동하거나, 연속적으로 왕복 운동을 할 수 있다.
본 발명에 따르면, 기판(10)이 플라즈마 형성 공간 하부에서 왕복 운동을 하며 증착되므로, 플라즈마 형성 공간, 다시 말해 장치보다 큰 기판의 처리가 가능한 장점이 있다. 이때, 한 쌍의 마이크로파 공급관(110)이 서로 대향하여 평행하게 구성되므로, 기판(10)의 왕복 이송 증착이 가능하다.
즉, 한 쌍의 마이크로파 공급관(110)이 서로 대향하여 평행하게 배치되고, 기판(10)이 왕복 이송됨으로써 대면적 기판(10)의 처리가 가능한 것이다.
또한, 소면적 기판을 처리하는 경우에 복수의 기판을 이송부(20)에 안착시키고 이를 왕복 운동 시킴으로써 복수의 기판을 한 번의 공정으로 처리할 수 있으며, 이에 따라 공정 시간을 획기적으로 단축시킬 수 있다.
이를 더욱 상세히 살펴보면, 대면적 기판(10)이 이송부(20)에 의해 이송되며 플라즈마 공간 하부에서 스캔 방식으로 비정질 실리콘 박막이 증착된다. 증착 후 반응 가스 및 추가 반응 가스 공급을 중단하고 어닐링 가스가 공급된 상태에서 기판이 플라즈마 공간 하부로 다시 이송됨으로써 결정화 단계(S5)의 어닐링 공정이 진행된다.
도4는 본 발명의 다른 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 증착 장치를 나타내는 도면이다. 본 발명의 다른 실시예에 따르면, 복수의 저온 결정화 증착 장치를 일렬로 배치하고 기판이 장치들을 차례대로 통과하면서 Poly-like 비정질 실리콘 증착 공정 및 결정화 공정 등이 동시 또는 순차적으로 진행될 수 있다(In-line type). 즉, 일 단계의 공정이 완료된 기판이 이웃하는 장치에 이송되어 다음 단계 공정이 이루어지거나, 기판이 장치들 사이를 연속적으로 이동하며 공정이 수행될 수 있다.
도5는 본 발명의 일 실시예에 따른 저온 다결정 실리콘 결정화 증착 방법의 Poly-like 비정질 실리콘의 구조를 나타내는 도면으로서, 이는 비정질과 다결정 실리콘 구조 사이의 상태를 가진다.
한편, 본 발명에 따르면 Poly-like 비정질 실리콘 증착률과 중성 입자 어닐링의 정도는 기판의 이송 속도를 제어하여 조절 가능하다.
종래의 OLED 유리 기판 등의 표면 증착은 일반적으로 크게 비정질 실리콘 증착 단계(PECVD 포함), 탈수소 단계 및 ELA(엑시머 레이저 어닐링) 또는 ELC(엑시머 레이저 결정화) 단계의 3단계 공정을 거치며, 각각의 공정이 모두 다른 장치에서 순차적으로 이루어지므로 공정이 번거롭고 복잡한 단점이 있다. 또한, ELA 공정은 엑시머 레이저의 확장성에 기술적 문제가 있어 현실적으로 6세대 디스플레이 적용이 한계인 것으로 알려져 있다.
하지만, 본 발명에 따르면, 작업 공정을 줄이고 작업 시간을 단축시킬 수 있으며, 하나의 장치에서 모든 공정을 진행할 수 있으므로 공정 설비를 간소화하고 설치 비용 및 유지 보수 비용을 줄일 수 있다. 더하여, 장치의 크기보다 큰 대면적 기판(6세대 이상)을 처리할 수 있으므로 기판이 대형화되는 경우에도 기존의 장치를 그대로 사용할 수 있다.
또한, 본 발명은 OLED 제조 공정에서 특히 유용하게 사용될 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
110 : 마이크로파 공급관 120 : 마이크로파 공급 슬롯
130 : 자석 210 : 가스 공급관
220 : 가스 배출구 310 : 리플렉터 판
400: 작업 챔버 410: 가스 배출구

Claims (11)

  1. 금속 재질을 포함하는 리플렉터 수단을 가지는 증착 장치에 의한 증착 방법에 있어서,
    기판을 준비하는 단계;
    비정질 박막 증착 단계; 및
    결정화 단계
    를 포함하는 저온 다결정 실리콘 결정화 증착 방법.
  2. 제1항에 있어서,
    상기 비정질 박막 증착 단계는 플라즈마 발생 공정을 포함하는 저온 다결정 실리콘 결정화 증착 방법.
  3. 제2항에 있어서,
    상기 기판 상에 반응 가스를 공급하는 반응가스 공급 단계
    를 더 포함하고,
    상기 반응 가스 플라즈마에 의해 상기 기판에 비정질 박막이 증착되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  4. 제3항에 있어서,
    상기 기판 상에 추가 반응 가스를 공급하는 추가 반응 가스 공급 단계
    를 더 포함하고,
    상기 기판과 마주하고 음전하를 가지는 상기 리플렉터 수단 및 상기 추가 반응 가스에 의해 상기 기판의 비정질 박막이 준 결정화(Poly-like)되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  5. 제4항에 있어서,
    상기 결정화 단계는,
    어닐링 가스 공급 단계를 포함하고,
    상기 어닐링 가스, 상기 리플렉터 수단 및 상기 플라즈마에 의해 상기 박막이 다결정화되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  6. 제1항에 있어서,
    상기 비정질 박막 증착 단계 및 상기 결정화 단계는 플라즈마 밀도(Plasma density) E12/cm3 order 이상, 압력 E-4 Torr order 이하의 분위기에서 이루어지는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  7. 제5항에 있어서,
    상기 반응 가스는 SiH4 및 H2 중의 어느 하나 이상, 상기 어닐링 가스는 He, Ne 및 Ar 중 어느 하나 이상인 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  8. 제5항에 있어서,
    상기 추가 반응 가스는 He인 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  9. 제5항에 있어서,
    상기 리플렉터 수단에 인가되는 바이어스는 -20V 이하인 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  10. 제5항에 있어서,
    상기 플라즈마는 마이크로파 공급에 의해 발생되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
  11. 제5항에 있어서,
    상기 증착 장치가 일렬로 배치되고 상기 기판이 상기 각각의 상기 증착 장치를 통과하며 공정이 진행되는 것을 특징으로 하는 저온 다결정 실리콘 결정화 증착 방법.
KR1020180057317A 2018-05-18 2018-05-18 저온 다결정 실리콘 결정화 증착 방법 KR102117687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180057317A KR102117687B1 (ko) 2018-05-18 2018-05-18 저온 다결정 실리콘 결정화 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180057317A KR102117687B1 (ko) 2018-05-18 2018-05-18 저온 다결정 실리콘 결정화 증착 방법

Publications (2)

Publication Number Publication Date
KR20190132085A true KR20190132085A (ko) 2019-11-27
KR102117687B1 KR102117687B1 (ko) 2020-06-02

Family

ID=68730250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180057317A KR102117687B1 (ko) 2018-05-18 2018-05-18 저온 다결정 실리콘 결정화 증착 방법

Country Status (1)

Country Link
KR (1) KR102117687B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026625A (ko) * 1998-10-22 2000-05-15 장진 플라즈마를 이용한 비정질 막의 결정화 장비
KR20080102273A (ko) * 2006-08-28 2008-11-24 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 플라즈마 산화 처리 방법
KR20090010757A (ko) * 2007-07-24 2009-01-30 삼성전자주식회사 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
KR20090104941A (ko) * 2008-04-01 2009-10-07 주식회사 케이씨텍 솔라셀 제조장치
KR20110098307A (ko) * 2010-02-26 2011-09-01 성균관대학교산학협력단 반도체 기판 및 이의 제조 방법
KR20120020941A (ko) * 2010-08-31 2012-03-08 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026625A (ko) * 1998-10-22 2000-05-15 장진 플라즈마를 이용한 비정질 막의 결정화 장비
KR20080102273A (ko) * 2006-08-28 2008-11-24 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 플라즈마 산화 처리 방법
KR20090010757A (ko) * 2007-07-24 2009-01-30 삼성전자주식회사 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법
KR20090104941A (ko) * 2008-04-01 2009-10-07 주식회사 케이씨텍 솔라셀 제조장치
KR20110098307A (ko) * 2010-02-26 2011-09-01 성균관대학교산학협력단 반도체 기판 및 이의 제조 방법
KR20120020941A (ko) * 2010-08-31 2012-03-08 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치

Also Published As

Publication number Publication date
KR102117687B1 (ko) 2020-06-02

Similar Documents

Publication Publication Date Title
US10937678B2 (en) Substrate support with multiple embedded electrodes
US11257685B2 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
US9847228B2 (en) Method for selectively depositing a layer on a three dimensional structure
KR100374993B1 (ko) 이씨알플라즈마발생기및이씨알플라즈마발생기를구비하는이씨알에칭시스템
JP5704577B2 (ja) プラズマ処理装置および処理対象物を処理する方法
TW201903179A (zh) 電漿反應器中類鑽石碳的沉積或處理及電漿反應器
CN102187010B (zh) 薄膜形成方法以及场效应晶体管的制造方法
US20060226119A1 (en) Method for generating plasma method for cleaning and method for treating substrate
US8975603B2 (en) Systems and methods for plasma doping microfeature workpieces
Okumura Inductively coupled plasma sources and applications
JP2015531025A (ja) 三次元金属堆積技術
WO1993018201A1 (en) Plasma implantation process and equipment
JP5377749B2 (ja) プラズマ生成装置
JP2023153825A (ja) 裏側物理的気相堆積の方法及び装置
KR102117687B1 (ko) 저온 다결정 실리콘 결정화 증착 방법
JPS62203328A (ja) プラズマｃｖｄ装置
JP5748858B2 (ja) プラズマ成膜装置およびプラズマ成膜方法
CN102187008A (zh) 溅射装置、薄膜形成方法以及场效应晶体管的制造方法
KR20140126518A (ko) 기판 처리 장치
US10811273B2 (en) Methods of surface restoration for nitride etching
JP2003273033A (ja) プラズマ反応装置
JP2003273094A (ja) Ｃｖｄ装置及びｃｖｄ装置における成膜後の後処理工程を行う方法
KR20080093705A (ko) 박막 증착 장치 및 이를 이용한 박막 트랜지스터의제조방법
JPH0530500B2 (ko)
KR20190061287A (ko) 진공 플라즈마 반응 장치 및 이의 조립 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant