JP3422435B2 - 結晶性ケイ素膜の製造方法、結晶性ケイ素膜、半導体装置およびアクティブマトリクス基板 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばガラス等の絶縁
基板上に薄膜トランジスタが形成されたアクティブマト
リクス型の液晶表示装置やイメージセンサーなどに利用
され、非晶質ケイ素膜を結晶化した結晶性ケイ素膜、並
びに、この結晶性ケイ素膜を備えた半導体装置に関す
る。

【０００２】

【従来の技術】上記アクティブマトリクス型液晶表示装
置やイメージセンサー等において使用される半導体装置
としては、ガラス等の絶縁基板上に薄膜トランジスタ
（ＴＦＴ）が形成され、このＴＦＴにより画素を駆動す
る構成のものが知られている。

【０００３】上記ＴＦＴには、薄肉のケイ素半導体膜を
用いるのが一般的である。そのケイ素半導体膜として
は、非晶質ケイ素（ａ−Ｓｉ）半導体からなるものと、
結晶性を有するケイ素半導体からなるものとの２つに大
別される。前者の非晶質ケイ素半導体は、作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電性等
の物性が結晶性を有するケイ素半導体に比べて劣る。こ
のため、今後、より高速特性を得るためには、後者の結
晶性を有するケイ素半導体からなるＴＦＴの作製方法の
確立が強く求められていた。

【０００４】ところで、結晶性を有するケイ素半導体と
しては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む
非晶質ケイ素、結晶性と非晶質性の中間の状態を有する
セミアモルファスケイ素等を使用したものが知られてお
り、そのケイ素半導体を得る方法としては以下のものが
知られている。

【０００５】（１）成膜時に結晶性を有する膜を直接成
膜する方法（第１の方法） （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法（第２の方
法） （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法（第３の方
法） しかしながら、第１の方法では、成膜工程と同時に結晶
化が進行するので、大粒径の結晶性ケイ素を得るにはケ
イ素膜の厚膜化が不可欠であり、良好な半導体物性を有
する膜を基板上に全面に渡って均一に成膜することが技
術上困難である。また、成膜温度が６００℃以上と高い
ので、安価なガラス基板が使用できずコストが上昇する
という問題があった。

【０００６】また、第２の方法では、溶融固化過程の結
晶化現象を利用するため、小粒径ながら粒界を良好な状
態に処理でき、高品質な結晶性ケイ素膜を得ることがで
きる。しかし、現在最も一般的に使用されているエキシ
マレーザーを例にとると、レーザー光の照射面積が小さ
いためスループットが低いという問題がまず有り、また
大面積基板の全面を均一に処理するにはレーザーの安定
性が充分ではなく、次世代の技術という感が強い。

【０００７】第３の方法は、第１、第２の方法と比較す
ると大面積に対応できるという利点はあるが、結晶化に
際して６００℃以上の高温にて数十時間にわたる加熱処
理が必要である。すなわち、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させるという相反する問題点を同時に
解決する必要がある。また、この方法では、固相結晶化
現象を利用するため、成長した結晶粒同士がぶつかり合
って結晶粒界が形成され、その粒界はキャリアに対する
トラップ準位として働く。したがって、その結晶粒径が
小さい場合には、ＴＦＴの移動度を低下させ、さらに特
性をばらつかせる大きな原因となっている。

【０００８】そこで、結晶粒界を大粒径化させる特開平
４−２４５４８２の方法（第４の方法）および特開平５
−２４３５７５の方法（第５の方法）が提案されてい
る。具体的には、第４の方法では、結晶性ケイ素膜の平
均粒径を、その結晶性ケイ素膜の膜厚の１／２倍〜４倍
となるようにすることにより、高移動度ＴＦＴを得てい
る。一方、第５の方法では、ＴＦＴのチャネル領域を多
結晶ケイ素膜にて形成すると共に、その多結晶ケイ素膜
の結晶粒径を、ＴＦＴのチャネル長の１／５以上、且つ
ＴＦＴのチャネル幅の１／３以上の大きさにすることに
より、高移動度、低リーク電流のＴＦＴを得ている。

【０００９】また、結晶粒界によるＴＦＴ特性のばらつ
きを低減する方法としては、特開平３−２９１９７２で
提案されている方法（第６の方法）が最も一般的であ
る。この方法は、ＴＦＴのチャネル領域を０．５〜５μ
ｍの結晶粒径を持つ多結晶ケイ素膜により構成すると共
に、チャネル幅より結晶粒径を小さくし、すべてのＴＦ
Ｔのチャネル部に結晶粒界を存在させることにより、Ｔ
ＦＴ素子のばらつきを小さくする方法である。

【００１０】また、結晶粒界のＴＦＴに及ぼす影響を抑
制すべく、結晶粒界を人為的に制御する第７の方法が提
案されている（特開平５−１３６０４８）。この方法で
は、非晶質ケイ素膜の上に注入窓を有するマスク等を形
成し、その注入窓を通して結晶成長の核となる異物を選
択的に非晶質ケイ素膜中に導入し、加熱することによ
り、注入窓を中心として成長させた単一の結晶粒を得、
さらにその単一の結晶粒の上にＴＦＴ素子を形成する方
法である。これにより、結晶粒界の影響を受けない半導
体装置が作製されることとなる。なお、上記異物として
は、粒径１０〜１００ｎｍのＳｉ粒子を用い、このＳｉ
粒子を高圧の窒素ガスとともに非晶質ケイ素膜に吹きつ
けて成長核を形成している。

【００１１】

【発明が解決しようとする課題】ところで、上述したア
クティブマトリクス基板やイメージセンサーなどでは、
大面積基板の全面にわたって均一な特性を有する高性能
ＴＦＴが求められ、そのためには、基板全面にわたって
均一で良好な結晶性を有する半導体薄膜を簡便なプロセ
スで形成する技術が不可欠である。

【００１２】しかしながら、上述の従来方法では、この
ような半導体薄膜を得ることは困難であった。以下にそ
の理由を具体的に説明する。

【００１３】現状では、大面積基板対応を考えると、得
られた結晶性が基板内である程度安定している上記第３
の方法である固相結晶化法を用いるのが最も好ましい。
しかし、上述のように結晶粒界の問題がいまなお残って
おり、上記半導体薄膜を得ることに用いるのは好ましく
ない。また、第４の方法や第５の方法では、大粒径の結
晶性ケイ素膜を用いるためＴＦＴの特性は向上するが、
逆にＴＦＴのチャネル内の存在する粒界数が低減するた
めに粒界数の違いによるＴＦＴ素子のばらつきが非常に
顕著になる。また、第６の方法では、結晶粒径を小さく
し、それぞれの素子が均等に粒界の影響を受けることで
特性の均一化を図るものであるが、そこで記載されてい
る結晶性ケイ素膜は実際には５μｍ以下の様々な大きさ
の結晶粒が混在した結晶性ケイ素膜であり、それぞれの
素子内の粒界数は大きくばらつき、素子の均一性は改善
されない。

【００１４】加えて、上記第４、第５および第６の方法
の場合には、次の問題がある。その大きな原因は、固相
結晶化現象そのものにある。すなわち、上記各方法にあ
っては、それらに記載されている実施例で述べられてい
るように、減圧化学気相成長（ＬＰＣＶＤ）法によって
成膜された非晶質ケイ素膜を６００℃程度で長時間の加
熱処理をし、固相状態で結晶化する手法を用いている。
この手法は、ごく一般的な結晶性ケイ素膜の作製方法で
ある。このような固相結晶化法では、加熱処理の直後か
ら結晶核の発生は起こらず、一定の潜伏期間、例えば６
００℃で４時間程度を経て結晶核の発生が始まる。その
後、一定の核発生速度で、結晶核の発生が継続する。し
たがって、先に発生した核は大きく成長するが、後で発
生した核は先に形成された結晶粒とぶつかって成長でき
ず、小さな結晶粒となって残る。よって、結果として得
られる結晶性ケイ素膜の結晶粒径は、大きな拡がりをも
って分布し、０〜５μｍの間の大きさの結晶粒が混在し
た膜となってしまう。

【００１５】以上述べたような理由から、上述した固相
結晶化法を用いる第４、第５および第６の方法で得られ
る結晶性ケイ素膜でＴＦＴを作製した場合、結晶粒界の
数のばらつきによるＴＦＴ素子のばらつきを防ぐことは
不可能であると考えられる。

【００１６】また、第７の方法では、注入窓を通して選
択的にＳｉ粒子を非晶質ケイ素膜中に導入して結晶成長
の核を形成するが、その注入窓の内部での結晶核の発生
は一つではなく、多数の結晶核が発生し、そこから結晶
成長が起こる。したがって、実際には、特開平５−１３
６０４８に記載されているようなＳｉ粒子の注入窓を中
心とした単一の結晶粒はできず、注入窓内に発生した多
数の核により結晶粒界が形成される。よって、この提案
方法では実際に結晶粒界を制御することは不可能であ
り、その上に作製されるＴＦＴは結晶粒界の影響を受
け、安定した特性のものを得るのは難しい。さらに、結
晶核となるＳｉ粒子を選択導入する際に注入マスクが必
要であることから、本来の半導体装置の製造プロセスに
は直接関係のない余分な工程が増えることになる。よっ
て、生産性の面でのデメリットが大きく、結果として製
品の高コスト化につながる。

【００１７】さらに、以上述べた第４、第５、第６およ
び第７の方法のどれにおいても、結晶化のための加熱処
理工程における問題は解決できない。これらの方法によ
る場合には、温度６００℃で数十時間以上の加熱処理が
必要である。ゆえに、ＳＯＩ基板やＳＯＳ基板には有効
な技術であるが、安価なガラス基板に結晶性ケイ素膜を
作製しＴＦＴ素子を形成することは困難である。例え
ば、アクティブマトリクス型の液晶表示装置に用いられ
るコーニング７０５９ガラスはガラス歪点が５９３℃で
あり、基板の大面積化を考慮した場合、６００℃以上の
加熱には問題がある。

【００１８】以上述べたように、従来の各方法による場
合には、基板全面にわたって均一で良好な結晶性を有す
る半導体薄膜を形成することが不可能であった。それ故
に、液晶表示装置のアクティブマトリクス基板のように
一つの基板上に数十万個も形成されるＴＦＴを、高性能
に、しかも均一性かつ生産性よく作製することは、上記
の各方法では困難であった。

【００１９】加えて、半導体装置の低コスト化、大面積
化の要望にしたがい、４００ｍｍ角以上のガラス基板に
対応できるほど均一性に優れた良好な結晶性を有する半
導体薄膜、そして均一性、安定性に優れた半導体装置お
よびその製造方法が要求されている。

【００２０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、６００℃以下の熱処理に
より作製が可能であり、しかも大面積基板に対応可能と
すべく基板全面にわたり均一な結晶性を有する状態にで
きる半導体薄膜、およびそのような半導体薄膜を備えた
半導体装置を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明の結晶性ケイ素膜
の製造方法は、絶縁表面を有する基板上に形成される非
晶質ケイ素膜の上面または下面に１×１０^１１〜１×１
０^１４ａｔｏｍｓ／ｃｍ^２の面密度で結晶化を助長する
触媒元素を添加する工程と、触媒元素が添加された非晶
質ケイ素膜を加熱処理することにより該非晶質ケイ素膜
中に触媒元素を拡散させ、拡散した触媒元素が集団しク
ラスターとなることにより、それぞれ隣接する結晶核間
がほぼ一定の距離となるように結晶核を発生させ、新た
な結晶核の発生を防止した状態で、前記結晶核に基づい
て結晶成長させる工程と、を含み、そのことにより上記
目的が達成される。

【００２２】前記非晶質ケイ素膜の膜厚が２５〜１００
ｎｍである。

【００２３】

【００２４】本発明の結晶性ケイ素膜において、結晶粒
径の大きさのばらつきが±２０％以下である構成とする
ことができる。

【００２５】本発明の結晶性ケイ素膜において、前記非
晶質ケイ素膜を結晶化させる加熱温度を５８０℃以下と
して得られた構成とすることができる。

【００２６】本発明の半導体装置は、前記結晶性ケイ素
膜を活性領域として用いており、そのことにより上記目
的が達成される。

【００２７】本発明の半導体装置は、絶縁表面を有する
基板上に結晶性を有するケイ素膜を利用してチャネル領
域が構成された薄膜トランジスタを複数個有する半導体
装置であって、該チャネル領域内のチャネル方向を横切
る結晶粒界の個数が、それぞれの薄膜トランジスタ間で
±２０％以内のばらつきであるので、そのことにより上
記目的が達成される。

【００２８】本発明の半導体装置は、絶縁表面を有する
基板上に結晶性を有するケイ素膜を利用してチャネル領
域が構成された薄膜トランジスタを複数個有する半導体
装置であって、該チャネル領域内のチャネル方向を横切
る結晶粒界の個数が、それぞれの薄膜トランジスタ間で
±１個以内のばらつきであるので、そのことにより上記
目的が達成される。

【００２９】本発明の半導体装置は、絶縁表面を有する
基板上に結晶性を有するケイ素膜を利用してチャネル領
域が構成された薄膜トランジスタを複数個有する半導体
装置であって、該チャネル領域内のチャネル方向を横切
る結晶粒界の個数が、該基板上に形成された全薄膜トラ
ンジスタの７０％以上において同数であるので、そのこ
とにより上記目的が達成される。

【００３０】

【００３１】

【００３２】

【００３３】

【作用】本願発明者らは、非晶質ケイ素膜に、結晶化を
助長する触媒元素を導入して結晶化させることにより、
以下の知見を得た。即ち、 非晶質ケイ素膜を加熱処理により結晶化させる際、加
熱処理の初期であって、結晶核の発生がある期間におい
てのみ、結晶核の発生が集中的に発生すること その後に結晶成長させた結晶性ケイ素膜において、あ
るいは非晶質ケイ素膜を結晶化させる過程において、結
晶核の発生が、それぞれの隣接する結晶核間で、ほぼ一
定の距離をおいて行われること 得られた結晶性ケイ素膜を用いることにより、従来の
固相結晶化法で作製される結晶性ケイ素膜に比べ、結晶
の均一性が飛躍的に向上して結晶粒径がほぼ一定の大き
さに揃った高品質な結晶性ケイ素膜が得られること。

【００３４】図４に非晶質ケイ素膜を加熱処理（アニー
ル）により結晶化する場合の核発生速度（縦軸）とアニ
ール時間（横軸）との関係を示す。図中の破線４０２は
従来の固相結晶化法を用いた場合の関係を示しており、
図中の実線４０１は本発明による場合の関係を表してい
る。

【００３５】この図より理解されるように、破線４０２
に示す従来の固相結晶化法を用いた場合には、核発生速
度０の潜伏期間を経て核発生が始まり、その後、結晶化
が終了するまで一定の速度で核発生が継続する。これに
対して、実線４０１に示す本発明により半導体薄膜を形
成する場合には、結晶成長初期のある期間においてのみ
集中的に核発生が起こることで、一時的に非常に大きな
核発生速度を示すが、その後、結晶核の発生は停止し、
核発生速度はほぼ０となる。この時点で結晶化は終了し
ておらず、さらにそれらの核を中心として結晶成長が継
続する。

【００３６】図５は、作製される結晶性ケイ素膜におけ
る結晶粒径の分布を、横軸に結晶粒径、縦軸に頻度をと
って示している。図中の破線５０２は従来の固相結晶化
法を用いた場合の分布を示しており、図中の実線５０１
は本発明による場合の分布を表している。

【００３７】この図５より理解されるように、破線５０
２にて示す従来の固相結晶化法で得られる結晶性ケイ素
膜では、その結晶粒径が０から数μｍの間で大きな拡が
りをもって分布する。これに対して、実線５０１にて示
す本発明の結晶性ケイ素膜では、ある大きさにほぼ揃っ
て結晶粒径が分布する。以上のことより、結晶粒径の大
きさは、集中的に核発生が起こる際の核発生密度に依存
することがわかる。

【００３８】したがって、結晶核の発生が起こる初期の
ある期間においてのみ結晶核の発生を集中的に発生さ
せ、その後結晶成長させることにより、結晶粒径がほぼ
揃っている結晶性ケイ素膜を得ることが可能となる。ま
た、基板上に複数形成される半導体素子にその結晶性ケ
イ素膜を用いるようにすることにより、均一性および安
定性の非常に優れた半導体装置が得られることになる。

【００３９】図６は、非晶質ケイ素膜が結晶成長する過
程の結晶核発生におけるそれぞれの隣接する結晶核間の
距離の分布を、横軸に結晶核の隣接間距離、縦軸に頻度
をとって示している。図中の破線６０２は従来の固相結
晶化法を用いた場合の分布を示しており、図中の実線６
０１は本発明による場合の分布を表している。

【００４０】この図より理解されるように、破線６０２
に示す従来の固相結晶化法により結晶化する場合には、
全くランダムに結晶核の発生が起こり、隣接して発生す
る結晶核間の距離は、大きな拡がりをもって分布する。
これに対し、実線６０１に示す本発明による場合には、
隣接して発生する結晶核間の距離はほぼ一定の大きさに
まとまっている。

【００４１】以上のことより、結晶成長の過程におい
て、それぞれ成長した結晶粒同士がぶつかり合って結晶
粒径が決定され、結晶成長が終了するものと考えられ
る。また、隣接する結晶核間の距離は大きな意味をもっ
ており、その値が大きくばらつくと結果として結晶粒径
も大きくばらつくこととなる。

【００４２】したがって、非晶質ケイ素膜を結晶成長さ
せる過程における結晶核の発生を、それぞれの隣接する
結晶核間でほぼ一定の距離をおいて行わせて結晶性ケイ
素膜を得る。そして、この結晶性ケイ素膜を用いること
で、基板上に複数の半導体素子を有する半導体装置とし
ては、非常に均一性、安定性に優れた半導体装置が得ら
れる。

【００４３】また、本発明の結晶性ケイ素膜を使用する
ことにより、条件のシビアな液晶表示装置のアクティブ
マトリクス基板にも適応できるものとなる。以下にその
理由を説明する。

【００４４】基板上に複数個の半導体素子を有する半導
体装置の中でも、液晶表示装置のアクティブマトリクス
基板は、一基板上に数十万個以上の素子を有し、それぞ
れの半導体素子の特性がばらつくとそれが表示むらとな
って表面に現れるため、非常に素子の均一性が要求され
る。換言すると、アクティブマトリクス基板に要求され
る均一性を満たすことで、他の半導体装置においても、
それらに要求される基準以上の良好な均一性が得られ
る。現在、一般的に液晶表示装置のアクティブマトリク
ス基板で要求されている半導体素子の特性の均一性は、
その電界効果移動度、Ｓ値で±２０％以内であり、それ
以上の値で素子の特性がばらつくと、画面を見ている人
の目には表示むらとなって現れることが判明している。
したがって、現在、液晶表示装置のアクティブマトリク
ス基板では、主に特性のばらつきの少ないａ−ＳｉＴＦ
Ｔが一般に用いられている。その理由は、従来の結晶性
ケイ素膜を用いた場合には、単体ＴＦＴとしては素子の
性能が向上するが、結晶粒界の大きなばらつきのため素
子の特性がばらつき、上記の条件を満たすことはできな
いからである。

【００４５】しかし、本発明の結晶性ケイ素膜の中でも
特に、結晶性ケイ素膜における結晶粒径の大きさのばら
つきが±２０％以内のものである場合には、上記のよう
なアクティブマトリクス基板に要求される厳しい基準を
クリアーできることがわかった。さらに、この半導体薄
膜を用いることで周辺駆動回路も同一基板上に形成で
き、装置の高性能化、コンパクト化、低コスト化が同時
に行える。

【００４６】また、本発明は、非晶質ケイ素膜の結晶化
への加熱温度を５８０℃以下とすることができるので、
安価なガラス基板上に良好な結晶性ケイ素膜を作製する
ことができるものとなる。その理由は、コーニング７０
５９ガラスのガラス歪点５９３℃より小さく、またガラ
スの収縮を考慮した場合でも、それより２０℃程低い温
度であるからである。

【００４７】本発明では、基板上に結晶性を有するケイ
素膜を利用してチャネル領域が構成されたＴＦＴを複数
個有する半導体装置において、ＴＦＴのチャネル長Ｌと
平均の結晶粒径Ｒとの関係がＬ＞５Ｒのときには、チャ
ネル領域内のチャネル方向を横切る結晶粒界の個数のば
らつきを、それぞれのＴＦＴ間で±２０％以内とする。
これにより、ＴＦＴサイズと結晶粒径との関係によっ
て、それぞれのＴＦＴに含まれる結晶粒界の個数が変わ
っても、ＴＦＴ特性はそのチャネル領域においてチャネ
ル方向（キャリアの移動方向）を横切る結晶粒界の個数
で大きく左右されることがなくなる。故に、上記のアク
ティブマトリクス基板に要求される均一性を達成でき、
均一性の面で優れた半導体装置が得られる。

【００４８】更に、ＴＦＴのチャネル長Ｌと平均の結晶
粒径Ｒとの関係がＬ＜５Ｒのときには、チャネル領域内
のチャネル方向を横切る結晶粒界の個数のばらつきを、
それぞれのＴＦＴ間で±１個以内とする。これにより、
上記のアクティブマトリクス基板に要求される均一性を
達成でき、均一性の面で優れた高性能な半導体装置が得
られる。

【００４９】さらに、ＴＦＴのチャネル長Ｌと平均の結
晶粒径Ｒとの関係がＬ≦Ｒのときには、チャネル領域内
のチャネル方向を横切る結晶粒界の個数が、基板内の７
０％以上のＴＦＴにおいて同数とする。これにより、上
記のアクティブマトリクス基板に要求される均一性を達
成でき、非常に高性能で均一性の面でも優れた半導体装
置が得られる。従来より知られている結晶性ケイ素膜で
は、上記のような条件で基板上に複数個のＴＦＴを有す
る半導体装置を設けることは不可能であったが、本発明
の結晶性ケイ素膜を利用して初めて可能となった。

【００５０】また、上述したように本発明の結晶性ケイ
素膜を作製する方法は、非晶質ケイ素膜にその結晶化を
助長する触媒元素を導入し、加熱によって結晶化させる
方法であり、最も効率的かつ簡便な方法である。この方
法において、本願発明者らの研究によれば、非晶質ケイ
素膜の表面にニッケルやパラジウム等の金属元素を微量
に導入させ、しかる後に加熱することにより、５５０
℃、４時間程度の処理時間で結晶化を行えることが判明
している。このメカニズムは、まず金属元素を核とした
結晶核発生が早期に起こり、その後その金属元素が触媒
となって結晶成長を助長し、結晶化が急激に進行するこ
とで理解される。そういった意味で、本願明細書におい
て、これらの金属元素を触媒元素と呼ぶ。

【００５１】このような触媒元素により結晶化が助長さ
れて結晶成長した結晶性ケイ素膜の結晶粒内は、通常の
固相成長法により一つの結晶核から成長させた結晶粒が
双晶構造であるのに対して、何本もの針状結晶あるいは
柱状結晶が入り込んだ構成となっており、それぞれの針
状結晶あるいは柱状結晶内部は理想的な単結晶状態とな
っている。この場合における結晶核の発生密度は、導入
される触媒元素の量で決まっており、結晶核がある一定
の期間においてのみ集中的に発生することから、触媒元
素の量を変えることで結晶粒径の大きさを調製できる。
また、そのとき発生する結晶核の隣接間距離は、ほぼ一
定寸法に揃っている。この理由は、核発生の前段階とし
てａ−Ｓｉ膜中を触媒元素が拡散し、ある程度の集団
（クラスター）となって初めて核となるのではないかと
考えられる。さらに、その後、レーザー光あるいは強光
を照射することで、その結晶粒内の結晶性がさらに助長
され、結晶粒界部も処理されて、基板全面にわたって良
好な結晶性を示す結晶性ケイ素膜が得られる。

【００５２】また、結晶粒径の大きさを調製し、結晶核
の隣接間距離をほぼ一定寸法に揃えるには、触媒元素の
導入量の調整だけでなく、結晶核の発生量を調整するこ
とによっても可能である。例えば、図４に示したアニー
ル時間と核発生速度との関係を示す実線４０１に基づ
き、結晶核が集中的に発生する一定時間Ｔの一部におい
て、つまり途中までの時間において、結晶核を発生さ
せ、その後、結晶核の発生を防止した状態で結晶成長さ
せる方法を採用できる。この方法においては、結晶核を
発生させる時間（＜Ｔ）を調整すれば、結晶核の発生量
や結晶核の一定な隣接間距離を調節できる。また、その
後に結晶成長させるので、結晶粒径も調節できる。な
お、上述した触媒元素の導入量により結晶核の発生量や
結晶核の一定な隣接間距離、更には結晶粒径の調整を行
うのは、上記一定時間Ｔの全部が経過した後である。但
し、この触媒元素の導入量による調整は、上述した一定
時間Ｔの途中までで結晶核の発生を終了させる方法にも
適用させてもよい。

【００５３】更には、触媒元素を導入しない、図４の破
線４０２の関係に基づき、結晶核が発生する時間の一部
または全部において結晶核を発生させ、その後に結晶核
の発生を防止した状態で結晶成長させる方法も採用でき
る。なお、結晶成長させる際に、結晶核の発生を防止す
るのは、余分な結晶核の発生により結晶粒径の大きさの
調整を行えなくなるのを防ぐためである。このような状
態で結晶成長させる手法については、結晶核が発生しな
い温度まで加熱温度を下げて結晶成長させることなどが
該当する。

【００５４】このような核発生や結晶成長を行うことに
より、上述したＬ＞５Ｒ、Ｌ＜５ＲまたはＬ≦Ｒの場合
に必要とされるような結晶粒界の個数の調整が可能とな
る。

【００５５】本発明においては、触媒元素としてＮｉを
用いた場合に最も顕著な効果を得ることができるが、そ
の他利用できる触媒元素の種類としては、Ｃｏ、Ｐｄ、
Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂ
を利用することができる。これらから選ばれた一種また
は複数種類の元素であれば、微量（膜中濃度１×１０¹⁶
ｃｍ^ー2以上）で結晶化助長の効果があるため、ＴＦＴな
どの半導体素子への影響は問題はない。

【００５６】さらに、本願発明者らは、液晶表示装置の
アクティブマトリクス基板やイメージセンサー、三次元
ＩＣなどの半導体装置を構成する半導体薄膜に、本発明
を適用することで、ＴＦＴなどの素子の特性の均一性が
大きく向上でき、さらに高性能な半導体装置が得られる
ことを確認した。

【００５７】

【実施例】以下に本発明の実施例を具体的に説明する。

【００５８】〔第１実施例〕本発明の第１実施例につい
て説明する。本実施例では、ガラス基板上にＮ型ＴＦＴ
を作製する際の工程において、本発明を利用した場合に
ついてである。

【００５９】図１は、本実施例におけるＴＦＴの作製工
程の概要を示す断面図である。この作製工程において
は、（Ａ）→（Ｄ）の順にしたがって順次進行する。

【００６０】まず、図１（Ａ）に示すように、ガラス基
板１０１上に、例えばスパッタリング法によって厚さ２
００ｎｍ程度の酸化ケイ素からなる下地膜１０２を形成
する。この下地膜１０２は、ガラス基板１０１からの不
純物の拡散を防ぐために設けられる。

【００６１】次に、減圧ＣＶＤ法あるいはプラズマＣＶ
Ｄ法によって、厚さ２５〜１００ｎｍ、例えば８０ｎｍ
の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３
を成膜する。

【００６２】次に、真空蒸着法によって、ニッケルの極
薄膜１０４を成膜する。この際のニッケルの基板上の面
密度は、１×１０¹¹〜１×１０¹⁴ａｔｏｍｓ／ｃｍ²、
例えば１×１０¹³ａｔｏｍｓ／ｃｍ²となるようにし
た。そして、これを水素還元雰囲気下または不活性雰囲
気下、加熱温度５２０〜５８０℃で数時間から数十時
間、例えば５５０℃で４時間アニールして結晶化させ
る。この際、表面に蒸着されたニッケルの極薄膜１０４
中のニッケルが核となり、加熱直後から１５分の間まで
で結晶核発生が終了する。このとき（加熱１５分後）の
核発生密度は６〜８×１０⁷個／ｃｍ²であり、それぞれ
の結晶核の隣接間距離は１〜１．５μｍであった。その
後の加熱処理では新たに結晶核は発生せず、加熱処理後
１５分間の間に起こった核発生のみで結晶成長が行われ
る。結果として得られる結晶粒径は１〜１．５μｍで、
このときの結晶粒径のばらつきは±１５％以内であっ
た。

【００６３】次に、図１（Ｂ）に示すように、不要な部
分の結晶性ケイ素膜１０３を除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜１０３ｎを形
成する。

【００６４】次に、図１（Ｃ）に示すように、上記結晶
性ケイ素膜１０３ｎを覆うようにして、厚さ２０〜１５
０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶
縁膜１０５として成膜する。酸化ケイ素膜の形成には、
ここではＴＥＯＳを原料とし、酸素とともに基板温度１
５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦ
プラズマＣＶＤ法で分解・堆積した。あるいは、ＴＥＯ
Ｓを原料としてオゾンガスとともに減圧ＣＶＤ法もしく
は常圧ＣＶＤ法によって、基板温度を３５０〜６００
℃、好ましくは４００〜５５０℃として形成してもよ
い。

【００６５】次に、成膜後、ゲート絶縁膜自身のバルク
特性および結晶性ケイ素膜／ゲート絶縁膜の界面特性を
向上するために、不活性ガス雰囲気下で４００〜６００
℃で３０〜６０分アニールを行った。

【００６６】次に、スパッタリング法によって、厚さ４
００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを
成膜する。そして、アルミニウム膜をパターニングし
て、ゲート電極１０６を形成する。

【００６７】次に、このアルミニウムの電極の表面を陽
極酸化して、表面に酸化物層１０７を形成する。陽極酸
化は、酒石酸が１〜５％含まれたエチレングリコール溶
液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、
その状態で１時間保持して終了させる。得られた酸化物
層１０７の厚さは２００ｎｍである。なお、この酸化物
層１０７は、後のイオンドーピング工程において、オフ
セットゲート領域を形成する厚さとなるので、オフセッ
トゲート領域の長さを上記陽極酸化工程で決めることが
できる。

【００６８】次に、イオンドーピング法によって、ゲー
ト電極１０６とその周囲の酸化物層１０７をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ₃）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
¹⁵〜８×１０¹⁵ｃｍ^ー2、例えば２×１０¹⁵ｃｍ^ー2とす
る。この工程により、不純物が注入された領域１０９と
１１０は後にＴＦＴのソース／ドレイン領域となり、ゲ
ート電極１０６およびその周囲の酸化層１０７にマスク
され不純物が注入されない領域１０８は、後にＴＦＴの
チャネル領域となる。このときのチャネル長Ｌが１０μ
ｍとなるように設計すると、チャネル領域内でチャネル
方向を横切る結晶粒界数は７〜１０となり、それぞれの
ＴＦＴ間で±２０％以内のばらつき内に収まる。

【００６９】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅
４０ｎｓｅｃ）を用い、エネルギー密度１５０〜４００
ｍＪ／ｃｍ²、好ましくは２００〜２５０ｍＪ／ｃｍ²で
照射を行った。こうして形成されたＮ型不純物（リン）
領域１０９、１１０のシート抵抗は、２００〜８００Ω
／□であった。

【００７０】次に、図１（Ｄ）に示すように、厚さ６０
０ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜１１１として形成する。酸化ケイ素膜を用いる場
合には、ＴＥＯＳを原料として、これと酸素とのプラズ
マＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは
常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた
良好な層間絶縁膜が得られる。また、ＳｉＨ₄とＮＨ₃を
原料ガスとしてプラズマＣＶＤ法で成膜された窒化ケイ
素膜を用いれば、活性領域／ゲート絶縁膜の界面へ水素
原子を供給し、ＴＦＴ特性を劣化させる不対結合手を低
減する効果がある。

【００７１】次に、層間絶縁膜１１１にコンタクトホー
ルを形成して、金属材料、例えば窒化チタン膜とアルミ
ニウム膜との多層膜によってＴＦＴの電極・配線１１
２、１１３を形成する。

【００７２】最後に、１気圧の水素雰囲気で３５０℃、
３０分のアニールを行い、ＴＦＴを完成させる。

【００７３】本ＴＦＴを、画素電極のスイッチング素子
として用いる場合には、電極・配線１１２または１１３
をＩＴＯなど透明導電膜からなる画素電極に接続し、も
う一方の電極より信号を入力する。また、本ＴＦＴを薄
膜集積回路に用いる場合には、ゲート電極１０６上にも
コンタクトホールを形成し、必要とする配線を施せばよ
い。

【００７４】以上の実施例にしたがって実際に作製した
ＮＴＦＴは、電界効果移動度は５０〜７０ｃｍ²／Ｖ
ｓ、Ｓ値は０．８〜１．０Ｖ／桁、閾値電圧２〜３Ｖと
いう良好な特性を示した。基板内におけるＴＦＴ特性の
ばらつきは、電界効果移動度で±１２％、閾値電圧で±
８％以内であった。

【００７５】本実施例のＴＦＴはアクティブマトリクス
型の液晶表示装置のドライバー回路や画素部分は勿論、
同一基板上にＣＰＵを構成する素子としても用いること
ができる。なお、ＴＦＴの応用範囲としては、液晶表示
装置のみではなく、一般に言われる薄膜集積回路に利用
できることは言うまでもない。このことは、以下の各実
施例においても同様である。

【００７６】〔第２実施例〕本発明の第２実施例につい
て説明する。本実施例では、ガラス基板上にＰ型ＴＦＴ
を作製する際の工程において、本発明を利用した場合で
ある。

【００７７】図２は、本実施例にかかるＴＦＴの作製工
程を示す断面図である。この作製工程は、（Ａ）→
（Ｄ）の順にしたがって順次進行する。

【００７８】まず、図２（Ａ）に示すように、ガラス基
板２０１上に、例えばスパッタリング法により厚さ２０
０ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成す
る。

【００７９】次に、プラズマＣＶＤ法によって、厚さ２
５〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜する。

【００８０】次に、例えば酢酸ニッケルあるいは硝酸ニ
ッケル等のニッケル塩の水溶液２０４を基板全面に塗布
し、その後スピンナーにて均一に乾燥させる。この際の
水溶液中のニッケル濃度は５〜１００ｐｐｍが適当で、
ここでは２５ｐｐｍとした。そして、これを水素還元雰
囲気下または不活性雰囲気下、加熱温度５２０〜５８０
℃で数時間から数十時間、例えば５５０℃で４時間アニ
ールして結晶化させる。この際、表面に析出したニッケ
ルイオンが核となり、加熱直後から１５分の間までで結
晶核発生が終了する。このとき（加熱１５分後）の核発
生密度は８×１０⁶〜２×１０⁷個／ｃｍ²であり、それ
ぞれの結晶核の隣接間距離は２〜３μｍであった。その
後の加熱処理では新たに結晶核は発生せず、加熱処理後
１５分間の間に起こった核発生のみで結晶成長が行われ
る。結果として得られる結晶粒径は２〜３μｍで、この
ときの結晶粒径のばらつきは±１５％以内であった。

【００８１】次に、図２（Ｂ）に示すように、不要な部
分の結晶性ケイ素膜２０３を除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜２０３ｐを形
成する。

【００８２】次に、上記の活性領域となる結晶性ケイ素
膜を覆うように厚さ２０〜１５０ｎｍ、ここでは１００
ｎｍの酸化ケイ素膜をゲート絶縁膜２０５として成膜す
る。本実施例では、ゲート絶縁膜２０５の成膜方法とし
てスパッタリング法を用いた。スパッタリングには、タ
ーゲットとして酸化ケイ素を用い、スパッタリング時の
基板温度は２００〜４００℃、例えば３５０℃、スパッ
タリング雰囲気は酸素とアルゴンで、アルゴン／酸素＝
０〜０．５、例えば０．１以下とした。

【００８３】次に、図２（Ｃ）に示すように、スパッタ
リング法によって、厚さ４００ｎｍのアルミニウムを成
膜し、そのアルミニウム膜をパターニングしてゲート電
極２０６を形成した。

【００８４】次に、イオンドーピング法によって、ゲー
ト電極２０６をマスクとして活性領域に不純物（ホウ
素）を注入する。ドーピングガスとして、ジボラン（Ｂ
₂Ｈ₆）を用い、加速電圧を４０ｋＶ〜８０ｋＶ、例えば
６５ｋＶとし、ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃｍ
^ー2、例えば５×１０¹⁵ｃｍ^ー2とする。この工程により、
不純物が注入された領域２０９と２１０は、後にＴＦＴ
のソース／ドレイン領域となり、ゲート電極２０６にマ
スクされ不純物が注入されない領域２０８は、後にＴＦ
Ｔのチャネル領域となる。このときのチャネル長Ｌが、
例えば１０μｍとなるように設計すると、チャネル領域
内でチャネル方向を横切る結晶粒界数は３〜５となり、
それぞれのＴＦＴ間で±１個以内のばらつき内に収ま
る。

【００８５】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２
０ｎｓｅｃ）を用い、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ²、好ましくは２００〜２５０ｍＪ／ｃｍ²で照
射を行った。こうして形成されたＰ型不純物（ホウ素）
領域２０９、２１０のシート抵抗は、５００〜９００Ω
／□であった。

【００８６】次に、図２（Ｄ）に示すように、厚さ６０
０ｎｍ程度の酸化ケイ素膜を層間絶縁膜２１１として形
成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原
料として、これと酸素とのプラズマＣＶＤ法、もしくは
オゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって
形成すれば、段差被覆性に優れた良好な層間絶縁膜が得
られる。

【００８７】次に、層間絶縁膜２１１にコンタクトホー
ルを形成して、金属材料、例えば窒化チタン膜とアルミ
ニウム膜との多層膜によってＴＦＴの電極・配線２１
２、２１３を形成する。

【００８８】最後に、水素のプラズマ雰囲気で３５０
℃、３０分のアニールを行い、ＴＦＴを完成させる。

【００８９】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には、電極・配線２１２または２
１３をＩＴＯなど透明導電膜からなる画素電極に接続
し、もう一方の電極より信号を入力する。また、本ＴＦ
Ｔを薄膜集積回路に用いる場合には、ゲート電極２０６
上にもコンタクトホールを形成し、必要とする配線を施
せばよい。

【００９０】以上の実施例にしたがって作製したＰＴＦ
Ｔは、電界効果移動度４０〜５０ｃｍ²／Ｖｓ、Ｓ値
１．０〜１．２Ｖ／桁、閾値電圧−６〜−７Ｖという良
好な特性を示した。基板内におけるＴＦＴ特性のばらつ
きは、電界効果移動度で±１０％、閾値電圧でほぼ±５
％以内であった。

【００９１】〔第３実施例〕本発明の第３実施例につい
て説明する。本実施例では、アクティブマトリクス型の
液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を
形成するＮＴＦＴとＰＴＦＴを相補型に構成したＣＭＯ
Ｓ構造の回路をガラス基板上に作製する場合である。

【００９２】図３は、本実施例にかかるＴＦＴの作製工
程を示す断面図である。作製工程は、（Ａ）→（Ｄ）の
順にしたがって順次進行する。

【００９３】まず、図３（Ａ）に示すように、ガラス基
板３０１上に、例えばスパッタリング法により厚さ１０
０ｎｍ程度の酸化ケイ素からなる下地膜３０２を形成す
る。

【００９４】次に、プラズマＣＶＤ法によって、厚さ２
５〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）３０３を成膜する。

【００９５】次に、例えば酢酸ニッケルあるいは硝酸ニ
ッケル等のニッケル塩の水溶液３０４を基板全面に塗布
し、その後スピンナーにて均一に乾燥させる。この際の
水溶液中のニッケル濃度は１０ｐｐｍとした。そして、
これを水素還元雰囲気下または不活性雰囲気下、加熱温
度５２０〜５８０℃で数時間から数十時間、例えば５５
０℃で４時間アニールして結晶化させる。この際、表面
に析出したニッケルイオンが核となり、加熱直後から１
５分の間までで結晶核発生が終了する。このとき（加熱
１５分後）の核発生密度は１〜２×１０⁶個／ｃｍ²であ
り、それぞれの結晶核の隣接間距離は８〜１２μｍであ
った。その後の加熱処理では新たに結晶核は発生せず、
加熱処理後１５分間の間に起こった核発生のみで結晶成
長が行われる。結果として得られる結晶粒径は８〜１２
μｍで、このときの結晶粒径のばらつきは±２０％以内
であった。

【００９６】次に、レーザー光を照射することで結晶性
ケイ素膜３０３の結晶性を助長する。このときのレーザ
ー光としては、ＸｅＣｌエキシマレーザー（波長３０８
ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光の
照射条件は、照射時に基板を２００〜４５０℃、例えば
４００℃に加熱し、エネルギー密度２００〜４００ｍＪ
／ｃｍ²、例えば３００ｍＪ／ｃｍ²で照射した。

【００９７】その後、図３（Ｂ）に示すように、後にＴ
ＦＴの活性領域（素子領域）３０３ｎ、３０３ｐとなる
結晶性ケイ素膜を残し、それ以外の領域をエッチング除
去して素子間分離を行う。

【００９８】次に、図３（Ｃ）に示すように、上記結晶
性ケイ素膜３０３ｎおよび３０３ｐを覆うように厚さ１
００ｎｍの酸化ケイ素膜をゲート絶縁膜３０５として成
膜する。本実施例では、ゲート絶縁膜３０５の成膜方法
としてＴＥＯＳを原料とし、酸素とともに基板温度３５
０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。

【００９９】次に、スパッタリング法によって厚さ４０
０〜８００ｎｍ、例えば５００ｎｍのアルミニウム
（０．１〜２％のシリコンを含む）を成膜し、アルミニ
ウム膜をパターニングして、ゲート電極３０６、３０７
を形成する。

【０１００】次に、イオンドーピング法によって、活性
領域３０３ｎ、３０３ｐにゲート電極３０６、３０７を
マスクとして不純物（リン、およびホウ素）を注入す
る。ドーピングガスとして、フォスフィン（ＰＨ₃）お
よびジボラン（Ｂ₂Ｈ₆）を用い、前者の場合は、加速電
圧を６０〜９０ｋＶ、例えば８０ｋＶ、後者の場合は、
４０ｋＶから８０ｋＶ、例えば６５ｋＶとし、ドーズ量
は１×１０¹⁵〜８×１０¹⁵ｃｍ^ー2、例えばリンを２×１
０¹⁵ｃｍ^ー2、ホウ素を５×１０¹⁵ｃｍ^ー2とする。この工
程により、ゲート電極３０６、３０７にマスクされ不純
物が注入されない領域は後にＴＦＴのチャネル領域３０
８、３０９となる。このときのチャネル長Ｌが例えば１
０μｍとなるように設計すると、チャネル領域内でチャ
ネル方向を横切る結晶粒界数は８０％以上のＴＦＴにお
いて１個であり、残りのＴＦＴでは０個あるいは２個と
なる。よって、全てのＴＦＴにおけるチャネル領域内で
チャネル方向を横切る結晶粒界の個数は±１個以内のば
らつき内に収まる。また、ドーピングに際しては、ドー
ピングが不要な領域をフォトレジストで覆うことによっ
て、それぞれの元素を選択的にドーピングを行う。この
結果、Ｎ型の不純物領域３１０と３１１、Ｐ型の不純物
領域３１２と３１３が形成され、図３に示すようにＮチ
ャネル型ＴＦＴ（ＮＴＦＴ）とＰチャネル型ＴＦＴ（Ｐ
ＴＦＴ）とを形成することができる。

【０１０１】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行う。レーザ
ー光としては、ＸｅＣｌエキシマレーザー（波長３０８
ｎｍ、パルス幅４０ｎｓｅｃ）を用い、レーザー光の照
射条件としては、エネルギー密度２５０ｍＪ／ｃｍ²で
１か所につき２ショット照射した。

【０１０２】次に、図３（Ｄ）に示すように、厚さ６０
０ｎｍの酸化ケイ素膜を層間絶縁膜３１４としてプラズ
マＣＶＤ法によって形成し、これにコンタクトホールを
形成して、金属材料、例えば窒化チタン膜とアルミニウ
ム膜との多層膜によってＴＦＴの電極・配線３１５、３
１６、３１７を形成する。

【０１０３】最後に、１気圧の水素雰囲気下で３５０
℃、３０分のアニールを行い、ＴＦＴを完成させる。

【０１０４】以上の実施例にしたがって作製したＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度はＮＴＦＴで１００〜１３０ｃｍ²／Ｖｓ、ＰＴＦＴ
で８０〜１００ｃｍ²／Ｖｓと高く、閾値電圧はＮＴＦ
Ｔで１．５〜２Ｖ、ＰＴＦＴで−２〜−３Ｖと非常に良
好な特性を示す。基板内におけるＴＦＴの電界効果移動
度のばらつきは、ＮＴＦＴで±１５％、ＰＴＦＴで±１
０％以内であった。

【０１０５】尚、本実施例では結晶性ケイ素膜の結晶性
を助長する手段として、パルスレーザーであるエキシマ
レーザー照射による加熱法を用いたが、それ以外のレー
ザー（例えば連続発振Ａｒレーザーなど）でも同様の処
理が可能である。また、レーザー光の代わりに赤外光、
フラッシュランプを使用して短時間に１０００〜１２０
０℃（シリコンモニターの温度）まで上昇させ試料を加
熱する、いわゆるＲＴＡ（ラピッド・サーマル・アニー
ル）（ＲＴＰ、ラピッド・サーマル・プロセスともい
う）などのいわゆるレーザー光と同等の強光を用いても
よい。

【０１０６】また、前述の第１〜第３実施例において
は、ニッケルを導入する方法として、非晶質ケイ素膜表
面にニッケル塩水溶液を塗布、あるいはニッケル薄膜
（極めて薄いので膜として観察することは困難である）
を蒸着することによりニッケル微量添加を行い、その後
加熱処理により結晶成長を行わす方法を採用した。しか
し、非晶質ケイ素膜成膜前に、下地膜表面にニッケル微
量添加を行う方法でもよい。即ち、結晶成長は非晶質ケ
イ素膜の上面側から行ってもよいし、下面側から行って
もよい。また、ニッケルの添加方法としては、イオンド
ーピング法を用いて、ニッケルイオンを非晶質ケイ素膜
に選択的に注入する方法を採用してもよい。この場合
は、ニッケル元素の濃度を制御することができるという
特徴を有する。また、ニッケルの薄膜を成膜する代わり
にＮｉ電極を用いてプラズマ処理により、ニッケル微量
添加を行うのでもよい。さらに、結晶化を助長する不純
物金属元素としては、ニッケル以外にコバルト、パラジ
ウム、白金、銅、銀、金、インジウム、スズ、リン、ヒ
素、アンチモンを用いても同様の効果が得られる。

【０１０７】なお、上記第１〜第３実施例においては結
晶核の発生が終了する時間（１５分）まで結晶核を発生
させているが、本発明はこれに限らず、１５分より前で
結晶核発生を止め、その後は結晶核の発生を防止した状
態で結晶成長させるようにしてもよい。

【０１０８】また、上記第１〜第３実施例においては、
結晶核の発生が終了する時間（１５分）まで結晶核を発
生させているので、結晶核発生の際の温度と同一温度で
結晶成長させているが、結晶成長させる温度は異ならせ
てもよい。

【０１０９】〔第４実施例〕本発明の第４実施例につい
て説明する。本実施例では、前述の第１〜第３実施例で
説明したような触媒元素を用いないで、本発明の半導体
薄膜を基板上に作製する場合である。

【０１１０】まず、基板上に減圧ＣＶＤ法によって、厚
さ８０〜３００ｎｍ、例えば１５０ｎｍの真性（Ｉ型）
の非晶質ケイ素膜（ａ−Ｓｉ膜）を成膜する。このとき
の成膜条件としては、材料ガスとしてジシラン（Ｓｉ₂
Ｈ₆）ガスを用い、基板温度を４５０℃、成膜速度を３
ｎｍ／ｍｉｎ．とした。

【０１１１】次に、不活性ガス雰囲気下にて６００℃で
アニールを行う。この際、上記条件で形成されたａ−Ｓ
ｉ膜は、４時間程度の潜伏期間を経て結晶核の発生が始
まる。よって、加熱処理開始から４時間後に加熱温度を
６００℃から５８０℃〜５５０℃に降温し、そのまま加
熱処理を継続することで新たな核発生が抑えられ、６０
０℃で発生した結晶核を中心として結晶成長が起こる。
核発生までの潜伏期間は、ａ−Ｓｉ膜の成膜方法および
成膜条件により決まっており、本実施例の半導体薄膜の
核発生率は、核発生のためのアニール時間により決定さ
れる。

【０１１２】以上のような工程では、６００℃の加熱処
理が必要であり、その際に発生した結晶核間の隣接間距
離は等間隔には揃っていないが、このようにして作製さ
れた結晶性ケイ素膜は結晶核の発生がある期間において
のみ集中的に行われた膜となる。したがって、以上の実
施例で作製した結晶性ケイ素膜を用いて半導体装置を形
成することで、素子の均一性に優れた半導体装置が実現
できる。

【０１１３】〔第５実施例〕本発明の第５実施例につい
て説明する。本実施例では、第４実施例と同様、触媒元
素を用いないで、本発明の半導体薄膜を基板上に作製す
る場合である。

【０１１４】まず、基板上に減圧ＣＶＤ法によって、厚
さ３０〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の
非晶質ケイ素膜（ａ−Ｓｉ膜）を成膜する。このときの
成膜温度は４８０℃以下に設定する。

【０１１５】次に、ａ−Ｓｉ膜にイオン注入法によりシ
リコン（Ｓｉ⁺）を導入する。このときのドーズ量は１
×１０¹²〜１×１０¹⁴ａｔｏｍｓ／ｃｍ²、例えば１×
１０^{1 3}ａｔｏｍｓ／ｃｍ²とする。

【０１１６】次に、不活性ガス雰囲気下にて５８０℃〜
６００℃でアニールを行う。この際、導入されたＳｉ⁺
が結晶核となり、発生した結晶核を中心として結晶成長
が進む。但し、Ｓｉ⁺は結晶成長を助長する触媒として
の効果はもたないため、核発生のみに寄与し、その後の
核成長には影響を及ぼさない。したがって、この方法で
は、５８０℃以下の温度で短時間（４時間程度）での結
晶成長は不可能であるが、このようにして作製された結
晶性ケイ素膜は、結晶核の発生がある期間においてのみ
集中的に行われ、その際に発生した結晶核間の隣接間距
離はほぼ等間隔に揃った膜となる。したがって、以上の
実施例で作製した結晶性ケイ素膜を用いて半導体装置を
形成することで、素子の均一性に優れた半導体装置が実
現できる。

【０１１７】以上、本発明に基づく第５実施例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。

【０１１８】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したＭＯＳ型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。

【０１１９】

【発明の効果】本発明を用いることにより、大面積基板
全面にわたって均一で良好な結晶性を有する半導体薄膜
が実現できる。さらにその半導体薄膜を利用して、基板
全面にわたって均一で安定した特性の高性能半導体素子
を有する半導体装置が、簡便な製造プロセスにて得られ
る。特に液晶表示装置においては、アクティブマトリク
ス基板に要求される画素スィッチングＴＦＴの特性の均
一化、周辺駆動回路部を構成するＴＦＴに要求される高
性能化を同時に満足し、同一基板上にアクティブマトリ
クス部と周辺駆動回路部を構成するドライバモノリシッ
ク型アクティブマトリクス基板が実現でき、モジュール
のコンパクト化、高性能化、低コスト化がはかれる。

【図面の簡単な説明】

【図１】第１実施例におけるＴＦＴの作製工程を示す図
である。

【図２】第２実施例におけるＴＦＴの作製工程を示す図
である。

【図３】第３実施例におけるＴＦＴの作製工程を示す図
である。

【図４】本発明の概要を示す図であり、アニール時間と
核発生速度との関係を示す図である。

【図５】本発明の概要を示す図であり、結晶粒径と頻度
との関係を示す図である。

【図６】本発明の概要を示す図であり、結晶核の隣接間
距離と頻度との関係を示す図である。

【符号の説明】

１０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ 下地膜 １０４、２０４、３０４ 触媒元素（ニッケル） １０５、２０５、３０５ ゲート絶縁膜 １０６、２０６、３０６、３０７ ゲート電極 １０７ 陽極酸化層 １０８、２０８、３０８、３０９ チャネル領域 １０９、１１０、２０９、２１０ ソース／ドレイン領
域 ３１０、３１１、３１２、３１３ ソース／ドレイン領
域 １１１、２１１、３１４ 層間絶縁物 １１２、１１３、２１２、２１３ 電極・配線 ３１５、３１６、３１７ 電極・配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−140915（ＪＰ，Ａ) 特開 昭57−194518（ＪＰ，Ａ) 特開 昭63−142807（ＪＰ，Ａ) 特開 平５−67635（ＪＰ，Ａ) 特開 平２−260524（ＪＰ，Ａ) 米国特許5275851（ＵＳ，Ａ) Ｊａｐａｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ ｓ．29［４］，（1990−４）．ｐｐ. 729〜738 Ｊ．Ａｐｐｌ．Ｐｈｙｓ．73［12］, （1993−６），ｐｐ．8279〜8289

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上に形成される非
   晶質ケイ素膜の上面または下面に１×１０^１１〜１×１
   ０^１４ａｔｏｍｓ／ｃｍ^２の面密度で結晶化を助長する
   触媒元素を添加する工程と、 触媒元素が添加された非晶質ケイ素膜を加熱処理するこ
   とにより該非晶質ケイ素膜中に触媒元素を拡散させ、拡
   散した触媒元素が集団しクラスターとなることにより、
   それぞれ隣接する結晶核間がほぼ一定の距離となるよう
   に結晶核を発生させ、新たな結晶核の発生を防止した状
   態で、前記結晶核に基づいて結晶成長させる工程と、 を含む結晶性ケイ素膜の製造方法。
2. 【請求項２】 前記非晶質ケイ素膜の膜厚が２５〜１０
   ０ｎｍである請求項１記載の結晶性ケイ素膜の製造方
   法。
3. 【請求項３】 請求項１または２に記載の結晶性ケイ素
   膜の製造方法により得られた結晶性ケイ素膜。
4. 【請求項４】 請求項３に記載の結晶性ケイ素膜を活性
   領域として用いた半導体装置。
5. 【請求項５】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、それぞれの薄膜トランジスタ間で±２０％以内の
   ばらつきである請求項４に記載の半導体装置。
6. 【請求項６】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、それぞれの薄膜トランジスタ間で±１個以内のば
   らつきである請求項４に記載の半導体装置。
7. 【請求項７】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、該基板上に形成された全薄膜トランジスタの７０
   ％以上において同数である請求項４に記載の半導体装
   置。
8. 【請求項８】 請求項４乃至７のいずれかに記載の半導
   体装置により構成されたアクティブマトリクス基板。