JP2003297752A - 結晶性ケイ素膜、結晶性ケイ素膜の製造方法、半導体装置およびアクティブマトリクス基板 - Google Patents

Abstract

(57)【要約】 【課題】 基板全面にわたって均一で良好な結晶性を有
する結晶性ケイ素膜、さらには、その結晶性ケイ素膜を
利用して、均一性・安定性に優れた高性能素子を有する
半導体装置およびその製造方法を提供する。 【解決手段】 基板１０１上に、結晶化を助長する触媒
元素の導入された非晶質ケイ素膜１０３を形成する。こ
の非晶質ケイ素膜１０３を加熱処理し、結晶核の発生が
生じる期間の一部または全部において結晶核を発生さ
せ、その後、結晶核の発生を防止した状態で結晶成長さ
せる。更に、前記結晶成長により得られた結晶性ケイ素
膜１０３に、レーザー光または強光を照射し、該結晶性
ケイ素膜１０３の結晶性を助長させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばガラス等の
絶縁基板上に薄膜トランジスタが形成されたアクティブ
マトリクス型の液晶表示装置やイメージセンサーなどに
利用され、非晶質ケイ素膜を結晶化した結晶性ケイ素
膜、並びに、この結晶性ケイ素膜を備えた半導体装置お
よびその製造方法に関する。

【０００２】

【従来の技術】上記アクティブマトリクス型液晶表示装
置やイメージセンサー等において使用される半導体装置
としては、ガラス等の絶縁基板上に薄膜トランジスタ
（ＴＦＴ）が形成され、このＴＦＴにより画素を駆動す
る構成のものが知られている。

【０００３】上記ＴＦＴには、薄肉のケイ素半導体膜を
用いるのが一般的である。そのケイ素半導体膜として
は、非晶質ケイ素（ａ−Ｓｉ）半導体からなるものと、
結晶性を有するケイ素半導体からなるものとの２つに大
別される。前者の非晶質ケイ素半導体は、作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電性等
の物性が結晶性を有するケイ素半導体に比べて劣る。こ
のため、今後、より高速特性を得るためには、後者の結
晶性を有するケイ素半導体からなるＴＦＴの作製方法の
確立が強く求められていた。

【０００４】ところで、結晶性を有するケイ素半導体と
しては、多結晶ケイ素、微結晶ケイ素、結晶成分を含む
非晶質ケイ素、結晶性と非晶質性の中間の状態を有する
セミアモルファスケイ素等を使用したものが知られてお
り、そのケイ素半導体を得る方法としては以下のものが
知られている。 （１）成膜時に結晶性を有する膜を直接成膜する方法
（第１の方法） （２）非晶質の半導体膜を成膜しておき、レーザー光の
エネルギーにより結晶性を有せしめる方法（第２の方
法） （３）非晶質の半導体膜を成膜しておき、熱エネルギー
を加えることにより結晶性を有せしめる方法（第３の方
法） しかしながら、第１の方法では、成膜工程と同時に結晶
化が進行するので、大粒径の結晶性ケイ素を得るにはケ
イ素膜の厚膜化が不可欠であり、良好な半導体物性を有
する膜を基板上に全面に渡って均一に成膜することが技
術上困難である。また、成膜温度が６００℃以上と高い
ので、安価なガラス基板が使用できずコストが上昇する
という問題があった。

【０００５】また、第２の方法では、溶融固化過程の結
晶化現象を利用するため、小粒径ながら粒界を良好な状
態に処理でき、高品質な結晶性ケイ素膜を得ることがで
きる。しかし、現在最も一般的に使用されているエキシ
マレーザーを例にとると、レーザー光の照射面積が小さ
いためスループットが低いという問題がまず有り、また
大面積基板の全面を均一に処理するにはレーザーの安定
性が充分ではなく、次世代の技術という感が強い。

【０００６】第３の方法は、第１、第２の方法と比較す
ると大面積に対応できるという利点はあるが、結晶化に
際して６００℃以上の高温にて数十時間にわたる加熱処
理が必要である。すなわち、安価なガラス基板の使用と
スループットの向上を考えると、加熱温度を下げ、さら
に短時間で結晶化させるという相反する問題点を同時に
解決する必要がある。また、この方法では、固相結晶化
現象を利用するため、成長した結晶粒同士がぶつかり合
って結晶粒界が形成され、その粒界はキャリアに対する
トラップ準位として働く。したがって、その結晶粒径が
小さい場合には、ＴＦＴの移動度を低下させ、さらに特
性をばらつかせる大きな原因となっている。

【０００７】そこで、結晶粒界を大粒径化させる特開平
４−２４５４８２の方法（第４の方法）および特開平５
−２４３５７５の方法（第５の方法）が提案されてい
る。具体的には、第４の方法では、結晶性ケイ素膜の平
均粒径を、その結晶性ケイ素膜の膜厚の１／２倍〜４倍
となるようにすることにより、高移動度ＴＦＴを得てい
る。一方、第５の方法では、ＴＦＴのチャネル領域を多
結晶ケイ素膜にて形成すると共に、その多結晶ケイ素膜
の結晶粒径を、ＴＦＴのチャネル長の１／５以上、且つ
ＴＦＴのチャネル幅の１／３以上の大きさにすることに
より、高移動度、低リーク電流のＴＦＴを得ている。

【０００８】また、結晶粒界によるＴＦＴ特性のばらつ
きを低減する方法としては、特開平３−２９１９７２で
提案されている方法（第６の方法）が最も一般的であ
る。この方法は、ＴＦＴのチャネル領域を０．５〜５μ
ｍの結晶粒径を持つ多結晶ケイ素膜により構成すると共
に、チャネル幅より結晶粒径を小さくし、すべてのＴＦ
Ｔのチャネル部に結晶粒界を存在させることにより、Ｔ
ＦＴ素子のばらつきを小さくする方法である。

【０００９】また、結晶粒界のＴＦＴに及ぼす影響を抑
制すべく、結晶粒界を人為的に制御する第７の方法が提
案されている（特開平５−１３６０４８）。この方法で
は、非晶質ケイ素膜の上に注入窓を有するマスク等を形
成し、その注入窓を通して結晶成長の核となる異物を選
択的に非晶質ケイ素膜中に導入し、加熱することによ
り、注入窓を中心として成長させた単一の結晶粒を得、
さらにその単一の結晶粒の上にＴＦＴ素子を形成する方
法である。これにより、結晶粒界の影響を受けない半導
体装置が作製されることとなる。なお、上記異物として
は、粒径１０〜１００ｎｍのＳｉ粒子を用い、このＳｉ
粒子を高圧の窒素ガスとともに非晶質ケイ素膜に吹きつ
けて成長核を形成している。

【００１０】

【発明が解決しようとする課題】ところで、上述したア
クティブマトリクス基板やイメージセンサーなどでは、
大面積基板の全面にわたって均一な特性を有する高性能
ＴＦＴが求められ、そのためには、基板全面にわたって
均一で良好な結晶性を有する半導体薄膜を簡便なプロセ
スで形成する技術が不可欠である。

【００１１】しかしながら、上述の従来方法では、この
ような半導体薄膜を得ることは困難であった。以下にそ
の理由を具体的に説明する。

【００１２】現状では、大面積基板対応を考えると、得
られた結晶性が基板内である程度安定している上記第３
の方法である固相結晶化法を用いるのが最も好ましい。
しかし、上述のように結晶粒界の問題がいまなお残って
おり、上記半導体薄膜を得ることに用いるのは好ましく
ない。また、第４の方法や第５の方法では、大粒径の結
晶性ケイ素膜を用いるためＴＦＴの特性は向上するが、
逆にＴＦＴのチャネル内の存在する粒界数が低減するた
めに粒界数の違いによるＴＦＴ素子のばらつきが非常に
顕著になる。また、第６の方法では、結晶粒径を小さく
し、それぞれの素子が均等に粒界の影響を受けることで
特性の均一化を図るものであるが、そこで記載されてい
る結晶性ケイ素膜は実際には５μｍ以下の様々な大きさ
の結晶粒が混在した結晶性ケイ素膜であり、それぞれの
素子内の粒界数は大きくばらつき、素子の均一性は改善
されない。

【００１３】加えて、上記第４、第５および第６の方法
の場合には、次の問題がある。その大きな原因は、固相
結晶化現象そのものにある。すなわち、上記各方法にあ
っては、それらに記載されている実施例で述べられてい
るように、減圧化学気相成長（ＬＰＣＶＤ）法によって
成膜された非晶質ケイ素膜を６００℃程度で長時間の加
熱処理をし、固相状態で結晶化する手法を用いている。
この手法は、ごく一般的な結晶性ケイ素膜の作製方法で
ある。このような固相結晶化法では、加熱処理の直後か
ら結晶核の発生は起こらず、一定の潜伏期間、例えば６
００℃で４時間程度を経て結晶核の発生が始まる。その
後、一定の核発生速度で、結晶核の発生が継続する。し
たがって、先に発生した核は大きく成長するが、後で発
生した核は先に形成された結晶粒とぶつかって成長でき
ず、小さな結晶粒となって残る。よって、結果として得
られる結晶性ケイ素膜の結晶粒径は、大きな拡がりをも
って分布し、０〜５μｍの間の大きさの結晶粒が混在し
た膜となってしまう。

【００１４】以上述べたような理由から、上述した固相
結晶化法を用いる第４、第５および第６の方法で得られ
る結晶性ケイ素膜でＴＦＴを作製した場合、結晶粒界の
数のばらつきによるＴＦＴ素子のばらつきを防ぐことは
不可能であると考えられる。

【００１５】また、第７の方法では、注入窓を通して選
択的にＳｉ粒子を非晶質ケイ素膜中に導入して結晶成長
の核を形成するが、その注入窓の内部での結晶核の発生
は一つではなく、多数の結晶核が発生し、そこから結晶
成長が起こる。したがって、実際には、特開平５−１３
６０４８に記載されているようなＳｉ粒子の注入窓を中
心とした単一の結晶粒はできず、注入窓内に発生した多
数の核により結晶粒界が形成される。よって、この提案
方法では実際に結晶粒界を制御することは不可能であ
り、その上に作製されるＴＦＴは結晶粒界の影響を受
け、安定した特性のものを得るのは難しい。さらに、結
晶核となるＳｉ粒子を選択導入する際に注入マスクが必
要であることから、本来の半導体装置の製造プロセスに
は直接関係のない余分な工程が増えることになる。よっ
て、生産性の面でのデメリットが大きく、結果として製
品の高コスト化につながる。

【００１６】さらに、以上述べた第４、第５、第６およ
び第７の方法のどれにおいても、結晶化のための加熱処
理工程における問題は解決できない。これらの方法によ
る場合には、温度６００℃で数十時間以上の加熱処理が
必要である。ゆえに、ＳＯＩ基板やＳＯＳ基板には有効
な技術であるが、安価なガラス基板に結晶性ケイ素膜を
作製しＴＦＴ素子を形成することは困難である。例え
ば、アクティブマトリクス型の液晶表示装置に用いられ
るコーニング７０５９ガラスはガラス歪点が５９３℃で
あり、基板の大面積化を考慮した場合、６００℃以上の
加熱には問題がある。

【００１７】以上述べたように、従来の各方法による場
合には、基板全面にわたって均一で良好な結晶性を有す
る半導体薄膜を形成することが不可能であった。それ故
に、液晶表示装置のアクティブマトリクス基板のように
一つの基板上に数十万個も形成されるＴＦＴを、高性能
に、しかも均一性かつ生産性よく作製することは、上記
の各方法では困難であった。

【００１８】加えて、半導体装置の低コスト化、大面積
化の要望にしたがい、４００ｍｍ角以上のガラス基板に
対応できるほど均一性に優れた良好な結晶性を有する半
導体薄膜、そして均一性、安定性に優れた半導体装置お
よびその製造方法が要求されている。

【００１９】本発明は、このような従来技術の課題を解
決すべくなされたものであり、６００℃以下の熱処理に
より作製が可能であり、しかも大面積基板に対応可能と
すべく基板全面にわたり均一な結晶性を有する状態にで
きる半導体薄膜、およびそのような半導体薄膜を備えた
半導体装置を提供することを目的とする。また、本発明
の他の目的は、そのような半導体装置を生産性よく製造
する方法を提供することである。

【００２０】

【課題を解決するための手段】本発明の結晶性ケイ素膜
の製造方法は、絶縁表面を有する基板上に形成される非
晶質ケイ素膜の上面または下面に１×１０¹¹〜１×１０
¹⁴ａｔｏｍｓ／ｃｍ²の面密度で結晶化を助長する触媒
元素を添加する工程と、触媒元素が添加された非晶質ケ
イ素膜を加熱温度５２０〜５８０℃で加熱処理し、加熱
処理中に結晶核の発生を終了させ、発生した結晶核のみ
で結晶成長させる工程と、を含む。

【００２１】前記非晶質ケイ素膜の膜厚が２５〜１００
ｎｍである。

【００２２】本発明の結晶性ケイ素膜は、前記結晶性ケ
イ素膜の製造方法により得られている。

【００２３】本発明の半導体装置は、前記結晶性ケイ素
膜を活性領域として用いている。

【００２４】前記結晶性ケイ素膜が絶縁表面を有する基
板上に設けられて、該結晶性ケイ素膜を利用してチャネ
ル領域が構成された薄膜トランジスタを複数個有してお
り、該チャネル領域内のチャネル方向を横切る結晶粒界
の個数が、それぞれの薄膜トランジスタ間で±２０％以
内のばらつきである。

【００２５】前記結晶性ケイ素膜が絶縁表面を有する基
板上に設けられて、該結晶性ケイ素膜を利用してチャネ
ル領域が構成された薄膜トランジスタを複数個有してお
り、該チャネル領域内のチャネル方向を横切る結晶粒界
の個数が、それぞれの薄膜トランジスタ間で±１個以内
のばらつきである。

【００２６】前記結晶性ケイ素膜が絶縁表面を有する基
板上に設けられて、該結晶性ケイ素膜を利用してチャネ
ル領域が構成された薄膜トランジスタを複数個有してお
り、該チャネル領域内のチャネル方向を横切る結晶粒界
の個数が、該基板上に形成された全薄膜トランジスタの
７０％以上において同数である。

【００２７】本発明のアクティブマトリクス基板は、前
記半導体装置により構成されている。

【００２８】本願発明者らは、非晶質ケイ素膜に、結晶
化を助長する触媒元素を導入して結晶化させることによ
り、以下の知見を得た。即ち、 非晶質ケイ素膜を加熱処理により結晶化させる際、加
熱処理の初期であって、結晶核の発生がある期間におい
てのみ、結晶核の発生が集中的に発生すること その後に結晶成長させた結晶性ケイ素膜において、あ
るいは非晶質ケイ素膜を結晶化させる過程において、結
晶核の発生が、それぞれの隣接する結晶核間で、ほぼ一
定の距離をおいて行われること 得られた結晶性ケイ素膜を用いることにより、従来の
固相結晶化法で作製される結晶性ケイ素膜に比べ、結晶
の均一性が飛躍的に向上して結晶粒径がほぼ一定の大き
さに揃った高品質な結晶性ケイ素膜が得られること。

【００２９】図４に非晶質ケイ素膜を加熱処理（アニー
ル）により結晶化する場合の核発生速度（縦軸）とアニ
ール時間（横軸）との関係を示す。図中の破線４０２は
従来の固相結晶化法を用いた場合の関係を示しており、
図中の実線４０１は本発明による場合の関係を表してい
る。

【００３０】この図より理解されるように、破線４０２
に示す従来の固相結晶化法を用いた場合には、核発生速
度０の潜伏期間を経て核発生が始まり、その後、結晶化
が終了するまで一定の速度で核発生が継続する。これに
対して、実線４０１に示す本発明により半導体薄膜を形
成する場合には、結晶成長初期のある期間においてのみ
集中的に核発生が起こることで、一時的に非常に大きな
核発生速度を示すが、その後、結晶核の発生は停止し、
核発生速度はほぼ０となる。この時点で結晶化は終了し
ておらず、さらにそれらの核を中心として結晶成長が継
続する。

【００３１】図５は、作製される結晶性ケイ素膜におけ
る結晶粒径の分布を、横軸に結晶粒径、縦軸に頻度をと
って示している。図中の破線５０２は従来の固相結晶化
法を用いた場合の分布を示しており、図中の実線５０１
は本発明による場合の分布を表している。

【００３２】この図５より理解されるように、破線５０
２にて示す従来の固相結晶化法で得られる結晶性ケイ素
膜では、その結晶粒径が０から数μｍの間で大きな拡が
りをもって分布する。これに対して、実線５０１にて示
す本発明の結晶性ケイ素膜では、ある大きさにほぼ揃っ
て結晶粒径が分布する。以上のことより、結晶粒径の大
きさは、集中的に核発生が起こる際の核発生密度に依存
することがわかる。

【００３３】したがって、結晶核の発生が起こる初期の
ある期間においてのみ結晶核の発生を集中的に発生さ
せ、その後結晶成長させることにより、結晶粒径がほぼ
揃っている結晶性ケイ素膜を得ることが可能となる。ま
た、基板上に複数形成される半導体素子にその結晶性ケ
イ素膜を用いるようにすることにより、均一性および安
定性の非常に優れた半導体装置が得られることになる。

【００３４】図６は、非晶質ケイ素膜が結晶成長する過
程の結晶核発生におけるそれぞれの隣接する結晶核間の
距離の分布を、横軸に結晶核の隣接間距離、縦軸に頻度
をとって示している。図中の破線６０２は従来の固相結
晶化法を用いた場合の分布を示しており、図中の実線６
０１は本発明による場合の分布を表している。

【００３５】この図より理解されるように、破線６０２
に示す従来の固相結晶化法により結晶化する場合には、
全くランダムに結晶核の発生が起こり、隣接して発生す
る結晶核間の距離は、大きな拡がりをもって分布する。
これに対し、実線６０１に示す本発明による場合には、
隣接して発生する結晶核間の距離はほぼ一定の大きさに
まとまっている。

【００３６】以上のことより、結晶成長の過程におい
て、それぞれ成長した結晶粒同士がぶつかり合って結晶
粒径が決定され、結晶成長が終了するものと考えられ
る。また、隣接する結晶核間の距離は大きな意味をもっ
ており、その値が大きくばらつくと結果として結晶粒径
も大きくばらつくこととなる。

【００３７】したがって、非晶質ケイ素膜を結晶成長さ
せる過程における結晶核の発生を、それぞれの隣接する
結晶核間でほぼ一定の距離をおいて行わせて結晶性ケイ
素膜を得る。そして、この結晶性ケイ素膜を用いること
で、基板上に複数の半導体素子を有する半導体装置とし
ては、非常に均一性、安定性に優れた半導体装置が得ら
れる。

【００３８】また、本発明の結晶性ケイ素膜を使用する
ことにより、条件のシビアな液晶表示装置のアクティブ
マトリクス基板にも適応できるものとなる。以下にその
理由を説明する。

【００３９】基板上に複数個の半導体素子を有する半導
体装置の中でも、液晶表示装置のアクティブマトリクス
基板は、一基板上に数十万個以上の素子を有し、それぞ
れの半導体素子の特性がばらつくとそれが表示むらとな
って表面に現れるため、非常に素子の均一性が要求され
る。換言すると、アクティブマトリクス基板に要求され
る均一性を満たすことで、他の半導体装置においても、
それらに要求される基準以上の良好な均一性が得られ
る。現在、一般的に液晶表示装置のアクティブマトリク
ス基板で要求されている半導体素子の特性の均一性は、
その電界効果移動度、Ｓ値で±２０％以内であり、それ
以上の値で素子の特性がばらつくと、画面を見ている人
の目には表示むらとなって現れることが判明している。
したがって、現在、液晶表示装置のアクティブマトリク
ス基板では、主に特性のばらつきの少ないａ−ＳｉＴＦ
Ｔが一般に用いられている。その理由は、従来の結晶性
ケイ素膜を用いた場合には、単体ＴＦＴとしては素子の
性能が向上するが、結晶粒界の大きなばらつきのため素
子の特性がばらつき、上記の条件を満たすことはできな
いからである。

【００４０】しかし、本発明の結晶性ケイ素膜の中でも
特に、結晶性ケイ素膜における結晶粒径の大きさのばら
つきが±２０％以内のものである場合には、上記のよう
なアクティブマトリクス基板に要求される厳しい基準を
クリアーできることがわかった。さらに、この半導体薄
膜を用いることで周辺駆動回路も同一基板上に形成で
き、装置の高性能化、コンパクト化、低コスト化が同時
に行える。

【００４１】また、本発明は、非晶質ケイ素膜の結晶化
への加熱温度を５８０℃以下とすることができるので、
安価なガラス基板上に良好な結晶性ケイ素膜を作製する
ことができるものとなる。その理由は、コーニング７０
５９ガラスのガラス歪点５９３℃より小さく、またガラ
スの収縮を考慮した場合でも、それより２０℃程低い温
度であるからである。

【００４２】本発明では、基板上に結晶性を有するケイ
素膜を利用してチャネル領域が構成されたＴＦＴを複数
個有する半導体装置において、ＴＦＴのチャネル長Ｌと
平均の結晶粒径Ｒとの関係がＬ＞５Ｒのときには、チャ
ネル領域内のチャネル方向を横切る結晶粒界の個数のば
らつきを、それぞれのＴＦＴ間で±２０％以内とする。
これにより、ＴＦＴサイズと結晶粒径との関係によっ
て、それぞれのＴＦＴに含まれる結晶粒界の個数が変わ
っても、ＴＦＴ特性はそのチャネル領域においてチャネ
ル方向（キャリアの移動方向）を横切る結晶粒界の個数
で大きく左右されることがなくなる。故に、上記のアク
ティブマトリクス基板に要求される均一性を達成でき、
均一性の面で優れた半導体装置が得られる。

【００４３】更に、ＴＦＴのチャネル長Ｌと平均の結晶
粒径Ｒとの関係がＬ＜５Ｒのときには、チャネル領域内
のチャネル方向を横切る結晶粒界の個数のばらつきを、
それぞれのＴＦＴ間で±１個以内とする。これにより、
上記のアクティブマトリクス基板に要求される均一性を
達成でき、均一性の面で優れた高性能な半導体装置が得
られる。

【００４４】さらに、ＴＦＴのチャネル長Ｌと平均の結
晶粒径Ｒとの関係がＬ≦Ｒのときには、チャネル領域内
のチャネル方向を横切る結晶粒界の個数が、基板内の７
０％以上のＴＦＴにおいて同数とする。これにより、上
記のアクティブマトリクス基板に要求される均一性を達
成でき、非常に高性能で均一性の面でも優れた半導体装
置が得られる。従来より知られている結晶性ケイ素膜で
は、上記のような条件で基板上に複数個のＴＦＴを有す
る半導体装置を設けることは不可能であったが、本発明
の結晶性ケイ素膜を利用して初めて可能となった。

【００４５】また、上述したように本発明の結晶性ケイ
素膜を作製する方法は、非晶質ケイ素膜にその結晶化を
助長する触媒元素を導入し、加熱によって結晶化させる
方法であり、最も効率的かつ簡便な方法である。この方
法において、本願発明者らの研究によれば、非晶質ケイ
素膜の表面にニッケルやパラジウム等の金属元素を微量
に導入させ、しかる後に加熱することにより、５５０
℃、４時間程度の処理時間で結晶化を行えることが判明
している。このメカニズムは、まず金属元素を核とした
結晶核発生が早期に起こり、その後その金属元素が触媒
となって結晶成長を助長し、結晶化が急激に進行するこ
とで理解される。そういった意味で、本願明細書におい
て、これらの金属元素を触媒元素と呼ぶ。

【００４６】このような触媒元素により結晶化が助長さ
れて結晶成長した結晶性ケイ素膜の結晶粒内は、通常の
固相成長法により一つの結晶核から成長させた結晶粒が
双晶構造であるのに対して、何本もの針状結晶あるいは
柱状結晶が入り込んだ構成となっており、それぞれの針
状結晶あるいは柱状結晶内部は理想的な単結晶状態とな
っている。この場合における結晶核の発生密度は、導入
される触媒元素の量で決まっており、結晶核がある一定
の期間においてのみ集中的に発生することから、触媒元
素の量を変えることで結晶粒径の大きさを調製できる。
また、そのとき発生する結晶核の隣接間距離は、ほぼ一
定寸法に揃っている。この理由は、核発生の前段階とし
てａ−Ｓｉ膜中を触媒元素が拡散し、ある程度の集団
（クラスター）となって初めて核となるのではないかと
考えられる。さらに、その後、レーザー光あるいは強光
を照射することで、その結晶粒内の結晶性がさらに助長
され、結晶粒界部も処理されて、基板全面にわたって良
好な結晶性を示す結晶性ケイ素膜が得られる。

【００４７】また、結晶粒径の大きさを調製し、結晶核
の隣接間距離をほぼ一定寸法に揃えるには、触媒元素の
導入量の調整だけでなく、結晶核の発生量を調整するこ
とによっても可能である。例えば、図４に示したアニー
ル時間と核発生速度との関係を示す実線４０１に基づ
き、結晶核が集中的に発生する一定時間Ｔの一部におい
て、つまり途中までの時間において、結晶核を発生さ
せ、その後、結晶核の発生を防止した状態で結晶成長さ
せる方法を採用できる。この方法においては、結晶核を
発生させる時間（＜Ｔ）を調整すれば、結晶核の発生量
や結晶核の一定な隣接間距離を調節できる。また、その
後に結晶成長させるので、結晶粒径も調節できる。な
お、上述した触媒元素の導入量により結晶核の発生量や
結晶核の一定な隣接間距離、更には結晶粒径の調整を行
うのは、上記一定時間Ｔの全部が経過した後である。但
し、この触媒元素の導入量による調整は、上述した一定
時間Ｔの途中までで結晶核の発生を終了させる方法にも
適用させてもよい。

【００４８】更には、触媒元素を導入しない、図４の破
線４０２の関係に基づき、結晶核が発生する時間の一部
または全部において結晶核を発生させ、その後に結晶核
の発生を防止した状態で結晶成長させる方法も採用でき
る。なお、結晶成長させる際に、結晶核の発生を防止す
るのは、余分な結晶核の発生により結晶粒径の大きさの
調整を行えなくなるのを防ぐためである。このような状
態で結晶成長させる手法については、結晶核が発生しな
い温度まで加熱温度を下げて結晶成長させることなどが
該当する。

【００４９】このような核発生や結晶成長を行うことに
より、上述したＬ＞５Ｒ、Ｌ＜５ＲまたはＬ≦Ｒの場合
に必要とされるような結晶粒界の個数の調整が可能とな
る。

【００５０】本発明においては、触媒元素としてＮｉを
用いた場合に最も顕著な効果を得ることができるが、そ
の他利用できる触媒元素の種類としては、Ｃｏ、Ｐｄ、
Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐ、Ａｓ、Ｓｂ
を利用することができる。これらから選ばれた一種また
は複数種類の元素であれば、微量（膜中濃度１×１０<S
UP></SUP><SUP>16</SUP>ｃｍ<SUP>ー2</SUP>以上）で結
晶化助長の効果があるため、ＴＦＴなどの半導体素子へ
の影響は問題はない。

【００５１】さらに、本願発明者らは、液晶表示装置の
アクティブマトリクス基板やイメージセンサー、三次元
ＩＣなどの半導体装置を構成する半導体薄膜に、本発明
を適用することで、ＴＦＴなどの素子の特性の均一性が
大きく向上でき、さらに高性能な半導体装置が得られる
ことを確認した。

【００５２】

【実施の形態】以下に本発明の実施の形態を具体的に説
明する。 〔第１実施形態〕本発明の第１実施形態について説明す
る。本実施形態では、ガラス基板上にＮ型ＴＦＴを作製
する際の工程において、本発明を利用した場合について
である。

【００５３】図１は、本実施形態におけるＴＦＴの作製
工程の概要を示す断面図である。この作製工程において
は、（Ａ）→（Ｄ）の順にしたがって順次進行する。

【００５４】まず、図１（Ａ）に示すように、ガラス基
板１０１上に、例えばスパッタリング法によって厚さ２
００ｎｍ程度の酸化ケイ素からなる下地膜１０２を形成
する。この下地膜１０２は、ガラス基板１０１からの不
純物の拡散を防ぐために設けられる。

【００５５】次に、減圧ＣＶＤ法あるいはプラズマＣＶ
Ｄ法によって、厚さ２５〜１００ｎｍ、例えば８０ｎｍ
の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）１０３
を成膜する。

【００５６】次に、真空蒸着法によって、ニッケルの極
薄膜１０４を成膜する。この際のニッケルの基板上の面
密度は、１×１０<SUP>11</SUP>〜１×１０<SUP>14</SU
P>ａｔｏｍｓ／ｃｍ<SUP>2</SUP>、例えば１×１０<SUP
>13</SUP>ａｔｏｍｓ／ｃｍ<SUP>2</SUP>となるように
した。そして、これを水素還元雰囲気下または不活性雰
囲気下、加熱温度５２０〜５８０℃で数時間から数十時
間、例えば５５０℃で４時間アニールして結晶化させ
る。この際、表面に蒸着されたニッケルの極薄膜１０４
中のニッケルが核となり、加熱直後から１５分の間まで
で結晶核発生が終了する。このとき（加熱１５分後）の
核発生密度は６〜８×１０<SUP>7</SUP>個／ｃｍ<SUP>2
</SUP>であり、それぞれの結晶核の隣接間距離は１〜
１．５μｍであった。その後の加熱処理では新たに結晶
核は発生せず、加熱処理後１５分間の間に起こった核発
生のみで結晶成長が行われる。結果として得られる結晶
粒径は１〜１．５μｍで、このときの結晶粒径のばらつ
きは±１５％以内であった。

【００５７】次に、図１（Ｂ）に示すように、不要な部
分の結晶性ケイ素膜１０３を除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜１０３ｎを形
成する。

【００５８】次に、図１（Ｃ）に示すように、上記結晶
性ケイ素膜１０３ｎを覆うようにして、厚さ２０〜１５
０ｎｍ、ここでは１００ｎｍの酸化ケイ素膜をゲート絶
縁膜１０５として成膜する。酸化ケイ素膜の形成には、
ここではＴＥＯＳを原料とし、酸素とともに基板温度１
５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦ
プラズマＣＶＤ法で分解・堆積した。あるいは、ＴＥＯ
Ｓを原料としてオゾンガスとともに減圧ＣＶＤ法もしく
は常圧ＣＶＤ法によって、基板温度を３５０〜６００
℃、好ましくは４００〜５５０℃として形成してもよ
い。

【００５９】次に、成膜後、ゲート絶縁膜自身のバルク
特性および結晶性ケイ素膜／ゲート絶縁膜の界面特性を
向上するために、不活性ガス雰囲気下で４００〜６００
℃で３０〜６０分アニールを行った。

【００６０】次に、スパッタリング法によって、厚さ４
００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを
成膜する。そして、アルミニウム膜をパターニングし
て、ゲート電極１０６を形成する。

【００６１】次に、このアルミニウムの電極の表面を陽
極酸化して、表面に酸化物層１０７を形成する。陽極酸
化は、酒石酸が１〜５％含まれたエチレングリコール溶
液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、
その状態で１時間保持して終了させる。得られた酸化物
層１０７の厚さは２００ｎｍである。なお、この酸化物
層１０７は、後のイオンドーピング工程において、オフ
セットゲート領域を形成する厚さとなるので、オフセッ
トゲート領域の長さを上記陽極酸化工程で決めることが
できる。

【００６２】次に、イオンドーピング法によって、ゲー
ト電極１０６とその周囲の酸化物層１０７をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ<SUB>3</SUB>）を用い、
加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量
を１×１０<SUP>15</SUP>〜８×１０<SUP>15</SUP>ｃｍ
<SUP>ー2</SUP>、例えば２×１０<SUP>15</SUP>ｃｍ<SUP
>ー2</SUP>とする。この工程により、不純物が注入され
た領域１０９と１１０は後にＴＦＴのソース／ドレイン
領域となり、ゲート電極１０６およびその周囲の酸化層
１０７にマスクされ不純物が注入されない領域１０８
は、後にＴＦＴのチャネル領域となる。このときのチャ
ネル長Ｌが１０μｍとなるように設計すると、チャネル
領域内でチャネル方向を横切る結晶粒界数は７〜１０と
なり、それぞれのＴＦＴ間で±２０％以内のばらつき内
に収まる。

【００６３】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅
４０ｎｓｅｃ）を用い、エネルギー密度１５０〜４００
ｍＪ／ｃｍ<SUP>2</SUP>、好ましくは２００〜２５０ｍ
Ｊ／ｃｍ<SUP>2</SUP>で照射を行った。こうして形成さ
れたＮ型不純物（リン）領域１０９、１１０のシート抵
抗は、２００〜８００Ω／□であった。

【００６４】次に、図１（Ｄ）に示すように、厚さ６０
０ｎｍ程度の酸化ケイ素膜あるいは窒化ケイ素膜を層間
絶縁膜１１１として形成する。酸化ケイ素膜を用いる場
合には、ＴＥＯＳを原料として、これと酸素とのプラズ
マＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは
常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた
良好な層間絶縁膜が得られる。また、ＳｉＨ<SUB>4</SU
B>とＮＨ<SUB>3</SUB>を原料ガスとしてプラズマＣＶＤ
法で成膜された窒化ケイ素膜を用いれば、活性領域／ゲ
ート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣
化させる不対結合手を低減する効果がある。

【００６５】次に、層間絶縁膜１１１にコンタクトホー
ルを形成して、金属材料、例えば窒化チタン膜とアルミ
ニウム膜との多層膜によってＴＦＴの電極・配線１１
２、１１３を形成する。

【００６６】最後に、１気圧の水素雰囲気で３５０℃、
３０分のアニールを行い、ＴＦＴを完成させる。

【００６７】本ＴＦＴを、画素電極のスイッチング素子
として用いる場合には、電極・配線１１２または１１３
をＩＴＯなど透明導電膜からなる画素電極に接続し、も
う一方の電極より信号を入力する。また、本ＴＦＴを薄
膜集積回路に用いる場合には、ゲート電極１０６上にも
コンタクトホールを形成し、必要とする配線を施せばよ
い。

【００６８】以上の実施形態にしたがって実際に作製し
たＮＴＦＴは、電界効果移動度は５０〜７０ｃｍ<SUP>2
</SUP>／Ｖｓ、Ｓ値は０．８〜１．０Ｖ／桁、閾値電圧
２〜３Ｖという良好な特性を示した。基板内におけるＴ
ＦＴ特性のばらつきは、電界効果移動度で±１２％、閾
値電圧で±８％以内であった。

【００６９】本実施形態のＴＦＴはアクティブマトリク
ス型の液晶表示装置のドライバー回路や画素部分は勿
論、同一基板上にＣＰＵを構成する素子としても用いる
ことができる。なお、ＴＦＴの応用範囲としては、液晶
表示装置のみではなく、一般に言われる薄膜集積回路に
利用できることは言うまでもない。このことは、以下の
各実施形態においても同様である。 〔第２実施形態〕本発明の第２実施形態について説明す
る。本実施形態では、ガラス基板上にＰ型ＴＦＴを作製
する際の工程において、本発明を利用した場合である。

【００７０】図２は、本実施形態にかかるＴＦＴの作製
工程を示す断面図である。この作製工程は、（Ａ）→
（Ｄ）の順にしたがって順次進行する。

【００７１】まず、図２（Ａ）に示すように、ガラス基
板２０１上に、例えばスパッタリング法により厚さ２０
０ｎｍ程度の酸化ケイ素からなる下地膜２０２を形成す
る。

【００７２】次に、プラズマＣＶＤ法によって、厚さ２
５〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）２０３を成膜する。

【００７３】次に、例えば酢酸ニッケルあるいは硝酸ニ
ッケル等のニッケル塩の水溶液２０４を基板全面に塗布
し、その後スピンナーにて均一に乾燥させる。この際の
水溶液中のニッケル濃度は５〜１００ｐｐｍが適当で、
ここでは２５ｐｐｍとした。そして、これを水素還元雰
囲気下または不活性雰囲気下、加熱温度５２０〜５８０
℃で数時間から数十時間、例えば５５０℃で４時間アニ
ールして結晶化させる。この際、表面に析出したニッケ
ルイオンが核となり、加熱直後から１５分の間までで結
晶核発生が終了する。このとき（加熱１５分後）の核発
生密度は８×１０<SUP>6</SUP>〜２×１０<SUP>7</SUP>
個／ｃｍ<SUP>2</SUP>であり、それぞれの結晶核の隣接
間距離は２〜３μｍであった。その後の加熱処理では新
たに結晶核は発生せず、加熱処理後１５分間の間に起こ
った核発生のみで結晶成長が行われる。結果として得ら
れる結晶粒径は２〜３μｍで、このときの結晶粒径のば
らつきは±１５％以内であった。

【００７４】次に、図２（Ｂ）に示すように、不要な部
分の結晶性ケイ素膜２０３を除去して素子間分離を行
い、後にＴＦＴの活性領域（ソース／ドレイン領域、チ
ャネル領域）となる島状の結晶性ケイ素膜２０３ｐを形
成する。

【００７５】次に、上記の活性領域となる結晶性ケイ素
膜を覆うように厚さ２０〜１５０ｎｍ、ここでは１００
ｎｍの酸化ケイ素膜をゲート絶縁膜２０５として成膜す
る。本実施形態では、ゲート絶縁膜２０５の成膜方法と
してスパッタリング法を用いた。スパッタリングには、
ターゲットとして酸化ケイ素を用い、スパッタリング時
の基板温度は２００〜４００℃、例えば３５０℃、スパ
ッタリング雰囲気は酸素とアルゴンで、アルゴン／酸素
＝０〜０．５、例えば０．１以下とした。

【００７６】次に、図２（Ｃ）に示すように、スパッタ
リング法によって、厚さ４００ｎｍのアルミニウムを成
膜し、そのアルミニウム膜をパターニングしてゲート電
極２０６を形成した。

【００７７】次に、イオンドーピング法によって、ゲー
ト電極２０６をマスクとして活性領域に不純物（ホウ
素）を注入する。ドーピングガスとして、ジボラン（Ｂ
<SUB>2</SUB>Ｈ<SUB>6</SUB>）を用い、加速電圧を４０
ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×
１０<SUP>15</SUP>〜８×１０<SUP>15</SUP>ｃｍ<SUP>ー
2</SUP>、例えば５×１０<SUP>15</SUP>ｃｍ<SUP>ー2</S
UP>とする。この工程により、不純物が注入された領域
２０９と２１０は、後にＴＦＴのソース／ドレイン領域
となり、ゲート電極２０６にマスクされ不純物が注入さ
れない領域２０８は、後にＴＦＴのチャネル領域とな
る。このときのチャネル長Ｌが、例えば１０μｍとなる
ように設計すると、チャネル領域内でチャネル方向を横
切る結晶粒界数は３〜５となり、それぞれのＴＦＴ間で
±１個以内のばらつき内に収まる。

【００７８】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行うと同時
に、上記の不純物導入工程で結晶性が劣化した部分の結
晶性を改善させる。この際、使用するレーザーとしては
ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２
０ｎｓｅｃ）を用い、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ<SUP>2</SUP>、好ましくは２００〜２５０ｍＪ
／ｃｍ<SUP>2</SUP>で照射を行った。こうして形成され
たＰ型不純物（ホウ素）領域２０９、２１０のシート抵
抗は、５００〜９００Ω／□であった。

【００７９】次に、図２（Ｄ）に示すように、厚さ６０
０ｎｍ程度の酸化ケイ素膜を層間絶縁膜２１１として形
成する。酸化ケイ素膜を用いる場合には、ＴＥＯＳを原
料として、これと酸素とのプラズマＣＶＤ法、もしくは
オゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって
形成すれば、段差被覆性に優れた良好な層間絶縁膜が得
られる。

【００８０】次に、層間絶縁膜２１１にコンタクトホー
ルを形成して、金属材料、例えば窒化チタン膜とアルミ
ニウム膜との多層膜によってＴＦＴの電極・配線２１
２、２１３を形成する。

【００８１】最後に、水素のプラズマ雰囲気で３５０
℃、３０分のアニールを行い、ＴＦＴを完成させる。

【００８２】本ＴＦＴを、画素電極をスイッチングする
素子として用いる場合には、電極・配線２１２または２
１３をＩＴＯなど透明導電膜からなる画素電極に接続
し、もう一方の電極より信号を入力する。また、本ＴＦ
Ｔを薄膜集積回路に用いる場合には、ゲート電極２０６
上にもコンタクトホールを形成し、必要とする配線を施
せばよい。

【００８３】以上の実施形態にしたがって作製したＰＴ
ＦＴは、電界効果移動度４０〜５０ｃｍ<SUP>2</SUP>／
Ｖｓ、Ｓ値１．０〜１．２Ｖ／桁、閾値電圧−６〜−７
Ｖという良好な特性を示した。基板内におけるＴＦＴ特
性のばらつきは、電界効果移動度で±１０％、閾値電圧
でほぼ±５％以内であった。 〔第３実施形態〕本発明の第３実施形態について説明す
る。本実施形態では、アクティブマトリクス型の液晶表
示装置の周辺駆動回路や、一般の薄膜集積回路を形成す
るＮＴＦＴとＰＴＦＴを相補型に構成したＣＭＯＳ構造
の回路をガラス基板上に作製する場合である。

【００８４】図３は、本実施形態にかかるＴＦＴの作製
工程を示す断面図である。作製工程は、（Ａ）→（Ｄ）
の順にしたがって順次進行する。

【００８５】まず、図３（Ａ）に示すように、ガラス基
板３０１上に、例えばスパッタリング法により厚さ１０
０ｎｍ程度の酸化ケイ素からなる下地膜３０２を形成す
る。

【００８６】次に、プラズマＣＶＤ法によって、厚さ２
５〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の非晶
質ケイ素膜（ａ−Ｓｉ膜）３０３を成膜する。

【００８７】次に、例えば酢酸ニッケルあるいは硝酸ニ
ッケル等のニッケル塩の水溶液３０４を基板全面に塗布
し、その後スピンナーにて均一に乾燥させる。この際の
水溶液中のニッケル濃度は１０ｐｐｍとした。そして、
これを水素還元雰囲気下または不活性雰囲気下、加熱温
度５２０〜５８０℃で数時間から数十時間、例えば５５
０℃で４時間アニールして結晶化させる。この際、表面
に析出したニッケルイオンが核となり、加熱直後から１
５分の間までで結晶核発生が終了する。このとき（加熱
１５分後）の核発生密度は１〜２×１０<SUP>6</SUP>個
／ｃｍ<SUP>2</SUP>であり、それぞれの結晶核の隣接間
距離は８〜１２μｍであった。その後の加熱処理では新
たに結晶核は発生せず、加熱処理後１５分間の間に起こ
った核発生のみで結晶成長が行われる。結果として得ら
れる結晶粒径は８〜１２μｍで、このときの結晶粒径の
ばらつきは±２０％以内であった。

【００８８】次に、レーザー光を照射することで結晶性
ケイ素膜３０３の結晶性を助長する。このときのレーザ
ー光としては、ＸｅＣｌエキシマレーザー（波長３０８
ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。レーザー光の
照射条件は、照射時に基板を２００〜４５０℃、例えば
４００℃に加熱し、エネルギー密度２００〜４００ｍＪ
／ｃｍ<SUP>2</SUP>、例えば３００ｍＪ／ｃｍ<SUP>2</
SUP>で照射した。

【００８９】その後、図３（Ｂ）に示すように、後にＴ
ＦＴの活性領域（素子領域）３０３ｎ、３０３ｐとなる
結晶性ケイ素膜を残し、それ以外の領域をエッチング除
去して素子間分離を行う。

【００９０】次に、図３（Ｃ）に示すように、上記結晶
性ケイ素膜３０３ｎおよび３０３ｐを覆うように厚さ１
００ｎｍの酸化ケイ素膜をゲート絶縁膜３０５として成
膜する。本実施形態では、ゲート絶縁膜３０５の成膜方
法としてＴＥＯＳを原料とし、酸素とともに基板温度３
５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。

【００９１】次に、スパッタリング法によって厚さ４０
０〜８００ｎｍ、例えば５００ｎｍのアルミニウム
（０．１〜２％のシリコンを含む）を成膜し、アルミニ
ウム膜をパターニングして、ゲート電極３０６、３０７
を形成する。

【００９２】次に、イオンドーピング法によって、活性
領域３０３ｎ、３０３ｐにゲート電極３０６、３０７を
マスクとして不純物（リン、およびホウ素）を注入す
る。ドーピングガスとして、フォスフィン（ＰＨ<SUB>3
</SUB>）およびジボラン（Ｂ<SUB>2</SUB>Ｈ<SUB>6</SU
B>）を用い、前者の場合は、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、後者の場合は、４０ｋＶから８０
ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０<SUP>1
5</SUP>〜８×１０<SUP></SUP><SUP>15</SUP>ｃｍ<SUP>
ー2</SUP>、例えばリンを２×１０<SUP>15</SUP>ｃｍ<SU
P>ー2</SUP>、ホウ素を５×１０<SUP>15</SUP>ｃｍ<SUP>
ー2</SUP>とする。この工程により、ゲート電極３０６、
３０７にマスクされ不純物が注入されない領域は後にＴ
ＦＴのチャネル領域３０８、３０９となる。このときの
チャネル長Ｌが例えば１０μｍとなるように設計する
と、チャネル領域内でチャネル方向を横切る結晶粒界数
は８０％以上のＴＦＴにおいて１個であり、残りのＴＦ
Ｔでは０個あるいは２個となる。よって、全てのＴＦＴ
におけるチャネル領域内でチャネル方向を横切る結晶粒
界の個数は±１個以内のばらつき内に収まる。また、ド
ーピングに際しては、ドーピングが不要な領域をフォト
レジストで覆うことによって、それぞれの元素を選択的
にドーピングを行う。この結果、Ｎ型の不純物領域３１
０と３１１、Ｐ型の不純物領域３１２と３１３が形成さ
れ、図３に示すようにＮチャネル型ＴＦＴ（ＮＴＦＴ）
とＰチャネル型ＴＦＴ（ＰＴＦＴ）とを形成することが
できる。

【００９３】次に、レーザー光の照射によってアニール
を行い、イオン注入した不純物の活性化を行う。レーザ
ー光としては、ＸｅＣｌエキシマレーザー（波長３０８
ｎｍ、パルス幅４０ｎｓｅｃ）を用い、レーザー光の照
射条件としては、エネルギー密度２５０ｍＪ／ｃｍ<SUP
>2</SUP>で１か所につき２ショット照射した。

【００９４】次に、図３（Ｄ）に示すように、厚さ６０
０ｎｍの酸化ケイ素膜を層間絶縁膜３１４としてプラズ
マＣＶＤ法によって形成し、これにコンタクトホールを
形成して、金属材料、例えば窒化チタン膜とアルミニウ
ム膜との多層膜によってＴＦＴの電極・配線３１５、３
１６、３１７を形成する。

【００９５】最後に、１気圧の水素雰囲気下で３５０
℃、３０分のアニールを行い、ＴＦＴを完成させる。

【００９６】以上の実施形態にしたがって作製したＣＭ
ＯＳ構造回路において、それぞれのＴＦＴの電界効果移
動度はＮＴＦＴで１００〜１３０ｃｍ<SUP>2</SUP>／Ｖ
ｓ、ＰＴＦＴで８０〜１００ｃｍ<SUP>2</SUP>／Ｖｓと
高く、閾値電圧はＮＴＦＴで１．５〜２Ｖ、ＰＴＦＴで
−２〜−３Ｖと非常に良好な特性を示す。基板内におけ
るＴＦＴの電界効果移動度のばらつきは、ＮＴＦＴで±
１５％、ＰＴＦＴで±１０％以内であった。

【００９７】尚、本実施形態では結晶性ケイ素膜の結晶
性を助長する手段として、パルスレーザーであるエキシ
マレーザー照射による加熱法を用いたが、それ以外のレ
ーザー（例えば連続発振Ａｒレーザーなど）でも同様の
処理が可能である。また、レーザー光の代わりに赤外
光、フラッシュランプを使用して短時間に１０００〜１
２００℃（シリコンモニターの温度）まで上昇させ試料
を加熱する、いわゆるＲＴＡ（ラピッド・サーマル・ア
ニール）（ＲＴＰ、ラピッド・サーマル・プロセスとも
いう）などのいわゆるレーザー光と同等の強光を用いて
もよい。

【００９８】また、前述の第１〜第３実施形態において
は、ニッケルを導入する方法として、非晶質ケイ素膜表
面にニッケル塩水溶液を塗布、あるいはニッケル薄膜
（極めて薄いので膜として観察することは困難である）
を蒸着することによりニッケル微量添加を行い、その後
加熱処理により結晶成長を行わす方法を採用した。しか
し、非晶質ケイ素膜成膜前に、下地膜表面にニッケル微
量添加を行う方法でもよい。即ち、結晶成長は非晶質ケ
イ素膜の上面側から行ってもよいし、下面側から行って
もよい。また、ニッケルの添加方法としては、イオンド
ーピング法を用いて、ニッケルイオンを非晶質ケイ素膜
に選択的に注入する方法を採用してもよい。この場合
は、ニッケル元素の濃度を制御することができるという
特徴を有する。また、ニッケルの薄膜を成膜する代わり
にＮｉ電極を用いてプラズマ処理により、ニッケル微量
添加を行うのでもよい。さらに、結晶化を助長する不純
物金属元素としては、ニッケル以外にコバルト、パラジ
ウム、白金、銅、銀、金、インジウム、スズ、リン、ヒ
素、アンチモンを用いても同様の効果が得られる。

【００９９】なお、上記第１〜第３実施形態においては
結晶核の発生が終了する時間（１５分）まで結晶核を発
生させているが、本発明はこれに限らず、１５分より前
で結晶核発生を止め、その後は結晶核の発生を防止した
状態で結晶成長させるようにしてもよい。

【０１００】また、上記第１〜第３実施形態において
は、結晶核の発生が終了する時間（１５分）まで結晶核
を発生させているので、結晶核発生の際の温度と同一温
度で結晶成長させているが、結晶成長させる温度は異な
らせてもよい。 〔第４実施形態〕本発明の第４実施形態について説明す
る。本実施形態では、前述の第１〜第３実施形態で説明
したような触媒元素を用いないで、本発明の半導体薄膜
を基板上に作製する場合である。

【０１０１】まず、基板上に減圧ＣＶＤ法によって、厚
さ８０〜３００ｎｍ、例えば１５０ｎｍの真性（Ｉ型）
の非晶質ケイ素膜（ａ−Ｓｉ膜）を成膜する。このとき
の成膜条件としては、材料ガスとしてジシラン（Ｓｉ<S
UB>2</SUB>Ｈ<SUB>6</SUB>）ガスを用い、基板温度を４
５０℃、成膜速度を３ｎｍ／ｍｉｎ．とした。

【０１０２】次に、不活性ガス雰囲気下にて６００℃で
アニールを行う。この際、上記条件で形成されたａ−Ｓ
ｉ膜は、４時間程度の潜伏期間を経て結晶核の発生が始
まる。よって、加熱処理開始から４時間後に加熱温度を
６００℃から５８０℃〜５５０℃に降温し、そのまま加
熱処理を継続することで新たな核発生が抑えられ、６０
０℃で発生した結晶核を中心として結晶成長が起こる。
核発生までの潜伏期間は、ａ−Ｓｉ膜の成膜方法および
成膜条件により決まっており、本実施形態の半導体薄膜
の核発生率は、核発生のためのアニール時間により決定
される。

【０１０３】以上のような工程では、６００℃の加熱処
理が必要であり、その際に発生した結晶核間の隣接間距
離は等間隔には揃っていないが、このようにして作製さ
れた結晶性ケイ素膜は結晶核の発生がある期間において
のみ集中的に行われた膜となる。したがって、以上の実
施形態で作製した結晶性ケイ素膜を用いて半導体装置を
形成することで、素子の均一性に優れた半導体装置が実
現できる。 〔第５実施形態〕本発明の第５実施形態について説明す
る。本実施形態では、第４実施形態と同様、触媒元素を
用いないで、本発明の半導体薄膜を基板上に作製する場
合である。

【０１０４】まず、基板上に減圧ＣＶＤ法によって、厚
さ３０〜１００ｎｍ、例えば５０ｎｍの真性（Ｉ型）の
非晶質ケイ素膜（ａ−Ｓｉ膜）を成膜する。このときの
成膜温度は４８０℃以下に設定する。

【０１０５】次に、ａ−Ｓｉ膜にイオン注入法によりシ
リコン（Ｓｉ<SUP>+</SUP>）を導入する。このときのド
ーズ量は１×１０<SUP>12</SUP>〜１×１０<SUP>14</SU
P>ａｔｏｍｓ／ｃｍ<SUP>2</SUP>、例えば１×１０<SUP
>1</SUP><SUP>3</SUP>ａｔｏｍｓ／ｃｍ<SUP>2</SUP>と
する。

【０１０６】次に、不活性ガス雰囲気下にて５８０℃〜
６００℃でアニールを行う。この際、導入されたＳｉ<S
UP>+</SUP>が結晶核となり、発生した結晶核を中心とし
て結晶成長が進む。但し、Ｓｉ<SUP>+</SUP>は結晶成長
を助長する触媒としての効果はもたないため、核発生の
みに寄与し、その後の核成長には影響を及ぼさない。し
たがって、この方法では、５８０℃以下の温度で短時間
（４時間程度）での結晶成長は不可能であるが、このよ
うにして作製された結晶性ケイ素膜は、結晶核の発生が
ある期間においてのみ集中的に行われ、その際に発生し
た結晶核間の隣接間距離はほぼ等間隔に揃った膜とな
る。したがって、以上の実施形態で作製した結晶性ケイ
素膜を用いて半導体装置を形成することで、素子の均一
性に優れた半導体装置が実現できる。

【０１０７】以上、本発明に基づく第５実施形態につき
具体的に説明したが、本発明は上述の実施形態に限定さ
れるものではなく、本発明の技術的思想に基づく各種の
変形が可能である。

【０１０８】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施形態で説明したＭＯＳ型トランジスタに限ら
ず、結晶性半導体を素子材としたバイポーラトランジス
タや静電誘導トランジスタをはじめとして幅広く半導体
プロセス全般に応用することができる。

【０１０９】

【発明の効果】本発明を用いることにより、大面積基板
全面にわたって均一で良好な結晶性を有する半導体薄膜
が実現できる。さらにその半導体薄膜を利用して、基板
全面にわたって均一で安定した特性の高性能半導体素子
を有する半導体装置が、簡便な製造プロセスにて得られ
る。特に液晶表示装置においては、アクティブマトリク
ス基板に要求される画素スィッチングＴＦＴの特性の均
一化、周辺駆動回路部を構成するＴＦＴに要求される高
性能化を同時に満足し、同一基板上にアクティブマトリ
クス部と周辺駆動回路部を構成するドライバモノリシッ
ク型アクティブマトリクス基板が実現でき、モジュール
のコンパクト化、高性能化、低コスト化がはかれる。

【図面の簡単な説明】

【図１】第１実施形態におけるＴＦＴの作製工程を示す
図である。

【図２】第２実施形態におけるＴＦＴの作製工程を示す
図である。

【図３】第３実施形態におけるＴＦＴの作製工程を示す
図である。

【図４】本発明の概要を示す図であり、アニール時間と
核発生速度との関係を示す図である。

【図５】本発明の概要を示す図であり、結晶粒径と頻度
との関係を示す図である。

【図６】本発明の概要を示す図であり、結晶核の隣接間
距離と頻度との関係を示す図である。

【符号の説明】

１０１、２０１、３０１ ガラス基板 １０２、２０２、３０２ 下地膜 １０４、２０４、３０４ 触媒元素（ニッケル） １０５、２０５、３０５ ゲート絶縁膜 １０６、２０６、３０６、３０７ ゲート電極 １０７ 陽極酸化層 １０８、２０８、３０８、３０９ チャネル領域 １０９、１１０、２０９、２１０ ソース／ドレイン領
域 ３１０、３１１、３１２、３１３ ソース／ドレイン領
域 １１１、２１１、３１４ 層間絶縁物 １１２、１１３、２１２、２１３ 電極・配線 ３１５、３１６、３１７ 電極・配線

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA29 JA24 JA46 KA05 MA04 MA05 MA07 MA08 MA13 MA27 MA30 NA24 NA27 NA29 5F052 AA02 AA17 BB07 CA07 DA02 DB02 DB03 FA01 FA06 FA19 JA01 JA04 5F110 AA16 AA28 BB02 BB03 BB04 BB10 BB11 CC02 DD02 DD13 EE03 EE34 EE44 EE48 FF02 FF28 FF29 FF30 FF32 FF36 GG02 GG13 GG16 GG25 GG28 GG35 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL01 HL03 HL11 HM14 NN04 NN23 NN24 NN35 PP01 PP02 PP03 PP04 PP10 PP13 PP27 PP33 PP34 QQ11 QQ24 QQ25

Claims (8)

【特許請求の範囲】
1. 【請求項１】 絶縁表面を有する基板上に形成される非
   晶質ケイ素膜の上面または下面に１×１０¹¹〜１×１０
   ¹⁴ａｔｏｍｓ／ｃｍ²の面密度で結晶化を助長する触媒
   元素を添加する工程と、 触媒元素が添加された非晶質ケイ素膜を加熱温度５２０
   〜５８０℃で加熱処理し、加熱処理中に結晶核の発生を
   終了させ、発生した結晶核のみで結晶成長させる工程
   と、 を含む結晶性ケイ素膜の製造方法。
2. 【請求項２】 前記非晶質ケイ素膜の膜厚が２５〜１０
   ０ｎｍである請求項１記載の結晶性ケイ素膜の製造方
   法。
3. 【請求項３】 請求項１または２に記載の結晶性ケイ素
   膜の製造方法により得られた結晶性ケイ素膜。
4. 【請求項４】 請求項３に記載の結晶性ケイ素膜を活性
   領域として用いた半導体装置。
5. 【請求項５】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、それぞれの薄膜トランジスタ間で±２０％以内の
   ばらつきである請求項４に記載の半導体装置。
6. 【請求項６】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、それぞれの薄膜トランジスタ間で±１個以内のば
   らつきである請求項４に記載の半導体装置。
7. 【請求項７】 前記結晶性ケイ素膜が絶縁表面を有する
   基板上に設けられて、該結晶性ケイ素膜を利用してチャ
   ネル領域が構成された薄膜トランジスタを複数個有して
   おり、 該チャネル領域内のチャネル方向を横切る結晶粒界の個
   数が、該基板上に形成された全薄膜トランジスタの７０
   ％以上において同数である請求項４に記載の半導体装
   置。
8. 【請求項８】 請求項４乃至７のいずれかに記載の半導
   体装置により構成されたアクティブマトリクス基板。