JP2012234864A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012234864A
JP2012234864A JP2011100498A JP2011100498A JP2012234864A JP 2012234864 A JP2012234864 A JP 2012234864A JP 2011100498 A JP2011100498 A JP 2011100498A JP 2011100498 A JP2011100498 A JP 2011100498A JP 2012234864 A JP2012234864 A JP 2012234864A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
amorphous
annealing
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011100498A
Other languages
English (en)
Inventor
Tomonori Aoyama
山 知 憲 青
Kiyotaka Miyano
野 清 孝 宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011100498A priority Critical patent/JP2012234864A/ja
Priority to US13/415,232 priority patent/US8828853B2/en
Publication of JP2012234864A publication Critical patent/JP2012234864A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】アモルファス半導体膜の結晶化を低温で短時間に行うことができ、大粒径の結晶粒を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】実施形態による半導体装置の製造方法では、基板上にアモルファス半導体膜を形成する。さらに、前記方法では、前記基板上にマイクロ波を照射することにより、前記アモルファス半導体膜をアニールして、前記アモルファス半導体膜から多結晶半導体膜を形成する。さらに、前記方法では、前記多結晶半導体膜をチャネルとするトランジスタを形成する。
【選択図】図３

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
次世代以降の３次元メモリでは、多結晶Ｓｉ（シリコン）薄膜や多結晶ＳｉＧｅ（シリコンゲルマニウム）薄膜が、例えばＢｉＣＳ（Bit Cost Scalable）フラッシュメモリのチャネル等で必要となる。これらの薄膜は、平滑なモフォロジーで段差被覆性良く成膜するために、通常はアモルファスＳｉ薄膜やアモルファスＳｉＧｅ薄膜として堆積される。また、アモルファスＳｉ薄膜やアモルファスＳｉＧｅ薄膜は、最終的には多結晶にして抵抗を下げる必要があるため、熱処理による結晶化が必要である。
この際、従来の炉アニールやランプアニールにより熱処理を行うと、熱処理温度を高く設定しても、Ｓｉ結晶やＳｉＧｅ結晶の粒径が小さくなり、チャネルＳｉ薄膜やチャネルＳｉＧｅ薄膜のキャリア移動度が低くなるという問題が発生する。また、熱処理温度が高いことで、周辺トランジスタにて特性劣化等の問題も発生する。
アモルファスＳｉ膜を結晶化させて大粒径のＳｉ結晶を形成する方法の例として、アモルファスＳｉ膜に接触したＧｅ結晶を核としてＳｉ結晶を固相成長させる方法が知られている。しかしながら、この方法には、工程が複雑、Ｇｅ核を形成することが困難、結晶化に時間がかかる等の問題がある。
V. Subramanian et al. "High-Performance Germanium-Seeded Laterally Crystallized TFT's for Vertical Device Integration", IEEE Trans. on Electron Devices, Vol. 45, pp1934-1939 (1998). V. Sabramanian et al. "A Novel Technique for 3-D Integration: Ge-seeded laterally Crystallized TFTs", 1997 Symp. on VLSI Technology, pp97-98. R. Katsumata et al. "Pipe-shaped BiCS Flash Memory with 16 Stacked Layers and Multi-Level-Cell Operation for Ultra High Density Storage Devices", 2009 Symp. on VLSI Technology, pp136-137.
アモルファス半導体膜の結晶化を低温で短時間に行うことができ、大粒径の結晶粒を形成することが可能な半導体装置の製造方法、及び該方法により製造可能な半導体装置を提供する。
一の実施形態による半導体装置の製造方法では、基板上にアモルファス半導体膜を形成する。さらに、前記方法では、前記基板上にマイクロ波を照射することにより、前記アモルファス半導体膜をアニールして、前記アモルファス半導体膜から多結晶半導体膜を形成する。さらに、前記方法では、前記多結晶半導体膜をチャネルとするトランジスタを形成する。
また、別の実施形態による半導体装置は、基板と、前記基板上に形成された多結晶半導体膜と、前記多結晶半導体膜をチャネルとするトランジスタとを備える。さらに、前記多結晶半導体膜は、粒径が前記多結晶半導体膜の膜厚の２倍以上である結晶粒を含む。
第１実施形態の半導体装置の構造を示す側方断面図である。 第１実施形態の半導体装置の製造方法を示す側方断面図(1/3)である。 第１実施形態の半導体装置の製造方法を示す側方断面図(2/3)である。 第１実施形態の半導体装置の製造方法を示す側方断面図(3/3)である。 炉アニールにおける結晶化のメカニズムを示した図である。 マイクロ波アニールにおける結晶化のメカニズムを示した図である。 Ｓｉ結晶を核としてアモルファスＳｉ膜を炉アニール、マイクロ波アニールで処理した場合のＳｉ成長速度を示したグラフである。 第２実施形態の半導体装置の構造を示す側方断面図である。 第２実施形態の半導体装置の製造方法を示す側方断面図である。 第３実施形態における基板温度の低減方法を説明するための図である。
以下、本発明の実施形態を、図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す側方断面図である。図１の半導体装置は、ＢｉＣＳフラッシュメモリである。
図１の半導体装置は、半導体基板１００と、電極膜１０１とを備えている。半導体基板１００は例えば、Ｓｉ（シリコン）基板であり、電極膜１０１は例えば、Ｓｉ膜である。電極膜１０１は、半導体基板１００上に絶縁膜（図示せず）を介して形成されている。本実施形態では、電極膜１０１が半導体基板１００と別個に設けられているが、代わりに、半導体基板１００の一部を電極として用いる構造を採用しても構わない。
電極膜１０１上には、複数の絶縁膜１０２と、複数の半導体膜１０３が交互に積層されている。絶縁膜１０２は例えば、ＳｉＯ２膜（シリコン酸化膜）であり、半導体膜１０３は例えば、Ｓｉ膜である。半導体膜１０３は、ＢｉＣＳフラッシュメモリのワードラインとして機能する。図１には、一例として、５層の絶縁膜１０２1〜１０２5と、４層の半導体膜１０３1〜１０３4が交互に積層された構造が示されている。
絶縁膜１０２5上には、半導体膜１０３よりも膜厚の厚い半導体膜１０４が積層されている。半導体膜１０４は例えば、Ｓｉ膜である。半導体膜１０４は、ＢｉＣＳフラッシュメモリのセレクトゲートとして機能する。半導体膜１０４上には、絶縁膜１０２6が積層されている。絶縁膜１０２6は例えば、ＳｉＯ２膜である。
また、電極膜１０１、絶縁膜１０２、半導体膜１０３、及び半導体膜１０４が積層された構造内には、パイプ形状のメモリホールＨが開口されている。メモリホールＨは、絶縁膜１０２、半導体膜１０３、及び半導体膜１０４を貫通する２つの穴と、電極膜１０１内に形成され、これらの穴同士を繋ぐ１つの穴とで構成されている。
メモリ絶縁膜１１１と、多結晶Ｓｉ膜１１２は、メモリホールＨの内壁面に順に形成されている。メモリ絶縁膜１１１は例えば、ＳｉＯ２膜、ＳｉＮ膜（シリコン窒化膜）、又はＡｌ２Ｏ３膜（アルミナ膜）から構成される単層膜、又はこれらの膜のうちの１種類以上を含む積層膜である。メモリ絶縁膜１１１と多結晶Ｓｉ膜１１２の合計膜厚は、メモリホールＨを塞ぎ切らない厚さに設定されているのが望ましい。
図１のＢｉＣＳフラッシュメモリでは、各半導体膜１０３と、メモリ絶縁膜１１１と、多結晶Ｓｉ膜１１２は、メモリセルトランジスタを構成している。また、半導体膜１０４と、メモリ絶縁膜１１１と、多結晶Ｓｉ膜１１２は、選択トランジスタを構成している。多結晶Ｓｉ膜１１２は、これらのトランジスタのチャネルとして機能する。多結晶Ｓｉ膜１１２は、本開示の多結晶半導体膜の例である。
図１の半導体装置はさらに、ドープト多結晶Ｓｉ領域１１３と、埋込絶縁膜１１４とを備えている。ドープト多結晶Ｓｉ領域１１３は、多結晶Ｓｉ膜１１２の一部に形成されており、具体的には、半導体膜１０４に囲まれた位置に形成されている。埋込絶縁膜１１４は、メモリ絶縁膜１１１、多結晶Ｓｉ膜１１２、及びドープト多結晶Ｓｉ領域１１３が形成されたメモリホールＨ内に埋め込まれている。埋込絶縁膜１１４は例えば、ＳｉＮ膜である。なお、メモリ絶縁膜１１１、多結晶Ｓｉ膜１１２、及びドープト多結晶Ｓｉ領域１１３がメモリホールＨを塞いでいる場合には、埋込絶縁膜１１４は不要である。
本実施形態では、多結晶Ｓｉ膜１１２内の領域のうち、ドープト多結晶Ｓｉ領域１１３は、不純物半導体で形成された領域となっており、ドープト多結晶Ｓｉ領域１１３以外の領域は、真性（イントリンシック）半導体で形成された領域となっている。
（１）半導体装置の製造方法
次に、図２〜図４を参照し、図１の半導体装置の製造方法について説明する。
図２〜図４は、第１実施形態の半導体装置の製造方法を示す側方断面図である。
まず、図２(ａ)に示すように、電極膜１０１、絶縁膜１０２、半導体膜１０３、及び半導体膜１０４内にメモリホールＨが開口された構造を形成する。電極膜１０１、絶縁膜１０２、半導体膜１０３、及び半導体膜１０４は、図１に示す半導体基板１００上に積層されている。
次に、図２(ｂ)に示すように、半導体基板１００の全面に、メモリ絶縁膜１１１を形成する。これにより、メモリホールＨの内壁面に、メモリ絶縁膜１１１が形成される。
次に、図３(ａ)に示すように、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス、又はこれらの両方のガスを用いて、半導体基板１００の全面に、膜厚４〜１０ｎｍのアモルファスＳｉ膜１２１を堆積する。これにより、メモリホールＨの内壁面に、メモリ絶縁膜１１１を介して、アモルファスＳｉ膜１２１が形成される。アモルファスＳｉ膜１２１は、本開示のアモルファス半導体膜の例である。
次に、図３(ｂ)に示すように、半導体基板１００上にマイクロ波を照射することで、半導体基板１００上のアモルファスＳｉ膜１２１をアニールする。本実施形態では、１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２のパワーで、５．８０ＧＨｚのマイクロ波を照射する。そして、マイクロ波の照射により基板温度を６００℃〜８００℃まで上昇させ、この温度で２分間〜１時間のマイクロ波アニールを行う。これにより、アモルファスＳｉ膜１２１が多結晶Ｓｉ膜１１２へと変化する。
次に、図４(ａ)に示すように、多結晶Ｓｉ膜１１２の上部に不純物をドーピングし、多結晶Ｓｉ膜１１２内に、ドープト多結晶Ｓｉ領域１１３を形成する。次に、半導体基板１００の全面に、埋込絶縁膜１１４を堆積する。これにより、メモリホールＨの内部に埋込絶縁膜１１４が形成される。
次に、図４(ｂ)に示すように、ＲＩＥ（Reactive Ion Etching）により、埋込絶縁膜１１４、多結晶Ｓｉ膜１１２、及びメモリ絶縁膜１１１をリセスする。こうして、多結晶Ｓｉ膜１１２をチャネルとするメモリセルトランジスタ及び選択トランジスタが形成される。
その後、種々の配線層、プラグ層、層間絶縁膜等が形成される。こうして、図１に示す半導体装置が製造される。
（２）炉アニールとマイクロ波アニールとの比較
以上のように、本実施形態では、マイクロ波アニールにより、アモルファスＳｉ膜１２１から多結晶Ｓｉ膜１１２を形成する。以下、図５〜図７を参照し、炉アニール（赤外線アニール）とマイクロ波アニールとの比較を行う。
図５は、炉アニールにおける結晶化のメカニズムを示した図である。
図５(ａ)は、ＳｉＯ２膜上に形成されたアモルファスＳｉ膜を示す。アモルファスＳｉ膜の炉アニールを開始すると、図５(ｂ)に示すように、アモルファスＳｉ膜内に、Ｓｉ結晶の核Ｘ1、Ｘ2が発生する。そして、この炉アニールを継続すると、図５(ｃ)に示すように、これらの結晶核Ｘ1、Ｘ2が成長していく。
ここで、炉アニールによる結晶化には、結晶成長速度が遅いという性質がある。そのため、図５(ｃ)に示すように、初期に発生した結晶核Ｘ1、Ｘ2の成長中に、新たな結晶核Ｘ3が発生する頻度が高い。よって、最終的な結晶粒Ｘ1〜Ｘ3の粒径は小さくなる。図５(ｄ)では、多結晶Ｓｉ膜の膜厚がＷ、結晶粒Ｘ3の粒径がＤAで示されている。
図６は、マイクロ波アニールにおける結晶化のメカニズムを示した図である。
図６(ａ)は、図５(ａ)と同様、ＳｉＯ２膜上に形成されたアモルファスＳｉ膜を示す。アモルファスＳｉ膜のマイクロ波アニールを開始すると、図６(ｂ)に示すように、アモルファスＳｉ膜内に、Ｓｉ結晶の核Ｙ1、Ｙ2が発生する。そして、このマイクロ波アニールを継続すると、図６(ｃ)に示すように、これらの結晶核Ｙ1、Ｙ2が成長していく。
ここで、マイクロ波アニールによる結晶化には、炉アニールによる結晶化に比べ、結晶成長速度が速いという性質がある。そのため、初期に発生した結晶核Ｙ1、Ｙ2の成長中に、新たな結晶核が発生する頻度は低い（図６(ｃ)参照）。よって、最終的な結晶粒Ｙ1、Ｙ2の粒径は大きくなる。図６(ｄ)では、多結晶Ｓｉ膜の膜厚がＷ、結晶粒Ｙ2の粒径がＤBで示されている。
本発明者らによる実験によれば、マイクロ波アニールでは、多結晶Ｓｉ膜が真性半導体膜である場合であっても、最終的な結晶粒の粒径ＤBを、膜厚Ｗの２倍以上とすることができることが解った。一方、炉アニール等の赤外線アニールでは、多結晶Ｓｉ膜がリンを含有する不純物半導体膜である場合には、最終的な結晶粒の粒径ＤBを膜厚Ｗの２倍以上とすることができたものの、多結晶Ｓｉ膜が真性半導体膜や、リン以外の不純物を含有する不純物半導体膜である場合には、最終的な結晶粒の粒径ＤBを膜厚Ｗの２倍以上とすることができなかった。また、多結晶Ｓｉ膜が、粒径ＤBが膜厚Ｗの２倍以上となる量のリンを含有する場合には、閾値電圧が大きくシフトすると同時に、不純物拡散により、結晶粒が大きくても移動度が小さくなることが判明した。本実施形態では、最終的な粒径ＤBが膜厚Ｗの２倍以上の結晶粒を含む多結晶Ｓｉ膜１１２をマイクロ波アニールにより形成し、このような結晶粒を含む多結晶Ｓｉ膜１１２をチャネルとして用いることで、キャリア移動度の高いチャネルを実現し、性能の良い半導体装置を提供することができる。
図７は、Ｓｉ結晶を核としてアモルファスＳｉ膜を炉アニール、マイクロ波アニールで処理した場合のＳｉ成長速度（Ｓｉ結晶の成長速度）を示したグラフである。図７には、５５０℃の炉アニールでのＳｉ成長速度と、５２０℃のマイクロ波アニールでのＳｉ成長速度が示されている。
図７に示すように、マイクロ波アニールでの結晶成長速度は、５２０℃という低温でも速く、５５０℃の炉アニールでの結晶成長速度よりも速い。同じ温度であれば、マイクロ波アニールでの結晶成長速度は、炉アニールでの結晶成長速度に比べ、１０倍以上速いと予測できる。そのため、マイクロ波アニールでは、結晶核が形成されると、結晶成長が高速で進行する。よって、マイクロ波アニールによれば、炉アニールに比べ、大粒径の結晶粒を形成することができる。これは、炉アニール以外の赤外線アニール（ランプアニール等）と比べた場合でも同様である。
また、マイクロ波アニールによれば、アモルファスＳｉ膜の結晶化を低温で短時間（即ち高スループット）に行うことができるため、例えば、周辺トランジスタの特性劣化等を抑制することができる。
ただし、ＳｉＯ２膜上のアモルファスＳｉ膜をアニールする場合、５５０℃以下の基板温度では結晶核が発生しないため、本実施形態では、５５０℃以上（具体的には６００℃〜８００℃）の基板温度でマイクロ波アニールを行う。なお、基板温度を５５０℃以上ではなく６００℃以上とする理由は、本実施形態のアモルファスＳｉ膜１２１の膜厚が１０ｎｍ以下と薄いためである。また、基板温度を８００℃以下とする理由は、周辺トランジスタの特性劣化等の問題を抑制するためである。
本発明者らが図２〜図４に示す方法を実施したところ、膜厚１０ｎｍの多結晶Ｓｉ膜１１２を構成するＳｉ結晶粒の粒径は、３０ｎｍ〜７０ｎｍとなった。一方、炉アニールにて得られたＳｉ結晶粒の粒径は、１０ｎｍ程度であった。このように、本実施形態によれば、大粒径の結晶粒を形成できることが解った。
（３）マイクロ波アニールの詳細
次に、本実施形態におけるマイクロ波アニールの詳細について説明する。
本実施形態では、マイクロ波の導入は導波管を用いて行う。よって、マグネトロンや進行波管等のマイクロ波発振装置の出力を導波管の断面積で除した値が、マイクロ波の照射パワーとなる。また、複数のマイクロ波発振装置を使用する場合には、これらの装置のパワーの合計が、マイクロ波の照射パワーとなる。
ここで、マイクロ波について詳細に説明する。マイクロ波は、２００ＭＨｚ〜３ＴＨｚの周波数（１００μｍ〜１ｍの波長）を有する電磁波と規定されている。マイクロ波の周波数に関しては、ＩＳＭ（Industry-Science-Medical）バンドとして、２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚが世界共通のバンドと指定されている。そのため、これらの周波数のマイクロ波は、これらを発生させるためのマグネトロンが容易に入手可能である。よって、本実施形態のマイクロ波アニールは、２．４５ＧＨｚ〜２５．０ＧＨｚの周波数を中心とする周波数帯のマイクロ波を用いて行うことが望ましい。
また、上記の世界共通のバンドの中で、周波数が高いほどアモルファスＳｉ中の双極子が回転しやすくなるが、周波数が高すぎるとアモルファスＳｉ中のフォノン振動が誘起されて温度が上昇してしまうという問題が有ることから、これらのバンドの中では、５．８０ＧＨｚが、シリコンを結晶化させるのに適した周波数である。よって、本実施形態では、５．８０ＧＨｚを用いている。ただし、５．８０ＧＨｚ付近の周波数（例えば３ＧＨｚ〜８ＧＨｚ）を中心とする周波数帯のマイクロ波を用いても、大粒径のＳｉ結晶を得ることができる。
また、本実施形態では、アモルファス半導体膜１２１として、Ｓｉ膜を用いているが、代わりにＳｉＧｅ（シリコンゲルマニウム）膜を用いてもよい。アモルファスＳｉＧｅ膜内での結晶核の最低発生温度は、Ｇｅ組成率（Ｓｉ1-XＧｅXの値Ｘ）が大きくなるほど低くなる。よって、アモルファスＳｉＧｅ膜を用いる場合には、６００℃以下（本実施形態では５５０℃以下）の基板温度でマイクロ波アニールを行うことが可能である。
例えば、Ｇｅ組成率が０．７〜０．９で、膜厚が１０ｎｍの場合、結晶核の最低発生温度は、４００℃程度である。よって、この場合には例えば、４００℃〜５５０℃の基板温度でマイクロ波アニールを行う。これにより、アモルファスＳｉ膜のマイクロ波アニールを５５０℃〜８００℃の基板温度で行う場合と同様の効果を得ることができる。ただし、どのような基板温度が最適であるかは、Ｇｅ組成率だけでなく、アモルファスＳｉＧｅ膜の膜厚にも依存する。
なお、アモルファス半導体膜１２１としてＳｉＧｅ膜を用いる場合、Ｇｅ組成率Ｘは、０＜Ｘ＜１のいずれの値でも構わない。また、アモルファス半導体膜１２１は、Ｇｅ膜であっても構わない。
（４）第１実施形態の効果
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、マイクロ波アニールによりアモルファス半導体膜１２１から多結晶半導体膜１１２を形成し、多結晶半導体膜１１２をチャネルとするトランジスタを形成する。これにより、炉アニールやランプアニールに比べ、アモルファス半導体膜１２１の結晶化を低温で短時間に行うことが可能となる。その結果、本実施形態では、半導体装置を低コスト製造することができると共に、大粒径の結晶粒を形成することが可能となる。よって、本実施形態によれば、チャネル移動度の高いチャネルを実現し、性能の良い半導体装置を提供することが可能となる。
なお、本実施形態は、真性半導体で形成された多結晶半導体膜１１２をチャネルとするトランジスタにも、不純物半導体で形成された多結晶半導体膜１１２をチャネルとするトランジスタにも適用可能である。
以下、第１実施形態の変形例である第２及び第３実施形態について説明する。第２及び第３実施形態については、第１実施形態との相違点を中心に説明する。
（第２実施形態）
図８は、第２実施形態の半導体装置の構造を示す側方断面図である。図８の半導体装置は、液晶ディスプレイ駆動用のＴＦＴ（Thin Film Transistor）を備えている。
図８の半導体装置は、ＴＦＴの構成要素として、ガラス基板２００と、ガラス基板２００上に形成された多結晶ＳｉＧｅ膜２０１と、多結晶ＳｉＧｅ膜２０１上にゲート絶縁膜２０２を介して形成されたゲート電極２０３と、多結晶ＳｉＧｅ膜２０１内にゲート電極２０３を挟むように形成されたソース領域２０４及びドレイン領域２０５を備えている。多結晶ＳｉＧｅ膜２０１は、本開示の多結晶半導体膜の例であり、ＴＦＴのチャネルとして機能する。
本実施形態では、多結晶ＳｉＧｅ膜２０１内の領域のうち、ソース領域２０４及びドレイン領域２０５は、不純物半導体で形成された領域となっており、ソース領域２０４及びドレイン領域２０５以外の領域は、真性半導体で形成された領域となっている。
図８の半導体装置はさらに、ガラス基板２００上に、ＴＦＴを覆うように形成された絶縁膜２０６を備えている。
図９は、第２実施形態の半導体装置の製造方法を示す側方断面図である。
まず、図９(ａ)に示すように、ＳｉＨ４ガスとＧｅＨ４ガスを用いて、４５０℃にて、ガラス基板２００の全面に、膜厚５０〜１００ｎｍのアモルファスＳｉＧｅ膜２１１を堆積する。アモルファスＳｉＧｅ膜２１１は、本開示のアモルファス半導体膜の例である。
次に、図９(ｂ)に示すように、ガラス基板２００上にマイクロ波を照射することで、ガラス基板２００上のアモルファス半導体膜２１１をアニールする。本実施形態では、１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２のパワーで、５．８０ＧＨｚのマイクロ波を照射する。そして、マイクロ波の照射によりアモルファス半導体膜２１１が加熱され、熱伝導によりガラス基板２００が暖められることにより、基板温度を４５０℃〜５５０℃まで上昇させ、この温度で１５分間〜２時間のマイクロ波アニールを行う。これにより、アモルファスＳｉＧｅ膜２１１が多結晶ＳｉＧｅ膜２０１へと変化する。
次に、図９(ｃ)に示すように、多結晶ＳｉＧｅ膜２０１上に、ゲート絶縁膜２０２の材料であるゲート絶縁膜材料２１２と、ゲート電極２０３の材料であるゲート電極材料２１３とを順に形成する。
次に、図９(ｄ)に示すように、ゲート電極材料２１３のエッチング加工を行い、ゲート電極材料２１３、ゲート絶縁膜材料２１２からそれぞれ、ゲート電極２０３、ゲート絶縁膜２０２を形成する。次に、図９(ｄ)に示すように、多結晶ＳｉＧｅ膜２０１内に、ゲート電極２０３を挟むようにソース領域２０４及びドレイン領域２０５を形成する。こうして、多結晶ＳｉＧｅ膜２０１をチャネルとするＴＦＴが形成される。
その後、ＴＦＴを覆う絶縁膜２０６等が形成される。こうして、図８に示す半導体装置が製造される。
本発明者らが図９に示す方法を実施したところ、多結晶ＳｉＧｅ膜２０１を構成するＳｉＧｅ結晶粒の粒径は、２００ｎｍ〜１μｍとなった。一方、炉アニールにて得られたＳｉＧｅ結晶粒の粒径は、５０ｎｍ〜１００ｎｍ程度であった。このように、本実施形態によれば、大粒径の結晶粒を形成できることが解った。
最後に、第２実施形態の効果について説明する。
以上のように、本実施形態では、第１実施形態と同様に、マイクロ波アニールによりアモルファス半導体膜２１１から多結晶半導体膜２０１を形成し、多結晶半導体膜２０１をチャネルとするトランジスタ（ＴＦＴ）を形成する。これにより、炉アニールやランプアニールに比べ、アモルファス半導体膜２１１の結晶化を低温で短時間に行うことが可能となる。その結果、本実施形態では、半導体装置を低コスト製造することができると共に、大粒径の結晶粒を形成することが可能となる。よって、本実施形態によれば、チャネル移動度の高いチャネルを実現し、性能の良い半導体装置を提供することが可能となる。
なお、本実施形態は、真性半導体で形成された多結晶半導体膜２０１をチャネルとするトランジスタにも、不純物半導体で形成された多結晶半導体膜２０１をチャネルとするトランジスタにも適用可能である。
（第３実施形態）
第３実施形態では、図３(ｂ)のマイクロ波アニールとして、第１のアニール処理と、これに続く第２のアニール処理とを実施する。第２のアニール処理は、マイクロ波のパワーを変更せずに、第１のアニール処理よりも基板温度を下げて行われる。
第１のアニール処理では、半導体基板１００上に、１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２のパワーで、５．８０ＧＨｚのマイクロ波を照射する。そして、マイクロ波の照射により基板温度を５５０℃〜８００℃（例えば、６００℃〜６５０℃）まで上昇させ、この温度で１分間〜５分間のマイクロ波アニールを行う。
次に、第２のアニール処理では、第１のアニール処理と同様、半導体基板１００上に、１０Ｗ／ｃｍ２〜１０ｋＷ／ｃｍ２のパワーで、５．８０ＧＨｚのマイクロ波を照射する。ただし、第２のアニール処理では、基板温度を３００℃〜５５０℃まで低下させ、この温度で１０分間〜３０分間のマイクロ波アニールを行う。これにより、アモルファスＳｉ膜１２１から多結晶Ｓｉ膜１１２が形成される。
基板温度を低下させる方法の例としては、図１０に示す３種類の方法が挙げられる。図１０は、第３実施形態における基板温度の低減方法を説明するための図である。図１０では、ウエハ（半導体基板）が、符号３００で示されている。
図１０(ａ)及び(ｂ)には、複数本のピン３０１で支えていたウエハ３００（図１０(ａ)）を、石英サセプター３０２に近づける（図１０(ｂ)）方法が示されている。また、図１０(ｃ)には、ウエハ３００を石英サセプター３０２上に直接載せる方法が示されている。また、図１０(ｄ)には、ウエハ３００に冷却ガス（例えばＨｅガス）３０３を吹き付ける方法が示されている。なお、冷却ガス３０３のその他の例としては、Ｎ２ガス、Ｎｅガス、Ａｒガス、Ｘｅガス等が挙げられる。
本発明者らが第３実施形態の方法を実施したところ、多結晶Ｓｉ膜１１２を構成するＳｉ結晶粒の粒径は、５０ｎｍ〜１１０ｎｍとなった。このように、第３実施形態の方法によれば、第１実施形態の方法よりも大粒径の結晶粒を形成できることが解った。
（１）第１及び第２のアニール処理の詳細
ここで、第１及び第２のアニール処理の詳細について説明する。
第１実施形態にて説明したように、ＳｉＯ２膜上のアモルファスＳｉ膜をアニールする場合、５５０℃以下の基板温度では結晶核が発生しない。そのため、第３実施形態では、第１のアニール処理中は結晶核が発生するのに対し、第２のアニール処理中は結晶核が発生しない。よって、第３実施形態によれば、図６を参照して説明したメカニズムから理解されるように、第１実施形態の場合よりもさらに大粒径の結晶粒を形成することが可能となる。第３実施形態では、第１アニール処理から第２アニール処理への切り替えにより、切り替え以降の結晶核の発生を抑制することができるからである。
従って、第１のアニール処理は、結晶核の最低発生温度（５５０℃）以上の温度で、必要以上の個数の結晶核が発生しない時間だけ実施することが望ましい。この時間が長すぎると、必要以上の個数の結晶核が発生し、結晶粒の粒径が小さくなってしまう。逆に、この時間が短すぎると、アモルファスＳｉ膜１２１が完全に多結晶Ｓｉ膜１１２に変化する前に、結晶化が停止してしまう。本実施形態では、第１のアニール処理の実施時間を１分間〜５分間に設定することで、必要以上の結晶核の発生を回避している。
また、第２のアニール処理は、結晶核の最低発生温度（５５０℃）以下の温度で、アモルファスＳｉ膜１２１が完全に多結晶Ｓｉ膜１１２に変化するのに必要な時間の間実施することが望ましい。第２のアニール処理では、新たな結晶核の発生は抑制され、第１のアニール処理で発生した結晶核の結晶成長が進行することとなる。本実施形態では、第２のアニール処理は、１０分間〜３０分間実施される。
また、本実施形態では、アモルファス半導体膜１２１として、Ｓｉ膜を用いているが、代わりにＳｉＧｅ膜を用いてもよい。アモルファスＳｉＧｅ膜内での結晶核の最低発生温度は、Ｇｅ組成率が大きくなるほど低くなる。よって、アモルファスＳｉＧｅ膜を用いる場合には、６００℃以下（本実施形態では５５０℃以下）の基板温度で第１のアニール処理を行うことが可能である。
例えば、Ｇｅ組成率が０．７〜０．９で、膜厚が１０ｎｍの場合、結晶核の最低発生温度は、４００℃程度である。よって、この場合には例えば、４００℃〜５５０℃の基板温度で１０分間、第１のアニール処理を行い、３５０℃〜４００℃の基板温度で１時間〜２時間、第２のアニール処理を行う。これにより、第１実施形態の場合よりも大粒径の結晶粒を形成することができる。ただし、どのような基板温度が最適であるかは、Ｇｅ組成率だけでなく、アモルファスＳｉＧｅ膜の膜厚にも依存する。
なお、アモルファス半導体膜１２１としてＳｉＧｅ膜を用いる場合、Ｇｅ組成率Ｘは、０＜Ｘ＜１のいずれの値でも構わない。また、アモルファス半導体膜１２１は、Ｇｅ膜であっても構わない。
また、第３実施形態の方法は、第１実施形態のＢｉＣＳフラッシュメモリだけでなく、第２実施形態のＴＦＴにも適用可能である。
（２）第３実施形態の効果
最後に、第１実施形態の効果について説明する。
以上のように、本実施形態では、マイクロ波アニールとして、第１のアニール処理と、これに続く第２のアニール処理とを実施する。そして、第２のアニール処理は、第１のアニール処理よりも基板温度を下げて実施する。これにより、第１及び第２実施形態の場合よりも大粒径の結晶粒を形成することが可能となる。
以上、本発明の具体的な態様の例を、第１から第３実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
１００：半導体基板、１０１：電極膜、１０２：絶縁膜、
１０３：ワードラインとして機能する半導体膜、
１０４：セレクトゲートとして機能する半導体膜、
１１１：メモリ絶縁膜、１１２：多結晶Ｓｉ膜、１１３：ドープト多結晶Ｓｉ領域、
１１４：埋込絶縁膜、１２１：アモルファスＳｉ膜、
２００：ガラス基板、２０１：多結晶ＳｉＧｅ膜、
２０２：ゲート絶縁膜、２０３：ゲート電極、
２０４：ソース領域、２０５：ドレイン領域、２０６：絶縁膜、
２１１：アモルファスＳｉＧｅ膜、
２１２：ゲート絶縁膜材料、２１３：ゲート電極材料、
３００：ウエハ、３０１：ピン、３０２：石英サセプター、３０３：冷却ガス

Claims (8)

  1. 基板上にアモルファス半導体膜を形成し、
    前記基板上にマイクロ波を照射することにより、前記アモルファス半導体膜をアニールして、前記アモルファス半導体膜から多結晶半導体膜を形成し、
    前記多結晶半導体膜をチャネルとするトランジスタを形成する、
    半導体装置の製造方法。
  2. 前記アモルファス半導体膜は、アモルファスシリコン膜であり、
    前記アニールは、５５０℃から８００℃の基板温度で行う、
    請求項１に記載の半導体装置の製造方法。
  3. 前記アモルファス半導体膜は、アモルファスシリコン膜であり、
    前記アニールは、
    ５５０℃から８００℃の基板温度で行う第１のアニール処理と、
    前記第１のアニール処理後に、３００℃から５５０℃の基板温度で行う第２のアニール処理と、を含む請求項１に記載の半導体装置の製造方法。
  4. 前記アモルファス半導体膜は、アモルファスシリコンゲルマニウム膜であり、
    前記アニールは、４００℃から５５０℃の基板温度で行う、
    請求項１に記載の半導体装置の製造方法。
  5. 前記アモルファス半導体膜は、アモルファスシリコンゲルマニウム膜であり、
    前記アニールは、
    ４００℃から５５０℃の基板温度で行う第１のアニール処理と、
    前記第１のアニール処理後に、２００℃から４００℃の基板温度で行う第２のアニール処理と、を含む請求項１に記載の半導体装置の製造方法。
  6. 前記トランジスタは、
    前記基板上に交互に積層された複数の絶縁膜及び複数の半導体膜内にメモリホールが開口された構造を形成し、
    前記メモリホールの内壁面に、メモリ絶縁膜と前記アモルファス半導体膜とを順に形成し、
    前記アニールにより、前記アモルファス半導体膜から前記多結晶半導体膜を形成する、
    ことで形成される請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記トランジスタは、
    前記基板上に前記アモルファス半導体膜を形成し、
    前記アニールにより、前記アモルファス半導体膜から前記多結晶半導体膜を形成し、
    前記多結晶半導体膜上に、ゲート絶縁膜を介してゲート電極を形成し、
    前記多結晶半導体膜内に、前記ゲート電極を挟むようにソース領域及びドレイン領域を形成する、
    ことで形成される請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  8. 基板と、
    前記基板上に形成された多結晶半導体膜と、
    前記多結晶半導体膜をチャネルとするトランジスタとを備え、
    前記多結晶半導体膜は、粒径が前記多結晶半導体膜の膜厚の２倍以上である結晶粒を含む半導体装置。
JP2011100498A 2011-04-28 2011-04-28 半導体装置及びその製造方法 Pending JP2012234864A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011100498A JP2012234864A (ja) 2011-04-28 2011-04-28 半導体装置及びその製造方法
US13/415,232 US8828853B2 (en) 2011-04-28 2012-03-08 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100498A JP2012234864A (ja) 2011-04-28 2011-04-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012234864A true JP2012234864A (ja) 2012-11-29

Family

ID=47067221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100498A Pending JP2012234864A (ja) 2011-04-28 2011-04-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8828853B2 (ja)
JP (1) JP2012234864A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187274A (ja) * 2013-03-25 2014-10-02 Tokyo Electron Ltd マイクロ波加熱処理方法
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR20210022499A (ko) 2019-08-20 2021-03-03 도쿄엘렉트론가부시키가이샤 열처리 방법 및 열처리 장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014033003A (ja) * 2012-08-01 2014-02-20 Tokyo Electron Ltd 被処理体の処理方法
KR20150070819A (ko) * 2013-12-17 2015-06-25 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9536894B2 (en) * 2014-08-04 2017-01-03 Kabushiki Kaisha Toshiba Non-volatile memory device
US9960178B2 (en) 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
JP7013293B2 (ja) * 2018-03-19 2022-01-31 キオクシア株式会社 半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738118A (ja) * 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
JPH0822954A (ja) * 1994-07-06 1996-01-23 Sharp Corp 結晶性ケイ素膜、並びに半導体装置およびその製造方法
JPH08316483A (ja) * 1995-05-19 1996-11-29 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP2006032939A (ja) * 2005-06-22 2006-02-02 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2010199312A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2011061072A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234403B2 (ja) * 1994-06-14 2001-12-04 三洋電機株式会社 半導体薄膜の製造方法
US6133076A (en) * 1999-08-24 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP2009182264A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 半導体装置およびその製造方法
JP5433462B2 (ja) 2010-03-03 2014-03-05 株式会社東芝 半導体装置の製造方法
JP2012033750A (ja) 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738118A (ja) * 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
JPH0822954A (ja) * 1994-07-06 1996-01-23 Sharp Corp 結晶性ケイ素膜、並びに半導体装置およびその製造方法
JPH08316483A (ja) * 1995-05-19 1996-11-29 Semiconductor Energy Lab Co Ltd 半導体の作製方法
JP2006032939A (ja) * 2005-06-22 2006-02-02 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2010199312A (ja) * 2009-02-25 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2011061072A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187274A (ja) * 2013-03-25 2014-10-02 Tokyo Electron Ltd マイクロ波加熱処理方法
WO2017056243A1 (ja) * 2015-09-30 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2017056243A1 (ja) * 2015-09-30 2018-04-19 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10381241B2 (en) 2015-09-30 2019-08-13 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20210022499A (ko) 2019-08-20 2021-03-03 도쿄엘렉트론가부시키가이샤 열처리 방법 및 열처리 장치

Also Published As

Publication number Publication date
US20120273790A1 (en) 2012-11-01
US8828853B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
JP2012234864A (ja) 半導体装置及びその製造方法
TW579602B (en) Semiconductor device and method for manufacturing same
US7192818B1 (en) Polysilicon thin film fabrication method
JP5433462B2 (ja) 半導体装置の製造方法
CN100479170C (zh) 电子装置及制造该电子装置的方法
JP2015173230A (ja) 半導体装置及び半導体装置の製造方法
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
JP5865806B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2006024881A (ja) 薄膜トランジスター及びその製造方法
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
JP2001102587A (ja) 薄膜トランジスタおよびその製造方法ならびに半導体薄膜の製造方法
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2006203250A (ja) ３次元半導体デバイスの製造方法
JP6434862B2 (ja) 半導体装置の製造方法
JP2007067399A (ja) 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法
CN1848365B (zh) 多晶硅薄膜制造方法和具有其的薄膜晶体管的制造方法
CN100413016C (zh) 多晶硅薄膜的制造方法
CN107887275A (zh) 低温多晶硅薄膜及晶体管的制造方法
JP2009071163A (ja) 半導体製造方法、半導体製造装置および表示装置
JP2809152B2 (ja) 薄膜トランジスタの製造方法
JP2000232066A (ja) 半導体基板の製造方法
JP2661571B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141031