JP2661571B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2661571B2 JP2661571B2 JP32080694A JP32080694A JP2661571B2 JP 2661571 B2 JP2661571 B2 JP 2661571B2 JP 32080694 A JP32080694 A JP 32080694A JP 32080694 A JP32080694 A JP 32080694A JP 2661571 B2 JP2661571 B2 JP 2661571B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- grain size
- crystal grain
- thin film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
メージセンサ等の薄膜集積回路に使用される薄膜トラン
ジスタの製造方法に関し、特に、チャネル層にポリシリ
コン膜を用いた薄膜トランジスタの製造方法に関する。
社会においてますます重要な位置を占めてきている。同
時に液晶ディスプレイ装置の大画面化・高精細度化への
要求も高まってきている。この分野において現行で主流
となっている技術は、表示部の薄膜トランジスタをアモ
ルファスシリコンによって形成し、その駆動回路には単
結晶シリコンのLSIを用い、これをTAB方式等によ
り薄膜トランジスタの形成された基板に接続するもので
ある。
小さいアモルファスシリコンを用いた薄膜トランジスタ
では、液晶ディスプレイ装置を大画面で高精細に実現す
ることが困難であるため、ポリシリコンを活性層とする
薄膜トランジスタが注目されている。
多様化により、薄型化・小型化に対する要求も強く、そ
の要求に答えるためアクティブマトリクス基板上に駆動
回路をも薄膜トランジスタで形成しようとする試みがな
されている。この駆動回路用のトランジスタをアモルフ
ァスシリコンを用いて形成することは、動作速度や駆動
能力の面で好ましくなく、ポリシリコンで形成すること
が求められる。
学気相成長法(LPCVD)やプラズマ化学気相成長法
(PCVD)により直接ポリシリコンを成膜する方法
や、LPCVDあるいはPCVDなどによりシリコンを
成膜した後に、そのシリコンを良質なポリシリコンへと
改質する間接的な方法がある。
手法としては、通常の熱処理を用いる固相成長法、レー
ザ光を用いるレーザアニール法などが挙げられる。液晶
ディスプレイへの応用上、これらのポリシリコン作製法
の中では、プロセス温度の低温化ならびにスループット
の向上が見込まれるレーザアニール法が有望視されてい
る。
アニールポリシリコン膜を用いた薄膜トランジスタは、
固相成長ポリシリコン膜を用いた薄膜トランジスタに比
べて電気的特性のバラツキが大きいという問題があっ
た。電気的特性にバラツキがあると、例えばこのトラン
ジスタでアクティブマトリクスを構成した場合には、表
示むらが著しくなり、大画面・高精細のディスプレイの
実現は困難になる。
あって、その目的とするところは、電気的特性のバラツ
キの少ない薄膜トランジスタの製造方法を提供すること
である。
にシリコン膜を堆積する工程と、前記シリコン膜上から
レーザ光を照射して前記シリコン膜の結晶化を進めてポ
リシリコン膜を形成するとともに、前記ポリシリコン膜
の平均結晶粒径とチャネル長との比が1/100〜1/
50になるように結晶粒径を制御する工程とを含むこと
を特徴とする薄膜トランジスタの製造方法である。
絶縁性基板上にシリコン膜と透光性絶縁膜を堆積する工
程と、前記透光性絶縁膜上からレーザ光を照射して前記
シリコン膜の結晶化を進めてポリシリコン膜を形成する
とともに、前記ポリシリコン膜の平均結晶粒径とチャネ
ル長との比が1/100〜1/50になるように結晶粒
径を制御する工程とを含むことを特徴とする。
晶粒径とチャネル長との比が、薄膜トランジスタの電気
的特性のバラツキに大きな影響を持っていることが見い
だされた。図1はその結果を示すグラフである。図1に
おいて、横軸にポリシリコン膜の平均結晶粒径とチャネ
ル長との比を、左側の縦軸に移動度を、右側の縦軸に粒
径の標準偏差をとっている(本明細書においては算出さ
れた標準偏差を平均値で除した値を標準偏差としてい
る)。ここで、薄膜トランジスタのチャネル長は6μm
である。
チャネル長との比が大きくなるにともない移動度は大き
くなるが、図中エラーバーで示されたバラツキもまた大
きくなる。この原因は平均結晶粒径が大きくなるにとも
ない、結晶粒径の標準偏差が増大するためである。
が、粒界はキャリアのトラップとして働き、電気的特性
を悪化させる働きを有する。従って薄膜トランジスタの
チャネル領域中での、粒界の体積や存在形態などは特性
の変動を生じさせる大きな原因の一つである。高移動度
を示すためには粒界の体積を減少させることが要求さ
れ、結晶粒径を大きくすることが望まれる。一方、高均
一性を示すためには、粒界が局所的に凝集されることな
くチャネル領域中に均一に分散されることが要求され、
結晶粒径のバラツキが小さいことが望まれる。
00未満では結晶粒径が小さいために移動度は低い値と
なり、1/50を超えるときは、結晶粒径のバラツキが
大きいために移動度のバラツキが大きくなり、どちらの
条件においても実用には適さない。平均結晶粒径とチャ
ネル長との比が1/100〜1/50のときに、高移動
度でかつ高均一性を有する薄膜トランジスタが実現でき
る。
径とチャネル長との比については格別の考慮が払われて
こなかったので、移動度の標準偏差が20%にも達する
大きなバラツキを有していた。
は、チャネル領域におけるポリシリコン膜の平均結晶粒
径とチャネル長との比を1/100〜1/50と制御し
ている。その結果、粒界の影響が許容できる範囲内に抑
制され、図1に示すように、高移動度でかつ高均一性を
実現することができる。
層の結晶粒径とチャネル長との比としきい値についても
移動度の特性とほぼ同様の結果が得られている。
説明する。
係る薄膜トランジスタの製造方法の概略を表す工程図で
ある。
る絶縁性基板1上にLPCVD法でSiH4 ガスによ
り、アモルファスシリコン膜2を75nm堆積した。堆
積条件としては、SiH4 (10%H2 希釈)流速20
0sccm、圧力0.1Torr、基板温度550℃の
条件で42分間堆積を行った。続いてレーザアニール法
により、波長308nmのXeClエキシマレーザにて
アモルファスシリコン膜2を多結晶化して、ポリシリコ
ン膜3を形成する。
て、ポリシリコン膜3の平均結晶粒径とチャネル長との
比は変化する。図3はレーザ照射強度が470,430
および390mJ/cm2 のときの、平均結晶粒径とチ
ャネル長(6μm)との比を示すグラフである。図3に
おいて、横軸にレーザのショット数を、また縦軸に平均
結晶粒径とチャネル長との比をとっている。レーザの照
射強度が470mJ/cm2 のとき平均結晶粒径とチャ
ネル長との比は望ましい範囲からは外れるが、430m
J/cm2 であればショット数1〜20回で、390m
J/cm2 であればショット数3〜50回で、平均粒径
とチャネル長との比が1/100〜1/50の範囲内に
制御される。
J/cm2 で1〜20ショット、あるいは390mJ/
cm2 で3〜50ショットなどが選択される。
ン膜3のパターニング後、LPCVD法によりSiH4
/O2 混合ガス系において、ポリシリコン膜3上に、ゲ
ート絶縁膜として酸化シリコン膜4を100nm堆積し
た。堆積条件としてはSiH4 (10%H2 希釈)流速
35sccm、O2 流速140sccm、圧力0.28
Torr、基板温度400℃の条件で60分間堆積を行
った。続いて、スパッタ法により、酸化シリコン膜4上
に、ゲート電極としてAl膜を堆積し、これをパターニ
ングしてゲート電極5を形成した。
法によりポリシリコン膜3に選択的に燐イオン(P+ )
を導入して、ソース・ドレイン領域3−aを形成した。
続いて、スパッタ法により、層間絶縁膜として酸化シリ
コン膜6を500nm堆積した。
6のソース・ドレイン領域上となる位置にコンタクトホ
ールを開孔し、スパッタ法によりAl膜を堆積しこれを
パターニングしてソース・ドレイン領域と接触する金属
配線7を形成し、薄膜トランジスタを製作した。
は、図1に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
例の製造方法について説明する。図4に示すように絶縁
性基板1上にSiH4 ガスを用いたLPCVD法によ
り、アモルファスシリコン膜2を75nm堆積した。堆
積条件は第1の実施例と同様である。
合ガス系にて、アモルファスシリコン膜2上に、透光性
膜兼ゲート絶縁膜として酸化シリコン膜8を100nm
堆積した。堆積条件は第1の実施例と同様である。
シマレーザにて透光性膜である酸化シリコン膜8上より
レーザを照射し、アモルファスシリコン膜2を多結晶化
してポリシリコン膜を得る。
下で、透光膜を用いてレーザアニールを行った場合と、
透光膜を用いない場合とでは、形成されるポリシリコン
膜の平均結晶粒径とチャネル長との比は異なる値を示
す。図5は透光膜を用いた場合の、レーザ照射強度が4
70,430および390mJ/cm2のときの、平均
結晶粒径とチャネル長(6μm)との比を示すグラフで
ある。図5において、横軸にレーザのショット数を、ま
た縦軸に平均結晶粒径とチャネル長との比をとってい
る。図5に示すように、470mJ/cm2の照射強度
においても適当なショット数を選択すれば平均結晶粒径
とチャネル長との比が1/100〜1/50の範囲内に
制御される。
光膜を用いた場合には、より広いレーザ照射条件で平均
結晶粒径とチャネル長との比が制御されたポリシリコン
膜を形成することが可能となる利点を有する。
(d)に示したように、第1の実施例と同様な方法でゲ
ート電極を形成した後に、層間絶縁膜を形成し、コンタ
クトホールを開け、ソース・ドレイン領域を形成して薄
膜トランジスタを製作する。
は、図1に示すように、平均結晶粒径とチャネル長との
比が制御されていない薄膜トランジスタに較べて良好な
電気的特性と高い均一性を示した。
兼用した透光性膜(酸化シリコン膜)を介してエキシマ
レーザを照射する例について説明したが、ゲート絶縁膜
と兼用することなしに窒化シリコン,アルミナなど他の
透光膜を用いてポリシリコン膜を形成し、その後透光性
膜を除去して新たに成膜したゲート絶縁膜上にゲート電
極を形成しても同様の効果が得られた。
初期材料としてアモルファスシリコンを用いていたが、
初期材料として他に微結晶シリコン,ポリシリコンなど
他のシリコン膜を用いても同様の効果が得られた。ま
た、ゲート絶縁膜として酸化シリコン膜に代え、窒化シ
リコン膜,酸窒化シリコン膜など他の絶縁膜を用いても
同様の効果が得られた。
トランジスタの製造方法では、チャネル領域のポリシリ
コン膜の平均結晶粒径とチャネル長との比が1/100
〜1/50と制御された結果、移動度が50cm2/V
s以上の高い値であり、しかも移動度,しきい値電圧等
の電気的特性の素子間のバラツキは標準偏差で5%以下
と小さくなる。従って、本発明による薄膜トランジスタ
の製造方法を液晶ディスプレイ装置に適用した場合に
は、表示むらを抑制することができ、また、大表示画面
を高精細度で実現できるようになる。
の平均結晶粒径とチャネル長との比と移動度および結晶
粒径の標準偏差との関係を示すグラフ。
のショット数と平均結晶粒径とチャネル長との比との関
係を示すグラフ。
を用いた場合のレーザのショット数と平均結晶粒径とチ
ャネル長との比との関係を示すグラフ。
Claims (4)
- 【請求項1】絶縁性基板上にシリコン膜を堆積する工程
と、前記シリコン膜上からレーザ光を照射して前記シリ
コン膜の結晶化を進めてポリシリコン膜を形成するとと
もに、前記ポリシリコン膜の平均結晶粒径とチャネル長
との比が1/100〜1/50になるように結晶粒径を
制御する工程とを含むことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項2】前記レーザ光は、430mJ/cm 2 で1
〜20ショットまたは390mJ/cm 2 で3〜50シ
ョットの照射条件で照射することを特徴とする請求項1
記載の薄膜トランジスタの製造方法。 - 【請求項3】絶縁性基板上にシリコン膜と透光性絶縁膜
を堆積する工程と、前記透光性絶縁膜上からレーザ光を
照射して前記シリコン膜の結晶化を進めてポリシリコン
膜を形成するとともに、前記ポリシリコン膜の平均結晶
粒径とチャネル長との比が1/100〜1/50になる
ように結晶粒径を制御する工程とを含むことを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項4】 前記シリコン膜は、アモルファスシリコン
膜であることを特徴とする請求項1ないし3のいずれか
に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32080694A JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32080694A JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08181318A JPH08181318A (ja) | 1996-07-12 |
JP2661571B2 true JP2661571B2 (ja) | 1997-10-08 |
Family
ID=18125450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32080694A Expired - Lifetime JP2661571B2 (ja) | 1994-12-22 | 1994-12-22 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2661571B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
TWI307171B (en) * | 2006-07-03 | 2009-03-01 | Au Optronics Corp | Method for manufacturing bottom substrate of liquid crystal display device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283431A (ja) * | 1992-04-03 | 1993-10-29 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
1994
- 1994-12-22 JP JP32080694A patent/JP2661571B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08181318A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6335542B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
US5605846A (en) | Method for manufacturing semiconductor device | |
US20060027810A1 (en) | Method for doping semiconductor layer, method for manufacturing thin film semiconductor device, and thin film semiconductor device | |
US7122450B2 (en) | Process for manufacturing a semiconductor device | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
JPH11204435A (ja) | 半導体装置及びその作製方法 | |
US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
US20070155067A1 (en) | Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US20060051905A1 (en) | Method of fabricating planarized poly-silicon thin film transistors | |
JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2661571B2 (ja) | 薄膜トランジスタの製造方法 | |
US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
US20050037550A1 (en) | Thin film transistor using polysilicon and a method for manufacturing the same | |
JPH11284198A (ja) | 半導体装置およびその作製方法 | |
JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 15 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |