JP5433462B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5433462B2
JP5433462B2 JP2010047014A JP2010047014A JP5433462B2 JP 5433462 B2 JP5433462 B2 JP 5433462B2 JP 2010047014 A JP2010047014 A JP 2010047014A JP 2010047014 A JP2010047014 A JP 2010047014A JP 5433462 B2 JP5433462 B2 JP 5433462B2
Authority
JP
Japan
Prior art keywords
film
silicon film
amorphous silicon
semiconductor device
modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010047014A
Other languages
English (en)
Other versions
JP2011181842A (ja
Inventor
知憲 青山
祐介 押木
清孝 宮野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010047014A priority Critical patent/JP5433462B2/ja
Priority to US12/883,463 priority patent/US8759205B2/en
Publication of JP2011181842A publication Critical patent/JP2011181842A/ja
Application granted granted Critical
Publication of JP5433462B2 publication Critical patent/JP5433462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Description

本発明は、半導体装置の製造方法に関する。
近年、薄膜トランジスタ(ＴＦＴ)や、メモリセルを３次元的に配置した半導体記憶装置（３次元メモリ）等のチャネルシリコンに移動度の高い多結晶シリコンを用いることが考えられている。
これらの多結晶シリコン膜を平滑なモフォロジーで段差被覆性良く成膜するためには、まず５００〜５５０℃の低温でアモルファスシリコンを堆積する。このアモルファスシリコンは、抵抗が大きいため、多結晶にして抵抗を下げる必要がある。そのため、９００℃以上の高温で熱処理を行ってアモルファスシリコンの結晶化を行う。しかし、この高温での熱処理を行うと、アモルファスシリコン中でマイグレーション（凝集）が起こってしまい、粒径が小さく、且つ結晶の形状がばらばらになってしまう。このため、結晶間の界面（粒界）の数の増加や、多結晶シリコン膜のモフォロジー荒れ等を引き起こしてしまい、抵抗を十分下げられないという問題がある。
また、高温で熱処理を行うと、周辺トランジスタで、ゲート耐圧やＪｕｎｃｔｉｏｎ耐圧の劣化等の問題も発生する。
アモルファスシリコンを結晶化させて粒径を大きくする方法として、アモルファスシリコンに接触した結晶Ｇｅを核として固相成長させてアモルファスＳｉ膜を結晶化させる方法が提案されている（例えば、非特許文献１を参照）。この場合、１００ｎｍのアモルファスシリコン上にＳｉＯ２を形成し、１μｍの穴を開けた後、穴の中に４５０〜５００℃でＧｅを形成し、該Ｇｅを核としてアモルファスシリコンを結晶化している。このシリコンの結晶化温度は５００〜５５０℃である。この後、ＧｅをＨ２ＳＯ４／Ｈ２Ｏ２でエッチング除去し、ＳｉＯ２をＨＦでエッチング除去して、多結晶Ｓｉ層を得ている。しかし、この工程は複雑である。また、アモルファスシリコンの結晶化に、６００℃で数時間かかり、該Ｇｅの間隔にもよるが、５００〜５５０℃に低温化した場合は数十時間かかると予測され、スループットの悪さから製造コストの増大が問題となっている。
また、島状のＧｅを形成した（非特許文献２を参照）後にアモルファスシリコンを堆積させ、その後に熱処理でアモルファスシリコンを結晶化させることで大粒径のシリコンを得る方法が提案されている（非特許文献３を参照）。島状のＧｅの形成方法としては、まず、アモルファスＧｅ膜を５０ｎｍ堆積し、５００℃で２時間の真空アニールと４００℃で３時間の酸素エッチングを行うことで、平均粒径８９ｎｍ、密度１０８個／ｃｍ２程度のＧｅ核を形成している。その後、電子ビーム蒸着やプラズマＣＶＤにより、アモルファスシリコン膜を堆積して、４８０〜６２０℃の熱処理を行う。これにより、アモルファスシリコン膜は大粒径のシリコンを有する多結晶シリコン膜となる。しかし、この場合も、アモルファスシリコンの結晶化には時間がかかり、５８０℃では約２時間、５４０℃では約１２時間で、５００℃や４８０℃では、２０時間以上かかり、低温では、スループットの悪さから製造コストの増大が問題となる。また、結晶Ｇｅ核の粒径が数十ｎｍ程度であることより、アモルファスシリコンの膜厚は少なくとも１００ｎｍである。
一般に、膜厚が薄いほど結晶化温度は高まる傾向がある。このため、１０ｎｍ以下の膜厚のアモルファスシリコンを結晶化する場合は、膜厚が１００ｎｍの場合に比べ、結晶化時間がさらに長くなると予測できる。膜厚が１０ｎｍ以下の薄膜アモルファスシリコン膜を結晶化する場合のスループットは、さらに悪くなり、製造コストの増大を招くという問題がある。
このため、従来の方法では、短時間且つ低温でアモルファスシリコンの結晶化を行うことは困難であった。
V. Subramanian 他著.,"High-performance Germanium-seeded Laterally Crystallized TFT’s For Vertical Device Integration" IEEE Transactions On Electron Devices, Vol. 45, No. 9, 1998年9月 pp1934-1939, K. Yasutake 他著.,"Size and Density Control of Crystalline Ge Islands on Glass Substrates by Oxygen Etching" Japan Journal of Applied Physics. Vol.43, No.12A，2004, ppL1552-L1554， 吉本千秋、他著、"Ｇｅ微結晶核を用いた多結晶Ｓｉ薄膜形成"、電子情報通信学会技術研究報告 SDM2008、2008年4月、pp89-93，
本発明は、短時間且つ低温で高品質な多結晶シリコンを形成する方法を提供することを目的としている。
実施形態に係る半導体装置の製造方法の態様は、基板上にアモルファス半導体膜を堆積し、前記アモルファス半導体膜に対して第１のアニールを行うことで前記アモルファス半導体膜内に微結晶を形成し、前記微結晶を含むアモルファス半導体膜に対してマイクロ波を照射して第２のアニールを前記基板の温度が２００〜６００℃となるよう行うことで、前記微結晶を核として前記微結晶を含むアモルファス半導体膜を結晶化することを特徴とする。
本発明によれば、短時間且つ低温で高品質な多結晶シリコンを形成する方法を提供することができる。
本発明の第１の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る薄膜トランジスタの多結晶チャネルＳｉの基本的な形成方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例１に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。
以下、本発明の実施形態の詳細を、図面を参照して説明する。
（第１の実施形態）
図１〜図４を用いて、本発明の第１の実施形態に係る半導体装置の製造方法を概略的に説明する。図１〜図４は、薄膜トランジスタ(ＴＦＴ)の多結晶チャネルＳｉの形成方法について模式的に示した断面図である。
まず、図１に示すように、絶縁性の下地上、具体的には基板（ガラス基板）１０上に、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５０〜１００ｎｍ程度のアモルファス半導体膜であるアモルファスシリコン膜１１を全面に堆積する。この際、Ｎ２またはＡｒ等で希釈したＧｅＨ４を用いることで、アモルファスシリコン膜１１中にＧｅを導入しても良い。このＧｅの濃度は例えば５％〜２０％程度である。このとき、Ｐ、Ａｓ、またはＩｎなどを導入しても良い。
次に、図２に示すように、温度が７００℃〜１０００℃程度で、処理時間が０．１ｍｓ〜０．３ｓ程度のＭＳＡ（Milli Second Annealing）、もしくは、０．３〜２ｓ程度のＲＴＡ（Rapid Thermal Annealing）等の短時間且つ高温の熱処理を行う。これにより、アモルファスシリコン膜１１中に低頻度に微結晶１１ａを形成する。この際、熱処理はアモルファスシリコン膜１１全面に対して行わずに、例えばＭＳＡとしてＬＳＡ（Laser Spike Annealing）のようなレーザースキャンによる加熱方法を用いても良い。このため、アモルファスシリコン膜１１の一部を微結晶化、または結晶化してもよい。また、アモルファスシリコン膜１１にＧｅを導入した場合、微結晶生成温度が下がり、より低温度のアニールによって微結晶を形成することが可能となる。なお、アモルファスシリコン膜１１中に形成される微結晶は、微結晶シリコンであるが、アモルファスシリコン膜１１がＧｅを含有している場合は、微結晶Ｇｅや微結晶ＳｉＧｅも形成される。
次に、図３に示すように、微結晶１１ａを含むアモルファスシリコン膜１１にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶１１ａを核としてアモルファスシリコン膜１１が結晶化される。これにより、粒径が５０ｎｍ〜１０μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）１１ｂが形成される。
なお、このマイクロ波の周波数は、バンドとして指定されている２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚが望ましい。それは、マイクロ波を発生させるマグネトロン等が安価に入手できるためである。また、使用するマイクロ波は、一定の周波数幅があり、上記の２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚは、使用するマイクロ波の周波数幅に含まれる周波数である。
次に、図４に示すように、周知の工程、つまりゲート絶縁膜１２、ゲート電極１３、及びソース・ドレイン拡散層１１ｃ等を形成する工程を経て、第１の実施形態のＴＦＴを形成することができる。
上述した第１の実施形態によれば、アモルファスシリコン膜１１にＭＳＡやスパイクＲＴＡ等の短時間且つ高温のアニールを行うことにより、アモルファスシリコン膜１１中に低頻度に微結晶１１ａを形成している。その後、微結晶１１ａを含むアモルファスシリコン膜１１にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜１１は微結晶１１ａを核に結晶化される。結晶化したシリコンの粒径が５０ｎｍ〜１０μｍ程度であることより、微結晶の密度は例えば１０６〜１０１１個／ｃｍ２程度になる。
基本的に、アモルファスシリコンは６００℃以下では結晶化しない。しかし、アモルファスシリコンが微結晶を含む場合、マイクロ波を該微結晶に照射することで微結晶を核にアモルファスシリコンが結晶化される。
このように、マイクロ波を用いて低温でアニールを行うことで、アモルファスシリコンのマイグレーションを抑制し、良好な形状の結晶を形成することができる。このため、結晶間の界面（粒界）が良好となり多結晶シリコン中の電気抵抗が下がり、多結晶シリコン中の移動度が増加する。また、低温でアニールを行うため、周辺トランジスタの耐圧劣化も抑制できる。さらに、微結晶１１ａは低頻度に形成されているために、多結晶チャネルシリコン膜１１ｂ中の結晶の粒径が大きくなる。その結果、多結晶チャネルシリコン膜１１ｂ中の粒界の数を抑制することができ、多結晶チャネルシリコン膜１１ｂの電気抵抗を低減することができる。また、マイクロ波アニールを用いることで、短時間でアモルファスシリコン膜１１を結晶化することができる。
これにより、短時間且つ低温でアモルファスシリコン膜１１の結晶化を行うことができ、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を含む半導体装置を高スループットで形成することができる。
また、微結晶Ｇｅまたは微結晶ＳｉＧｅを核としてアモルファスシリコン膜１１を結晶化させた場合、従来のランプアニールやファーネスアニールと比較して、結晶成長速度が速くなるため、スループットがさらに向上し、低コストの半導体デバイスを提供することが可能となる。
（変形例１）
上述した第１の実施形態では、アモルファスシリコン膜中に微結晶を形成し、該微結晶にマイクロ波を照射することで平面構造に多結晶シリコン膜を形成する方法を説明した。第１の実施形態の変形例１では、第１の実施形態の多結晶シリコン膜の形成方法を用いて、ホール構造内に良質な多結晶を形成する方法を説明する。
図５〜図１２を用いて、本発明の第１の実施形態の変形例１に係る半導体装置の製造方法を概略的に説明する。図５〜図１２は、本発明の第１の実施形態の変形例１に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図５に示すように、図示しないシリコン基板上に形成された多結晶シリコンまたは金属または金属珪化物からなる電極２０上に、図示しないＳｉＮストッパー膜を形成する。そして、ＳｉＮストッパー膜上にＳｉＯ２とＳｉとを複数回積層した積層構造２１を形成する。
次に、図６に示すように、例えばＲＩＥを用いて積層構造２１にホール（開口）を形成し、電極２０の表面を露出させる。
次に、図７に示すように、前記ホール内にＳｉＯ２膜を堆積し、ＳｉＯ２膜上にＳｉＮ膜を堆積する。そして、ＳｉＮ膜の表面を酸化して、酸化膜、窒化膜及び酸化膜の積層構造であるＯＮＯ構造の絶縁膜２２を形成する。
次に、図８に示すように、例えば５００℃程度の低温で、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５〜２０ｎｍのアモルファスシリコン膜２３を絶縁膜２２上に堆積する。
次に、図９に示すように、７００℃〜１０００℃程度で、０．１ｍｓ〜２ｓ程度のＭＳＡもしくは、ＲＴＡ等の短時間且つ高温の熱処理を行う。これにより、アモルファスシリコン膜２３中に低頻度に微結晶２３ａを形成する。この際、第１の実施形態と同様に、熱処理はアモルファスシリコン膜２３全面に対して行わずに、例えばＬＳＡのような加熱方法を用いても良い。このため、アモルファスシリコン膜２３の一部の領域を微結晶化、または結晶化してもよい。また、アモルファスシリコン膜２３にＧｅを導入した場合、微結晶生成温度が下がり、より低温度のアニールによって微結晶を形成することが可能となる。なお、アモルファスシリコン膜２３中に形成される微結晶は、微結晶シリコンであるが、アモルファスシリコン膜２３がＧｅを含有している場合は、微結晶Ｇｅや微結晶ＳｉＧｅも形成される。
次に、図１０に示すように、微結晶２３ａを含むアモルファスシリコン膜２３にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶２３ａを核としてアモルファスシリコン膜２３が結晶化される。これにより、粒径が５０ｎｍ〜１μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）２３ｂが形成される。
次に、図１１に示すように、全面にＳｉＮ膜２４を堆積して多結晶チャネルシリコン膜２３ｂが形成するホール構造にＳｉＮ膜２４を埋め込む。
次に、図１２に示すように、ＲＩＥ等で積層構造２１の上面が露出するまで余分なＳｉＮ膜２４、多結晶チャネルシリコン膜２３ｂ及び絶縁膜２２を除去する。このようにして、積層構造２１のホール内に良質な多結晶チャネルシリコン膜２３ｂが形成される。
上述した第１の実施形態の変形例１によれば、第１の実施形態と同様にアモルファスシリコン膜２３に短時間且つ高温のアニールを行うことにより、アモルファスシリコン膜２３中に低頻度に微結晶２３ａを形成している。その後、微結晶２３ａを含むアモルファスシリコン膜２３にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜２３は微結晶２３ａを核に結晶化される。
これにより、短時間且つ低温でアモルファスシリコン膜２３の結晶化を行うことができ、積層構造２１のホール内に、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を高スループットで形成することができる。
また、微結晶Ｇｅまたは微結晶ＳｉＧｅを核としてアモルファスシリコン膜２３を結晶化させた場合、従来のランプアニールやファーネスアニールと比較して、結晶成長速度が速くなるため、スループットがさらに向上し、低コストの半導体デバイスを提供することが可能となる。
（変形例２）
第１の実施形態の変形例２では、３次元積層技術ＢｉＣＳ（Bit Cost Scalable）を用いた３次元構造を有する不揮発性半導体記憶装置に良質な多結晶チャネルシリコン膜を形成する方法を説明する。
図１３〜図１７を用いて、本発明の第１の実施形態の変形例２に係る半導体装置の基本的な製造方法について概略的に説明する。
図１３〜図１７は、本発明の第１の実施形態の変形例２に係る半導体装置の製造方法を模式的に示した断面図である。図１３（ａ）〜図１７（ａ）はチャネル長方向に沿った断面図であり、図１３（ｂ）〜図１７（ｂ）はチャネル長方向に垂直な方向に沿った断面図である。
まず、図１３に示すように、半導体基板３０の表面に、ＣＶＤ法を用いて層間絶縁膜３１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極３２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。なお、この制御ゲート電極３２としては、例えば窒化タンタル等の金属材料を用いても良い。
次に、図１４に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、層間絶縁膜３１と、制御ゲート電極３２とを選択的にエッチング除去して、半導体基板３０の一部を露出させる。これにより、層間絶縁膜３１及び制御ゲート電極３２の積層構造に、直径６０ｎｍ程度の円筒状の溝（ホール）が形成される。
次に、図１５に示すように、前記溝の内壁にＣＶＤ法を用いて、ブロック絶縁膜３３となる厚さ１０ｎｍ程度の例えばアルミニウムと酸素を主成分として含有するアルミナ膜を堆積する。また、このブロック絶縁膜３３は、例えばシリコン及び酸素を主成分として含有するシリコン酸化膜でも良い。次に、ＡＬＤ法を用いて電荷蓄積絶縁膜３４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。続いて、トンネル絶縁膜３５となる厚さ数ｎｍ程度のシリコン酸化膜を形成する。このトンネル絶縁膜３５は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の積層構造であるＯＮＯ構造のような多層膜でも良い。その後、例えば５００℃程度の低温で、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５〜２０ｎｍのアモルファスシリコン膜３６をトンネル絶縁膜３５上に堆積する。
次に、図１６に示すように、７００℃〜１０００℃程度で、０．１ｍｓ〜２ｓ程度のＭＳＡもしくは、ＲＴＡ等の短時間且つ高温の熱処理を行う。これにより、アモルファスシリコン膜３６中に低頻度に微結晶３６ａを形成する。この際、第１の実施形態及び第１の実施形態の変形例１と同様に、ＬＳＡのような加熱方法を用いても良い。このため、アモルファスシリコン膜３６の一部の領域を微結晶化、または結晶化してもよい。また、アモルファスシリコン膜３６にＧｅを導入した場合、微結晶生成温度が下がり、より低温度のアニールによって微結晶を形成することが可能となる。なお、アモルファスシリコン膜３６中に形成される微結晶は、微結晶シリコンであるが、アモルファスシリコン膜３６がＧｅを含有している場合は、微結晶Ｇｅや微結晶ＳｉＧｅも形成される。
次に、図１７に示すように、微結晶３６ａを含むアモルファスシリコン膜３６にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶３６ａを核としてアモルファスシリコン膜３６が結晶化される。これにより、粒径が５０ｎｍ〜１μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）３６ｂが形成される。
次に、レジストマスク（図示せず）を用いたＲＩＥ法により、半導体基板３０上に形成されたブロック絶縁膜３３、電荷蓄積絶縁膜３４、トンネル絶縁膜３５、多結晶チャネルシリコン膜３６ｂ及び半導体基板３０の表面を選択的にエッチング除去する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
上述した第１の実施形態の変形例２によれば、第１の実施形態及び第１の実施形態の変形例１と同様にアモルファスシリコン膜３６に短時間且つ高温のアニールを行うことにより、アモルファスシリコン膜３６中に低頻度に微結晶３６ａを形成している。その後、微結晶３６ａを含むアモルファスシリコン膜３６にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜３６は微結晶３６ａを核に結晶化される。結晶化したシリコンの粒径が５０ｎｍ〜１μｍ程度であることより、微結晶の密度は例えば１０８〜１０１１個／ｃｍ２になる。
これにより、短時間且つ低温でアモルファスシリコン膜３６の結晶化を行うことができ、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を含む３次元構造を有する不揮発性半導体記憶装置を高スループットで形成することができる。
また、微結晶Ｇｅまたは微結晶ＳｉＧｅを核としてアモルファスシリコン膜３６を結晶化させた場合、従来のランプアニールやファーネスアニールと比較して、結晶成長速度が速くなるため、スループットがさらに向上し、低コストの半導体デバイスを提供することが可能となる。
（第２の実施形態）
上述した第１の実施形態では、アモルファスシリコン膜中に微結晶を形成し、該微結晶にマイクロ波を照射することで多結晶シリコン膜を形成する方法を説明した。第２の実施形態では、微結晶Ｇｅを形成し、微結晶Ｇｅ上にアモルファスシリコン膜を形成し、該微結晶にマイクロ波を照射することで多結晶シリコン膜を形成する方法を説明する。
図１８〜図２１を用いて、本発明の第２の実施形態に係る半導体装置の製造方法を概略的に説明する。図１８〜図２１は、薄膜トランジスタ(ＴＦＴ)の多結晶チャネルＳｉの形成方法について模式的に示した断面図である。
まず、図１８に示すように、絶縁性の下地上、具体的には基板（ガラス基板）４０上に、５００℃程度の温度でＮ２またはＡｒ等で希釈したＧｅＨ４を用いて、粒径が１ｎｍ以下の微結晶４１ａである微結晶Ｇｅを形成する。この場合、ＧｅＨ４の分圧を０．１〜１０ｍＴｏｒｒとすることで、１０６〜１０１１個／ｃｍ２の密度で微結晶Ｇｅを形成することができる。
次に、図１９に示すように、５００℃程度の温度で、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５０〜１００ｎｍのアモルファスシリコン膜４１を基板４０及び微結晶４１ａ上に堆積する。
次に、図２０に示すように、微結晶４１ａを含むアモルファスシリコン膜４１にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶４１ａを核としてアモルファスシリコン膜４１が結晶化される。これにより、粒径が５０ｎｍ〜１０μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）４１ｂが形成される。
なお、このマイクロ波の周波数は、バンドとして指定されている２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚが望ましい。それは、マイクロ波を発生させるマグネトロン等が安価に入手できるためである。また、使用するマイクロ波は、一定の周波数幅があり、上記の２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚは、使用するマイクロ波の周波数幅に含まれる周波数である。
次に、図２１に示すように、周知の工程、つまりゲート絶縁膜４２、ゲート電極４３、及びソース・ドレイン拡散層４３ｃ等を形成する工程を経て、第２の実施形態のＴＦＴを形成することができる。
上述した第２の実施形態によれば、低頻度に粒径の小さい微結晶４１ａ（微結晶Ｇｅ）を形成し、この微結晶４１ａ上にアモルファスシリコン膜４１を形成している。その後、第１の実施形態と同様に、微結晶４１ａを含むアモルファスシリコン膜４１にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜４１は微結晶４１ａを核に結晶化される。
また、微結晶Ｇｅを核としてアモルファスシリコン膜４１を結晶化させているため、従来のランプアニールやファーネスアニールと比較して結晶成長速度が速くなる。
このように、マイクロ波を用いて低温でアニールを行うことで、アモルファスシリコンのマイグレーションを抑制し、良好な形状の結晶を形成することができる。このため、結晶間の界面（粒界）が良好となり多結晶シリコン中の電気抵抗が下がる。また、低温でアニールを行うため、周辺トランジスタの耐圧劣化も抑制できる。さらに、微結晶４１ａは低頻度に形成されているために、多結晶チャネルシリコン膜４１ｂ中の結晶の粒径が大きくなる。その結果、多結晶チャネルシリコン膜４１ｂ中の粒界の数を抑制することができ、多結晶チャネルシリコン膜４１ｂの電気抵抗を低減することができる。また、マイクロ波アニールを用いることで、短時間でアモルファスシリコン膜４１を結晶化することができる。
これにより、第１の実施形態と同様に、短時間且つ低温でアモルファスシリコン膜４１の結晶化を行うことができ、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を含む半導体装置を高スループットで形成することができる。
（変形例１）
上述した第２の実施形態では、微結晶Ｇｅを形成し、微結晶Ｇｅ上にアモルファスシリコン膜を形成し、該微結晶にマイクロ波を照射することで平面構造に多結晶シリコン膜を形成する方法を説明した。第２の実施形態の変形例１では、第２の実施形態の多結晶シリコン膜の形成方法を用いて、ホール構造内に良質な多結晶を形成する方法を説明する。
図２２〜図２９を用いて、本発明の第２の実施形態の変形例１に係る半導体装置の製造方法を概略的に説明する。図２２〜図２９は、本発明の第２の実施形態の変形例１に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図２２に示すように、図示しないシリコン基板上に形成された多結晶シリコンまたは金属または金属珪化物からなる電極５０上に、図示しないＳｉＮストッパー膜を形成する。そして、ＳｉＮストッパー膜上にＳｉＯ２とＳｉとを複数回積層した積層構造５１を形成する。
次に、図２３に示すように、例えばＲＩＥを用いて積層構造５１にホール（開口）を形成し、電極５０の表面を露出させる。
次に、図２４に示すように、前記ホール内にＳｉＯ２膜を堆積し、ＳｉＯ２膜上にＳｉＮ膜を堆積する。そして、ＳｉＮ膜の表面を酸化して、酸化膜、窒化膜及び酸化膜の積層構造であるＯＮＯ構造の絶縁膜５２を形成する。
次に、図２５に示すように、５００℃程度の温度でＮ２またはＡｒ等で希釈したＧｅＨ４を用いて、粒径が１ｎｍ以下の微結晶５３ａである微結晶Ｇｅを形成する。この場合、ＧｅＨ４の分圧を１〜１０ｍＴｏｒｒとすることで、１０８〜１０１１個／ｃｍ２の密度で微結晶Ｇｅを形成することができる。
次に、図２６に示すように、例えば５００℃程度の温度で、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５〜１０ｎｍ程度のアモルファスシリコン膜５３を絶縁膜５２及び微結晶５３ａ上に堆積する。
次に、図２７に示すように、微結晶５３ａを含むアモルファスシリコン膜５３にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶５３ａを核としてアモルファスシリコン膜５３が結晶化される。これにより、粒径が５０ｎｍ〜１μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）５３ｂが形成される。
次に、図２８に示すように、全面にＳｉＮ膜５４を堆積して多結晶チャネルシリコン膜５３ｂが形成するホール構造にＳｉＮ膜５４を埋め込む。
次に、図２９に示すように、ＲＩＥ等で積層構造５１の上面が露出するまで余分なＳｉＮ膜５４、多結晶チャネルシリコン膜５３ｂ及び絶縁膜５２を除去する。このようにして、積層構造５１のホール内に良質な多結晶チャネルシリコン膜５３ｂが形成される。
上述した第２の実施形態の変形例１によれば、第２の実施形態と同様に低頻度に粒径の小さい微結晶５３ａ（微結晶Ｇｅ）を形成し、この微結晶５３ａ上にアモルファスシリコン膜５３を形成している。その後、第２の実施形態と同様に、微結晶５３ａを含むアモルファスシリコン膜５３にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜５３は微結晶５３ａを核に結晶化される。
また、第２の実施形態と同様に、微結晶Ｇｅを核としてアモルファスシリコン膜５３を結晶化させているため、従来のランプアニールやファーネスアニールと比較して結晶成長速度が速くなる。
これにより、短時間且つ低温でアモルファスシリコン膜５３の結晶化を行うことができ、積層構造５１のホール内に、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を高スループットで形成することができる。
（変形例２）
第２の実施形態の変形例２では、３次元積層技術ＢｉＣＳを用いた３次元構造を有する不揮発性半導体記憶装置に良質な多結晶チャネルシリコン膜を形成する方法を説明する。
図３０〜図３４を用いて、本発明の第２の実施形態の変形例２に係る半導体装置の基本的な製造方法について概略的に説明する。
図３０〜図３４は、本発明の第２の実施形態の変形例２に係る半導体装置の製造方法を模式的に示した断面図である。図３０（ａ）〜図３４（ａ）はチャネル長方向に沿った断面図であり、図３０（ｂ）〜図３４（ｂ）はチャネル長方向に垂直な方向に沿った断面図である。
まず、図３０に示すように、半導体基板６０の表面に、ＣＶＤ法を用いて層間絶縁膜６１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極６２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。なお、この制御ゲート電極６２としては、例えば窒化タンタル等の金属材料を用いても良い。
次に、図３１に示すように、レジストマスク（図示せず）を用いたＲＩＥ法により、層間絶縁膜６１と、制御ゲート電極６２とを選択的にエッチング除去して、半導体基板６０の一部を露出させる。これにより、層間絶縁膜６１及び制御ゲート電極６２の積層構造に、直径６０ｎｍ程度の円筒状の溝（ホール）が形成される。
次に、図３２に示すように、前記溝の内壁にＣＶＤ法を用いて、ブロック絶縁膜６３となる厚さ１０ｎｍ程度の例えばアルミニウムと酸素を主成分として含有するアルミナ膜を堆積する。また、このブロック絶縁膜６３は、例えばシリコン及び酸素を主成分として含有するシリコン酸化膜でも良い。次に、ＡＬＤ法を用いて電荷蓄積絶縁膜６４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。続いて、トンネル絶縁膜６５となる厚さ数ｎｍ程度のシリコン酸化膜を形成する。このトンネル絶縁膜６５は、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の積層構造であるＯＮＯ構造のような多層膜でも良い。その後、５００℃程度の温度でＮ２またはＡｒ等で希釈したＧｅＨ４を用いて、粒径が１ｎｍ以下の微結晶６６ａである微結晶Ｇｅを形成する。この場合、ＧｅＨ４の分圧を１〜１０ｍＴｏｒｒとすることで、１０８〜１０１１個／ｃｍ２の密度で微結晶Ｇｅを形成することができる。
次に、図３３に示すように、例えば５００℃程度の温度で、ＳｉＨ４またはＳｉ２Ｈ６またはこれら両方のガスを用いて、５〜１０ｎｍのアモルファスシリコン膜６６をトンネル絶縁膜６５及び微結晶６６ａ上に堆積する。
次に、図３４に示すように、微結晶６６ａを含むアモルファスシリコン膜６６にマイクロ波を照射して、基板温度が２００℃〜６００℃程度（好ましくは２００℃〜４００℃程度）になるまで昇温して、５分から２時間程度マイクロ波を用いてアニールを行う。このマイクロ波アニールを行うことで、微結晶６６ａを核としてアモルファスシリコン膜６６が結晶化される。これにより、粒径が５０ｎｍ〜１μｍ程度の結晶の集合体である多結晶チャネルシリコン膜（多結晶シリコン膜）６６ｂが形成される。
次に、レジストマスク（図示せず）を用いたＲＩＥ法により、半導体基板６０上に形成されたブロック絶縁膜６３、電荷蓄積絶縁膜６４、トンネル絶縁膜６５、多結晶チャネルシリコン膜６６ｂ及び半導体基板６０の表面を選択的にエッチング除去する。その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。
上述した第２の実施形態の変形例２によれば、第２の実施形態及び第２の実施形態の変形例１と同様に低頻度に粒径の小さい微結晶６６ａ（微結晶Ｇｅ）を形成し、この微結晶６６ａ上にアモルファスシリコン膜６６を形成している。その後、微結晶６６ａを含むアモルファスシリコン膜６６にマイクロ波を用い、２００〜６００℃という低温でアニールを行うことで、アモルファスシリコン膜６６は微結晶６６ａを核に結晶化される。
また、第２の実施形態及び第２の実施形態の変形例１と同様に、微結晶Ｇｅを核としてアモルファスシリコン膜６６を結晶化させているため、従来のランプアニールやファーネスアニールと比較して結晶成長速度が速くなる。
これにより、短時間且つ低温でアモルファスシリコン膜６６の結晶化を行うことができ、形状が良好且つ抵抗の低減された高品質な多結晶シリコン膜を含む３次元構造を有する不揮発性半導体記憶装置を高スループットで形成することができる。
なお、微結晶の密度を低くすることで、マイクロ波アニールを用いて形成される多結晶シリコン膜中の粒径を大きくすることが可能である。これにより、多結晶シリコン膜の抵抗をさらに低減することが可能である。
また、上述した第１の実施形態の変形例２及び第２の実施形態の変形例２では、ＢｉＣＳを用いた３次元構造の一例を説明したが、これに限らず、層間絶縁膜及び制御ゲート電極の積層構造にＵ字型の開口が設けられている３次元構造にも適用可能である。
また、上述した各温度は、例えばパイロメーターを用いて測定したものである。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。
１０…基板
１１…アモルファスシリコン膜
１１ａ…微結晶
１１ｂ…多結晶チャネルシリコン膜
１１ｃ…ソース・ドレイン拡散層
１２…ゲート絶縁膜
１３…ゲート電極
２０…電極
２１…積層構造
２２…絶縁膜
２３…アモルファスシリコン膜
２３ａ…微結晶
２３ｂ…多結晶チャネルシリコン膜
２４…Ｎ膜
３０…半導体基板
３１…層間絶縁膜
３２…制御ゲート電極
３３…ブロック絶縁膜
３４…電荷蓄積絶縁膜
３５…トンネル絶縁膜
３６…アモルファスシリコン膜
３６ａ…微結晶
３６ｂ…多結晶チャネルシリコン膜
４０…基板
４１ａ…微結晶
４１…アモルファスシリコン膜
４１ｂ…多結晶チャネルシリコン膜
４２…ゲート絶縁膜
４３…ゲート電極
４３ｃ…ソース・ドレイン拡散層
５０…電極
５１…積層構造
５２…絶縁膜
５３…アモルファスシリコン膜
５３ａ…微結晶
５３ｂ…多結晶チャネルシリコン膜
５４…Ｎ膜
６０…半導体基板
６１…層間絶縁膜
６２…制御ゲート電極
６３…ブロック絶縁膜
６４…電荷蓄積絶縁膜
６５…トンネル絶縁膜
６６ａ…微結晶
６６…アモルファスシリコン膜
６６ｂ…多結晶チャネルシリコン膜

Claims (6)

  1. 基板上にアモルファス半導体膜を堆積し、
    前記アモルファス半導体膜に対して第１のアニールを行うことで前記アモルファス半導体膜内に微結晶を形成し、
    前記微結晶を含むアモルファス半導体膜に対してマイクロ波を照射して第２のアニールを前記基板の温度が２００〜６００℃となるよう行うことで、前記微結晶を核として前記微結晶を含むアモルファス半導体膜を結晶化することを特徴とする半導体装置の製造方法。
  2. 前記第２のアニールは、前記第１のアニールの温度以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１のアニールは、０．１ｍｓ〜２ｓのアニールであることを特徴とする請求項１または２のいずれか一項に記載の半導体装置の製造方法。
  4. 前記微結晶を含むアモルファス半導体膜は、Ｓｉ及びＧｅを含むことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記微結晶はＧｅを含むことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記Ｇｅを含む微結晶はＣＶＤを用いて１０６〜１０１１個／ｃｍ２の密度となるように形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
JP2010047014A 2010-03-03 2010-03-03 半導体装置の製造方法 Expired - Fee Related JP5433462B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010047014A JP5433462B2 (ja) 2010-03-03 2010-03-03 半導体装置の製造方法
US12/883,463 US8759205B2 (en) 2010-03-03 2010-09-16 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010047014A JP5433462B2 (ja) 2010-03-03 2010-03-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011181842A JP2011181842A (ja) 2011-09-15
JP5433462B2 true JP5433462B2 (ja) 2014-03-05

Family

ID=44530527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010047014A Expired - Fee Related JP5433462B2 (ja) 2010-03-03 2010-03-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8759205B2 (ja)
JP (1) JP5433462B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033750A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2012182312A (ja) 2011-03-01 2012-09-20 Toshiba Corp 半導体装置の製造方法
JP5615207B2 (ja) 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
JP2012234864A (ja) 2011-04-28 2012-11-29 Toshiba Corp 半導体装置及びその製造方法
JP2013058592A (ja) 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
JP5717598B2 (ja) * 2011-09-27 2015-05-13 株式会社東芝 半導体製造装置および半導体製造方法
JP6163442B2 (ja) * 2014-03-05 2017-07-12 株式会社東芝 半導体製造装置及び半導体装置の製造方法
US9859298B1 (en) 2016-06-23 2018-01-02 Sandisk Technologies Llc Amorphous silicon layer in memory device which reduces neighboring word line interference
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143417A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 加熱処理方法とそれを用いた加熱装置
JP2510157B2 (ja) * 1986-03-31 1996-06-26 キヤノン株式会社 半導体の改質処理方法
JPH0738118A (ja) * 1992-12-22 1995-02-07 Korea Electron Telecommun 薄膜トランジスタの製造方法
JP2695585B2 (ja) * 1992-12-28 1997-12-24 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
JPH07142405A (ja) * 1993-11-19 1995-06-02 Sanyo Electric Co Ltd 多結晶半導体膜およびその成膜方法
JP3234403B2 (ja) * 1994-06-14 2001-12-04 三洋電機株式会社 半導体薄膜の製造方法
JP3859744B2 (ja) * 1995-05-19 2006-12-20 株式会社半導体エネルギー研究所 半導体装置及びアクティブマトリクス型表示装置の作製方法
KR100297498B1 (ko) * 1996-11-20 2001-10-24 윤덕용 마이크로파를이용한다결정박막의제조방법
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
US6162711A (en) * 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
JP2002280304A (ja) * 2001-03-22 2002-09-27 Sanyo Electric Co Ltd 半導体装置の製造方法
US7195992B2 (en) * 2003-10-07 2007-03-27 Sandisk 3D Llc Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors
JP4665488B2 (ja) * 2004-11-08 2011-04-06 森 勇蔵 Ｇｅ微結晶核付き基板の作製方法
JP2008243965A (ja) * 2007-03-26 2008-10-09 Toshiyuki Takamatsu 半導体処理装置および半導体処理方法
JP2009004629A (ja) * 2007-06-22 2009-01-08 Semiconductor Energy Lab Co Ltd 多結晶半導体膜形成方法及び多結晶半導体膜形成装置
JP2009218524A (ja) * 2008-03-13 2009-09-24 Hitachi Displays Ltd 平面表示装置の製造方法および平面表示装置

Also Published As

Publication number Publication date
JP2011181842A (ja) 2011-09-15
US20110215333A1 (en) 2011-09-08
US8759205B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP5433462B2 (ja) 半導体装置の製造方法
US11942553B2 (en) Method for fabricating a semiconductor device
JP4445524B2 (ja) 半導体記憶装置の製造方法
JP2015173230A (ja) 半導体装置及び半導体装置の製造方法
US8828853B2 (en) Semiconductor device and method of manufacturing the same
JP2005175476A (ja) 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法
US7932138B2 (en) Method for manufacturing thin film transistor
JP2009016692A (ja) 半導体記憶装置の製造方法と半導体記憶装置
JP5010310B2 (ja) 半導体装置の製造方法および半導体装置
US11624127B2 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
WO2007032282A1 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
JP2010141263A (ja) 半導体装置
US20150279694A1 (en) DRAM Cells and Methods of Forming Silicon Dioxide
JPWO2007116917A1 (ja) ３次元半導体デバイスの製造方法
JP6434862B2 (ja) 半導体装置の製造方法
JP5271372B2 (ja) 半導体装置の製造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
JP5692801B2 (ja) 半導体の製造方法及び半導体装置
JP2007067229A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2006324564A (ja) 半導体装置の製造方法
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法
JP2001102555A (ja) 半導体装置、薄膜トランジスタ及びそれらの製造方法
JP2006295181A (ja) 半導体素子を形成する方法
TW202310412A (zh) 電晶體以及半導體裝置與六方碳氮化硼層的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R151 Written notification of patent or utility model registration

Ref document number: 5433462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees