CN102386070A - 形成多晶硅层的方法、tft及制造方法和有机发光显示装置 - Google Patents

形成多晶硅层的方法、tft及制造方法和有机发光显示装置 Download PDF

Info

Publication number
CN102386070A
CN102386070A CN2011102596275A CN201110259627A CN102386070A CN 102386070 A CN102386070 A CN 102386070A CN 2011102596275 A CN2011102596275 A CN 2011102596275A CN 201110259627 A CN201110259627 A CN 201110259627A CN 102386070 A CN102386070 A CN 102386070A
Authority
CN
China
Prior art keywords
layer
resilient coating
amorphous silicon
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102596275A
Other languages
English (en)
Other versions
CN102386070B (zh
Inventor
郑胤谋
李基龙
徐晋旭
郑珉在
朴承圭
孙榕德
苏炳洙
朴炳建
李吉远
李东炫
李卓泳
朴种力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102386070A publication Critical patent/CN102386070A/zh
Application granted granted Critical
Publication of CN102386070B publication Critical patent/CN102386070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种形成多晶硅层的方法、一种形成薄膜晶体管的方法、一种薄膜晶体管和一种有机发光显示装置。形成多晶硅层的方法包括：在基底上形成缓冲层；利用氢等离子体处理所述缓冲层；在所述缓冲层上形成非晶硅层；在所述非晶硅层上形成用于使所述非晶硅层晶化的金属催化剂层；以及对所述非晶硅层热处理以形成多晶硅层。

Description

形成多晶硅层的方法、TFT及制造方法和有机发光显示装置
技术领域
本发明的多个方面涉及一种利用金属催化剂形成多晶硅层的方法、一种包括所述形成多晶硅层的方法的制造薄膜晶体管的方法、一种利用所述制造薄膜晶体管的方法制造的薄膜晶体管以及一种包括所述薄膜晶体管的有机发光显示装置。
背景技术
通常，包括多晶硅层的薄膜晶体管具有高的电子迁移率，并且能够形成CMOS电路。由于这些特性，所以将这种薄膜晶体管用在需要大量光的高清晰度显示面板或投影面板的开关器件中。
可以利用包括以下方法在内的许多方法使非晶硅晶化成多晶硅：固相晶化(SPC)，在SPC中，使非晶硅层在等于或低于大约700℃的温度下退火几个小时至几十个小时，其中，用来形成包括薄膜晶体管的显示装置的基底的玻璃在700℃下发生转变；准分子激光退火(ELA)，在ELA中，通过利用准分子激光器扫描非晶硅层，在高温下对非晶硅层进行局部加热非常短的时间段；金属诱导晶化(MIC)，在MIC中，使诸如镍、钯、金或铝的金属与非晶硅层接触或者将所述金属注入非晶硅层中，以诱导从非晶硅层到多晶硅层的相变；金属诱导横向晶化(MILC)，在MILC中，在金属与硅反应生成的硅化物不断地横向扩散的同时诱导非晶硅的晶化。
然而，对于SPC，工艺时间会太长，并且长时间段的高温热处理会导致基底的变形；对于ELA，需要昂贵的激光设备，并且会在多晶硅表面上形成凸起且半导体层和栅极绝缘层之间的界面会具有不良的特性；对于MIC和MILC，大量的金属催化剂会残留在多晶硅层上，并且会增大薄膜晶体管的漏电流。
为了解决在MILC中被金属催化剂的污染，开发了超晶粒硅(SGS)晶化，在SGS晶化中，可以将扩散到非晶硅层中的金属催化剂的浓度控制在低水平，从而将从金属种子生长的晶粒的大小控制到几微米到几百微米。
然而，在SGS晶化中，晶体基于金属种子沿径向方向生长，因此相邻晶粒的晶体可能无规则地生长。由于多晶硅层的不同的晶体生长方向，导致包括通过SGS晶化而晶化的多晶硅层的薄膜晶体管可能具有不同的特性。
发明内容
实施例涉及一种形成至少两个相邻的晶粒具有相同的晶向的多晶硅层的一种方法、一种包括所述形成多晶硅层的方法的制造薄膜晶体管的方法、一种利用所述制造薄膜晶体管的方法制造的薄膜晶体管以及一种包括所述薄膜晶体管的有机发光显示装置。
根据实施例，提供了一种形成多晶硅层的方法，所述形成多晶硅层的方法包括：在基底上形成缓冲层；利用氢等离子体处理所述缓冲层；在所述缓冲层上形成非晶硅层；在所述非晶硅层上形成用于使所述非晶硅层晶化的金属催化剂层；以及对所述非晶硅层热处理以形成多晶硅层。
在基底上形成的缓冲层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
形成于非晶硅层上的所述金属催化剂层的表面浓度可以在1011个原子/cm2至1015个原子/cm2范围内。
在所述非晶硅层上形成的金属催化剂层可以包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
根据实施例，提供了一种薄膜晶体管，所述薄膜晶体管包括：基底；缓冲层，位于所述基底上并且包含氢；半导体层，位于所述缓冲层上，所述半导体层包括沟道区及邻近所述沟道区的源区和漏区，并且包括利用金属催化剂作为种子由非晶硅晶化成的多个晶粒，其中，至少两个相邻的晶粒具有相同的晶向；栅极绝缘层，位于所述缓冲层上并且覆盖所述半导体层；栅电极，对应于所述沟道区形成在所述栅极绝缘层上；层间绝缘层，位于所述栅极绝缘层上并且覆盖所述栅电极；以及源电极和漏电极，形成在所述层间绝缘层上，所述源电极电连接到所述源区，所述漏电极电连接到所述漏区。
所述缓冲层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
所述金属催化剂层可以是Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
所述半导体层与在不包括氢的缓冲层上形成的半导体层相比可以具有更多的具有相同晶向的相邻晶粒。
根据公式D＝(N/n)×1000，通过电子背散射衍射(EBSD)分析系统测量，所述半导体层的晶粒的晶向具有小于20的晶向异质性因子D，其中，n是在电子背散射衍射(EBSD)分析系统中评价的像素的总数，N是对评价的像素的R值、G值和B值的差值中的最大差值等于或大于150进行计算的晶向参考因子的像素的个数。
根据实施例，提供了一种形成薄膜晶体管的方法，所述形成薄膜晶体管的方法包括：在基底上形成缓冲层；用氢等离子体处理所述缓冲层；在所述缓冲层上形成非晶硅层；在所述非晶硅层上形成用于使所述非晶硅层晶化的金属催化剂层；对所述非晶硅层热处理以形成多晶硅层；去除所述金属催化剂层并且图案化所述多晶硅层，以形成包括源区、漏区和沟道区的半导体层；形成覆盖所述半导体层的栅极绝缘层；对应于所述半导体层的所述沟道区在所述栅极绝缘层上形成栅电极；在所述栅极绝缘层上形成覆盖所述栅电极的层间绝缘层；以及形成源电极和漏电极，所述源电极和所述漏电极设置在所述层间绝缘层上，所述源电极电连接到所述半导体层的所述源区，所述漏电极电连接到所述半导体层的所述漏区。
形成在所述基底上的所述缓冲层可以包括氧化硅、氮化硅和氮氧化硅中的至少一种。
在所述非晶硅层上形成的所述金属催化剂层的表面浓度可以在1011个原子/cm2至1015个原子/cm2的范围内。
在所述非晶硅层上形成的所述金属催化剂层可以包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
根据实施例，提供了一种有机发光显示装置，所述有机发光显示装置包括：基底；缓冲层，位于所述基底上并且包含氢；半导体层，位于所述缓冲层上，所述半导体层包括沟道区以及邻近所述沟道区的源区和漏区，并且包括利用金属催化剂作为种子由非晶硅晶化成的多个晶粒，其中，至少两个相邻的晶粒具有相同的晶向；栅极绝缘层，位于所述缓冲层上并且覆盖所述半导体层；栅电极，位于所述栅极绝缘层上并且对应于所述沟道区；层间绝缘层，位于所述栅极绝缘层上并且覆盖所述栅电极；源电极和漏电极，位于所述层间绝缘层上，所述源电极电连接到所述源区，所述漏电极电连接到所述漏区；钝化层，位于所述栅极绝缘层上，并且覆盖所述源电极和所述漏电极；像素电极，位于在所述钝化层上，并且通过通孔电连接到所述源电极或所述漏电极；有机层，位于所述像素电极上并且包括发射层。
所述缓冲层可以包括氧化硅、氮化硅或者氮氧化硅。
所述金属催化剂层可以包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
所述半导体层与在不包括氢的缓冲层上形成的半导体层相比可以具有更多的具有相同晶向的相邻晶粒。
根据公式D＝(N/n)×1000，通过电子背散射衍射(EBSD)分析系统测量，所述半导体层的晶粒的晶向可以具有小于20的晶向异质性因子D，其中，n是在电子背散射衍射(EBSD)分析系统中评价的像素的总数，N是对评价的像素的R值、G值和B值的差值中的最大差值等于或大于150进行计算的晶向参考因子的像素的个数。
附图说明
通过参照附图详细地描述示例性实施例，上述和其它特征和优点对本领域的普通技术人员将变得更加清楚，在附图中：
图1至图6示出了用来解释根据本发明实施例的通过超晶粒硅(SGS)晶化形成多晶硅层的方法的示意性剖视图；
图7示出了未用氢等离子体处理缓冲层时的多晶硅层的SEM图像和电子背散射衍射(EBSD)分析结果；
图8示出了用氢等离子体处理缓冲层时的多晶硅层的SEM图像和EBSD分析结果；
图9A示出了图7中的区域A的放大图，图9B示出了图8中的区域B的放大图；
图10至图12示出了用来解释根据本发明实施例的通过SGS晶化制造薄膜晶体管的方法的剖视图；
图13示出了根据本发明实施例的包括薄膜晶体管的有机发光显示装置的示意性剖视图；和
图14示出了显示根据本发明实施例的利用形成多晶硅层的方法制造的薄膜晶体管的DR-RANGE特性的图。
具体实施方式
于2010年8月31日在韩国知识产权局提交的题目为“Method of FormingPolycrystalline Silicon Layer，Method of Manufacturing Thin Film TransistorIncluding the Method，Thin-Film Transistor Manufactured by Using the Method ofManufacturing Thin-Film Transistor，and Organic Light-Emitting Display DeviceIncluding the Thin-Film Transistor(形成多晶硅层的方法、包括所述方法的制造薄膜晶体管的方法、利用所述制造薄膜晶体管的方法制造的薄膜晶体管以及包括该薄膜晶体管的有机发光显示装置)”的第10-2010-0084892号韩国专利申请的全部内容通过引用包含于此。
现在，将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应该被解释为局限于在此阐述的实施例。当然，提供这些实施例使得本公开将是完整的和完全的，并且将把本发明的范围充分地传达给本领域的技术人员。
在附图中，为了示出的清晰起见，可能夸大层和区域的尺寸。还应该理解，当层或元件被称作“在”另一层或基底“上”时，该层或元件可直接在所述另一层或基底上，或者也可存在中间层。另外，应该理解，当层被称作“在”另一层“下”时，该层可直接在所述另一层下，或者也可存在一个或多个中间层。此外，应该理解，当层被称作“在”两层“之间”时，该层可以是这两层之间的唯一层，或者也可存在一个或多个中间层。相同的标号始终表示相同的元件。
图1至图6示出了用来解释根据本发明实施例的通过超晶粒硅(SGS)晶化形成多晶硅层的方法的示意性剖视图。
参照图1和图2，在基底110上形成缓冲层110，并且用氢等离子体处理缓冲层110。
基底100可以由主要由SiO2组成的透明玻璃材料形成，但不限于此。
缓冲层110可以防止杂质元素从基底100的渗透并可以使基底100的表面平坦化，并且可以包括氮化硅、氧化硅和氮氧化硅中的至少一种。
缓冲层110可以包括氧化硅，并且在形成非晶硅层120之前，可以用氢等离子体处理缓冲层110，从而在缓冲层110中注入高浓度的氢。结果，可以形成具有高浓度的氢的缓冲层110a。
参照图3和图4，可以在具有高浓度的氢的缓冲层110a上形成非晶硅层120，可以在非晶硅层120形成热氧化层130，并且可以在热氧化层130上形成包括金属催化剂141的金属催化剂层140。
可以通过化学气相沉积(CVD)形成非晶硅层120，可以通过包括诸如氢的气体的CVD形成非晶硅层120。气体会导致电子迁移率的减小。因此，为了防止气体存在于非晶硅层120中，可以执行脱氢工艺。然而，脱氢工艺是可选的，并且可以不在此执行。
接着，在包含氧气或水蒸气与诸如氩气的惰性气体的气氛下，可以使非晶硅层120热氧化以形成热氧化层130。热氧化层130可以控制扩散到非晶硅层120中的金属催化剂的浓度，并且可以起着覆盖层的作用。将在下面详细描述对金属催化剂的详细描述。然而，由于热氧化层130可以以比传统的覆盖层的厚度小的厚度形成，所以与传统的覆盖层相比可以获得更均匀的层质量，因此金属催化剂141可以均匀地扩散。
在本实施例中，可以利用热氧化层130来控制金属催化剂的浓度。然而，本发明不局限于此。也就是说，可以利用由氮化硅形成的传统的覆盖层代替热氧化层130。
另外，在金属催化剂141的浓度是可控的情况下，无需形成热氧化层130或传统的覆盖层，可以在非晶硅层120上以期望的浓度直接形成金属催化剂141。例如，可以通过原子层沉积(ALD)或通过溅射作为靶的金属催化剂141而在非晶硅上沉积金属催化剂141，所述原子层沉积能够以恒定的原子级厚度进行沉积。
金属催化剂层140的表面处的金属催化剂141的浓度可以在1011个原子/cm2(atoms/cm2)至1015个原子/cm2的范围内。如果金属催化剂141的表面浓度小于1011个原子/cm2，则作为晶核的种子的量会太小且不可能发生晶化。另一方面，如果金属催化剂141的表面浓度大于1015个原子/cm2，则扩散到非晶硅层120中的金属催化剂141的量会高，因此会通过金属诱导晶化(MIC)发生晶化并且会残留更多的金属催化剂141。
金属催化剂141可以包括选自于由Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt组成的组中的一种材料。例如，金属催化剂141可以是Ni。
参照图5和图6，可以对如上所述形成的金属催化剂层140进行热处理，以使非晶硅层120晶化成多晶硅层220。
在热处理过程中，金属催化剂141a可以穿过热氧化层130并扩散到非晶硅层120中。一些金属催化剂(在图5中用141b标出)可以保留在热氧化层130中。尽管在图5中没有示出，但是金属催化剂141中的一些可以保留在金属催化剂层140中。
在这种情况下，由于穿过热氧化层130到达非晶硅层120的金属催化剂141a，使得非晶硅层120可以晶化成多晶硅层220。也就是说，金属催化剂141a可以与非晶硅层120中的硅结合而形成金属硅化物，金属硅化物形成作为晶核的种子，从而使非晶硅层120晶化成多晶硅层220。
在这方面，热处理工艺可以是选自于由炉工艺、快速热退火(RTA)工艺、紫外线(UV)工艺和激光工艺组成的组中的任何一种工艺。
热处理工艺可以由两个步骤组成：第一热处理步骤和第二热处理步骤。在第一热处理步骤中，金属催化剂层140中的金属催化剂141可以移动到热氧化层130和非晶硅层120之间的界面以形成种子，在第二热处理步骤中，由于所述种子，使得非晶硅层120可以晶化成多晶硅层220。在这方面，可以在200℃至800℃的范围内执行第一热处理步骤，可以在400℃至1300℃的范围内执行第二热处理步骤。
在晶化之后，可以去除热氧化层130和金属催化剂层140。
图7示出了未用氢等离子体处理缓冲层时的多晶硅层的SEM图像(左图像)和电子背散射衍射(EBSD)分析结果(右图像)。图8示出了用氢等离子体处理缓冲层时的多晶硅层的SEM图像(左图像)和电子背散射衍射(EBSD)分析结果(右图像)。图9A示出了图7中的区域A的放大图，图9B示出了图8中区域B的放大图。在这两种情况下，金属催化剂141是Ni。
在图7和图8中，右图像示出了在相应的多晶硅层中形成的多个晶粒，其中，具有相同晶向的晶粒具有相同的灰度。根据图7和图8，与未用氢等离子体处理缓冲层(图7)时相比，当用氢等离子体处理缓冲层时，在多晶硅层中具有相同晶向的晶粒连续地存在于较宽的区域内(图8)。与图7中相比，在图8中所示出的具有细微差别的灰度相近的晶粒以较少的分组存在并存在于较宽的区域内。
根据EBSD分析，晶粒的晶向，例如，[100]、[110]和[111]可以表示为对应于红色(R)(255，0，0)值、绿色(G)(0，255，0)值和蓝色(B)(0，0，255)值。测量EBSD分析系统中相邻像素的R值、G值和B值，然后计算出相邻晶粒的R值、G值和B值的差值中的最大差值，如果最大差值等于或大于150，即，如果确定出晶向改变时所称的晶向参考因子S，则确定的是相邻的像素具有不同的晶向并且对这种情形的个数N进行计数。在这方面，如果N大，则确定出相邻的像素具有许多不同的晶向，如果N小，则确定出相邻的像素具有类似的晶向。
可以通过将计数N除以被计数的像素的总数n(N/n)并将N/n乘以1000来定义晶向异质性因子(crystal direction heterogeneity factor)D。对图7的右样品和图8的右样品应用EBSD分析，计算出图7的右样品的D为20和图8的右样品的D为12。当对缓冲层进行等离子体处理时，多晶硅层120的晶向异质性比未用等离子体处理缓冲层时的多晶硅层120的晶向异质性低。多晶硅层120的晶粒具有类似的晶向。
因此，当如在本实施例中一样用氢等离子体处理缓冲层并且使半导体层晶化时，半导体层可以具有通过EBSD分析得到的小于20的晶向异质性因子D。
图9A示出了图7中的区域A的放大图，图9B示出了图8中的区域B的放大图。参照图9A和图9B，当对图9A中的多晶硅层的区域A′和图9B中的多晶硅层的区域B′进行比较时，在不用氢等离子体处理缓冲层(见图9A)的情况下，晶粒有四个晶向d1、d2、d3和d4，在用氢等离子体处理缓冲层(见图9B)的情况下，在样品的较大的区域内晶粒可具有相同的晶向d5。尽管图9A示出了在区域A′内的四个晶向d1、d2、d3和d4，但是图9A的图示是晶粒的非常示意性的图，以易于描述，因此，如图7中的区域A中所示，实际上在由图9A表示的半导体区域中会存在更多的晶向。
在不受任何特定的理论约束的情况下，对这种现象的一种可能的假设是：在由于氢等离子体处理而具有较高浓度的氢的缓冲层110a中，可能存在于SiO2结构的内部或者可能结合到Si-或O-的氢原子或氢分子可以分解并扩散到非晶硅层120中。
结果，根据可以用氢等离子体处理缓冲层110然后可以利用金属催化剂141使非晶硅层120晶化成多晶硅层220的形成多晶硅层220的方法，多晶硅层220中的至少两个相邻的晶粒可以具有相同的晶向。
图10至图12示出了用于解释根据实施例的通过SGS晶化制造薄膜晶体管TR的方法的剖视图，图13示出了根据实施例的包括薄膜晶体管TR的有机发光显示装置的示意性剖视图。
参照图10，本实施例使用了可以在用氢等离子体处理缓冲层110之后对利用金属催化剂141晶化的多晶硅层220进行图案化而形成的半导体层221。因此，半导体层221中相邻的晶粒可以具有类似的晶向。
可以在缓冲层110a上形成覆盖半导体层221的栅极绝缘层222。栅极绝缘层222可以是单层或多个层，由诸如氧化硅或氮化硅的无机绝缘材料形成。
参照图11，可以对应于半导体层221的沟道区221a在栅极绝缘层222上形成栅电极223，可以对应于栅电极223形成层间绝缘层224。
可以将半导体层221分成沟道区221a、源区221b和漏区221c。在形成栅电极223之后，通过利用栅电极223作为自对齐掩模，可以通过用N型杂质或P型杂质掺杂源区221b和漏区221c来形成半导体层221。可选地，在结合图10描述的形成半导体层221之后，可以通过直接掺杂杂质来形成半导体层221。
参照图12，可以在层间绝缘层224上形成源电极225a和漏电极225b，并且源电极225a和漏电极225b可以分别通过接触孔接触源区221b和漏区221c。
参照图13，可以在层间绝缘层224上形成覆盖薄膜晶体管TR的钝化层227。钝化层227可以是具有平坦上表面的单层绝缘层或多层绝缘层。钝化层227可以由绝缘材料和/或有机材料形成。
可以穿过钝化层227形成暴露薄膜晶体管TR的漏电极225b的通孔。在钝化层227上被图案化的像素电极310可以通过该通孔电连接到薄膜晶体管TR。虽然在图13中示出了像素电极310通过通孔电连接到薄膜晶体管TR的漏电极225b，但是本发明不限于此，像素电极310可以通过通孔电连接到薄膜晶体管TR的源电极225a。
可以在钝化层227上形成覆盖像素电极310的边缘的像素限定层(PDL)320。PDL 320可以覆盖像素电极310的边缘并限定像素。此外，PDL 320可以增大像素电极310的端部与对电极340之间的距离(这将会在下面进行描述)，从而防止在像素电极310的端部处出现电弧。
可以在像素电极310上顺序地形成包括发射层331的有机层330与对电极340。
有机层330可以是低分子量有机层或聚合物有机层。如果有机层330是低分子量有机层，则有机层330可以包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)331、电子传输层(ETL)和电子注入层(EIL)中的至少一层，这些层中的每一层可以具有单层结构或多层结构，可用的有机材料可以是铜钛菁(CuPc)、N，N’-二(萘-1-基)-N，N’-二苯基联苯胺(NPB)或三-8-羟基喹啉铝(Alq3)。
如果有机层330是聚合物有机层，则有机层330可以包括沿着从发射层331朝着像素电极310的方向形成的HTL。HTL可以由聚-(2，4)-乙撑二羟基噻吩(PEDOT)或聚苯胺(PANI)形成。EML可以形成在红色像素、绿色像素和蓝色像素的每个中，HIL、HTL、ETL和EIL可以是由红色像素、绿色像素和蓝色像素共用的公共层。
包封基底400可以防止外部气体或水分子渗透到包括发射层331的有机层330中。可以利用沿着基底100的边缘存在的密封材料将基底100与包封基底400组合。
在包括用氢等离子体处理缓冲层110之后利用金属催化剂141使非晶硅层120晶化成多晶硅层220而形成的半导体层221的薄膜晶体管TR中，相邻的晶粒可以具有相同的晶向。另一方面，在包括未用氢等离子体处理缓冲层时利用金属催化剂使非晶硅层晶化成多晶硅层而形成的半导体层的薄膜晶体管中，相邻的晶粒可以利用金属种子作为结晶核而沿径向方向无规则地生长，并且相邻的晶粒会具有不同的晶向。
相邻晶粒的晶向可以影响半导体器件的特性。例如，如果半导体层中的晶粒具有不同的晶向，那么包括该半导体层的薄膜晶体管会具有不同的电学特性。
图14是示出了薄膜晶体管的DR-RANGE特性的图。参照图14，样本1 S1是包括如下形成的半导体层的薄膜晶体管，即，与本实施例中一样，该半导体层是在用氢等离子体处理缓冲层后利用金属催化剂使非晶硅晶化成多晶硅而形成的，样品2 S2是参考样品，在该参考样品中，薄膜晶体管包括未用氢等离子体处理缓冲层时利用金属催化剂使非晶硅晶化成多晶硅而形成的半导体层。
DR-RANGE是漏电流Id为1nA时的栅极电压Vg与漏电流Id为100nA时的栅极电压Vg之间的差。样品2S2的DR-RANGE是0.040，根据本实施例的样品1 S1的DR-RANGE是0.034，比样品2 S2的DR-RANGE低。
这样的结果与晶化的半导体层中的相邻晶粒的晶向有关，并且在不受任何特定的理论约束的情况下，这样的结果可能是由于如下事实：在样品2S2中，相邻的晶粒具有不同的晶向，在样品1 S1中，相邻的晶粒具有相同的晶向。
如果将这样的特性应用于显示装置，则相邻像素的亮度也会受到影响。例如，与包括含有相邻的晶粒具有不同晶向的半导体层的薄膜晶体管(样品2 S2)的显示装置相比，包括含有相邻的晶粒具有相同晶向的半导体层的薄膜晶体管(样品1 S1)的显示装置可以具有更稳定的亮度。
尽管在本实施例中，有机发光显示装置用作包括上述薄膜晶体管的显示装置的示例，但是本发明不限于此，也可以使用包括液晶显示装置在内的所有种类的显示装置。
如上所述，当使用根据本发明的以上实施例的形成相邻的晶粒具有相同晶向的多晶硅层的方法和薄膜晶体管时，薄膜晶体管的DR-RANGE分布可以减小，薄膜晶体管的电学特性得以提高，并且可以提高显示装置的显示质量。
尽管已经参照本发明的多个方面的示例性实施例具体示出和描述了本发明的多个方面，但是本领域的普通技术人员应该理解，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。

Claims (18)

1.一种形成多晶硅层的方法；所述方法包括：
在基底上形成缓冲层；
利用氢等离子体处理所述缓冲层；
在所述缓冲层上形成非晶硅层；
在所述非晶硅层上形成用于使所述非晶硅层晶化的金属催化剂层；以及
对所述非晶硅层热处理以形成多晶硅层。
2.如权利要求1所述的方法，其中，在所述基底上形成的所述缓冲层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
3.如权利要求1所述的方法，其中，在所述非晶硅层上形成的所述金属催化剂层的表面浓度在1011个原子/cm2至1015个原子/cm2个的范围内。
4.如权利要求1所述的方法，其中，在所述非晶硅层上形成的所述金属催化剂层包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
5.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
缓冲层，位于所述基底上并且包含氢；
半导体层，位于所述缓冲层上，所述半导体层包括沟道区及邻近所述沟道区的源区和漏区，并且包括利用金属催化剂作为种子由非晶硅晶化成的多个晶粒，其中，至少两个相邻的晶粒具有相同的晶向；
栅极绝缘层，位于所述缓冲层上并且覆盖所述半导体层；
栅电极，对应于所述沟道区形成在所述栅极绝缘层上；
层间绝缘层，位于所述栅极绝缘层上并且覆盖所述栅电极；以及
源电极和漏电极，形成在所述层间绝缘层上，所述源电极电连接到所述源区，所述漏电极电连接到所述漏区。
6.如权利要求5所述的薄膜晶体管，其中，所述缓冲层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
7.如权利要求5所述的薄膜晶体管，其中，所述金属催化剂是Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
8.如权利要求5所述的薄膜晶体管，其中，所述半导体层与在不包含氢的缓冲层上形成的半导体层相比具有更多的具有相同晶向的相邻晶粒。
9.如权利要求5所述的薄膜晶体管，其中，根据公式D＝(N/n)×1000，通过电子背散射衍射分析系统测量，所述半导体层的晶粒的晶向具有小于20的晶向异质性因子D，其中，n是在电子背散射衍射分析系统中评价的像素的总数，N是对评价的像素的R值、G值和B值的差值中的最大差值等于或大于150进行计算的晶向参考因子的像素的个数。
10.一种形成薄膜晶体管的方法，所述方法包括：
在基底上形成缓冲层；
利用氢等离子体处理所述缓冲层；
在所述缓冲层上形成非晶硅层；
在所述非晶硅层上形成用于使所述非晶硅层晶化的金属催化剂层；
对所述非晶硅层热处理以形成多晶硅层；
去除所述金属催化剂层并且图案化所述多晶硅层，以形成包括源区、漏区和沟道区的半导体层；
形成覆盖所述半导体层的栅极绝缘层；
对应于所述半导体层的所述沟道区在栅极绝缘层上形成栅电极；
在所述栅极绝缘层上形成覆盖所述栅电极的层间绝缘层；以及
形成源电极和漏电极，所述源电极和所述漏电极设置在所述层间绝缘层上，所述源电极电连接到所述半导体层的所述源区，所述漏电极电连接到所述半导体层的所述漏区。
11.如权利要求10所述的方法，其中，形成在所述基底上的所述缓冲层包括氧化硅、氮化硅和氮氧化硅中的至少一种。
12.如权利要求10所述的方法，其中，在所述非晶硅层上形成的所述金属催化剂层的表面浓度在1011个原子/cm2至1015个原子/cm2的范围内。
13.如权利要求10所述的方法，其中，在所述非晶硅层上形成的所述金属催化剂层包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
14.一种有机发光显示装置，所述有机发光显示装置包括：
基底；
缓冲层，位于所述基底上并且包含氢；
半导体层，位于所述缓冲层上，所述半导体层包括沟道区以及邻近所述沟道区的源区和漏区，并且包括利用金属催化剂作为种子由非晶硅晶化成的多个晶粒，其中，至少两个相邻的晶粒具有相同的晶向；
栅极绝缘层，位于所述缓冲层上并且覆盖所述半导体层；
栅电极，位于所述栅极绝缘层上并且对应于所述沟道区；
层间绝缘层，位于所述栅极绝缘层上并且覆盖所述栅电极；
源电极和漏电极，位于所述层间绝缘层上，所述源电极电连接到所述源区，所述漏电极电连接到所述漏区；
钝化层，位于所述栅极绝缘层上，并且覆盖所述源电极和所述漏电极；
像素电极，位于在所述的钝化层上，并且通过通孔电连接到所述源电极或所述漏电极；和
有机层，位于所述像素电极上并且包括发射层。
15.如权利要求14所述的有机发光显示装置，其中，所述缓冲层包括氧化硅、氮化硅或氮氧化硅。
16.如权利要求14所述的有机发光显示装置，其中，所述金属催化剂包括Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tb、Ru、Rh、Cd和Pt中的至少一种。
17.如权利要求14所述的有机发光显示装置，其中，所述半导体层与在不包含氢的缓冲层上形成的半导体层相比具有更多具有相同晶向的相邻晶粒。
18.如权利要求14所述的有机发光显示装置，其中，根据公式D＝(N/n)×1000，通过电子背散射衍射分析系统测量，所述半导体层的晶粒的晶向具有小于20的晶向异质性因子D，其中，n是在电子背散射衍射分析系统中评价的像素的总数，N是对评价的像素的R值、G值和B值的差值中的最大差值等于或大于150进行计算的晶向参考因子的像素的个数。
CN201110259627.5A 2010-08-31 2011-08-31 形成多晶硅层的方法、tft及制造方法和有机发光显示装置 Active CN102386070B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100084892A KR101720533B1 (ko) 2010-08-31 2010-08-31 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치
KR10-2010-0084892 2010-08-31

Publications (2)

Publication Number Publication Date
CN102386070A true CN102386070A (zh) 2012-03-21
CN102386070B CN102386070B (zh) 2016-02-17

Family

ID=45695941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110259627.5A Active CN102386070B (zh) 2010-08-31 2011-08-31 形成多晶硅层的方法、tft及制造方法和有机发光显示装置

Country Status (4)

Country Link
US (1) US20120049199A1 (zh)
KR (1) KR101720533B1 (zh)
CN (1) CN102386070B (zh)
TW (1) TWI532079B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078621A (zh) * 2014-06-20 2014-10-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN107305907A (zh) * 2016-04-19 2017-10-31 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
TWI663635B (zh) * 2016-08-18 2019-06-21 美商雷森公司 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012204399B8 (de) * 2012-03-20 2014-11-27 Bruker Nano Gmbh Materialprüfungsverfahren und Anordnung zur Materialprüfung
US9087694B2 (en) * 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
KR20140086607A (ko) * 2012-12-28 2014-07-08 주식회사 테스 박막 고속 증착방법 및 증착장치
US9818607B2 (en) 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
KR102270036B1 (ko) 2015-01-02 2021-06-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI578443B (zh) * 2015-09-22 2017-04-11 友達光電股份有限公司 多晶矽薄膜電晶體元件及其製作方法
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102117687B1 (ko) * 2018-05-18 2020-06-02 주식회사 쌤빛 저온 다결정 실리콘 결정화 증착 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1119790A (zh) * 1994-07-06 1996-04-03 夏普公司 结晶硅膜、半导体器件及其制造方法
US5605847A (en) * 1993-06-24 1997-02-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
US20050019996A1 (en) * 2003-07-24 2005-01-27 Yi-Chang Tsao Method for fabricating a low temperature polysilicon thin film transistor
US6927107B1 (en) * 1999-09-22 2005-08-09 Sharp Kabushiki Kaisha Method of producing semiconductor device
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
CN101252150A (zh) * 2006-12-28 2008-08-27 三星Sdi株式会社 薄膜晶体管及制造方法以及包括其的有机发光显示设备
CN101256987A (zh) * 2007-03-02 2008-09-03 株式会社半导体能源研究所 半导体装置的制造方法
CN101335302A (zh) * 2007-06-27 2008-12-31 三星Sdi株式会社 薄膜晶体管和有机发光二极管显示器及它们的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274697B1 (ko) * 2006-12-08 2013-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR100860006B1 (ko) * 2006-12-13 2008-09-25 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605847A (en) * 1993-06-24 1997-02-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating a TFT by selectively oxidizing or nitriding a light shielding layer
CN1119790A (zh) * 1994-07-06 1996-04-03 夏普公司 结晶硅膜、半导体器件及其制造方法
US6927107B1 (en) * 1999-09-22 2005-08-09 Sharp Kabushiki Kaisha Method of producing semiconductor device
US20050019996A1 (en) * 2003-07-24 2005-01-27 Yi-Chang Tsao Method for fabricating a low temperature polysilicon thin film transistor
CN101211985A (zh) * 2006-12-28 2008-07-02 三星Sdi株式会社 薄膜晶体管及其制造方法和有机发光二极管显示装置
CN101252150A (zh) * 2006-12-28 2008-08-27 三星Sdi株式会社 薄膜晶体管及制造方法以及包括其的有机发光显示设备
CN101256987A (zh) * 2007-03-02 2008-09-03 株式会社半导体能源研究所 半导体装置的制造方法
CN101335302A (zh) * 2007-06-27 2008-12-31 三星Sdi株式会社 薄膜晶体管和有机发光二极管显示器及它们的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078621A (zh) * 2014-06-20 2014-10-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN107305907A (zh) * 2016-04-19 2017-10-31 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
CN107305907B (zh) * 2016-04-19 2023-06-16 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
TWI663635B (zh) * 2016-08-18 2019-06-21 美商雷森公司 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
US11127596B2 (en) 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation

Also Published As

Publication number Publication date
TW201209890A (en) 2012-03-01
KR101720533B1 (ko) 2017-04-03
TWI532079B (zh) 2016-05-01
KR20120020941A (ko) 2012-03-08
CN102386070B (zh) 2016-02-17
US20120049199A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
CN102386070B (zh) 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
US10147774B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method
CN102479752B (zh) 薄膜晶体管、有源矩阵背板及其制造方法和显示器
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101252150B (zh) 薄膜晶体管及制造方法以及包括其的有机发光显示设备
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US20100283049A1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN101330004A (zh) 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
US8436355B2 (en) Thin-film transistor, manufacturing method therefor, and electronic device using a thin-film transistor
CN102270570A (zh) 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
US9891501B2 (en) Polycrystalline silicon thin film transistor device and method of fabricating the same
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US8975124B2 (en) Thin film transistor, array substrate and preparation method thereof
US10192903B2 (en) Method for manufacturing TFT substrate
CN111653578A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN102629590A (zh) 一种薄膜晶体管阵列基板及其制作方法
US8841194B2 (en) Method of forming polysilicon layer and method of manufacturing thin film transistor using the polysilicon layer
CN207503977U (zh) 阵列基板、显示面板及显示装置
US9136354B2 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
US20110121305A1 (en) Thin film transistor device and method of making the same
KR100759555B1 (ko) 평판 표시장치 및 그 제조 방법
Su et al. 58.1: A 31‐in. FHD AM‐OLED Display using Amorphous IGZO TFTs and RGB FMM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121115

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121115

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant