CN102270570A - 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法 - Google Patents

使硅层结晶的方法及使用该方法形成薄膜晶体管的方法 Download PDF

Info

Publication number
CN102270570A
CN102270570A CN2011101567735A CN201110156773A CN102270570A CN 102270570 A CN102270570 A CN 102270570A CN 2011101567735 A CN2011101567735 A CN 2011101567735A CN 201110156773 A CN201110156773 A CN 201110156773A CN 102270570 A CN102270570 A CN 102270570A
Authority
CN
China
Prior art keywords
silicon layer
amorphous silicon
layer
metallic catalyst
hydrophobicity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101567735A
Other languages
English (en)
Other versions
CN102270570B (zh
Inventor
郑胤谋
李基龙
徐晋旭
郑珉在
孙榕德
苏炳洙
朴承圭
朴炳建
李东炫
李吉远
李卓泳
朴种力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN102270570A publication Critical patent/CN102270570A/zh
Application granted granted Critical
Publication of CN102270570B publication Critical patent/CN102270570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种使硅层结晶的方法及一种使用该方法制造薄膜晶体管的方法，使硅层结晶的方法包括：在基底上形成非晶硅层；对非晶硅层的表面执行疏水性处理，以在非晶硅层上获得疏水性表面；在经历过疏水性处理的非晶硅层上形成金属催化剂；以及热处理其上包括金属催化剂的非晶硅层，以使非晶硅层结晶成多晶硅层。

Description

使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
技术领域
实施例涉及一种使硅层结晶的方法及一种使用该方法形成薄膜晶体管的方法。
背景技术
薄膜晶体管(TFT)是通过在绝缘支撑基底上形成半导体薄膜而形成的特定类型的场效应晶体管。作为场效应晶体管，TFT包括栅极、漏极和源极，TFT的主要功能是开关操作。TFT可以用在传感器、存储装置和光学装置中，并且可以用作平板显示器的操作器件或像素开关器件。
通常，商业上可获得的产品，例如笔记本PC、监视器、TV或者移动装置，可以包括非晶硅TFT(a-Si TFT)。非晶硅是指其原子排列不规则的特定类型的硅，它具有短程有序性而没有长程有序性，这与晶体的原子排列和有序性不同。可以容易地大面积沉积非晶硅，并且可以在低温下在玻璃基底上容易地形成非晶硅。由于这些特征，因此非晶硅可以是TFT中最经常使用的材料。然而，因为对大型高品质显示器的需求正在增加，所以需要高性能的器件。因此，还需要电子迁移率比使用a-Si TFT所能实现的电子迁移率(a-SiTFT具有大约0.5cm2/Vs至大约1cm2/Vs的电子迁移率)高的高性能TFT及制造高性能TFT的方法。
多晶硅TFT(poly-Si TFT)可以表现出与传统的a-Si TFT相比显著高的性能。多晶硅TFT的电子迁移率可以在几cm2/Vs至几百cm2/Vs的范围内。由于这些特征，因此多晶硅TFT可允许例如需要高的电子迁移率的数据操作电路或外围电路被安装在基底上，并且还可允许形成TFT的小沟道，从而提高屏幕的开口率。另外，因为操作电路这样安装，所以可以不存在随着像素数目增多而带来的对用于连接到操作电路的互连件的节距的限制，因此可以获得高分辨率。此外，可以降低操作电压和电功耗，并且还可以使器件特性的劣化小得多。
根据工艺温度，形成多晶硅的方法可以分为低温工艺和高温工艺。在高温工艺中，因为工艺温度可等于或高于绝缘基底发生变形的温度，所以会使用具有高耐热性的昂贵的石英基底代替玻璃基底。另外，通过使用高温工艺形成的多晶硅层会具有低品质的结晶性，例如，高的表面粗糙度或微米晶。
在低温工艺中，在低温下沉积的非晶硅可以结晶成多晶硅。作为低温结晶工艺，已经研究了准分子激光结晶(ELC)技术和使用金属作为催化剂的结晶技术。在ELC技术中，可以通过以纳秒为单位将脉冲型激光束照射到基底上来重复执行非晶硅的熔化和固化。然而，激光结晶技术会是昂贵的、费时的且低效的。
当通过利用使用金属催化剂的结晶技术使非晶硅结晶成多晶硅时，金属催化剂的微控制会是重要的。例如，可以通过诸如物理气相沉积(PVD)的溅射法、诸如原子层沉积(ALD)的化学气相沉积(CVD)或离子注入将金属催化剂沉积或涂覆在非晶硅层上。
发明内容
实施例涉及一种相对于现有技术表现出先进性的使硅层结晶的方法及一种使用该方法形成薄膜晶体管的方法。
实施例的特征在于提供一种使硅层结晶的方法，在该方法中，以少量稳定地形成金属催化剂，因此改善了漏电流特性。
以上和其他特征及优点中的至少一个可通过提供一种使硅层结晶的方法来实现，该方法包括：在基底上形成非晶硅层；对非晶硅层的表面执行疏水性处理，以在非晶硅层上获得疏水性表面；在经历过疏水性处理的非晶硅层上形成金属催化剂；以及热处理其上包括金属催化剂的非晶硅层，以使非晶硅层结晶成多晶硅层。
执行疏水性处理可包括使用含氢或含氟材料的溶液。
含氢或含氟材料的溶液可包括HF。
执行疏水性处理还可包括：在使用含氢或含氟材料的溶液进行处理之后，控制疏水性的程度。
控制疏水性的程度可包括用去离子水处理非晶硅层。
执行疏水性处理可包括依次执行的以下步骤：执行超纯水处理，执行稀释的氟化氢(DHF)溶液处理，执行另一超纯水处理，执行又一超纯水处理，干燥。
执行疏水性处理可包括用氢等离子体或氟等离子体处理非晶硅层。
氟等离子体可包括CF4气体、CHF3气体、C2F6气体、C3F8气体、F2气体或NF3气体。
执行疏水性处理还可包括：在用氢等离子体或氟等离子体进行处理之后，控制疏水性的程度。
形成金属催化剂可包括通过物理气相沉积(PVD)、原子层沉积(ALD)或离子注入形成金属催化剂。
可通过ALD形成金属催化剂，ALD的工艺温度可以是大约160℃至大约240℃。
形成金属催化剂可包括形成密度为大约1011原子/cm2至1014原子/cm2的金属催化剂。
以上和其他特征及优点中的至少一个可通过提供一种制造薄膜晶体管(TFT)的方法来实现，该方法包括：通过使用实施例的上述方法在基底上形成多晶硅层；在多晶硅层上形成栅极绝缘层；在栅极绝缘层上形成栅电极；在多晶硅层的相对的端部中形成源区和漏区；在栅电极和栅极绝缘层上形成层间绝缘层；以及形成源电极和漏电极，使得源电极和漏电极穿过层间绝缘层和栅极绝缘层并分别接触源区和漏区。
执行疏水性处理可包括使用含氢或含氟材料的溶液。
执行疏水性处理可包括用氢等离子体或氟等离子体处理非晶硅层。
附图说明
通过参照附图详细描述示例性实施例，以上和其他特征及优点对本领域普通技术人员而言将变得更加明显，在附图中：
图1示出了用于说明根据实施例的使硅层结晶的方法的流程图；
图2示出了用于说明根据另一实施例的使硅层结晶的方法的流程图；
图3中的(a)至(e)示出了用于说明根据实施例的金属催化剂的微控制机制的概念图；
图4A至图4C示出了当所使用的金属催化剂的量恒定时根据硅层表面的疏水性程度改变金属催化剂的沉积程度的概念图；
图5A示出了包括根据示例1制造的多晶硅层的薄膜晶体管(TFT)的Id-Vg曲线图；
图5B示出了包括根据对比例1制造的多晶硅层的TFT的Id-Vg曲线图；
图6示出了示出包括根据示例1与对比例1和对比例2制造的多晶硅层的TFT的截止电流特性的曲线图；
图7A至图7D示出了根据实施例的制造TFT的方法中的步骤的剖视图；
图8示出了根据实施例的有机发光显示装置的剖视图。
具体实施方式
于2010年6月3日在韩国知识产权局提交的名称为“Method ofCrystallizing Silicon Layer and Method of Forming Thin Film Transistor ByUsing the Method”(“使硅层结晶的方法及使用该方法形成薄膜晶体管的方法”)的第10-2010-0052353号韩国专利申请通过引用被完全包含于此。
在下文中，现在将参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，且不应当被解释成局限于在这里阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。
在附图中，为了清楚地示出，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称为“在”另一层或基底“上”时，它可以直接在该另一层或基底上，或者还可以存在中间层。另外，还将理解的是，当层被称为“在”两层“之间”时，它可以是这两层之间的唯一的层，或者还可以存在一个或多个中间层。相同的标号始终表示相同的元件。
图1示出了用于说明根据实施例的使硅层结晶的方法的流程图。参照图1，可以在基底上形成非晶硅层(S110)。基底可以包括例如玻璃、石英或塑性材料。在实施方式中，也可以使用硅、陶瓷和/或金属来形成基底。为了获得平坦的基底并防止杂质从基底扩散，或者当基底包含可移动离子或具有导电性时，可以设置用于提供绝缘的缓冲层。缓冲层可以包括例如氧化硅、氮化硅和/或氧氮化硅。可以通过例如等离子体增强化学气相沉积(PECVD)来形成非晶硅层，但是形成方法不限于此。
然后，可用含氢或含氟材料的溶液(例如，基于HF的溶液)处理非晶硅层，从而为非晶硅层的表面提供疏水性(S120)。在沉积工艺过程中热氧化物层会形成在沉积成的非晶硅层的表面上，或者当形成的非晶硅层暴露于空气时天然氧化物层会形成在形成的非晶硅层的表面上；热氧化物层和天然氧化物层会具有亲水性表面。通过用例如基于HF的溶液处理非晶硅层，可以去除热氧化物层和天然氧化物层；并且可以用例如-H或-F使非晶硅层的表面钝化。因此，非晶硅层的表面可具有疏水性的性质。可以通过任何合适的方法，包括例如将基底浸在溶液中或旋转洗涤，来执行用例如基于HF的溶液进行的处理。
还可以执行另外的工艺，以控制疏水性的程度。为了在非晶硅层上获得期望量的金属催化剂，可以用去离子水处理具有疏水性表面的非晶硅层，以减小疏水性的程度。
然后，可在具有疏水性表面的非晶硅层上形成金属催化剂(S 130)。金属催化剂可以包括金属，例如，镍(Ni)、钯(Pd)、钛(Ti)、银(Ag)、金(Au)、铝(Al)、锡(Sn)、锑(Sb)、铜(Cu)、钴(Co)、钼(Mo)、铽(Tb)、钌(Ru)、铑(Rh)、镉(Cd)和/或铂(Pt)。例如，可以通过诸如物理气相沉积(PVD)的溅射、诸如原子层沉积(ALD)的化学气相沉积(CVD)或离子注入来形成金属催化剂。例如，可通过ALD形成金属催化剂，ALD的工艺温度可以是大约160℃至大约240℃。因为金属催化剂不会被很好地吸附到非晶硅层的疏水性表面，所以即使在用于形成高密度金属催化剂层的条件下，也可以对金属催化剂进行微控制。因此，可以可再现地且稳定地形成量非常少的金属催化剂。
然后，可以通过热处理使非晶硅层结晶(S140)。可以在大约600℃至大约800℃的温度下执行热处理。因为形成在非晶硅层上的金属催化剂，所以可以在低温下诱发结晶。因为非晶硅层的疏水性表面的形成，所以可以以低密度形成金属催化剂，因此可以以合适的密度形成晶种。合适密度的晶种可有助于多晶硅晶体的充分生长。另外，多晶硅中少量金属催化剂的存在可导致漏电流特性的显著改善。
图2示出了用于说明根据另一实施例的使硅层结晶的方法的流程图。参照图2，可以在基底上形成非晶硅层(S210)。如上所述，基底可以由例如玻璃、石英或塑性材料形成。在实施方式中，也可以使用硅、陶瓷和金属来形成基底。为了获得平坦的基底并防止杂质从基底扩散，或者当基底包含可移动离子或具有导电性时，可以包括用于提供绝缘的缓冲层。缓冲层可以由例如氧化硅、氮化硅或氧氮化硅形成。可以通过例如PECVD来形成非晶硅层，但是形成方法不限于此。
然后，可以用例如氢等离子体或氟等离子体处理非晶硅层，使得非晶硅层的表面具有疏水性(S220)。氟等离子体可以是含氟(F)气体，例如CF4、CHF3、C2F6、C3F8、F2或NF3，但是等离子体的类型不限于此。
可以通过等离子体处理来去除会形成在所形成的非晶硅层的表面上的热氧化物层或天然氧化物层。可以用-H或-F使非晶硅层的表面钝化，因此非晶硅层的表面可具有疏水性或疏水性的性质。可选择地，即使形成在所形成的非晶硅层的表面上的热氧化物层或天然氧化物层没有被去除，非晶硅层的表面仍可以因等离子体处理而钝化，因此非晶硅层的表面可具有疏水性。同时，还可以执行另外的工艺，以控制疏水性的程度。为了适当地做好准备以获得或接收期望量的金属催化剂，可以利用含氧气体、含氮气体或H2O气体对具有疏水性表面的非晶硅层进行等离子体处理，以减小疏水性的程度。
然后，可在具有疏水性表面的非晶硅层上形成金属催化剂(S230)。如上所述，金属催化剂可以由金属形成，例如，可由镍(Ni)、钯(Pd)、钛(Ti)、银(Ag)、金(Au)、铝(Al)、锡(Sn)、锑(Sb)、铜(Cu)、钴(Co)、钼(Mo)、铽(Tb)、钌(Ru)、铑(Rh)、镉(Cd)和/或铂(Pt)形成。例如，可以通过诸如物理气相沉积(PVD)的溅射、诸如原子层沉积(ALD)的化学气相沉积(CVD)或离子注入来形成金属催化剂。例如，可通过ALD形成金属催化剂，ALD的工艺温度可以是大约160℃至大约240℃。因为金属催化剂不会被很好地吸附到非晶硅层的疏水性表面，所以即使在用于形成高密度金属催化剂层的条件下，也可以对金属催化剂进行微控制。因此，可以可再现地且稳定地形成量非常少的金属催化剂。
然后，可以通过热处理使非晶硅层结晶(S240)。可以在大约600℃至大约800℃的温度下执行热处理。因为非晶硅层上的金属催化剂，所以可以在低温下诱发结晶。因为非晶硅层的疏水性表面的形成，所以可以以低密度形成金属催化剂。因此，可以以合适的密度形成晶种。合适密度的晶种可有助于多晶硅晶体的充分生长。另外，多晶硅中包含的少量金属催化剂的存在可导致漏电流特性的显著改善。
图3中的(a)至(e)示出了用于说明根据实施例的金属催化剂的微控制机制的概念图。
图3中(a)示出了沉积成的非晶硅层。沉积成的非晶硅层会被沉积工艺过程中形成的热氧化物层和/或当暴露于空气时形成的天然氧化物层覆盖。热氧化物层和天然氧化物层可具有亲水性表面。亲水性表面会具有高的表面能，因此会易于发生吸附，从而降低表面能。因此，金属催化剂可以容易地沉积在亲水性表面上。另一方面，疏水性表面可具有低的表面能，这意味着几乎不会发生吸附。因此，金属催化剂不会被很好地沉积。因而，被热氧化物层或天然氧化物层覆盖的非晶硅层可具有亲水性表面，且可以容易地发生沉积。
图3中的(b)至(d)示出了通过用HF溶液处理沉积成的非晶硅层来形成疏水性表面的工艺。参照图3中的(b)，从例如HF溶液产生的H+离子可以附于非晶硅层的表面上的-OH，从而形成-H2O+。参照图3中的(c)，H2O可以与非晶硅层的表面分离，且F-可以结合到Si，然后与非晶硅层分离。虽然如图3中的(c)所示，F-可以结合到Si以形成HSiF-和H+SiF-，但是通过F-结合到Si还可以形成其他形式例如SiF4，且这些形式也可以与非晶硅层分离。参照图3中的(d)，可以去除非晶硅层上的天然氧化物层和热氧化物层，并且可以用-H或-F使非晶硅层的表面钝化，使得非晶硅层可以具有表面能低的疏水性表面。
参照图3中的(e)，可以用去离子水处理非晶硅层，从而在非晶硅层的表面上形成薄的氧化硅层，使得非晶硅层的表面的部分可具有弱的亲水性。通过这样做，可以控制非晶硅层的疏水性程度。
图4A至图4C示出了当所使用的金属催化剂的量恒定时根据硅层表面的疏水性程度改变金属催化剂的沉积程度的概念图。参照图4A，因为天然氧化物层或热氧化物层存在于硅层的表面上，所以硅层的表面可具有强的亲水性，因此金属催化剂可以以高密度覆盖该表面。参照图4B，因为氧化硅形成在硅层表面的一部分上，所以硅层的表面可以具有弱的亲水性，因此金属催化剂可以沉积在硅层表面的一部分上。参照图4C，因为用氢和氟钝化，所以硅层的表面可具有强的疏水性；并且在硅层的表面上几乎不会形成金属催化剂。如上所述，与在具有弱亲水性表面的图4B中的硅层上相比，在具有强亲水性表面的图4A中的硅层上，可以以更大的程度沉积金属催化剂，并且在具有强疏水性表面的图4C中的硅层上，几乎不会形成金属催化剂。也就是说，当亲水性的程度增大时，可以以更大的程度沉积金属催化剂。当疏水性的程度增大时，可以以更小的程度沉积金属催化剂。
当没有对非晶硅层的表面进行处理以获得疏水性时，并且当形成密度为1013原子/cm2的镍层时，可需要在短的时间段内在低温下形成镍层。例如，可在仅大约130℃至大约140℃的基底温度下沉积镍仅大约4分钟至大约5分钟。然而，在这样的低温下，会发生物理吸附，并且会难以形成可再现的密度的镍层。
在根据实施例的方法中，可以通过控制非晶硅层的疏水性的程度来以大约1011原子/cm2至大约1014原子/cm2的密度在非晶硅层上形成金属催化剂。以高密度在非晶硅层上形成金属催化剂可能不是困难的，而以1014原子/cm2或更低的低密度在非晶硅层上形成金属催化剂会非常困难。然而，当处理非晶硅层以获得疏水性表面时，即使当在通常形成高密度金属催化剂的条件下，即在高温下和/或以长的时间段，形成金属催化剂时，也可以减小金属催化剂的相对于非晶硅层表面的沉积程度。因此，可以容易地且可再现地以1014原子/cm2或更低的低密度形成金属催化剂。
示例1
形成非晶硅层，然后用HF溶液对非晶硅层进行处理，以获得疏水性表面。然后，通过ALD在200℃的基底温度下在非晶硅层上沉积作为金属催化剂的镍达10分钟。如下执行使用HF溶液的疏水性处理：首先，执行超纯水(UPW)处理，然后进行稀释的氟化氢(DHF)溶液处理，随后进行另一UPW处理，然后进行又一UPW处理，最后进行干燥。关于UPW处理和DHF处理，将其上形成有非晶硅层的基底分别浸在UPW和DHF溶液中给定的时间段。然后，在大约600℃至大约800℃的温度下对其执行热处理，从而使非晶硅层结晶成多晶硅层。
对比例1
形成非晶硅层，并仅用UPW洗涤非晶硅层，然后通过ALD在130℃的基底温度下在非晶硅层上沉积作为金属催化剂的镍达7分钟。然后，在700℃的温度下对其执行60分钟的热处理，从而使非晶硅层结晶成多晶硅层。
对比例2
形成非晶硅层，并仅用UPW洗涤非晶硅层，然后通过ALD在160℃的基底温度下在非晶硅层上沉积作为金属催化剂的镍达10分钟。然后，在700℃的温度下对其执行60分钟的热处理，从而使非晶硅层结晶成多晶硅层。
评价
图5A示出了包括根据示例1制造的多晶硅层作为有源层的薄膜晶体管(TFT)的Id-Vg曲线图。图5B示出了包括根据对比例1制造的多晶硅层的TFT的Id-Vg曲线图。图5A和图5B示出了当Vds是-5.1V时(具有高Ids的组)和当Vds是-0.1V时(具有低Ids的组)对同一基底上的多个点(用ID数字来表示)评价的结果。
当将图5A中的曲线图的Id最小值范围与图5B中的曲线图的Id最小值范围进行比较时，图5A中的曲线图的曲线具有大约2×10-12[A]或更小的Id最小值(截止电流值)，图5B中的曲线图的曲线具有大约8×10-12[A]或更小的Id最小值。在这点上，图5A中的曲线图的2×10-12[A]和图5B中的曲线图的8×10-12[A]是对基底上的同一个点测量的Id值。从这些结果可以看出，根据示例1制造的多晶硅层的截止电流值小于根据对比例1制造的多晶硅层的截止电流值。
现在将详细描述根据实施例制造的多晶硅层的漏电流特性。图6示出了示出包括根据示例1与对比例1和对比例2制造的多晶硅层的TFT的截止电流特性的曲线图。在对比例1中，没有疏水性处理，在130℃的温度下在非晶硅层上沉积镍达7分钟，然后进行热处理，以使非晶硅层结晶成多晶硅层。在对比例2中，没有疏水性处理，在160℃的温度下在非晶硅层上沉积镍达10分钟，然后进行热处理，以使非晶硅层结晶成多晶硅层。在示例1中，在200℃的温度下在经历过使用HF溶液的疏水性处理的非晶硅层上沉积镍达10分钟，然后进行热处理，以使非晶硅层结晶成多晶硅层。对于对比例1和对比例2，评价了基底中三个不同点处的样品；对于示例1，评价了基底中四个不同点处的样品。在图6中，截止电流值是Ids-Vg曲线图中的Ids的最小值。大的截止电流值意味着高的漏电流。
参照图6，在示例1与对比例1和对比例2的截止电流值中，示例1的截止电流值最小，对比例1的截止电流值小于对比例2的截止电流值。可以设想，以低密度在非晶硅层上形成镍金属催化剂，所以结晶之后保留在多晶硅层上的镍的量小，由于这样的事实，因此示例1的截止电流值最小。
还可以设想，虽然在对比例1中，在短的时间段内在低温(130℃)下在非晶硅层上以低密度沉积镍，但是在低温下镍被物理吸附，从而使形成的镍层的稳定性和可再现性劣化，由于这样的事实，因此对比例1的截止电流值和分散程度(scattering)大于示例1的截止电流值和分散程度。
还可以设想，与对比例1相比，在对比例2中在更高的温度(160℃)下并在更长的时间段内沉积镍，因此在非晶硅层上形成更高密度的镍层，并且残余镍的量高，由于这样的事实，因此对比例2的截止电流值大于对比例1的截止电流值，所以对比例2的漏电流高于对比例1的漏电流。
与对比例2相比，在示例1中在更高的温度下沉积镍，因此稳定地且可再现地形成镍层。另外，由于疏水性处理，因此能够对沉积在非晶硅层上的镍的量进行微控制。因此，改善了多晶硅层的漏电流特性。
图7A至图7D示出了包括根据实施例的多晶硅层作为有源层的TFT的制造方法中的步骤的剖视图。
参照图7A，可以在基底101上形成缓冲层102；并可以在缓冲层102上形成多晶硅层。可以将多晶硅层图案化，以形成有源层105。可以根据参照图1和图2描述的实施例中描述的方法中的一种来形成多晶硅层。例如，可以形成非晶硅层，然后可处理非晶硅层以获得疏水性表面，随后可在非晶硅层上形成金属催化剂，并可以对所得的结构执行热处理，从而使非晶硅层结晶。
参照图7B，可以在有源层105上形成栅极绝缘层114；并可以在栅极绝缘层114上形成导电层，然后可将导电层图案化，以形成栅电极120。例如，栅极绝缘层114可以是诸如氧化硅层或氮化硅层的绝缘层。栅电极120可以由例如Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti或它们的合金形成。
参照图7C，可以在有源层105的相对的端部中形成源/漏区105a；并可以在所得的结构上形成第一层间绝缘层122。可在有源层105的位于源/漏区105a之间的部分中形成沟道区105b。可以通过使用自对准方法形成源/漏区105a，所述自对准方法包括使用栅电极120作为掩模的离子掺杂。例如，第一层间绝缘层122可以是诸如氧化硅层或氮化硅层的单层绝缘层或多层绝缘层。
参照图7D，可以在第一层间绝缘层122中和/或在第一层间绝缘层122上形成接触源/漏区105a的源/漏电极130。可以通过在第一层间绝缘层122和栅极绝缘层114中形成暴露源/漏区105a的上表面的孔，然后用导电层填充孔，并将导电层图案化，来形成源/漏电极130。导电层可以包括例如Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W、Ti或它们的合金。
关于如上所述形成的TFT，因为保留在构成有源层105的多晶硅层中的金属催化剂的量可以非常少，所以可以改善漏电流特性。
图8示出了根据实施例的有机发光显示装置的剖视图。
参照图8，根据本实施例的有机发光显示装置可包括利用结合图7A至图7D描述的方法制造的TFT。可以在TFT上形成第二层间绝缘层132。第二层间绝缘层132可包括有机层或无机层。
在像素单元中，第一电极142可以穿过第二层间绝缘层132，并且可以接触源/漏电极130中的任意一个。第一电极142可以延伸到第二层间绝缘层132上。第一电极142可以是由例如氧化铟锡(ITO)或氧化铟锌(IZO)形成的透明导电氧化物层。
有机层144可以接触第一电极142的被第二层间绝缘层132上的像素限定层134暴露的一部分。像素限定层134可以包括有机层或无机层。有机层144可以包括发射层，并且还可以包括例如空穴注入层、空穴传输层、电子传输层和电子注入层中的任意一层。第二电极146可以形成在有机层144上。第二电极146可以由例如Mg、A g、Al、Ca或它们的合金的金属形成。
如上所述，根据以上实施例中的一个或多个，非晶硅层的亲水性表面可以变成疏水性表面，从而有利于在非晶硅层上沉积非常少量的金属催化剂。因此，可以改善包括具有疏水性表面的非晶硅层的器件的漏电流特性。
在使用金属催化剂的硅结晶技术中，金属催化剂的微控制可以是核心技术，稳定地且可再现地形成非常少量的金属催化剂会是非常重要的。如果使用相对大量的金属催化剂，则可以稳定地形成金属催化剂，但是漏电流特性会劣化，并且产生的多晶硅的晶粒的尺寸会小。当金属催化剂被形成为具有大约1014原子/cm2或更低的密度时，会难以控制形成的金属催化剂的量。此外，金属催化剂的量会受多种因素的高度影响，这些因素例如是形成的非晶硅层的特性、洗涤工艺或用于金属催化剂的沉积设备的状态。因此，获得可再现性会是困难的。根据实施例，金属催化剂的微控制可以通过控制非晶硅层的表面的疏水性而有助于实现稳定的可再现性。
对于以例如1014原子/cm2或更少的量的少量稳定地形成金属催化剂而言，实施例的方法可以是优异的。因此，可实现大规模生产的可再现性。可以控制金属催化剂的量，而无需在非晶硅层上形成覆盖层，然后在覆盖层上形成金属催化剂。因此，可以避免覆盖层的使用带来的缺点，例如为了去除所使用的覆盖层而进行的另外的工艺和对多晶硅层的表面的损坏以及导致器件的劣化。
在此已经公开了示例性实施例，虽然采用了特定的术语，但是仅以上位的和描述性的含义来使用和解释这些特定的术语，而不是出于限制的目的。因此，本领域普通技术人员将理解的是，在不脱离如权利要求书中阐述的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。

Claims (15)

1.一种使硅层结晶的方法，所述方法包括：
在基底上形成非晶硅层；
对非晶硅层的表面执行疏水性处理，以在非晶硅层上获得疏水性表面；
在经历过疏水性处理的非晶硅层上形成金属催化剂；以及
热处理其上包括金属催化剂的非晶硅层，以使非晶硅层结晶成多晶硅层。
2.根据权利要求1所述的方法，其中，执行疏水性处理包括使用含氢或含氟材料的溶液。
3.根据权利要求2所述的方法，其中，含氢或含氟材料的溶液包括HF。
4.根据权利要求2所述的方法，其中，执行疏水性处理还包括：在使用含氢或含氟材料的溶液进行处理之后，控制疏水性的程度。
5.根据权利要求4所述的方法，其中，控制疏水性的程度包括用去离子水处理非晶硅层。
6.根据权利要求5所述的方法，其中，执行疏水性处理包括依次执行的以下步骤：执行超纯水处理；执行稀释的氟化氢溶液处理；执行另一超纯水处理；执行又一超纯水处理；干燥。
7.根据权利要求1所述的方法，其中，执行疏水性处理包括用氢等离子体或氟等离子体处理非晶硅层。
8.根据权利要求7所述的方法，其中，氟等离子体包括CF4气体、CHF3气体、C2F6气体、C3F8气体、F2气体或NF3气体。
9.根据权利要求8所述的方法，其中，执行疏水性处理还包括：在用氢等离子体或氟等离子体进行处理之后，控制疏水性的程度。
10.根据权利要求1所述的方法，其中，形成金属催化剂包括通过物理气相沉积、原子层沉积或离子注入形成金属催化剂。
11.根据权利要求10所述的方法，其中，通过原子层沉积形成金属催化剂，原子层沉积的工艺温度是160℃至240℃。
12.根据权利要求1所述的方法，其中，形成金属催化剂包括形成密度为1011原子/cm2至1014原子/cm2的金属催化剂。
13.一种制造薄膜晶体管的方法，所述方法包括：
通过使用根据权利要求1所述的方法在基底上形成多晶硅层；
在多晶硅层上形成栅极绝缘层；
在栅极绝缘层上形成栅电极；
在多晶硅层的相对的端部中形成源区和漏区；
在栅电极和栅极绝缘层上形成层间绝缘层；以及
形成源电极和漏电极，使得源电极和漏电极穿过层间绝缘层和栅极绝缘层并分别接触源区和漏区。
14.根据权利要求13所述的方法，其中，执行疏水性处理包括使用含氢或含氟材料的溶液。
15.根据权利要求13所述的方法，其中，执行疏水性处理包括用氢等离子体或氟等离子体处理非晶硅层。
CN201110156773.5A 2010-06-03 2011-06-03 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法 Active CN102270570B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0052353 2010-06-03
KR1020100052353A KR101146993B1 (ko) 2010-06-03 2010-06-03 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법

Publications (2)

Publication Number Publication Date
CN102270570A true CN102270570A (zh) 2011-12-07
CN102270570B CN102270570B (zh) 2016-01-20

Family

ID=45052815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110156773.5A Active CN102270570B (zh) 2010-06-03 2011-06-03 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法

Country Status (4)

Country Link
US (1) US8546201B2 (zh)
KR (1) KR101146993B1 (zh)
CN (1) CN102270570B (zh)
TW (1) TWI523075B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103308960A (zh) * 2012-03-14 2013-09-18 鸿富锦精密工业（深圳）有限公司 光学膜及其制备方法
CN103646871A (zh) * 2013-11-18 2014-03-19 上海和辉光电有限公司 一种提高非晶硅表面氧化层均匀性的方法
CN105189355A (zh) * 2013-03-08 2015-12-23 韩国基础科学支援研究院 锂过渡金属氧化物的氟钝化方法
CN107123752A (zh) * 2017-05-11 2017-09-01 京东方科技集团股份有限公司 像素界定层及其制造方法、显示基板、显示装置
CN109954965A (zh) * 2019-03-28 2019-07-02 大族激光科技产业集团股份有限公司 通过纳秒激光进行金属表面处理的方法
CN111128685A (zh) * 2019-12-30 2020-05-08 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN111199878A (zh) * 2018-11-19 2020-05-26 三星显示有限公司 多晶硅层的制造方法、显示装置及显示装置的制造方法
US11942481B2 (en) 2019-03-19 2024-03-26 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR20200140982A (ko) * 2019-06-07 2020-12-17 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20210008264A (ko) * 2019-07-12 2021-01-21 삼성디스플레이 주식회사 박막트랜지스터와 그것을 구비한 디스플레이 장치 및 그들의 제조방법
US11587789B2 (en) 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1794424A (zh) * 2005-10-28 2006-06-28 南开大学 溶液法金属诱导晶化大晶粒多晶硅薄膜材料及制备和应用
CN100999388A (zh) * 2006-12-30 2007-07-18 南开大学 表面修饰溶液诱导晶化多晶硅薄膜的制备方法
CN101005016A (zh) * 2006-01-16 2007-07-25 中华映管股份有限公司 多晶硅层以及薄膜晶体管的制造方法
US7439116B2 (en) * 2005-09-06 2008-10-21 Taek Yong Jang Apparatus and method for forming polycrystalline silicon thin film
CN101319355A (zh) * 2008-05-26 2008-12-10 南开大学 镍溶液雾滴法制备碟型大晶畴多晶硅的方法及产品和应用
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101409230A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 多晶硅层的制作方法
CN101445958A (zh) * 2007-11-30 2009-06-03 泰拉半导体株式会社 硅结晶化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030536A (en) * 1989-12-26 1991-07-09 Xerox Corporation Processes for restoring amorphous silicon imaging members
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
KR100473996B1 (ko) 2002-01-09 2005-03-08 장 진 비정질 실리콘의 결정화 방법
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR100543015B1 (ko) 2004-05-28 2006-01-20 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4434167B2 (ja) 2006-03-28 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
KR100859761B1 (ko) 2006-10-23 2008-09-24 실리콘 디스플레이 (주) 다결정 실리콘 박막 및 그 제조방법
KR101274697B1 (ko) 2006-12-08 2013-06-12 엘지디스플레이 주식회사 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
KR20090083186A (ko) 2008-01-29 2009-08-03 성균관대학교산학협력단 비정질 실리콘 박막의 결정화 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439116B2 (en) * 2005-09-06 2008-10-21 Taek Yong Jang Apparatus and method for forming polycrystalline silicon thin film
CN1794424A (zh) * 2005-10-28 2006-06-28 南开大学 溶液法金属诱导晶化大晶粒多晶硅薄膜材料及制备和应用
CN101005016A (zh) * 2006-01-16 2007-07-25 中华映管股份有限公司 多晶硅层以及薄膜晶体管的制造方法
CN100999388A (zh) * 2006-12-30 2007-07-18 南开大学 表面修饰溶液诱导晶化多晶硅薄膜的制备方法
CN101373793A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101409230A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 多晶硅层的制作方法
CN101445958A (zh) * 2007-11-30 2009-06-03 泰拉半导体株式会社 硅结晶化方法
CN101319355A (zh) * 2008-05-26 2008-12-10 南开大学 镍溶液雾滴法制备碟型大晶畴多晶硅的方法及产品和应用

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103308960A (zh) * 2012-03-14 2013-09-18 鸿富锦精密工业（深圳）有限公司 光学膜及其制备方法
CN105189355A (zh) * 2013-03-08 2015-12-23 韩国基础科学支援研究院 锂过渡金属氧化物的氟钝化方法
CN105189355B (zh) * 2013-03-08 2017-03-15 韩国基础科学支援研究院 锂过渡金属氧化物的氟钝化方法
CN103646871A (zh) * 2013-11-18 2014-03-19 上海和辉光电有限公司 一种提高非晶硅表面氧化层均匀性的方法
CN107123752A (zh) * 2017-05-11 2017-09-01 京东方科技集团股份有限公司 像素界定层及其制造方法、显示基板、显示装置
CN111199878A (zh) * 2018-11-19 2020-05-26 三星显示有限公司 多晶硅层的制造方法、显示装置及显示装置的制造方法
US11942481B2 (en) 2019-03-19 2024-03-26 Samsung Display Co., Ltd. Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
CN109954965A (zh) * 2019-03-28 2019-07-02 大族激光科技产业集团股份有限公司 通过纳秒激光进行金属表面处理的方法
CN111128685A (zh) * 2019-12-30 2020-05-08 广州粤芯半导体技术有限公司 半导体器件及其制造方法
CN111128685B (zh) * 2019-12-30 2021-09-03 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201220362A (en) 2012-05-16
KR101146993B1 (ko) 2012-05-22
KR20110132808A (ko) 2011-12-09
TWI523075B (zh) 2016-02-21
CN102270570B (zh) 2016-01-20
US20110300674A1 (en) 2011-12-08
US8546201B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
CN102270570B (zh) 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法
CN102543860B (zh) 一种低温多晶硅tft阵列基板的制造方法
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
CN102651337A (zh) 一种多晶硅tft阵列基板的制造方法
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
US7662681B2 (en) Method for fabricating reverse-staggered thin film transistor
CN105374749B (zh) 一种薄膜晶体管及其制造方法
CN102386070A (zh) 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
CN102290335B (zh) 使硅层结晶的方法和制造薄膜晶体管的方法
CN111785740A (zh) 一种薄膜晶体管阵列基板及显示装置
CN102629590B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN111653578A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
CN102651399B (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
CN107819021B (zh) 一种柔性oled显示面板的制备方法及柔性oled显示面板
CN104658898A (zh) 低温多晶硅薄膜的制作方法
US20060284179A1 (en) Silicon thin film transistor and method of manufacturing the same
US20060049428A1 (en) Tft electronic devices and their manufacture
CN207503977U (zh) 阵列基板、显示面板及显示装置
CN107342298B (zh) 显示装置、阵列基板及其制造方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
CN110349972A (zh) 一种薄膜晶体管基板及其制备方法
CN105655294B (zh) 阵列基板的制造方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121122

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121122

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant