JP2004296963A - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2004296963A
JP2004296963A JP2003089660A JP2003089660A JP2004296963A JP 2004296963 A JP2004296963 A JP 2004296963A JP 2003089660 A JP2003089660 A JP 2003089660A JP 2003089660 A JP2003089660 A JP 2003089660A JP 2004296963 A JP2004296963 A JP 2004296963A
Authority
JP
Japan
Prior art keywords
insulating film
film
inorganic insulating
semiconductor device
hydrophobic surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003089660A
Other languages
English (en)
Other versions
JP2004296963A5 (ja
Inventor
Koji Muranaka
孝司 村中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003089660A priority Critical patent/JP2004296963A/ja
Priority to US10/808,343 priority patent/US7038303B2/en
Publication of JP2004296963A publication Critical patent/JP2004296963A/ja
Priority to US11/376,294 priority patent/US8017455B2/en
Publication of JP2004296963A5 publication Critical patent/JP2004296963A5/ja
Priority to US13/228,885 priority patent/US8642406B2/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】本発明は、薄膜間の密着性の向上、特に絶縁表面上に形成する高分子膜の密着性の向上を課題とし、信頼性の高い半導体装置、またそのような半導体装置を歩留まり良く作製する方法を提供する。
【解決手段】本発明の半導体装置は珪素と窒素を含む無機絶縁膜の疎水性表面に、有機絶縁膜が密着して形成された積層構造を有することを特徴とする。また、前記疎水性の表面を有する膜は水の接触角が30度以上、好ましくは40度以上の絶縁膜であることを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体特性を利用することで機能しうる装置(例えば表示装置、半導体回路および電子機器)である半導体装置、及びその半導体装置の作製方法に関する。
【0002】
【従来の技術】
表示に関る部位である液晶分子や画素電極、発光層などは、層間膜の上に積層されるている。よって、層間膜は、液晶分子の配向不良や不均一電界、画素電極の乱れによる発光層の微小欠陥などを防止するため、平坦性がよいことが必要とされる。
【0003】
平坦性がよいため無機絶縁膜上の層間膜として有機絶縁膜が用いられている(例えば、特許文献1参照。)。有機絶縁膜は、形成が容易で膜厚も比較的自由に設定できる利点もある。
【0004】
【特許文献1】
特開平10−48607号公報
【0005】
【発明が解決しようとする課題】
しかし有機絶縁膜を平坦化膜に用いた場合、材料の組み合わせによっては、積層する下層膜との密着性が問題になる。密着性が悪いと、膜剥がれが生じてしまうことがある。このような半導体装置は信頼性も低く、また歩留まりも低くなってしまう。
【0006】
よって本発明は、薄膜間の密着性の向上、特に絶縁表面上に形成する有機絶縁膜の密着性の向上を課題とし、信頼性の高い半導体装置、またそのような半導体装置を歩留まり良く作製する方法を提供する。
【0007】
【課題を解決するための手段】
本発明の半導体装置は、珪素と窒素を含む無機絶縁膜の疎水性表面に、有機絶縁膜が密着して形成された積層構造を有することを特徴とする。よって、無機絶縁膜が半導体層側を下として、有機絶縁膜の下方、上方どちらに積層していても良く、その有機絶縁膜と接している面が疎水性であればよい。
【0008】
また、本発明の半導体装置は、半導体層上に、珪素と窒素を含み疎水性表面を有する無機絶縁膜と、前記無機絶縁膜の疎水性表面に密接して形成された有機絶縁膜とを有することを特徴とする。
【0009】
また、本発明の半導体装置は、半導体層上に、第1無機絶縁膜と、前記第1無機絶縁膜上に珪素と窒素を含み疎水性表面を有する第2無機絶縁膜と、前記第2無機絶縁膜の疎水性表面に密接して形成された有機絶縁膜とを有することを特徴とする。
【0010】
無機絶縁膜は、加熱による水素化などの工程によって、その表面が親水化することがある。よって、水素化によって親水化してしまった第1無機絶縁膜の上に、疎水性表面を有する第2無機絶縁膜を形成してもよい。そのとき第1無機絶縁膜は、水素化により水素を放出しているので、膜中の水素濃度が低下している。従って、第2絶無機絶縁膜中の水素濃度は、第1無機絶縁膜中の水素濃度より高くなる。
【0011】
本発明の半導体装置の作製方法は、半導体層上に第1無機絶縁膜を形成し、400乃至500℃の温度で熱処理した後、前記第1無機絶縁膜上に、珪素と窒素を含み疎水性表面を有する第2無機絶縁膜を形成し、前記第2無機絶縁膜上に有機絶縁膜を形成することを特徴とする。
【0012】
また、本発明の半導体装置の作製方法は、 半導体層上に水素を含有する第1無機絶縁膜を形成し、400乃至500℃の温度で熱処理をして前記第1無機絶縁膜の含有水素量を低減した後、前記第1無機絶縁膜上に、珪素と窒素を含み疎水性表面を有する第2無機絶縁膜を形成し、前記第2無機絶縁膜上に有機絶縁膜を形成することを特徴とする。
【0013】
前記半導体層の加熱による水素化は、第1無機絶縁膜中の水素が半導体層に入ることによって起こるので、加熱により第1無機絶縁膜から水素は放出され、第1無機絶縁膜中の含有水素量は低下する。この工程は第1無機絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。
【0014】
前述のように、水素化の工程により、親水化してしまった第1無機絶縁膜の上に、疎水性表面を有する第2絶縁膜を形成することができる。有機絶縁膜は、疎水性表面との密着性がよいので、疎水性表面を有する第2絶縁膜の上に有機絶縁膜を形成すれば、密着性良く積層することができる。
【0015】
本発明において、疎水性とは、水の接触角が大きいものであって、好ましくは接触角30度以上、より好ましくは40度以上の絶縁表面を用いる。前記(第1または第2)無機絶縁膜は具体的には窒化珪素(SiN)、炭化珪素(SiC)などを用いることができる。
【0016】
なお、本発明では酸化窒化珪素(SiON)膜としては、Siが25〜35原子%、酸素が55〜65原子%、窒素が1〜20原子%、水素が0.1〜10原子%で含まれるものを示し、また、窒化酸化珪素(SiNO)膜としては、Siが25〜35原子%、酸素が15〜30原子%、窒素が20〜35原子%、水素が15〜25原子%で含まれるものを示す。
【0017】
本発明に用いる前記(第1または第2)無機絶縁膜は酸素を含む無機絶縁膜であってもよく、当該無機絶縁膜中の窒素の濃度が25原子%以上の無機絶縁膜、または膜中の酸素の濃度が25原子%以下であることが望ましい。具体的には窒化酸化珪素(SiON)膜を用いることができる。
【0018】
また、前記疎水性表面は、非堆積性ガスによる窒素プラズマ処理またはフッ素プラズマ処理により形成しても良い。非堆積ガスとしては、NO、N、NH、F、CF、SiFなどを用いることができる。
【0019】
本発明において、有機絶縁膜は、有機樹脂材料、例えば感光性または非感光性アクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種からなる膜を用いることができる。
【0020】
本発明の半導体装置は、有機絶縁膜の下に疎水性表面を有する膜を有しているので、密着性が向上し、有機絶縁膜の膜剥がれが生じない。よって、信頼性の高い半導体装置であり、またそのような半導体装置を歩留まり良く作製することができる。
【0021】
【発明の実施の形態】
本発明の実施の形態を、図面を用いて詳細に説明する。
【0022】
本発明を図1に示す。図1(a)に示すように基板101上に、下地膜102が形成され、前記下地膜102上に半導体膜103が形成されている。半導体膜103が形成されている基板101として、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板などを用いることができる。前記ガラス基板として、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板が挙げられる。また、可撓性基板とは、PET、PES、PEN、アクリルなどからなるフィルム状の基板のことであり、可撓性基板を用いて半導体装置を作製すれば、軽量化が見込まれる。可撓性基板の表面、または表面および裏面にアルミ膜(AlON、AlN、AlOなど)、炭素膜(DLC(ダイヤモンドライクカーボン)など)、SiNなどのバリア層を単層または多層にして形成すれば、耐久性などが向上するので望ましい。
【0023】
下地膜102として代表的には、窒化珪素、酸化珪素(SiON)、窒化酸化珪素(SiNOと示す)、窒化アルミニウム(AlNと示す。)、酸素含有量が窒素含有量よりも多い酸窒化アルミニウム(AlONと示す。)、窒素含有量が酸素含有量よりも多い窒酸化アルミニウム(AlNOと示す。)または酸化アルミニウムから選ばれた材料で形成する。2層構造を用いてもよいし、前記下地(絶縁)膜の単層膜又は2層以上積層させた構造を用いてもよい。
【0024】
また、酸窒化アルミニウム(AlON)膜としては、Alが30〜40原子%、酸素が50〜70原子%、窒素が1〜20原子%で含まれるものを用いれば良い。また、また、窒酸化アルミニウム(AlNO)膜としては、Alが30〜50原子%、酸素が30〜40原子%、窒素が10〜30原子%で含まれるものを用いれば良い。
【0025】
半導体膜103の材料に限定はないが、好ましくは珪素(シリコン)又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。また、半導体膜103としては、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜などがあり、非晶質珪素ゲルマニウム膜、非晶質珪素カーバイト膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【0026】
次いで、半導体膜103を覆うゲート絶縁膜104を形成する。ゲート絶縁膜104は前述した下地膜102の材料を用いれば良く、ゲート絶縁膜104も単層に限られるわけではなく前記材料から選ばれた複数種の絶縁膜の積層でもよい。
【0027】
次いで、ゲート絶縁膜上にゲート電極である導電膜106を形成する。導電膜106はTa、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、導電膜106としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、単層構造に限定されず2層構造でも、例えば、タングステン膜、アルミニウムとシリコンの合金(Al−Si)膜、窒化チタン膜を順次積層した3層構造としてもよい。
【0028】
次いで、第1無機絶縁膜105を形成する。さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は第1の絶縁膜105に含まれる水素により半導体層のダングリングボンドを終端する工程である。この水素化は、第1無機絶縁膜中の水素が半導体層に入ることによって起こるので、第1無機絶縁膜から水素は放出され、第1無機絶縁膜中の水素濃度は減少する。
【0029】
第1無機絶縁膜105は窒化珪素、酸化珪素、窒素含有量が酸素含有量よりも多い窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸素含有量が窒素含有量よりも多い酸窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒酸化アルミニウム(AlNO)または酸化アルミニウムから選ばれた材料で形成する。
【0030】
前記熱処理の前後で、その第1無機絶縁膜105に用いた絶縁膜の濡れ性が変化する。例えば窒化珪素膜は成膜後水の接触角が50度であり、疎水性を示していたが、水素化後では接触角が20度になり親水化する。
【0031】
このように、作製の工程で行う処理によって、薄膜の表面が親水性を示してしまう。図2に示すように、親水化してしまった第1無機絶縁膜205の上に有機絶縁膜207を成膜しても密着性が悪く、膜剥がれなどの不良を生じてしまう。
【0032】
よって本発明では、図1(b)で示すように水素化の後、第1無機絶縁膜105の上に疎水性表面を有する膜第2無機絶縁膜108を形成する。この第2無機絶縁膜は疎水性表面を有する膜である。疎水性とは、水の接触角が大きいものであって、好ましくは接触角30度以上、より好ましくは40度以上の絶縁表面を用いる。絶縁表面を有する膜(絶縁膜)は、無機絶縁膜、窒素、炭素、または窒素及び酸素を含む無機絶縁膜を用いれば良い。具体的には窒化珪素(SiN)、窒素含有量が酸素含有量よりも多い窒化酸化珪素(SiNO)、炭化珪素(SiC)などを用いることができる。
【0033】
また、本発明で用いる第2無機絶縁膜108は第1無機絶縁膜105のように加熱を行わないので、第1無機絶縁膜105より、含有する水素濃度が高い。
【0034】
本発明に用いる前記疎水性表面を有する膜(第2無機絶縁膜)は窒素及び酸素を含む無機絶縁膜である場合、当該無機絶縁膜中の窒素の濃度が25原子%以上の無機絶縁膜、または膜中の酸素の濃度が25原子%以下であることが望ましい。具体的には窒素の濃度が25原子%以上、または酸素の濃度が25原子%以下の窒化酸化珪素(SiON)膜を用いることができる。
【0035】
なお、本発明では酸化窒化珪素(SiON)膜としては、Siが25〜35原子%、酸素が55〜65原子%、窒素が1〜20原子%、水素が0.1〜10原子%で含まれるものを示し、また、窒化酸化珪素(SiNO)膜としては、Siが25〜35原子%、酸素が15〜30原子%、窒素が20〜35原子%、水素が15〜25原子%で含まれるもの示す。
【0036】
また、前記疎水性表面は、非堆積性ガスによる窒素プラズマ処理またはフッ素プラズマ処理により形成しても良い。非堆積ガスとしては、NO、N、NH、F、CF、SiFなどを用いることができる。
【0037】
そして第2無機絶縁膜108の上に有機絶縁物材料から成る層間膜である有機絶縁膜107を形成する。有機絶縁膜107は、有機樹脂材料、例えば感光性または非感光性アクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種からなる膜を用いることができる。
【0038】
本発明は図1(c)のように、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する絶縁膜を形成することで、これらの膜の密着性を向上させ、膜剥がれを防止するものである。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
【0039】
【実施例】
[実施例1]
本実施例では、有機絶縁膜とその下に接する下地膜との材料の性質、特に塗れ性に着目して、その性質と密着性との関係を実験により導き出した。
【0040】
本実施例では、基板上に、窒化珪素膜(SiN)または窒化酸化珪素膜(SiNO)をそれぞれ下地膜として形成し、2種類の試料を作成する。基板としてはガラス基板、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。本実施例では、ガラス基板を用いた。
【0041】
本実施例では窒化珪素膜(SiN)はプラズマCVD法によりガラス基板上に100nm形成した(SiN原試料)。また、窒化酸化珪素膜(SiNO)もプラズマCVD法によりガラス基板上に100nm形成した(SiNO原試料)。本実施例の窒化酸化珪素膜(SiNO)の窒素濃度は34原子%であり、酸素濃度は14原子%であった。
【0042】
次に、各試料を120秒フッ酸処理したもの(試料名SiN(a)、SiNO(a))、60秒ヒドロ洗浄を行い、かつ120秒フッ酸処理したもの(試料名SiN(b)、SiNO(b))、SiN原試料及びSiNO原試料のままのもの((試料名SiN(c)、SiNO(c))6種類の試料を作成した。そして、6種類全ての試料を水洗し、150℃で3分加熱し、水を蒸発させた。
【0043】
次に、それぞれ処理を施した6種類の試料の上に、有機絶縁膜を形成した。本実施例では有機絶縁膜として、感光性ポジ型アクリルを用い、塗布により形成した。その後、全ての試料に対し周辺を洗浄し、露光、現像を行った。
【0044】
以上6種類の試料、試料名SiN(a)、SiN(b)、SiN(c)、SiNO(a)、SiNO(b)、SiNO(c)について評価を行った。本実施例における各試料の処理工程と評価結果を表1に示す。
【0045】
【表1】
Figure 2004296963
【0046】
各処理前であるSiN原試料及びSiNO原試料の成膜後の表面の水の接触角を、接触角測定器にて測定した。また、ポジ型感光性アクリルを塗布後の塗れ性と、現像後のパターンの密着性を観察した。アクリル塗布後の塗れ性は、塗れ性が悪く塗り残しが観察されたものは「×」、異常が観察されなかったものは「○」と記してある。現像後のパターン密着性は、膜剥がれ等の異常が観察されたものは「×」、異常が観察されなかったものは「○」と記してある。
【0047】
表1で示すように、窒化珪素膜SiNは、3試料SiN(a)、SiN(b)、SiN(c)全て、ポジ型感光性アクリルを塗布後の塗れ性も良好で、現像後のパターン密着性も異常なく、良好であった。窒化酸化珪素膜(SiNO)は、フッ酸処理等行ったSiNO(a)、SiNO(b)では、塗れ性は良好だったが、現像後のパターンの密着性は不良でパターンが剥がれてしまっていた。しかし、SiNO(c)では、塗れ性も良好で、現像後のパターン剥がれもなかった。
【0048】
一方水の接触角測定の結果は、窒化珪素膜SiNは接触角50度、窒化酸化珪素膜(SiNO)は接触角44度であった。水の接触角が大きいほどその表面は水に対して疎水性を示すので、窒化珪素膜SiN、窒化酸化珪素膜(SiNO)共に疎水性であり、窒化珪素膜SiNの方がさらに強く疎水性を持つことがわかった。膜の表面は疎水性であるほど有機絶縁膜との密着性が良いことが言える。
【0049】
従って、本実施例で用いた窒化珪素膜(SiN)や窒化酸化珪素膜(SiNO)等の疎水性表面を有する膜はアクリル等の有機絶縁膜と密着性が良いことが確認できた。
【0050】
(比較例)
比較例として酸化窒化珪素膜(SiON)、酸化珪素膜(SiO)を下地膜として、有機絶縁膜を形成したときの密着性の評価を行った。
【0051】
酸化窒化珪素膜(SiON)はプラズマCVD法によりガラス基板上に100nm形成した(SiON原試料)。また、酸化珪素膜(SiO)もプラズマCVD法によりガラス基板上に100nm形成した(SiO原試料)。本比較例の酸化窒化珪素膜(SiON)の窒素濃度は3原子%であり、酸素濃度は60原子%であった。
【0052】
本実施例と同様に、それぞれSiON原試料、SiO原試料に処理を行った後、その上に有機絶縁膜としてポジ型感光性アクリル膜を塗布により形成し、各評価を行った。本比較例における各試料SiON(a)、SiON(b)、SiON(c)、SiO(a)、SiO(b)、SiO(c)の処理工程と評価結果を表2に示す。
【0053】
【表2】
Figure 2004296963
【0054】
表2に示すように、酸化窒化珪素膜SiON(a)、SiON(b)、SiON(c)、酸化膜SiO(a)、SiO(b)、SiO(c)と6種類の試料全てにおいて、ポジ型感光性アクリルの塗布後の塗れ性は良好だったが、現像後のパターンの密着性は不良でパターンが剥がれてしまっていた。
【0055】
一方水の接触角の測定結果は、酸化窒化珪素膜(SiON)の接触角は24度であり、酸化珪素膜(SiO)の接触角は15度であった。本実施例で用いた窒化珪素膜(SiN)や窒化酸化珪素膜(SiNO)の表面が疎水性を示したのに対し、本比較例の酸化窒化珪素膜(SiON)及び酸化珪素膜(SiO)の表面は親水性を示した。
【0056】
以上のことから、親水性の表面を有する膜においては、有機絶縁膜との密着性が悪く、疎水性表面を有する膜においては、有機絶縁膜との密着性が良いことが証明できた。
よって、疎水性表面を有する絶縁膜の上に有機絶縁膜を形成した構造は密着性が良く、信頼性の高い構造であると言える。
【0057】
[実施例2]
本実施例では本発明を用いたアクティブマトリクス基板の作製方法について図3〜図5を用いて説明する。アクティブマトリクス基板は複数のTFTを有しているが、nチャネル型TFT及びpチャネル型TFTを有する駆動回路部とnチャネル型TFTを有する画素部とを有する場合で説明する。
【0058】
絶縁表面を有する基板300の上に下地膜301として、プラズマCVD法により酸化窒化珪素膜10〜200nm(好ましくは50〜100nm)nmを形成し、酸化窒化水素化珪素膜を50〜200nm(好ましくは100〜150nm)積層する。本実施例ではプラズマCVD法により酸化窒化珪素膜を50nm、窒化水素化珪素膜を100nm形成する。基板300としてはガラス基板、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよいし、可撓性基板を用いても良い。また、下地膜として2層構造を用いてもよいし、前記下地(絶縁)膜の単層膜又は2層以上積層させた構造を用いてもよい。
【0059】
次いで、下地膜上に半導体膜を形成する。半導体膜は25〜200nm(好ましくは30〜150nm)の厚さで公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜すればよい。半導体膜の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム(SiGe)合金などで形成すると良い。
【0060】
本実施例では半導体膜として、プラズマCVD法により非晶質珪素膜を54nm形成した。本実施例ではこの非晶質珪素膜に結晶化を助長する金属元素を用いた熱結晶化法およびレーザ結晶化法を行うが、あるいは、非晶質珪素膜に金属元素を導入せず、窒素雰囲気下500℃で1時間加熱することによって非晶質珪素膜の含有水素濃度を1×1020atoms/cm以下にまで放出させ、レーザ結晶化を行ってもよい。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。
【0061】
金属元素としてニッケルを用い、溶液塗布法により非晶質珪素膜上に導入する。非晶質珪素膜への金属元素の導入の仕方としては、当該金属元素を非晶質珪素膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、CVD法、プラズマ処理法(プラズマCVD法も含む)、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質珪素膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【0062】
その後500〜550℃で4〜20時間かけて熱処理を行い、非晶質珪素膜を結晶化する。本実施例では金属元素としてニッケルを用い、溶液塗布法により金属含有層を形成し非晶質珪素膜上に導入した後、550℃で4時間の熱処理を行って第1の結晶性珪素膜を得た。
【0063】
次に第1の結晶性珪素膜にレーザ光を照射し結晶化を助長し、第2の結晶性珪素膜を得る。レーザ結晶化法は、レーザ光を半導体膜に照射する。用いるレーザは、連続発振の固体レーザまたは気体レーザまたは金属レーザが望ましい。なお、前記固体レーザとしては連続発振のYAGレーザ、YVOレーザ、YLFレーザ、YAlOレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザ等があり、前記気体レーザとしては連続発振のArレーザ、Krレーザ、COレーザ等があり、前記金属レーザとしては連続発振のヘリウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザが挙げられる。また、連続発光のエキシマレーザも適用できる。前記レーザビームは非線形光学素子により高調波に変換されていてもよい。前記非線形光学素子に使われる結晶は、例えばLBOやBBOやKDP、KTPやKB5、CLBOと呼ばれるものを使うと変換効率の点で優れている。これらの非線形光学素子をレーザの共振器の中に入れることで、変換効率を大幅に上げることができる。前記高調波のレーザには、一般にNd、Yb、Crなどがドープされており、これが励起しレーザが発振する。ドーパントの種類は適宜実施者が選択すればよい。。前記半導体膜としては、非晶質半導体膜や微結晶半導体膜、結晶性半導体膜などがあり、非晶質珪素ゲルマニウム膜、非晶質珪素カーバイト膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【0064】
このようにして得られた結晶性半導体膜をフォトリソグラフィ法を用いたパターニング処理により、半導体層305〜308を形成する。
【0065】
また、半導体層305〜308を形成した後、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【0066】
次いで、半導体層305〜308を覆うゲート絶縁膜309を形成する。ゲート絶縁膜309はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化珪素膜を形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の絶縁膜を単層または積層構造として用いても良い。
【0067】
次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層して形成する。第1の導電膜及び第2の導電膜はTa、W、Ti、Mo、Al、Cuから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。なお、本実例では、ゲート絶縁膜309上に膜厚30nmの窒化タンタル膜310、膜厚370nmのタングステン膜311を順次積層して形成した(図3(A))。
【0068】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、電極及び配線を形成するための第1のエッチング処理を行う。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1の導電膜及び第2の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl、BCl、SiClもしくはCClなどを代表とする塩素系ガス、CF、SFもしくはNFなどを代表とするフッ素系ガス又はOを適宜用いることができる。
【0069】
第1のエッチング処理により第1の導電層と第2の導電層から成る第1の形状の導電層(第1の導電層と第2の導電層)を形成する。
【0070】
次いで、レジストからなるマスクを除去せずに第2のエッチング処理を行う。ここでは、W膜を選択的にエッチングする。この時、第2のエッチング処理により第2の導電層322b〜326bを形成する。一方、第1の導電層322a〜326aは、ほとんどエッチングされず、第2の形状の導電層322〜326を形成する(図3(B))。
【0071】
そして、レジストからなるマスクを除去せずに第1のドーピング処理を行い、半導体層にn型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いるが、ここではリン(P)を用いる。この場合、導電層322〜326がn型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域が形成される。不純物領域には1×1018〜1×1020/cmの濃度範囲でn型を付与する不純物元素を添加する。
【0072】
レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成して第1のドーピング処理よりも高い加速電圧で第2のドーピング処理を行う。ドーピング処理は第2の導電層323b、326bを不純物元素に対するマスクとして用い、第1の導電層のテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングする。続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行う。第2のドーピング処理および第3のドーピング処理により、第1の導電層と重なる低濃度不純物領域335には1×1018〜5×1019/cmの濃度範囲でn型を付与する不純物元素を添加され、高濃度不純物領域334、337には1×1019〜5×1021/cmの濃度範囲でn型を付与する不純物元素を添加される。
【0073】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理は1回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0074】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスクを形成して第4のドーピング処理を行う。この第4のドーピング処理により、pチャネル型TFTの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域343、344、347、348を形成する。第1及び第2の導電層322、326を不純物元素に対するマスクとして用い、p型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域343、344、347、348はジボラン(B)を用いたイオンドープ法で形成する。この第4のドーピング処理の際には、nチャネル型TFTを形成する半導体層はレジストからなるマスクで覆われている。第1乃至3のドーピング処理によって、不純物領域にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもp型を付与する不純物元素の濃度を1×1019〜5×1021atoms/cmとなるようにドーピング処理することにより、pチャネル型TFTのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【0075】
以上までの工程で、それぞれの半導体層に不純物領域が形成される(図3(C))。
【0076】
次いで、レジストからなるマスクを除去してパッシベーション膜として第1の絶縁膜349を形成する。この第1の絶縁膜349としては、プラズマCVD法またはスパッタ法を用い、厚さを100〜200nmとして珪素を含む絶縁膜で形成する(図4(D))。勿論、第1絶縁膜349は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。本実施例では、プラズマCVD法により膜厚150nmの窒化珪素膜を形成する。
【0077】
さらに、窒素雰囲気中で、300〜550℃で1〜12時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、400〜500℃で行う。この工程は第1の絶縁膜349に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施例では、410℃で1時間熱処理を行う。この水素化は、第1絶縁膜中の水素が半導体層に入ることによって起こるので、第1絶縁膜から水素は放出され、第1絶縁膜中の水素水素量は低減する。
【0078】
第1絶縁膜349は窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも多い酸窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸素含有量が窒素含有量よりも多い酸窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒酸化アルミニウム(AlNO)または酸化アルミニウムから選ばれた材料で形成する。
【0079】
前記熱処理の前後で、その第1絶縁膜349に用いた絶縁膜の濡れ性が変化する。例えば本実施例で用いる窒化珪素膜は成膜後水の接触角が50度であり、疎水性を示していたが、水素化後では接触角が20度になり親水化する。
【0080】
このように、作製の工程で行う処理によって、薄膜の表面が親水性を示してしまう。親水化してしまった第1膜絶縁膜349の上に層間膜となる有機絶縁膜を成膜しても密着性が悪く、膜剥がれなどの不良を生じてしまう。
【0081】
よって本発明では、図4(F)で示すように水素化の後、第1絶縁膜349の上に第2絶縁膜351を形成する。この第2絶縁膜は疎水性表面を有する膜である。疎水性とは、水の接触角が大きいものであって、好ましくは接触角30度以上、より好ましくは40度以上の絶縁表面を用いる。絶縁表面を有する膜(絶縁膜)は、無機材料を含む膜、無機絶縁膜、窒素、炭素、または窒素及び酸素を含む無機絶縁膜を用いれば良い。具体的には窒化珪素(SiN)、窒素含有量が酸素含有量よりも多い窒化酸化珪素(SiNO)、炭化珪素(SiC)などを用いることができる。
【0082】
また、本発明で用いる第2絶縁膜351は第1絶縁膜349のように加熱を行わないので、水素を放出することはなく第1絶縁膜349より、含有する水素濃度が高い。
【0083】
本発明に用いる前記疎水性表面を有する膜(第2絶縁膜)351は窒素及び酸素を含む無機絶縁膜である場合、当該無機絶縁膜中の窒素の濃度が25原子%以上の無機絶縁膜、または膜中の酸素の濃度が25原子%以下であることが望ましい。具体的には窒素の濃度が25原子%以上、または酸素の濃度が25原子%以下の窒化酸化珪素(SiON)膜を用いることができる。
【0084】
なお、本発明では酸化窒化珪素(SiON)膜としては、Siが25〜35原子%、酸素が55〜65原子%、窒素が1〜20原子%、水素が0.1〜10原子%で含まれるものを示し。また、窒化酸化珪素(SiNO)膜としては、Siが25〜35原子%、酸素が15〜30原子%、窒素が20〜35原子%、水素が15〜25原子%で含まれるもの示す。
【0085】
また、前記疎水性表面は、非堆積性ガスによる窒素プラズマ処理またはフッ素プラズマ処理により形成しても良い。非堆積ガスとしては、NO、N、NH、F、CF、SiFなどを用いることができる。
【0086】
また、前記第2絶縁膜351を形成する前に、不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。
【0087】
そして第2絶縁膜351の上に有機絶縁物材料から成る層間膜である有機絶縁膜350を形成する。有機絶縁膜350は、有機樹脂材料、例えば感光性または非感光性アクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種からなる膜を用いることができる。本実施例では、膜厚1.6μmのポジ型の感光性アクリル膜を形成するが、膜厚は1〜2μmで適宜設定すればよい。この後、有機絶縁膜350上に窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜又は窒素含有炭素膜(CN))からなるパッシベーション膜を形成してもよい。
【0088】
本発明はこのように、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する絶縁膜を形成することで、これらの膜の密着性を向上させ、膜剥がれを防止するものである。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
【0089】
次いで金属膜を形成し、金属膜をエッチングして各不純物領域とそれぞれ電気的に接続するソース電極及びドレイン電極、各配線(図示しない)を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極352及び各配線(図示しない)を形成する。
【0090】
その後、電極(EL表示装置の場合は陽極又は陰極となり、液晶表示装置の場合は画素電極となる)を形成する。電極には、ITO、SnO等の透明導電膜を用いたり、反射型の液晶表示装置の場合はAl等の金属膜を用いたりすることができる。なお本実施の形態では、ITOを成膜し、所望の形状にエッチングすることで電極353を形成する(図5)。
【0091】
以上のような工程により、TFTを備えたアクティブマトリクス基板が完成する。
【0092】
なお、本発明は、本実施例で示したTFTの作製方法に限らず、トップゲート型(プレーナー型)、ボトムゲート型(逆スタガ型)、あるいはチャネル領域の上下にゲート絶縁膜を介して配置された2つのゲート電極を有する、デュアルゲート型やその他の構造においても適用できる。
【0093】
本発明は、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する絶縁膜を形成することで、これらの膜の密着性を向上させ、膜剥がれ等の不良を防止できる。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
【0094】
[実施例3]
本実施例では、実施例2において、薄膜トランジスタとしてボトムゲート型の薄膜トランジスタ(具体的には、逆スタガ型TFT)を用いた例を示す。即ち、実施例2において、スイッチング用TFT及び駆動用TFTとして、逆スタガ型TFTを用いても本発明を実施することができる。
【0095】
本実施の形態について、図10を用いて説明する。図10において、基板800の上に、ゲート電極となる導電層801〜804、ゲート絶縁膜805、不純物領域を有する半導体層806〜809を形成する。なお、本実施例において、材料や形成方法は実施例2と同様であるため、ここでは詳細な説明はしない。実施例2を参考にすればよい。
【0096】
半導体層806〜809の上に第1絶縁膜810を形成した後、本実施例では窒素雰囲気下で410℃で1時間加熱し、半導体層806〜809の水素化を行う。水素化により、半導体層のダングリングボンドを終端する。この水素化は、第1絶縁膜中の水素が半導体層に入ることによって起こるので、第1絶縁膜810から水素は放出され、第1絶縁膜810中の水素濃度は減少する。
【0097】
第1絶縁膜810は窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも多い酸窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化アルミニウム(AlN)、酸素含有量が窒素含有量よりも多い酸窒化アルミニウム(AlON)、窒素含有量が酸素含有量よりも多い窒酸化アルミニウム(AlNO)または酸化アルミニウムから選ばれた材料で形成する。
【0098】
熱処理の前後で、その第1絶縁膜810に用いた絶縁膜の濡れ性が変化する。例えば本実施例で用いる窒化珪素膜は成膜後水の接触角が50度であり、疎水性を示していたが、水素化後では接触角が20度になり親水化する。
【0099】
このように、半導体装置の作製の工程で行う処理によって、薄膜の表面が親水性を示してしまう。親水化してしまった第1膜無機絶縁膜810の上に層間膜となる有機絶縁膜を成膜しても密着性が悪く、膜剥がれなどの不良を生じてしまう。
【0100】
よって本発明では、水素化の後、第1絶縁膜810の上に第2絶縁膜811を形成する。この第2絶縁膜は疎水性表面を有する膜である。疎水性とは、水の接触角が大きいものであって、好ましくは接触角30度以上、より好ましくは40度以上の絶縁表面を用いる。絶縁表面を有する膜(絶縁膜)は、無機絶縁膜、窒素、炭素、または窒素及び酸素を含む無機絶縁膜を用いれば良い。具体的には窒化珪素(SiN)、窒素含有量が酸素含有量よりも多い窒化酸化珪素(SiNO)、炭化珪素(SiC)などを用いることができる。
【0101】
また、本発明で用いる第2絶縁膜811は第1絶縁膜810のように加熱しないので、第1絶縁膜810より、含有する水素量が多く、水素濃度も高い。
【0102】
本発明に用いる前記疎水性表面を有する膜(第2絶縁膜)811は窒素及び酸素を含む無機絶縁膜である場合、当該無機絶縁膜中の窒素の濃度が25原子%以上の無機絶縁膜、または膜中の酸素の濃度が25原子%以下であることが望ましい。具体的には窒素の濃度が25原子%以上、または酸素の濃度が25原子%以下の窒化酸化珪素(SiON)膜を用いることができる。
【0103】
なお、本発明では酸化窒化珪素(SiON)膜としては、Siが25〜35原子%、酸素が55〜65原子%、窒素が1〜20原子%、水素が0.1〜10原子%で含まれるものを示し。また、窒化酸化珪素(SiNO)膜としては、Siが25〜35原子%、酸素が15〜30原子%、窒素が20〜35原子%、水素が15〜25原子%で含まれるもの示す。
【0104】
また、前記疎水性表面は、非堆積性ガスによる窒素プラズマ処理またはフッ素プラズマ処理により形成しても良い。非堆積ガスとしては、NO、N、NH、F、CF、SiFなどを用いることができる。
【0105】
そして第2絶縁膜811の上に有機絶縁物材料から成る層間膜である有機絶縁膜812を形成する。有機絶縁膜812は、有機樹脂材料、例えば感光性(ポジ型もしくはネガ型)または非感光性アクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種からなる膜を用いることができる。本実施例では、膜厚1.6μmのポジ型の感光性アクリル膜を形成するが、膜厚は1〜2μmで適宜設定すればよい。この後、有機絶縁膜812上に窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜又は窒素含有炭素膜(CN))からなるパッシベーション膜を形成してもよい。
【0106】
本発明はこのように、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する絶縁膜を形成することで、これらの膜の密着性を向上させ、膜剥がれを防止するものである。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
【0107】
次いで金属膜を形成し、金属膜をエッチングして各不純物領域とそれぞれ電気的に接続するソース電極及びドレイン電極、各配線(図示しない)を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。なお本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極815及び各配線(図示しない)を形成する。
【0108】
その後、電極(EL表示装置の場合は陽極又は陰極となり、液晶表示装置の場合は画素電極となる)を形成する。電極には、ITO、SnO等の透明導電膜を用いたり、反射型の液晶表示装置の場合はAl等の金属膜を用いたりすることができる。なお本実施の形態では、ITOを成膜し、所望の形状にエッチングすることで電極817を形成する。
【0109】
以上のような工程により、ボトムゲートTFTを備えたアクティブマトリクス基板が完成する。
【0110】
[実施例4]
本実施例では、本発明の半導体装置として、実施例1で示したアクティブマトリクス基板を用いた表示装置を作製した例について説明する。表示装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにTFTを備えた表示用モジュールを総称も含む。なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(発光層)と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)がある。 本発明に用いることのできるEL材料は、一重項励起もしくは三重項励起、もしくは両者の励起を経由して発光するすべての発光性材料を含む。
【0111】
なお、本発明中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【0112】
図6は本実施例の半導体装置の断面図である。図6において、基板700上に設けられた駆動回路は図5のCMOS回路を用いて形成される。従って、構造の説明はnチャネル型TFTとpチャネル型TFTの説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0113】
なお、画素領域のnチャネル型TFT、pチャネル型TFTも図5のnチャネルTFT、pチャネルTFTを用いて形成される。従って、構造の説明は図5のnチャネル型TFT、pチャネル型TFTの説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【0114】
901は電流制御TFTの画素電極911上に重ねることで画素電極911と電気的に接続する電極である。
【0115】
なお、911は、透明導電膜からなる画素電極(発光素子の陽極)である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極911は、上記配線を形成する前に平坦な層間絶縁膜上に形成してもよい。このとき、本発明のように、有機樹脂からなるような有機絶縁膜を用いる場合、下地の膜を疎水性表面を有するようにしておくと、密着性が向上し、膜剥がれ等の不良を防ぐことができる。これは後述するバンク912にも同様のことが言える。樹脂からなる平坦化膜を用いてTFTによる段差を平坦化することは有効である。後に形成される発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【0116】
配線901を形成後、バンク912を形成する。バンク912は100〜400nmの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【0117】
なお、バンク912は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンクの材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は1×10〜1×1012Ωm(好ましくは1×10〜1×1010Ωm)となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【0118】
画素電極911の上には発光層913が形成される。なお、図6では一画素しか図示していないが、本実施例ではR(赤)、G(緑)、B(青)の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として20nm厚の銅フタロシアニン(CuPc)膜を設け、その上に発光層として70nm厚のトリス−8−キノリノラトアルミニウム錯体(Alq)膜を設けた積層構造としている。Alqにキナクリドン、ペリレンもしくはDCM1といった蛍光色素を添加することで発光色を制御することができる。
【0119】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて発光層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本発明中において、昇華性を有さず、かつ、分子数が20以下または連鎖する分子の長さが10μm以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として20nmのポリチオフェン(PEDOT)膜をスピン塗布法により設け、その上に発光層として100nm程度のパラフェニレンビニレン(PPV)膜を設けた積層構造としても良い。なお、PPVのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【0120】
次に、発光層913の上には導電膜からなる陰極914が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のMgAg膜(マグネシウムと銀との合金膜)を用いても良い。陰極材料としては、周期表の1族もしくは2族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【0121】
この陰極914まで形成された時点で発光素子915が完成する。なお、ここでいう発光素子915は、画素電極(陽極)911、発光層913及び陰極914で形成されたダイオードを指す。
【0122】
発光素子915を完全に覆うようにしてパッシベーション膜を設けることは有効である(図示せず)。パッシベーション膜としては、炭素膜、窒化珪素膜、窒素含有炭素膜(CN)もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【0123】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にDLC膜を用いることは有効である。DLC膜は室温から100℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層913の上方にも容易に成膜することができる。また、DLC膜は酸素に対するブロッキング効果が高く、発光層913の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に発光層913が酸化するといった問題を防止できる。
【0124】
さらに、パッシベーション膜(図示せず)上に封止材917を設け、カバー材918を貼り合わせる。封止材917としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材918はガラス基板や石英基板やプラスチック基板(プラスチックフィルムも含む)や可撓性基板の両面に炭素膜(好ましくはDLC膜)を形成したものを用いる。炭素膜以外にもアルミ膜(AlON、AlN、AlOなど)、SiNなどを用いることができる。
【0125】
こうして図6に示すような構造の半導体装置が完成する。なお、バンクを形成した後、パッシベーション膜(図示せず)を形成するまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材918を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【0126】
さらに、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いnチャネル型TFTを形成することができる。そのため、信頼性の高い半導体装置を実現できる。
【0127】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【0128】
本発明は、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する膜を形成することで、これらの膜の密着性を向上させ、膜剥がれ等の不良を防止できる。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
[実施例5]
本発明を適用して、様々な半導体装置を作製することができる。即ち、それら半導体装置を組み込んだ様々な電子機器に本発明を適用できる。また、本発明を適用することによりそれらの電子機器の信頼性を向上することができる。
【0129】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの例を図7、図8及び図9に示す。
【0130】
図7(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を表示部3003に適用することで、本発明のパーソナルコンピュータが完成する。
【0131】
図7(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を表示部3102に適用することで、本発明のビデオカメラが完成する。
【0132】
図7(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明を表示部3205に適用することで、本発明のモバイルコンピュータが完成する。
【0133】
図7(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。表示部3302は基板として可撓性基板を用いており、表示部3302を湾曲させてゴーグル型ディスプレイを作製している。また軽量で薄いゴーグル型ディスプレイを実現している。本発明を表示部3302に適用することで、本発明のゴーグル型ディスプレイが完成する。
【0134】
図7(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明を表示部3402に適用することで、本発明の記録媒体が完成する。
【0135】
図7(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本発明を表示部3502に適用することで、本発明のデジタルカメラが完成する。
【0136】
図8(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602等を含む。本発明を投射装置3601の一部を構成する液晶表示装置3808やその他の駆動回路に適用することで、本発明のフロント型プロジェクターが完成する。
【0137】
図8(B)はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704等を含む。本発明を投射装置3702の一部を構成する液晶表示装置3808やその他の駆動回路に適用することで、本発明のリア型プロジェクターが完成する。
【0138】
なお、図8(C)は、図8(A)及び図8(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、3804〜3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図8(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0139】
また、図8(D)は、図8(C)中における光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図8(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0140】
ただし、図8に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び表示装置での適用例は図示していない。
【0141】
図9(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を表示部3904に適用することで、本発明の携帯電話が完成する。
【0142】
図9(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明を表示部4002、4003に適用することで、本発明の携帯書籍が完成する。
【0143】
図9(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。表示部4103は可撓性基板を用いて作製されており、軽量で薄いディスプレイを実現できる。また、表示部4103を湾曲させることも可能である。本発明を表示部4103に適用することで、本発明のディスプレイが完成する。
【0144】
以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用することが可能である。
【0145】
【発明の効果】
本発明を採用することにより、以下に示すような効果を得ることが出来る。
【0146】
本発明は、層間膜として用いる有機絶縁膜の下に、疎水性表面を有する絶縁膜を形成することで、これらの膜の密着性を向上させ、膜剥がれを防止するものである。よって本発明を用いると、信頼性が高い半導体装置を歩留まり良く作製することができる。
【図面の簡単な説明】
【図1】本発明の構成を示す図。
【図2】従来の構成を示す図。
【図3】アクティブマトリクスマトリクス基板の作製工程を示す断面図。
【図4】アクティブマトリクスマトリクス基板の作製工程を示す断面図。
【図5】アクティブマトリクスマトリクス基板の断面図。
【図6】本発明の半導体装置の例を示す図。
【図7】半導体装置の例を示す図。
【図8】半導体装置の例を示す図。
【図9】半導体装置の例を示す図。
【図10】アクティブマトリクスマトリクス基板の断面図。

Claims (18)

  1. 珪素と窒素を含む無機絶縁膜の疎水性表面に、有機絶縁膜が密着して形成された積層構造を有すること
    を特徴とする半導体装置。
  2. 半導体層上に、珪素と窒素を含み疎水性表面を有する無機絶縁膜と、前記無機絶縁膜の疎水性表面に密接して形成された有機絶縁膜とを有すること
    を特徴とする半導体装置。
  3. 半導体層上に、第1無機絶縁膜と、前記第1無機絶縁膜上に珪素と窒素を含み疎水性表面を有する第2無機絶縁膜と、前記第2無機絶縁膜の疎水性表面に密接して形成された有機絶縁膜とを有すること
    を特徴とする半導体装置。
  4. 請求項3において、前記第2無機絶縁膜中の水素濃度は、前記第1無機絶縁膜中の水素濃度より高いことを特徴とする半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、前記疎水性表面は、水の接触角が30度以上であることを特徴とする半導体装置。
  6. 請求項1乃至請求項4のいずれか一項において、前記疎水性表面は、水の接触角が40度以上であることを特徴とする半導体装置。
  7. 請求項1乃至6のいずれか一項において、前記無機絶縁膜または前記第2無機絶縁膜は酸素を含み、前記窒素を25原子%以上含むことを特徴とする半導体装置。
  8. 請求項1乃至7のいずれか一項において、前記無機絶縁膜または前記第2無機絶縁膜は窒化珪素膜、または窒化酸化珪素膜であることを特徴とする半導体装置。
  9. 請求項1乃至8のいずれか一項において、前記有機絶縁膜は、有機樹脂材料、例えば感光性または非感光性アクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種を含むことを特徴とする半導体装置。
  10. 半導体層上に第1無機絶縁膜を形成し、
    400乃至500℃の温度で熱処理した後、
    前記第1無機絶縁膜上に、珪素と窒素を含み疎水性表面を有する第2無機絶縁膜を形成し、
    前記第2無機絶縁膜上に有機絶縁膜を形成すること
    を特徴とする半導体装置の作製方法。
  11. 半導体層上に水素を含有する第1無機絶縁膜を形成し、
    400乃至500℃の温度で熱処理をして前記第1無機絶縁膜の含有水素量を低減した後、
    前記第1無機絶縁膜上に、珪素と窒素を含み疎水性表面を有する第2無機絶縁膜を形成し、
    前記第2無機絶縁膜上に有機絶縁膜を形成すること
    を特徴とする半導体装置の作製方法。
  12. 請求項10または請求項11において、前記有機絶縁膜は、感光性の有機絶縁膜で形成すること特徴とする半導体装置の作製方法。
  13. 請求項10乃至12のいずれか一項において、前記疎水性表面は水の接触角が30度以上で形成することを特徴とする半導体装置の作製方法。
  14. 請求項10乃至12のいずれか一項において、前記疎水性表面は水の接触角が40度以上で形成することを特徴とする半導体装置の作製方法。
  15. 請求項10乃至14のいずれか一項において、前記無機絶縁膜または前記第2無機絶縁膜は酸素を含み、前記窒素を25原子%以上含むように形成すること
    を特徴とする半導体装置の作製方法。
  16. 請求項10乃至15のいずれか一項において、前記疎水性表面は非堆積性ガスにより窒素プラズマ処理、またはフッ素プラズマ処理により形成することを特徴とする半導体装置の作製方法。
  17. 請求項16において、前記疎水性表面は、前記非堆積性ガスであるNO、N、NH、F、CFもしくはSiFから選ばれた一種、または複数種により形成することを特徴とする半導体装置の作製方法。
  18. 請求項10乃至17のいずれか一項において、前記有機絶縁膜は、有機樹脂材料、例えばアクリル、ポリアミドまたはポリイミドから選ばれた一種、または複数種を含むように形成することを特徴とする半導体装置の作製方法。
JP2003089660A 2003-03-28 2003-03-28 半導体装置及び半導体装置の作製方法 Withdrawn JP2004296963A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003089660A JP2004296963A (ja) 2003-03-28 2003-03-28 半導体装置及び半導体装置の作製方法
US10/808,343 US7038303B2 (en) 2003-03-28 2004-03-25 Semiconductor device and method for manufacturing the same
US11/376,294 US8017455B2 (en) 2003-03-28 2006-03-16 Semiconductor device and method for manufacturing the same
US13/228,885 US8642406B2 (en) 2003-03-28 2011-09-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003089660A JP2004296963A (ja) 2003-03-28 2003-03-28 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2004296963A true JP2004296963A (ja) 2004-10-21
JP2004296963A5 JP2004296963A5 (ja) 2006-05-18

Family

ID=32985249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003089660A Withdrawn JP2004296963A (ja) 2003-03-28 2003-03-28 半導体装置及び半導体装置の作製方法

Country Status (2)

Country Link
US (3) US7038303B2 (ja)
JP (1) JP2004296963A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047252A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp 液晶装置、液晶装置の製造方法及び投射型表示装置
JP2008530797A (ja) * 2005-02-14 2008-08-07 ハネウェル・インターナショナル・インコーポレーテッド 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法
JP2009054991A (ja) * 2007-06-05 2009-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2010066219A (ja) * 2008-09-12 2010-03-25 Seiko I Techno Research Co Ltd 試料作製方法および試料作製装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
WO2006085634A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP2007201373A (ja) * 2006-01-30 2007-08-09 Sharp Corp 半導体レーザ素子
JP2008166529A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置の製造方法
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
US8465795B2 (en) * 2008-05-20 2013-06-18 Palo Alto Research Center Incorporated Annealing a buffer layer for fabricating electronic devices on compliant substrates
KR101146993B1 (ko) * 2010-06-03 2012-05-22 삼성모바일디스플레이주식회사 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법
KR101426515B1 (ko) 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
KR20120109081A (ko) * 2011-03-24 2012-10-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5825812B2 (ja) * 2011-03-24 2015-12-02 株式会社Joled 表示装置の製造方法
TWI681460B (zh) * 2014-10-31 2020-01-01 日商Jsr股份有限公司 使用親撥材料的薄膜電晶體的製造方法、金氧半導體場效電晶體及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US18881A (en) * 1857-12-15 Improvement in seeding-machines
JPS60222821A (ja) * 1984-04-20 1985-11-07 Canon Inc カラ−液晶表示セル
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP3403897B2 (ja) 1996-08-02 2003-05-06 シャープ株式会社 アクティブマトリクス基板
US6057038A (en) 1996-08-02 2000-05-02 Sharp Kabushiki Kaisha Substrate for use in display element, method of manufacturing the same, and apparatus for manufacturing the same
US6331722B1 (en) * 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
US6656779B1 (en) 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
EP1087432A1 (en) * 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal layer deposited from a plating bath
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6329062B1 (en) * 2000-02-29 2001-12-11 Novellus Systems, Inc. Dielectric layer including silicalite crystals and binder and method for producing same for microelectronic circuits
JP4531923B2 (ja) 2000-04-25 2010-08-25 株式会社半導体エネルギー研究所 半導体装置
US6689476B2 (en) * 2001-06-27 2004-02-10 Guardian Industries Corp. Hydrophobic coating including oxide of Ni and/or Cr
JP2004119317A (ja) 2002-09-27 2004-04-15 Toshiba Corp 有機エレクトロルミネッセンス表示装置
JP2004296963A (ja) * 2003-03-28 2004-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008530797A (ja) * 2005-02-14 2008-08-07 ハネウェル・インターナショナル・インコーポレーテッド 可撓性アクティブマトリックスディスプレィバックプレーンおよび方法
JP2007047252A (ja) * 2005-08-08 2007-02-22 Seiko Epson Corp 液晶装置、液晶装置の製造方法及び投射型表示装置
JP2009054991A (ja) * 2007-06-05 2009-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8809203B2 (en) 2007-06-05 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using a microwave plasma CVD apparatus
JP2010066219A (ja) * 2008-09-12 2010-03-25 Seiko I Techno Research Co Ltd 試料作製方法および試料作製装置

Also Published As

Publication number Publication date
US20040188688A1 (en) 2004-09-30
US20120064729A1 (en) 2012-03-15
US8642406B2 (en) 2014-02-04
US8017455B2 (en) 2011-09-13
US20060160357A1 (en) 2006-07-20
US7038303B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
JP6691246B2 (ja) 表示装置
US8642406B2 (en) Semiconductor device and method for manufacturing the same
TWI363368B (en) Display device and method of manufacturing thereof
JP5376709B2 (ja) 半導体装置及びその作製方法
JP4338934B2 (ja) 配線の作製方法
JP4520226B2 (ja) 表示装置及び表示装置の作製方法
JP5216831B2 (ja) 半導体素子の作製方法
JP5105690B2 (ja) 半導体装置の作製方法
JP3910524B2 (ja) レーザ照射方法および半導体装置の作製方法
JP4968996B2 (ja) 半導体装置の作製方法
JP4397582B2 (ja) 半導体装置の作製方法
JP3910523B2 (ja) レーザ照射装置
JP4641598B2 (ja) 半導体装置の作製方法
JP2004200559A6 (ja) レーザ照射方法および半導体装置の作製方法
JP2002305209A (ja) 半導体装置の作製方法
JP2003115456A (ja) 半導体装置の作製方法
JP2005093992A (ja) ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
JP2002373858A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080701

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080818