JP4531923B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4531923B2 JP4531923B2 JP2000123774A JP2000123774A JP4531923B2 JP 4531923 B2 JP4531923 B2 JP 4531923B2 JP 2000123774 A JP2000123774 A JP 2000123774A JP 2000123774 A JP2000123774 A JP 2000123774A JP 4531923 B2 JP4531923 B2 JP 4531923B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- tft
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像、文字などの情報を表示する画素領域を備えた半導体装置に関し、特に画素領域における各画素に信号伝達する駆動回路とその作製方法及びその実装方法に関する。
【０００２】
【従来の技術】
液晶層や自発光層を備えた表示装置は、フラットパネルディスプレイとも呼ばれ、パーソナルコンピュータ用のディスプレイ、液晶テレビ、携帯電話をはじめとする携帯型情報端末などの様々な電子機器に利用されている。フラットパネルディスプレイはＣＲＴと比較して軽量薄型化が可能であり、用途によっては画面の大面積化や画素数の高密度化が要求されている。
【０００３】
フラットパネルディスプレイは、画素構造からみて単純マトリクス型とアクティブマトリクス型に分類することができる。単純マトリクス型の方がシンプルな構成であるが、画像の高精細化を実現するにはアクティブマトリクス型が適していると考えられている。アクティブマトリクス型は、薄膜トランジスタ（以下、ＴＦＴと記す）などの能動素子（または、スイッチング素子）を各画素に設け、画素領域の外側に設けた駆動回路により個々のＴＦＴに信号を与えて画像表示を行う仕組みになっている。
【０００４】
ＴＦＴの構造やその製造方法には各種あるが、ＴＦＴの電気的特性を決定付けるチャネル形成領域を非晶質シリコンに代表される非晶質半導体で形成する技術は、プロセス温度の低温化や処理基板の大面積化を可能とするので、高い生産性を提供している。しかしながら、非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく、せいぜい１cm2/Vsec程度しか得ることができない。それゆえ、画素領域に設けるスイッチング用のＴＦＴ（画素ＴＦＴ）としては利用できるが、駆動回路を形成して動作させることはできなかった。従って、画素ＴＦＴの駆動回路は、単結晶シリコン基板で作製したドライバＩＣを用い、画素領域の周辺にＴＡＢ（Tape Automated bonding）方式やＣＯＧ（Chip on Glass）方式で実装されている。
【０００５】
ＴＡＢ方式は可撓性の絶縁基板上に銅箔などで配線を形成し、その上にドライバＩＣを直接装着したものであり、可撓性基板の一方の端が表示装置の入力端子に接続して実装する方法である。一方、ＣＯＧ方式はドライバＩＣを表示装置の基板上に形成した配線のパターンに合わせて直接貼り合わせて接続する方式である。
【０００６】
また、駆動回路を実装するその他の方法として、特開平７−０１４８８０号公報や特開平１１−１６０７３４号公報にはガラスまたは石英などの基板上に非単結晶半導体材料で作製したＴＦＴで駆動回路を形成し、短冊状に分割して（以下、このように短冊状に切り出された駆動回路を有する基板をスティックドライバという）、表示装置の基板上に実装する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
フラットパネルディスプレイの駆動回路を提供する手段において、ＴＦＴで駆動回路を形成するスティックドライバは、前記ドライバＩＣと比較して遜色ない性能を提供することができる。駆動回路は、走査線側とデータ線側で回路構成が異なり、駆動周波数や駆動電圧が違っている。例えば、走査線側のスティックドライバのＴＦＴには３０Ｖ程度の駆動電圧が印加され、高耐圧が要求されるが駆動周波数は１００kHz以下である。一方、データ線側のスティックドライバのＴＦＴの耐圧は１２Ｖ程度で十分であるが、駆動周波数は３Ｖにて６５MHz程度であり高速動作が要求される。このように、要求される仕様の違いによりスティックドライバおよび該ドライバ内のＴＦＴの構造を適切に作り分けている。
【０００８】
しかし、スティックドライバは、主にガラス基板や石英基板などの絶縁基板上に形成されるために放熱効果が劣り、ＴＦＴの発熱により回路の動作特性が変動することが懸念されている。特に、３０Ｖの駆動電圧が印加される走査線側のスティックドライバのＴＦＴは憂慮されるべきものである。
【０００９】
図２はチャネル長８μm、チャネル幅８μm、半導体膜の厚さを４２nm、ゲート絶縁膜１５０nmのＴＦＴにゲート電圧３０Ｖ、ドレイン電圧３０Ｖを印加したときの発熱の状況をシミュレーションで検証した結果を示す。図示するＴＦＴは、ゲート電極とオーバーラップするＬＤＤ領域（Ｌovと表記する）が０．５μm、オーバーラップしないＬＤＤ領域（Ｌoffと表記する）が０．５μm設けられていることを想定している。計算された格子温度の最高温度は３８２℃であり、場所はチャネル形成領域とドレイン側のＬＤＤとの接合界面であった。また、ＴＦＴ全体の平均温度は９４℃となった。上記バイアス条件は走査線側駆動回路におけるバッファ回路のＴＦＴを想定したものである。バイアス電圧は定常的に印加されるものではないが、ＴＦＴはかなり発熱することが容易に推測される。
【００１０】
ＴＦＴの構造から見れば、半導体膜２０１の上側または下側には、ゲート絶縁膜や層間絶縁膜、またはブロッキング膜などの絶縁膜が形成される。いずれにしても、これらは酸化シリコンや窒化シリコンなどの絶縁膜であり、その熱伝導率は１０W/m・K以下である。さらに基板２０６もガラスまたは石英であり熱伝導率は同様に低い。ゲート電極２０３はタングステン（熱伝導率１７０W/m・K、０℃）やタンタルなどで形成されたとしても、パターン化されて形成されているので、その放熱効果はあまり期待できない。従って、半導体膜２０１で発生した熱は内部で蓄積されやすく、ＴＦＴの温度を上昇させるのに十分である。
【００１１】
本発明は、上記問題点を解決するものであり、ＴＦＴの発熱による駆動回路の温度上昇を抑えるために、放熱効果を考慮したスティックドライバとその作製方法を提供することを目的とする。また、そのようなスティックドライバを実装したアクティブマトリクス型表示装置や単純マトリクス型表示装置の信頼性を高めることを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、スティックドライバにおける上記問題点を解決するために、駆動回路を形成するＴＦＴの半導体膜の上側または下側に熱伝導率の高い絶縁膜を形成し、熱を外部に発散させる。絶縁膜は、熱伝導率が１０W/m・K以上である材料を適用する。ダイアモンド・ライク・カーボン（diamond like carbon：以下、ＤＬＣと記す）は熱伝導率の高い材料であり適している。その他に、酸化アルミニウムや窒化アルミニウムなどを適用することもできる。
【００１３】
ＤＬＣ膜を適用するには下地への付着強度を高めるために、窒化シリコン膜を介在させると良い。図３その構成の一例を示している。図３（Ａ）はトップゲート型のＴＦＴであり、半導体膜３０１、ゲート絶縁膜３０２、ゲート電極３０３、３０４が形成されている。そして、半導体膜３０１の上側に、層間絶縁膜として窒化シリコン膜３０５、ＤＬＣ膜３０６、窒化シリコン膜３０７を積層した構造を示している。図３（Ｂ）は当該層間絶縁膜の組成を模式的に示すグラフであり、３０８はシリコン、３０９は窒素、３１０は炭素の濃度を表す曲線である。窒化シリコン膜及びＤＬＣ膜にはその他に水素が含まれるが、ここでは省略している。
【００１４】
また、図３（Ｃ）は他の一例を示すグラフであり、ＤＬＣ膜３０６に窒素を添加し、窒化シリコン膜３０７側に向かってその濃度が増加するように勾配を付けて添加している。窒素を添加することにより、ＤＬＣ膜３０６の上層に形成する窒化シリコン膜３０７の密着性を向上させることができる。
【００１５】
勿論、図３に示す窒化シリコン膜とＤＬＣ膜を積層する構成は、半導体膜と基板との間に設けるブロッキング膜に適用することもできる。
【００１６】
ダイヤモンドの熱伝導率は６６０W/m・K(０℃における値)であり、銅やアルミニウムよりも高いことで知られている。ＤＬＣ膜はダイヤモンドに近い硬さを持ち、炭素や炭化水素が混在した膜であるが、非晶質を含むので熱伝導率は若干劣ると考えられる。しかしながら、スティックドライバへの応用においては十分な熱伝導性を持っている。また、膜の形成が容易であり、室温においても平滑で硬質の皮膜が得られるなどの特徴を有している。
【００１７】
上記課題を解決するために本発明は、非晶質半導体を活性層に用いたＴＦＴをマトリクス状に配置して画素領域が形成された第１の基板と、前記画素領域に対向して設けられた第２の基板と、前記画素領域の外側に設けられ、結晶質半導体で形成されたＴＦＴで駆動回路が形成された第３の基板とを有し、前記第１の基板と前記第２の基板との間に液晶層を狭持した半導体装置において、前記第３の基板に、熱伝導率が１０W/m・K以上の絶縁膜が形成されていることを特徴としている。
【００１８】
熱伝導率が１０W/m・K以上の絶縁膜は、前記第３の基板と、該第３の基板上に形成された前記結晶質半導体との間に形成するか、または、前記第３の基板上に形成された前記結晶質半導体の上側に形成する。熱伝導率が１０W/m・K以上の絶縁膜は、ＤＬＣ、酸化アルミニウム、窒化アルミニウムなどを適用することができる。ＤＬＣは、炭素の水素化物を含む気体をグロー放電で分解して形成する。
【００１９】
このように、ＴＦＴを形成する半導体の上側、または下側に熱伝導膜を設けることにより、半導体で発生した熱を熱伝導膜を介して周辺に素早く拡散させることが可能となる。その結果、ＴＦＴの温度上昇を抑えることができる。
【００２０】
【発明の実施の形態】
本発明の実施の形態を図１を用いて説明する。図１は本発明のスティックドライバの構造を説明する図であり、基板上にｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１とが形成されている様子を示す。尚、ここで示す構造は一例であり、ＴＦＴの構造は何ら限定されるものではない。尚、結晶質半導体膜は非晶質半導体膜をレーザー結晶化法や熱結晶化法で結晶化させた膜を適用することが可能であり、その他にもＳＯＩ（Silicon On Insulator）技術を用いて形成された単結晶半導体膜で形成することも可能である。
【００２１】
ＴＦＴは基板上にブロッキング膜、結晶質半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜などが積層されている。ＴＦＴはトップゲート型またはボトムゲート型のいずれの構造も採用できる。図１では代表例としてトップゲート型の構造で説明している。
【００２２】
図１（Ａ）は、基板１０１と半導体膜１０５、１０６との間のブロッキング膜に熱伝導膜を設けた例である。ブロッキング膜は第１の絶縁膜１０２、熱伝導膜１０３、第２の絶縁膜１０４から成っている。第１の絶縁膜１０２と第２の絶縁膜１０４は窒化シリコンで形成する。第１の絶縁膜１０２は２０〜１００nm、熱伝導膜は５０〜５００nm、第２の絶縁膜は１０〜５０nmの厚さで形成する。時に、第２の絶縁膜は半導体膜で発生する熱を速やかに熱伝導膜へ伝搬させるために、このような厚さとする。熱伝導膜は代表的にはＤＬＣを用いるが、その他に酸化アルミニウム、窒化アルミニウムなどで形成しても良い。また、ブロッキング膜の上に形成する半導体膜１０５、１０６への応力を緩和する目的からは、第２の絶縁膜を窒化酸化シリコン膜で形成しても良い。
【００２３】
半導体膜１０５、１０６上にはゲート絶縁膜１０７、ゲート電極１０８、１０９が形成される。ゲート電極１０８、１０９は、窒化物金属から成る第１の導電膜１０８ａ、１０９ａと、タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点金属や、その化合物から成る第２の導電膜１０８ｂ、１０９ｂから成っている。層間絶縁膜は２層構造であり、無機絶縁物材料から成る第１の層間絶縁膜１１０と、有機絶縁物材料から成る第２の層間絶縁膜１１１から成っている。第１の層間絶縁膜１１０は窒化シリコン、窒化酸化シリコンなどから形成し、水蒸気やその他の不純物を遮断する保護膜としての機能も有している。第２の層間絶縁膜１１１はポリイミドやアクリルなどの有機樹脂材料、または酸化シリコンなどで形成する。
【００２４】
ｐチャネル型ＴＦＴ１５０には、半導体膜１０５にチャネル形成領域とソースまたはドレイン領域が形成されたシングルドレイン構造で形成している。また、ｎチャネル型ＴＦＴ１５１はＬＤＤ構造のＴＦＴであり、半導体膜１０６にチャネル形成領域１１８、ＬＤＤ領域１１９、ソースまたはドレイン領域１２０が形成される。また、層間絶縁膜上にはそれぞれのＴＦＴのソースまたはドレイン領域とコンタクトを形成する配線１１２〜１１５が形成されている。
【００２５】
図１（Ａ）で示すように熱伝導膜１０３を島状に形成した半導体膜１０５、１０６の下側に形成することで、半導体膜で発生する熱を分散させることが可能となる。
【００２６】
図１（Ｂ）は、半導体膜１０５、１０６の上側に熱放出層を設けた例であり、層間絶縁膜に熱伝導膜が挿入されている。具体的には、窒化シリコンから成る第１の層間絶縁膜１２１上に熱伝導膜１２２が形成される。さらに、第２の層間絶縁膜１２４が形成されるが、熱伝導膜１２２との間に第３の層間絶縁膜１２３を設けても良い。第３の層間絶縁膜は必ずしも必要としないが、熱伝導膜１２２と第２の層間絶縁膜１２４との密着性を高めるために設けるものであり、第２の層間絶縁膜１２４を形成する材料の組合せの中で考慮する。
【００２７】
例えば、第２の層間絶縁膜１２４を酸化シリコン膜で形成する場合には、ＤＬＣで形成される熱伝導膜１２２との密着性が悪くなるので、窒化シリコン膜から成る第３の層間絶縁膜１２３を設ける。ＤＬＣは主として炭素から成る膜であるが、その上に酸化シリコン膜を形成すると、酸化シリコンの酸素とＤＬＣの炭素とが反応しＣ−Ｏ結合が形成される。Ｃ−Ｏ結合は蒸気圧が高いので不安定であり、そのために密着性を低下させるものと考えられる。
【００２８】
半導体膜１０５、１０６上に形成された熱伝導膜１２２は、図示の如く配線１１２〜１１５と接して形成される。配線１２２〜１１５にはアルミニウムなど熱伝導性に優れる材料を用いるので、半導体膜で発生する熱を配線１１２〜１１５を介して熱伝導膜１２２に効率よく伝えることができる。により、その結果、半導体膜の熱を分散させ、平均温度を低下させることができる。
【００２９】
図１（Ｃ）は、第２の層間絶縁膜１２５上に熱伝導膜１２６を設ける例であり、同様に配線１１２〜１１５を介して半導体膜１０５、１０６の熱を熱伝導膜１２６に伝達し、局部的な発熱を抑えることができる。熱伝導膜として形成するＤＬＣ膜は、プラズマＣＶＤ法を用いれば基板を加熱せず室温での成膜が可能であるから、耐熱性に劣る有機樹脂材料から形成される第２の層間絶縁膜１２５上に形成することもできる。熱伝導膜１２６上に設ける第３の層間絶縁膜１２７は、配線の密着性を高めるために設けるものであり、必ずしも必要なものとはならない。
【００３０】
また、熱伝導膜に酸化アルミニウムや窒化アルミニウムを用いる場合は、スパッタ法で作製する。ターゲットには、酸化アルミニウムまたは窒化アルミニウムを焼成したものを用いて形成する。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００３１】
このような熱伝導膜が設けられたスティックドライバは、図４で示すように基板６０１上にｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴを用いて形成される駆動回路部６０２と入出力端子部６０３から成っている。入出力端子６０４は、配線と同じ層に形成され、さらに、配線を保護する保護膜６０５が形成されている。
【００３２】
図５はスティックドライバの外観形状を説明する斜視図であり、図５のＡ−Ａ'線に沿った断面が図４に対応している。入出力端子６０６のうち、画素領域のデータ線または走査線（ゲート線）に接続する端子のピッチは４０〜１００μmで複数個形成する。同様に信号を入力する端子も必要な数に応じて形成する。これらの入出力端子６０６は一辺の長さを３０〜１００μmとした正方形または長方形状に形成する。
【００３３】
スティックドライバは画素領域の一辺の長さに合わせて形成するものではなく、長辺が１５〜８０mm、短辺が１〜６mmの矩形状または短冊状に形成する。画素領域のサイズ、即ち画面サイズが大型化すると、長尺化してしまい、基板の強度を確保するには実用的な形状とはならない。一例を上げれば、２０型の画面では一辺の長さが４４３mmとなる。勿論、この長さに対応してスティックドライバを形成することは可能であるが、むしろ、１５〜８０mmの長さとして複数個のスティックドライバを実装する方が取り扱いも容易となり、製造上の歩留まりも向上する。
【００３４】
スティックドライバのＩＣチップに対する外形寸法の優位性はこの長辺の長にあり、ＩＣチップを１５〜８０mmという長さで形成することは生産性の観点から適していない。不可能ではないが、円形のシリコンウエハーから取出すＩＣチップの取り数を減少させるので現実的な選択とはなり得ない。一方、スティックドライバの駆動回路はガラス基板上に形成するものであり、母体として用いる基板の形状に限定されないので生産性を損なうことがない。このように、長辺が１５〜８０mmで形成されたスティックドライバを用いることにより、画素領域に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済むので、製造上の歩留まりを向上させることができる。
【００３５】
図６はスティックドライバを実装する表示装置の構成を示す図である。第１の基板４０１上には画素領域４０２が形成され、その領域上には対向電極が形成された第２の基板４１０が液晶層（図示せず）を介して設けられている。第１の基板と第２の基板との間隔、即ち液晶層の厚さはスペーサによって決定付けられるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。第１及び第２の基板にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラスを用いることが好ましく、その厚さは０．３〜１．１mm（代表的には０．７mm）が用いられるので、相対的に液晶層の厚さは外観上無視できるものである。
【００３６】
画素領域４０２は走査線群４０８とデータ線群４０９が交差してマトリクスを形成し、各交差部に対応してＴＦＴがマトリクス状に配置されている。ここで配置されるＴＦＴの構造は特に限定されるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のＴＦＴが好適に用いられる。非晶質シリコン層はプラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０mmの無アルカリガラス基板であっても、ＴＦＴを形成するのに必要な膜厚を数十秒で形成することができる。このような製造技術の特徴は、大画面の表示装置を作製する上で非常に有用に活用することができる。
【００３７】
画素領域４０２の外側の領域には、駆動回路が形成されたスティックドライバ４０３、４０４が実装されている。４０３はデータ線側の駆動回路であり、４０４は走査線側の駆動回路であるが、いずれも複数個に分割して実装する。２５６階調、ＲＧＢカラー表示に対応した画素領域を形成するためには、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線側が７６８本必要となる。また、ＵＸＧＡではそれぞれ４８００本と１２００本が必要となる。このような数で形成されたデータ線及び走査線は画素領域４０２の端部で数ブロック毎に区分して引出線４０７を形成し、スティックドライバ４０３、４０４の出力端子のピッチに合わせて集められている。例えば、ＸＧＡクラスに対し、出力端子数７６８個のスティックドライバでは８個必要であり、出力端子数５１２個のスティックドライバでは６個が必要となる。
【００３８】
一方、基板４０１の端部には外部入力端子４０５が形成され、この部分で外部回路と接続するＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を取り付ける。そして、外部入出力端子４０５とスティックドライバとの間は基板４０１上に形成した接続配線４０６によって結ばれ、最終的にはスティックドライバの入力端子のピッチに合わせて集められる。
【００３９】
スティックドライバの回路構成は、走査線側とデータ線側とで異なっている。図７はその一例を示し、図６と同様に画素領域４２０の外側に走査線側のスティックドライバ４２１と、データ線側のスティックドライバ４２２が設けられる様子を示している。走査線側のスティックドライバ４２１の構成は、シフトレジスタ回路４２３、レベルシフタ回路４２４、マルチプレクサ回路４２５、バッファ回路４２６、から成っている。マルチプレクサ回路は走査線側のスティックドライバのサイズを縮小するために設け、これによりシフトレジスタ回路の段数を減らしている。バッファ回路４２６は３０Ｖ程度の耐圧が要求されるが、動作周波数は１００kHz程度であるので、特にこの回路を形成するＴＦＴはゲート絶縁膜の厚さは１５０〜２５０nm、チャネル長は３〜１０μmで形成する。一方、データ線側のスティックドライバは、シフトレジスタ回路４２７、ラッチ回路４２８、レベルシフタ回路４２９、Ｄ／Ａ変換回路４３０から構成される。シフトレジスタ回路４２７やラッチ回路４２８は駆動電圧３Ｖで周波数５０MHz以上（例えば６５MHz）で駆動するために、特にこの回路を形成するＴＦＴはゲート絶縁膜の厚さは２０〜７０nm、チャネル長は０．３〜１μmで形成する。
【００４０】
スティックドライバを第１の基板上に実装する方法はＣＯＧ方式と同様なものであり、バンプ、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図８にその一例を示し、第１の基板５０１にスティックドライバ５０８がＡｕバンプを用いて実装する例を示している。第１の基板５０１上には画素領域５０２、引出線５０６、接続配線及び入出力端子５０７が設けられている。第２の基板はシール材５０４で第１の基板５０１と接着されており、その間に液晶層５０５が設けられている。また、接続配線及び入出力端子５０７の一方の端にはＦＰＣ５１２が異方性導電材で接着されている。異方性導電材は樹脂５１５と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子５１４から成り、導電性粒子５１４により接続配線及び入出力端子５０７とＦＰＣ５１２に形成された配線５１３とが電気的に接続されている。スティックドライバ５０８は入出力端子５０９に形成されたＡｕバンプ５１０を用い、光硬化性樹脂５１１を用いて入出力端子５０７及び引出線５０６と接続している。
【００４１】
図９（Ａ）は異方性導電材を用いたＣＯＧ方式による実装方法を説明する部分断面図である。スティックドライバ５２４には入出力端子５２５が設けられ、その周辺部には保護絶縁膜５２６が形成されている。第１の基板５２０には第１の導電膜５２１と第２の導電膜５２３、及び絶縁膜５２２が図で示すように形成されている。第１の基板に形成されるこれらの導電層及び絶縁膜は画素領域の画素ＴＦＴと同じ工程で形成されるものであれば良い。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電膜５２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁膜５２２はこれと同じ層で形成されるものである。第１の導電膜５２１上に重ねて設ける第２の導電膜５２３は画素電極と同じ透明導電膜で形成されるものであり、導電性粒子５２７との接触を良好なものとするために設られている。樹脂５２８中に混入させる導電性粒子５２７の大きさと密度を適したものとすることにより、このような形態でスティックドライバと第１の基板とは電気的接続構造を形成することができる。
【００４２】
図９（Ｂ）は導電性ペーストを用いたＣＯＧ方式の例であり、スティックドライバ側にＴａやＴｉなどでバリア層５２９を形成し、その上に無電解メッキ法などによりＡｕを約２０μm形成しバンプ５３０とする。そして、第１の導電膜５２１上に導電性ペースト５３２を塗布し、スティックドライバと位置合わせと加圧をした後、加熱処理をして導電性ペースト５３２を硬化させる。最後に、保護樹脂５３１を塗布しておく。
【００４３】
スティックドライバの実装方法は図８及び図９を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【００４４】
スティックドライバの厚さは、対向電極が形成された第２の基板と同じ厚さとすることにより、この両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与することができる。また、それぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のスティックドライバで駆動回路を実装することにより、一つの画素領域に対して必要な数を減らすことができる。
【００４５】
【実施例】
[実施例１]
スティックドライバに搭載するＴＦＴの構造及びその作製方法は、時に限定されるものではない。スティックドライバにはＣＭＯＳ回路を基本形態とするシフトレジスタ回路、マルチプレクサ回路、バッファ回路、ラッチ回路などを形成する。これらの回路を形成するためのＴＦＴの作製方法について図１０を用いて説明する。
【００４６】
図１０（Ａ）において、基板７０１にはコーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板または石英基板などを用いる。このようなガラス基板は加熱温度により僅かながら収縮するので、ガラス歪み点よりも５００〜６５０℃の温度で熱処理を施したものを用いても良い。
【００４７】
ブロッキング膜７０２は基板７０１に微量に含まれるアルカリ金属などの不純物が半導体膜に拡散するのを防ぐために設け、酸化シリコンや窒化シリコン、または酸化窒化シリコンなどの絶縁材料で形成する。例えば、ブロッキング膜７０２として、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜７０２を５０〜２００nm（好ましくは１００〜１５０nm）の厚さに形成する。ブロッキング膜には、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を組み合わせても良い。
【００４８】
島状に形成する半導体膜７０３、７０４は結晶構造を有する半導体を適用する。この半導体膜は、好適には非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて作製した結晶質半導体膜を用いる。結晶質半導体膜７０３、７０４は、２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコン半導体膜を適用し、その他にシリコンゲルマニウム（ＳｉＧｅ）半導体膜を適用しても良い。
【００４９】
レーザー結晶化法で結晶質半導体膜を作製するには、エキシマレーザーに代表されるガスレーザーや、ＹＡＧレーザー、ＹＶＯ4レーザーに代表される固体レーザーを用いる。これらのレーザー発振器から出力されるレーザー光は、光学系で線状または長方形状または矩形状に集光して半導体膜に照射する。
【００５０】
結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合の一例は、パルス発振周波数３０Ｈｚ、レーザーエネルギー密度１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)である。また、ＹＡＧレーザーを用いる場合は、その第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００５１】
熱結晶化法では、６００℃以上の温度で熱処理を行うことで結晶質半導体膜を得ることができる。また、図１０（Ａ）の構成とは若干異なるが、ＳＯＩ基板を用いて半導体膜７０３、７０４を単結晶シリコンで形成しても良い。
【００５２】
ゲート絶縁膜７０５はプラズマＣＶＤ法またはスパッタ法を用い、耐圧を考慮して、１００〜２５０nm（代表的には１５０nm）の厚さを有するシリコンを含む絶縁膜で形成する。プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏの混合ガスから作製される酸化窒化シリコン膜はゲート絶縁膜として適した材料であり、８０nmの厚さに形成しゲート絶縁膜とする。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５３】
そして、ゲート絶縁膜７０５上にゲート電極を形成するための第１の導電膜７０６と第２の導電膜７０７とを形成する。本実施例で示すＴＦＴのゲート電極は２層構造で形成し、第１の導電膜７０６を窒化タンタル（ＴａＮ）で５０〜１００nmの厚さに形成し、第２の導電膜７０７をタングステン（Ｗ）で１００〜３００nmの厚さに形成する。
【００５４】
窒化タンタルはスパッタ法でＴａのターゲットを用いて形成する。Ａｒと窒素の混合ガスに適量のＸｅやＫｒを加えてスパッタすると、窒化タンタルの内部応力を緩和して膜の剥離を防止することができる。タングステンも、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。タングステンの膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、タングステン中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、ターゲットには純度９９．９９９９％のものを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮して形成することにより、抵抗率９〜２０μΩcmを実現することができる。
【００５５】
次に図１０（Ｂ）に示すように、光露光プロセスによりレジストパターン７０８を形成し、第１のエッチング処理を行う。好適なエッチング方法の一例は、誘導結合プラズマ（Induced Combination Plasma :ICP）エッチング装置を用いる方法である。この装置のプラズマヘリカル共振器にはコイル状のアンテナが設けられ、コイルに高周波電力を印加することによりプラズマを生成する。エッチング条件は、エッチング用ガスにＣＦ4とＣｌ2を用い、０．５〜２Pa（好ましくは１Pa）の圧力でコイルに５００WのＲＦ（13.56MHz）電力を投入する。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2の混合ガスは、タングステン及びタンタル共に同程度のエッチング速度となる。
【００５６】
第１のエッチング処理では、第１の導電膜及び第２の導電膜の端部がテーパー形状となるように加工する。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチング処理をすると良い。エッチング速度に関し、タングステンに対する酸化窒化シリコンの選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコンが露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電膜と第２の導電膜から成る第１の形状の導電層７０９、７１０（第１の導電膜７０９ａ、７１０ａと第２の導電膜７０９ｂ〜７１０ｂ）を形成する。７１１はゲート絶縁膜であり、第１の形状の導電層７０９〜７１０で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５７】
その後、第１のドーピング処理を行い、ｎ型不純物（ドナーとなる不純物）をドーピングする。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keVとして行う。ｎ型不純物として周期律表１５族の元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。イオンドープ法で行う場合、第１の形状の導電層５０９、５１０がｎ型不純物に対するマスクとなり、自己整合的に第１の不純物領域５２０〜５２３が形成される。この領域のｎ型不純物の濃度は１×１０20〜１×１０21atomic/cm3の濃度範囲とする。
【００５８】
次に図１０（Ｃ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2の混合ガスにより、１Paの圧力でコイルに５００ＷのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧となるようにする。このような条件により、主にタングステンを選択的にエッチングする。そして第２の形状の導電層７１４、７１５（第１の導電膜７１４ａ、７１５ａと第２の導電膜７１４ｂ、７１５ｂ）を形成する。７１６はゲート絶縁膜であり、第２の形状の導電層７１４、７１５で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５９】
そして、第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型不純物をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、第１の導電膜７１４ａ、７１５ａを通過したｎ型不純物により、第２の不純物領域７１７、７１８を形成する。この時、第２の導電膜７１４ｂ、７１５ｂはｎ型不純物に対するマスクとなり、第２の不純物領域７１７、７１８は自己整合的に形成される。この領域のｎ型不純物の濃度は１×１０17〜１×１０19atoms/cm3の濃度となるようにする。
【００６０】
ｐチャネル型ＴＦＴを形成することを目的として、図１０（Ｄ）に示すように、半導体膜７０３にｐ型不純物をドーピングする。この時、半導体膜７０４上にはレジストのマスク７１９を形成しておく。ｐ型不純物は周期律表１３属の元素から選択する。代表的な一例は、ｐ型不純物としてボロンを採用するものであり、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で第３の不純物領域を形成する。第３の不純物領域７２０には導電型をｐ型に反転させるために、ｐ型不純物を２×１０20〜２×１０21atoms/cm3の濃度でドーピングする。
【００６１】
次いで、図１０（Ｅ）に示すように半導体膜７０３、７０４の上側に層間絶縁膜を形成する。この層間絶縁膜には、図１（Ｂ）で示すように、熱伝導膜を挿入する。具体的には、窒化シリコンから成る第１の層間絶縁膜７２１上に熱伝導膜７２２を形成する。さらにその上に第２の層間絶縁膜７２３を形成する。窒化シリコンはプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2を用いて２０〜１００nmの厚さで形成し、膜中には１０〜３０atomic％の水素を含有させる。熱伝導膜７２２はＤＬＣ、窒化アルミニウム、酸化アルミニウムから選ばれる材料で１００〜２００nmの厚さで形成する。
【００６２】
ＤＬＣはプラズマＣＶＤ法で３００℃以下、或いは基板を加熱せずに形成することが可能である。使用するガスはメタン（ＣＨ4）に代表される炭素の水素化物で、水素を混合させても良い。基板はカソード側にセットして自己バイアスを−５０〜−７００Ｖ程度印加して緻密な膜を形成する。
【００６３】
この熱伝導膜７２２の形成に前後して、窒素雰囲気中において３５０〜５００℃で熱処理を行う。熱処理により第１の不純物領域、第２の不純物領域、第３の不純物領域に添加した不純物を活性化させる。同時に窒化シリコン膜中の水素が放出され、半導体膜７０３、７０４側に拡散することにより、半導体膜中の欠陥を水素で補償することができる。特に、緻密なＤＬＣを形成した後にこの熱処理を行うことにより、水素化の効果を高めることができる。
【００６４】
第３の層間絶縁膜７２４は１．０〜２．０μｍの平均膜厚で形成する。有機絶縁物材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成する。
【００６５】
そして、半導体膜に形成した第１の不純物領域または第３の不純物領域とコンタクトをする配線７２５〜７２８を形成する。この配線は５０〜２００nmのＴｉ膜、１００〜３００nmのＡｌ膜、５０〜２００nmのスズ（Ｓｎ）膜またはＴｉ膜で形成する。このような構成で形成された配線７２５〜７２６は、最初に形成するＴｉ膜が半導体膜と接触をし、コンタクト部分の耐熱性を高めている。
【００６６】
以上の様にして、ｐチャネル型ＴＦＴ７３０、ｎチャネル型ＴＦＴ７３１を形成することができる。ｐチャネル型ＴＦＴ７３０にはチャネル形成領域７３２、ゲート電極である第２の導電膜７１４と重なる第３の不純物領域７３３を有している。第３の不純物領域７３３はソースまたはドレインとして機能するものである。
【００６７】
ｎチャネル型ＴＦＴ７３１はチャネル形成領域７３４、ゲート電極である第２の導電膜７１５と重なる第２の不純物領域７３５（Gate Overlapped Drain：ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域７３６を有している。特に、走査線側駆動回路を形成するスティックドライバのバッファ回路は耐圧を考慮する必要があるので、チャネル長（以下、Ｌiと表記する）を３〜１０μm、好ましくは５〜１０μm、第２の不純物領域７３５のチャネル長方向の長さ（以下、Lovと表記する）は１〜４μm、好ましくは１．５〜２．５μmで形成する。このように第２の不純物領域（ＧＯＬＤ領域）を設けることにより、ホットキャリア効果によるＴＦＴの劣化を防止することができ、１０Ｖ以上の電圧を印加してもきわめて安定した動作を得ることができる。
【００６８】
図１０で示したＴＦＴの作製工程は、ＣＭＯＳ回路を形成するＴＦＴを５枚のフォトマスクで形成することができる。具体的には、半導体膜を島状に分割するマスク（ＰＭ１）、ゲート電極を形成するためのマスク（ＰＭ２）、ドーピング用のマスク（ＰＭ３）、コンタクトホール形成用のマスク（ＰＭ４）、配線形成マスク（ＰＭ５）である。しかしながら、図１０に示す工程に従えば、ｎチャネル型ＴＦＴには上述のようにＬＤＤ領域を作り込むことを可能としている。即ち、ＴＦＴの安定性を高める構造を形成するのみでなく、工程数を大幅に削減し、歩留まりの向上と製造コストの大幅な削減を可能としている。
【００６９】
このような工程により作製されるＴＦＴを用いて駆動回路を形成する。３０Ｖ系の高電圧が印加されるバッファ回路などには、特に図１１（Ｆ）で示すｎチャネル型ＴＦＴ７３１は適している。同図ではシングルゲートの構造で示しているが、耐圧の向上を考慮してマルチゲート構造を採用しても良い。ここでは、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの２つを形成する工程を示したが、同工程により容量素子や抵抗素子を形成することは容易に想定できるものであり省略されている。また、回路形成に必要なＴＦＴのサイズ（チャネル長／チャネル幅）やそのレイアウトは実施者が適宣考慮すれば良いものである。
【００７０】
[実施例２]
実施例１において図１０（Ａ）で示す半導体膜７０３、７０４は、非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて結晶化させた結晶質半導体膜で形成する。数十MHzの周波数で駆動するスティックドライバのＴＦＴにおいて、半導体膜に要求される品質は、キャリアをトラップする欠陥密度や結晶粒の粒界ポテンシャルがなるべく低いことが要求される。そのような結晶質半導体膜を形成する方法として、触媒元素を用いた結晶化技術があり、これを図１１を用いて説明する。
【００７１】
図１１（Ａ）において、基板８０１、ブロッキング膜８０２は実施例１と同様なものとするので説明を省略する。非晶質構造を有する半導体膜８０３は、２５〜１００nmの厚さで形成する。非晶質構造を有する半導体の代表例としては非晶質シリコン（ａ−Ｓｉ）、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）、非晶質炭化シリコン（ａ−ＳｉＣ）、非晶質シリコン・スズ（ａ−ＳｉＳｎ）などがあり、そのいずれでも適用できる。これらの非晶質構造を有する半導体はプラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法などで作製するものであり、膜中に水素を０．１〜４０atomic%程度含有するようにして形成する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコンを５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2Ｈ6を使用しても良い。
【００７２】
そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層７０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層７０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００７３】
図１１（Ｂ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコンの含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコンから成る結晶質半導体膜８０５を得ることができる。
【００７４】
しかし、熱結晶化によって作製された結晶質半導体膜８０５は、光学顕微鏡観察により観察すると局所的に非晶質領域が残存していることがある。このような場合、ラマン分光法では４８０cm-1にブロードなピークを持つ非晶質成分が観測される。レーザー結晶化法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
【００７５】
レーザー結晶化法において用いるレーザー光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。エキシマレーザーでは４００nm以下の波長の光を高出力で放射させることができるので半導体膜の結晶化に好適に用いることができる。一方、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーではその第２高調波（５３２nm）、第３高調波（３５５nm）、第４高調波（２６６nm）を用いる。光の侵入長により、第２高調波（５３２nm）を用いる場合には半導体膜の表面及び内部から、第３高調波（３５５nm）や第４高調波（２６６nm）の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
【００７６】
図１１（Ｃ）はその様子を示すものであり、例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光８０６をその長手方向に対し垂直な方向に走査して（或いは、相対的に基板を移動させて）する。線状レーザー光８０６の線幅は１００〜１０００μm、例えば４００μmとする。このようにして熱結晶化法とレーザー結晶化法を併用することにより、結晶性の高い結晶質半導体膜８０７を形成することができる。
【００７７】
以上のようにして結晶質半導体膜８０７が形成される。結晶質半導体膜８０７はチャネル形成領域をはじめ、ソース領域、ドレイン領域、ＬＤＤ領域などを形成するのに用いることができる。必要であれば図１４（Ｄ）に示すように結晶質半導体膜８０７を所定の形状にエッチングして島状半導体膜８０８を形成する。
【００７８】
ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。このような配向性が揃った結晶質半導体膜を使用し、実施例１または実施例２で示すＴＦＴを作製することにより高い電界効果移動度を実現することが可能でり、ＴＦＴの高速動作を可能とすることができる。
【００７９】
[実施例３]
ＴＦＴの電気的特性において、高い電界効果移動度と、小さいサブスレッショルド係数（Ｓ値）実現するためには、実施例２で述べたように、低欠陥密度や低い粒界ポテンシャルを有する結晶質半導体膜が要求される。本実施例では、そのような半導体膜を実現するための他の方法を図１２を用いて説明する。
【００８０】
図１２（Ａ）において基板９０１として適用し得るものは、６００℃（好適には９５０℃）の熱処理に耐え、絶縁表面を有する基板であれば良い。品質、表面仕上げの精度から見れば石英基板が最も適している。そのような基板９０１に密接して形成する非晶質構造を有する半導体膜９０２は、プラズマＣＶＤ法や減圧ＣＶＤ法で２５〜１００nmの厚さで形成する。非晶質構造を有する半導体膜の代表例としては非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜、非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などがあり、そのいずれでも適用できる。そして、非晶質半導体膜の結晶化温度を低温化することのできる触媒元素を含有する層９０３を形成する。図１２（Ａ）では非晶質構造を有する半導体膜９０２上に形成しているが、基板側に形成されていても構わない。ここで適用可能な触媒元素は実施形態２と同じであり、同様な方法で形成する。
【００８１】
そして、窒素またはアルゴンなどの雰囲気中において、５００〜６００℃で１〜１２時間の熱処理を行い非晶質構造を有する半導体膜９０２の結晶化を行う。この温度の結晶化に先立っては、４００〜５００℃で１時間程度の熱処理を行い、半導体膜中の含有水素を放出させておくことも必要である。代表的な条件として、４５０℃で１時間の脱水素処理をした後、続いて５７０℃で８時間の熱処理を行う。このような熱結晶化法により、非晶質シリコン膜から結晶構造を有する結晶質半導体膜９０４が形成される（図１２（Ｂ））。
【００８２】
しかし、結晶質半導体膜９０４に残存する触媒元素の濃度はおよそ５×１０16〜２×１０18atoms/cm2である。触媒元素は半導体膜の結晶化には有効であるが、その後ＴＦＴを形成するための機能材料として使用する目的においては不要な存在となる。結晶質半導体膜中に残存する触媒元素は不純物として欠陥準位などを形成し、捕獲中心や再結合中心を形成したり、半導体接合の不良をもたらす。図１２（Ｃ）は触媒元素を除去するためのゲッタリング処理を説明するものであり、結晶質半導体膜中の触媒元素の濃度を１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することを目的としている。
【００８３】
まず、結晶質半導体膜９０４の表面に酸化シリコン膜などでマスク用絶縁膜９０５を１５０ｎｍの厚さに形成する。そして、能動層を形成する領域の外側に開口部９０６を設け、結晶質半導体膜の表面が露出した領域を形成する。そして、イオンドープ法やイオン注入法でリン（Ｐ）を添加して、結晶質半導体膜に選択的にリン（Ｐ）添加領域９０７を形成する。この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、リン（Ｐ）添加領域９０７がゲッタリングサイトとして働き、結晶質半導体膜９０４に残存していた触媒元素をリン（Ｐ）添加領域９０７に偏析させることができる。
【００８４】
その後、マスク用絶縁膜９０５と、リン（Ｐ）添加領域９０７とをエッチングして除去することにより、触媒元素の濃度が１×１０17atms/cm3以下にまで低減された結晶質半導体膜９０８を得ることができる（図１２（Ｄ））。
【００８５】
また、図１３は結晶質半導体膜を形成する方法の他の一例を示す。図１３（Ａ）において基板９１０、非晶質構造を有する半導体膜９１１は図１２（Ａ）と同様なものを用いる。非晶質構造を有する半導体膜９１１上にはマスク用絶縁膜９１２を形成し、選択的に開口部９１４を形成する。その後、重量換算で１〜１００ppmの触媒元素を含む溶液を塗布して、触媒元素含有層９１３を形成する。触媒元素含有層９１３は開口部９１４のみで非晶質構造を有する半導体膜９１１と接触する構造が形成される。
【００８６】
次に、５００〜６５０℃で１〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜を形成する。この結晶化の過程では、触媒元素が接した半導体膜９１５から結晶化が進行し、基板９１０の表面と平行な方向（横方向）へ結晶化が進行する。こうして形成された結晶質半導体膜は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。
【００８７】
結晶質半導体膜が形成された後、図１２（Ｃ）と同様に触媒元素を結晶質半導体膜から除去するゲッタリング処理を行う。先に形成された開口部９１４からリン（Ｐ）を添加して、結晶質半導体膜にリン（Ｐ）添加領域９１６を形成する。この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜に残存する触媒元素をリン（Ｐ）添加領域９１６に偏析させる（図１３（Ｃ））。
【００８８】
その後、マスク用絶縁膜９１２と、リン（Ｐ）添加領域９１６とをエッチングして除去することにより、触媒元素の濃度が１×１０17atms/cm3以下にまで低減された結晶質半導体膜９１７を得ることができる（図１３（Ｄ））。
【００８９】
[実施例４]
画素領域に接続するスティックドライバの回路構成は、走査線側に接続するものと、データ線側に接続するものとで異なる。図１４は走査線側に接続するスティックドライバの回路構成の一例を示す。このドライバ回路は、信号の入力側からシフトレジスタ回路１４０１、マルチプレクサ回路１４０２、ＮＡＮＤ回路１４０３、レベルシフタ回路１４０４、バッファ回路１４０５が設けられている。入力電圧は３Ｖでも良いが、シフトレジスタ回路にはレベルシフタを介して１６Ｖの電圧を入力する。また、バッファ回路１４０５には、レベルシフタ回路１４０４により３０Ｖに昇圧された信号が入力される。
【００９０】
シフトレジスタ回路１４０１、マルチプレクサ回路１４０２、ＮＡＮＤ回路１４０３などのＴＦＴは、Ｌiを３〜８μm（好ましくは４〜６μm）、Ｌovを１〜３μm（好ましくは１．５〜２．５μm）で形成する。耐圧を考慮しなければならないバッファ回路のＴＦＴは、Ｌiを６〜１５μm（好ましくは８〜１０μm）、Ｌovを１〜４μm（好ましくは２〜３μm）で形成する。
【００９１】
マルチプレクサ回路１４０２は、このようなデザインルールで作製されるスティックドライバのデータ線方向のサイズを小さくするために設ける。マルチプレクサ回路１４０２は、図１５に示すようにシフトレジスタ回路１５０１、ＮＡＮＤ回路１５０２、インバータ回路１５０３から成っている。また、マルチプレクサ回路１４０２は、シフトレジスタ回路１４０４で用いられるクロック信号の２倍の周波数を持つクロック信号を用いることによって、シフトレジスタ回路１４０４からの出力信号の１／４のパルス幅をもつ信号を出力する。そして、シフトレジスタ回路１４０４からの出力信号とマルチプレクサ回路１４０２からの出力信号をＮＡＮＤ回路１４０３に入力し、１段のシフトレジスタで２本の走査線を駆動する回路構成とすることによって、シフトレジスタ回路１４０１の段数を走査線の本数の半分に抑えている。
【００９２】
ＴＦＴは図１０（Ｆ）で示す構造を採用すれば良い。同図で示すようにソース・ドレイン間に一つのゲート電極を設けたシングルゲート構造に限らず、耐圧を高めるために複数のゲート電極を設けたマルチゲート構造で形成しても良い。
【００９３】
[実施例５]
耐圧と放熱効果を考慮したＴＦＴについて他の一例を図２２と図２３を用いて説明する。図２２（Ａ）において、絶縁表面を有する基板７５０上にＷ、Ｍｏなどの高融点金属膜７５１を０．５〜２μm（代表的には１μm）の膜厚で形成する。好適にはＷを用いる。その上にポリシリコン膜７５２を減圧ＣＶＤ法で１００〜３００nm（代表的には２００nm）の厚さで形成する。減圧ＣＶＤ法で形成するｎ型ポリシリコン膜７５２はリンが添加され、比抵抗５００μΩ・cm程度の膜を減圧ＣＶＤ法で形成する。
【００９４】
そして、図２２（Ｂ）において７５３、７５４で示すように、所定のパターンに高融点金属膜７５１とポリシリコン膜７５２をエッチングする。そして、酸化窒化シリコン膜７５５を２〜１０μmの厚さに形成する。その後、ＣＭＰ（Chemical-Mechanical Polishing：化学的・機械的ポリッシング）法を用いて表面を平坦化すると共に、ポリシリコン膜７５４を露出させる。酸化窒化シリコン膜に対するＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いると良い。
【００９５】
ＣＭＰ処理によりポリシリコン膜７５４も５０〜１００nmエッチングされる。図２２（Ｃ）はその状態の基板に結晶質半導体膜７５６が形成された状態を示している。結晶質半導体膜は、レーザー結晶化法や熱結晶化法により作製するが、その他に図１１〜１３に示す触媒元素を用いる結晶化法を適用することもできる。半導体膜の厚さは５０〜１５０nm、好適には１００nmの厚さで形成する。結晶質半導体膜は１００nm程度の厚さが最も配向性がよくなり、触媒元素を用いた結晶化法ではその傾向が顕著である。スティックドライバのＴＦＴはオフ電流値が増加しても回路動作上さほど問題とならず、むしろ配向性を高めキャリアの移動度などを向上させる効果を得るためにこのような厚さとする。
【００９６】
この結晶質半導体膜を光露光プロセスを経て、エッチング処理により半導体膜を島状に形成する。島状の半導体膜７５７は、図２２（Ｄ）に示すようにポリシリコン７５４と一部が重なるように形成する。図２２（Ａ）はこの状態の上面図を示し、図中に示すＡ−Ａ'断面が図２２（Ｄ）の断面図に対応している。島状の半導体膜７５７上にゲート絶縁膜として用いる酸化窒化シリコン膜や酸化シリコン膜などの絶縁膜７５８を１００〜２００nmの厚さで形成する。
【００９７】
図２２（Ｄ）に示す第１の形状の導電層７６０（第１の導電膜７６０ａ、第２の導電膜７６０ｂから成る）はレジストマスク７５９を用いて実施例１と同様にして第１のエッチング処理により形成する。第１の形状の導電層７６０は、ポリシリコン７５４と一部が重なるように形成する。その後、第２のエッチング処理により、第２の形状の導電層７６２を（第１の導電膜７６２ａ、第２の導電膜７６２ｂから成る）形成する。この段階で行うドーピングは、実施例１で示す第２のドーピング処理と同様にして行うものであり、島状の半導体膜７５７に第２の不純物領域７６４を形成する。この領域のｎ型不純物の濃度は１×１０17〜１×１０19atoms/cm3の濃度となるようにする。
【００９８】
次に、第２の形状の導電層７６２の一部を覆うレジストマスク７６５を形成し、実施例１で示す第１のドーピング処理と同様な条件で第１のドーピング処理を行う。第１の不純物領域のｎ型不純物の濃度は１×１０20〜１×１０21atomic/cm3の濃度範囲となるようにする。図２２（Ｂ）は図２２（Ｇ）においてレジストマスクを除去した状態の上面図を示し、図中に示すＢ−Ｂ'断面が図２２（Ｇ）の断面図に対応している。
【００９９】
図２２（Ｈ）において、熱伝導層を含む層間絶縁膜も実施例１と同様にして形成されるものであり、第１の層間絶縁膜７６８、熱伝導膜７６９、第２の層間絶縁膜７７０、第３の層間絶縁膜７７１を形成する。そして、ソース配線７７４、ドレイン配線７７２、ゲート配線７７３を形成する。また、熱伝導層を形成する前または後に、４００〜６００℃の熱処理を行い第１及び第２の不純物領域に添加した不純物元素を活性化させる。
【０１００】
こうして作製されるｎチャネル型ＴＦＴ７８０は、島状の半導体膜７５７にチャネル形成領域７８１、ソース領域７８３（第１の不純物領域７６７で形成されるもの）、ＬＤＤ領域７８２、７８４（第２の不純物領域７６４で形成されるもの）が形成される。また、ＬＤＤ領域と重なるポリシリコン膜７５３はドレインとして機能する。図２２（Ｃ）は図２２（Ｈ）においてレジストマスクを除去した状態の上面図を示し、図中に示すＣ−Ｃ'断面が図２２（Ｈ）の断面図に対応している。
【０１０１】
ピンチオフ電圧よりも高い電圧が印加されるとＴＦＴの特性を劣化させるホットキャリア効果がしばしば問題となるが、ＬＤＤはこれを抑制することができる。また、図２２（Ｈ）で示すようにドレイン領域をＬＤＤ領域の下部に形成することにより、ピンチオフ領域をゲート絶縁膜界面から遠ざけることができ、ホットキャリア効果を低減させるのに効果がある。
【０１０２】
[実施例６]
実施例５において、結晶質半導体膜を触媒元素を用いて作製する一例を図２４に示す。図２４（Ａ）に示すように、実施例５と同様に基板７５０上に高融点金属膜７５１、ポリシリコン膜７５２、酸化窒化シリコン膜７５５を形成する。その上に、非晶質半導体膜７９０は、非晶質シリコン、非晶質シリコン・ゲルマニウムなどの材料を用い、５０〜１５０nm、好適には１００nmの厚さで形成する。非晶質半導体膜７９０上にはマスク用絶縁膜７９１を形成し、選択的に開口部７９５を形成する。その後、重量換算で１〜１００ppmの触媒元素を含む溶液を塗布して、触媒元素含有層７９２を形成する。触媒元素含有層７９２は開口部７９１のみで非晶質半導体膜７９０と接触する構造が形成される。この開口部はソース領域が形成される部分に合わせて形成する。
【０１０３】
次に、図２４（Ｂ）に示すように、５００〜６５０℃で１〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜を形成する。この結晶化の過程では、触媒元素が接した半導体膜７９３から結晶化が進行し、基板７５０の表面と平行な方向（横方向）へ結晶化が進行する。この結晶化は、図２５で示すように、触媒元素が接した半導体膜７９３から放射状に結晶成長が進行する。即ち、結晶成長の方向がキャリアの流れる方向と一致させることができる。その結果、移動度などの電流輸送特性を向上させることができる。
【０１０４】
こうして図２４（Ｃ）に示すように、結晶質半導体膜７９４を得ることができる。しかし、結晶化の工程において触媒元素を添加した場合には、結晶質半導体膜７９４に触媒元素が１×１０17atms/cm3以上の濃度で残存するために、ゲッタリング処理を行って、少なくともＴＦＴのチャネル形成領域から触媒元素を除去することが望ましい。
【０１０５】
ゲッタリング処理は実施例５において、熱伝導層の形成前または後に行う活性化のための熱処理と同時に行うことができる。この場合、図２４（Ｄ）に示すように、第１の不純物領域がゲッタリングサイトとなり、この領域に触媒元素を偏析させることができる。これは、リンによるゲッタリング作用を利用するものである。
【０１０６】
[実施例７]
本実施例は、耐圧と放熱効果を考慮した、スティックドライバに適したＴＦＴの作製方法について、実施例１または実施例５と異なる他の一例を示す。まず、図２６（Ａ）において、絶縁表面を有する基板２２０上に、実施例５と同様にして高融点金属膜２２１、ｎ型のポリシリコン膜２２２、酸化窒化シリコン膜２２３、島状の結晶質半導体膜２２４〜２２６を形成する。島状の結晶質半導体膜２２６は、一部がｎ型のポリシリコン膜２２２と重なるように形成する。
【０１０７】
次に、図２６（Ｂ）に示すようにマスク絶縁膜２２７を形成し、レジストマスク２２８を形成した後、イオンドープ法によりｎ型の不純物（ドナー不純物）をドーピングして第１の不純物領域２２９、２５２を形成する。代表的にはリンを用い、この領域に添加する不純物濃度は２×１０16〜５×１０19/cm3となるようにする。ここで、第１の不純物領域２５２は一部がｎ型のポリシリコン膜２２２と重なるように形成する。
【０１０８】
このドーピング処理の後に、図２６（Ｃ）に示すように、マスク絶縁膜２２７を除去して、１００〜２００nmの厚さでゲート絶縁膜２３０を形成する。その上に、導電膜２３１としてＷ膜を２００〜４００nmの厚さに形成する。導電膜２３１は、図２６（Ｄ）に示すように光露光プロセスによりレジストマスク２３２を形成し、エッチングによりゲート電極２３３〜２３５を形成する。ゲート電極２３４は、第１の不純物領域２２９と一部が重なるように形成する。
【０１０９】
そして、図２６（Ｅ）に示すように、レジストマスク２３６を形成し、ｐチャネル型ＴＦＴを形成する島状の結晶質半導体膜２２４にｐ型の不純物（アクセプタ不純物）をドーピングし、第３の不純物領域２３７を形成する。代表的にはボロンを用い、この領域に添加する不純物濃度は２×１０20〜２×１０21/cm3となるようにする。
【０１１０】
図２６（Ｆ）では、レジストマスク２３８を形成し、ｎ型の不純物（ドナー不純物）をドーピングして第２の不純物領域２３９、２４０を形成する。その後の工程は実施例１または実施例５に従うものとし、第１の層間絶縁膜２４１、熱伝導層２４２、第２の層間絶縁膜２４３、第３の層間絶縁膜２４４、ソースまたはドレイン配線２４５〜２５０とゲート配線２５１を形成する。（図２６（Ｇ））
【０１１１】
こうして、スティックドライバの駆動回路を形成するｐチャネル型ＴＦＴ２６０、ｎチャネル型ＴＦＴ２６１、２６２を形成することができる。ｐチャネル型ＴＦＴ２６０はチャネル形成領域２６３、第３の不純物領域からソースまたはドレイン領域２６４が設けられている。ｎチャネル型ＴＦＴ２６１には、チャネル形成領域２６５、ゲート電極２８８と重なり第１の不純物領域で形成されるＬＤＤ領域２６６、第２の不純物領域で形成されるソースまたはドレイン領域２６７が設けられている。また、ｎチャネル型ＴＦＴ２６２には、チャネル形成領域２６８、第１の不純物領域により形成されるＬＤＤ領域２７０、第２の不純物領域により形成されるソース領域２６９が設けられ、ＬＤＤ領域２７０に接するｎ型のポリシリコン膜２２２がドレイン領域として機能する。
【０１１２】
特に、ｎチャネル型ＴＦＴ２６２の構造は走査線側に設けるスティックドライバのバッファ回路に用いるのに適している。バッファ回路のｎチャネル型ＴＦＴにはピンチオフ電圧よりも高い電圧が印加されるため、ホットキャリア効果による劣化が発生しやすくなる。しかし、図２６（Ｇ）で示すようにドレイン領域をＬＤＤ領域の下部に設けた構造とすることにより、ピンチオフ点をゲート絶縁膜界面から遠ざけることが可能となり、ホットキャリア効果を防止するのに効果がある。また、図２で説明したように、ＴＦＴが発熱するときの最高温度領域はチャネル形成領域のドレイン側であるが、Ｗ膜２２１はその熱を周辺に拡散させる熱伝導体としての効果も有する。
【０１１３】
[実施例８]
図２７で示すｎチャネル型ＴＦＴ２７０、２７１は実施例７とほぼ同様にして作製されるものである。ｎチャネル型ＴＦＴ２７０には、チャネル形成領域２８０、第１の不純物領域で形成されるＬＤＤ領域２８１、第２の不純物領域で形成されるソースまたはドレイン領域２８２が設けられている。ｎチャネル型ＴＦＴ２７１と図２６（Ｇ）で示すｎチャネル型ＴＦＴ２６１との相違点はＬＤＤ領域の有無であり、ｎチャネル型ＴＦＴ２７１にはＬＤＤ領域が設けられていない。このような構造の違いは、図２６（Ｂ）に示す工程において、レジストマスク２２８のパターンを変更することによって形成することができる。即ち、島状の半導体膜２２６の全面を覆うレジストマスクを形成する。
【０１１４】
ｎチャネル型ＴＦＴ２７１はゲート電極２８９がｎ型のポリシリコン膜２８５上に延在するように設けられている。また、チャネル形成領域２８３も同様にｎ型のポリシリコン膜２８５上に延在している。チャネルはゲート電極２８９に沿って、また、そこからｎ型のポリシリコン膜２８５で形成されるドレイン領域２８５にかけて形成される。ピンチオフ点は電界が集中するドレイン近傍に形成される。しかし、ドレインをゲート絶縁膜から離して形成することにより、ピンチオフ点をゲート絶縁膜との界面から遠ざけることができる。その結果、ホットキャリア効果による劣化を防ぐことができる。
【０１１５】
一方、図２７ではソースまたはドレイン配線２７４〜２７７とゲート配線２７８が層間絶縁膜２７２、２７３上に形成されている。これらの配線は、一例として配線２７４の構成として示すように、Ｗ膜２７９及びｎ型のポリシリコン膜２９０により形成される下側配線とコンタクトを形成し、回路を形成することができる。
【０１１６】
[実施例９]
スティックドライバを接続する画素領域の構成の一例を図１６と図１７を用いて説明する。図１６（Ａ）で示すのは液晶表示装置の画素領域の構成を示す上面図である。走査線１６５１とデータ線１６５５が交差して一つの画素が形成される。その交差点には画素ＴＦＴ１６５８が設けられている。ここで示す画素ＴＦＴはボトムゲート型の構造であり、ソース・ドレイン電極１６５６の一方はデータ線１６５５と接続し、他方は画素電極１６５７と接続している。液晶の駆動に必要な保持容量１６５９はゲート電極１６５２と同じ層で形成される容量配線１６５３と、ゲート絶縁膜と同じ層で形成される絶縁膜を介して画素電極１６５７との間で形成している。図１６（Ｂ）はその等価回路を示す。
【０１１７】
画素ＴＦＴの構造は何ら限定されるものではないが、例えば、図１７（Ａ）で示すチャネル保護型のボトムゲート型ＴＦＴで形成することができる。これは、基板１７０１上にＴａ、Ｃｒ、Ｍｏ、Ａｌなどでゲート電極１７０２を形成する。その後、窒化シリコン膜から成る第１の絶縁膜１７０３、酸化シリコン膜または酸化窒化シリコン膜から成る第２の絶縁膜からゲート絶縁膜１７０４を形成する。その上にゲート電極１７０２と一部が重なるように非晶質構造を有する半導体膜１７０５を形成する。１７０６は窒化シリコンなどで形成されるチャネル保護膜であり、ソース・ドレイン領域を形成するエッチング加工のときに非晶質構造を有する半導体膜１７０５がエッチングされない構造となっている。非晶質構造を有する半導体膜１７０５の代表的な材料は非晶質シリコンであり、プラズマＣＶＤ法で１００〜２５０nmの厚さに形成する。ｎ型またはｐ型不純物が添加された半導体膜１７０７は、最初非晶質構造を有する半導体膜１７０５と重ねて設けておく。
【０１１８】
次いで、ソース・ドレイン電極１７０８をＣｒ、Ｔｉ、Ｔａなどで形成する。このソース・ドレイン電極１７０８をマスクとしてｎ型またはｐ型不純物が添加された半導体膜１７０７はエッチング処理により２つの領域に分割されている。その後、透明導電膜で画素電極１７０９を形成する。透明導電膜には酸化インジウム・スズ（Ｉｎ2Ｏ3：ＳｎＯ2、ＩＴＯ）や酸化亜鉛（ＺｎＯ）、酸化インジウム・スズと酸化亜鉛の化合物、酸化ガリウム（Ｇａ2Ｏ3）を添加した酸化亜鉛などを用いる。最後に、窒化シリコンまたは酸化シリコンなどで保護膜１７１０を形成して画素ＴＦＴが完成する。
【０１１９】
また、図１７（Ｂ）は保護膜１７１１の上にアクリルなどの有機樹脂材料で形成される平坦化膜１７１２が形成され、その上に画素電極１７１３が形成された構造ある。コンタクトホールを介して画素電極を画素ＴＦＴと接続する構造とすることで、開口率を向上させることが可能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れを低減させることができる。
【０１２０】
一方、図１７（Ｃ）は順スタガ型のＴＦＴであり、基板１７１４上にソース・ドレイン電極１７１５が形成され、その上に半導体膜１７１６、ゲート絶縁膜１７１７、ゲート電極１７１８が形成される。さらに、画素電極１７１４、保護絶縁膜１７２０が形成されている。
【０１２１】
図１７（Ｄ）は逆スタガ型のＴＦＴであり、特に反射型の液晶表示装置に適した構造を示す。基板１７２１上にゲート電極１７２２が形成され、これと同じ膜を用いて画素電極１７２１９を形成する領域に島状領域１７２３を形成する。島状領域１７２３は５〜１０μmの大きさとして１画素内に複数個形成し、ピッチも１０〜２０μm程度とする。そして、第１の絶縁膜１７２４、第２の絶縁膜１７２５を全面に形成する。その上にゲート電極１７２２と一部が重なるように非晶質構造を有する半導体膜１７２６を形成する。１７２７は窒化シリコンなどで形成されるチャネル保護膜であり、１７２８はｎ型またはｐ型不純物が添加された半導体膜である。
【０１２２】
次いで、配線１７３０、画素電極１７２９をＣｒ、Ｔｉ、Ｔａなどと導電膜とＡｌまたはＡｇを積層して形成する。画素電極１７２９の下側には、非晶質構造を有する半導体膜１７３１とｎ型またはｐ型不純物が添加された半導体膜１７３２を島状に形成して、画素電極１７２９の表面が凹凸形状になるようにする。半導体膜１７３１、１７３２は複数個形成し、その大きさと配列させるピッチは３〜１０μm程度とする。
【０１２３】
従って、凹凸形状は、半導体膜１７３１、１７３２によるピッチの小さな凹凸と、島状領域１７２３によるピッチの大きな凹凸の２つが重畳したものとなる。このような画素の構成とすることにより、反射型の液晶表示装置において鏡面反射が防止され、特に白表示のときの表示品位を向上させることができる。
【０１２４】
ＴＦＴの特性と製造コストとの観点からはボトムゲート型のＴＦＴが多くの場合使用されるが、本発明のスティックドライバは、画素領域をタンタルと酸化タンタルを組み合わせて形成されるＭＩＭ型の素子で形成したものに対しても応用することができる。
【０１２５】
[実施例１０]
図１８は本発明のスティックドライバを用いて液晶表示装置の組み立てる様子を模式的に示す図である。第１の基板には画素領域１８０３、外部入出力端子１８０４、接続配線１８０５が形成されている。点線で囲まれた領域は、走査線側のスティックドライバ貼り合わせ領域１８０１とデータ線側のスティックドライバ貼り合わせ領域１８０２である。第２の基板１８０８には対向電極１８０９が形成され、シール材１８１０で第１の基板１８００と貼り合わせる。シール材１８１０の内側には液晶が封入され液晶層１８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。
【０１２６】
スティックドライバ１８０６、１８０７は図６で説明したように、データ線側と走査線側とで回路構成が異なるが、いずれにしても第３の基板１８１４から切り出されたものである。スティックドライバは第１の基板に実装するが、その方法は図８及び９で説明するようにＣＯＧ法を採用する。外部入出力端子１８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）１８１２を貼り付ける。ＦＰＣ１８１２の接着強度を高めるために補強板１８１３を設けても良い。こうして液晶表示装置を完成させることができる。スティックドライバは第１の基板に実装する前に電気検査を行えば液晶表示装置の最終工程での歩留まりを向上させることができ、また、信頼性を高めることができる。
【０１２７】
[実施例１１]
スティックドライバは単純マトリクス型表示装置の駆動回路にも適用できる。図１９はその一例を示し、第１の基板１９０１及び第２の基板１９０５にはそれぞれスティックドライバ１９０４、１９０５が実装されている。画素領域１９０３は、第１の基板側１９０１に形成された複数の短冊状の電極と、第２の基板側に形成された複数の短冊状の電極とが交差して形成される。第１及び第２の基板に実装されたスティックドライバは、それぞれの基板に対応して設けられた画素電極に接続されている。
【０１２８】
図１９において、第１の基板と第２の基板との間に液晶層を介在させて液晶表示装置を形成することができる。また、図１９の構成とは異なるが、画素領域に自発光層を設けたＥＬ表示装置にも適用することができる。
【０１２９】
[実施例１２]
スティックドライバを実装することができる液晶表示装置は、実施例９で示すアクティブマトリクス型の画素構造や実施例１１で示す単純マトリクス型の画素構造の他に、ＩＰＳ(In-Plane Switching)方式（＝横電界方式）のアクティブマトリクス型の液晶表示装置やＭＶＡ（Multi-domain Vertical Alignment）液晶表示装置にも適用することができる。また、画素にＭＩＭ素子を配置したアクティブマトリクス型液晶表示装置にも適用することができる。
【０１３０】
[実施例１３]
スティックドライバは画素領域にエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料による自発光層を設けた表示装置（ＥＬ表示装置という）にも適用できる。ＥＬ表示装置は自発光層を画素電極上に形成するため、液晶表示装置のように対向側に設ける第２の基板を必ずしも必要としない。画素領域が形成される第１の基板は図６で示す構成と同等なものであり、画素領域の周辺に引出線、接続配線、外部入力端子が形成され、走査線側及びデータ線側にそれぞれスティックドライバを実装する。
【０１３１】
図２０（Ａ）はＥＬ表示装置の画素を示す図である。ＥＬ表示装置の画素領域には、代表的な形態としてスイッチング用ＴＦＴ２０５１と電流制御用ＴＦＴ２０５２が設けられている。スイッチング用ＴＦＴ２０５１のゲート電極２００２は走査線２００１に、ソース側はデータ線２００６に接続し、ドレイン電極２００８は電流制御用ＴＦＴ２０５２のゲート電極２００３に接続している。図２０（Ａ）で示すＴＦＴはボトムゲート型の例であり、半導体膜２００２、２００５は非晶質シリコン膜で形成されている。また、容量部２０５３は図示されていない絶縁膜を介して電流制御用ＴＦＴ２０５２のソース電極２０１０とゲート電極２００３とで形成されている。ソース電極２０１０は電流供給線２００７に接続している。ドレイン電極２００９は絶縁膜を介してその上層に形成される画素電極２０１１と接続する。これらのソース電極及びドレイン電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏなどの材料で形成すれば良く、Ｍｏ−Ｗなどの合金材料を用いても良い。画素電極２０１１はアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１３２】
図２０（Ｂ）は画素領域の等価回路を示す。自発光層２０５４は電流制御用ＴＦＴ２０５２に接続される。電流制御用ＴＦＴはＥＬ材料で形成する自発光層を駆動するために高い電流駆動能力を要求される。その目的からすれば、半導体膜は非晶質シリコン・ゲルマニウム合金膜で形成しても良い。
【０１３３】
絶縁膜（好ましくは樹脂）で形成されたバンク１６１２ａ、１６１２bにより形成された溝（画素に相当する）の中に発光層が形成される。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１３４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。例えば、ポリマー系材料以外にも、低分子系有機ＥＬ材料を用いることも可能である。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることもできる。
【０１３５】
ここでは、ＥＬ材料で形成される自発光層をＴＦＴで制御して駆動するアクティブマトリクス型のＥＬ表示装置の例を示したが、パッシブ型のＥＬ表示装置であっても、スティックドライバをその画素領域の周辺に設けることで同様に表示装置を完成させることができる。いずれにしても、画素領域と駆動回路とでは要求されるデザインルールが異なるので、それぞれを別の基板に形成し、その後組み合わせる本発明の方法は製造歩留まりを向上させる観点からも適している。
【０１３６】
[実施例１４]
実施例１０で示すようにスティックドライバが実装された表示装置を電気光学装置に搭載する方法の一例を図２１に示す。図２１は液晶表示装置の例であり、表示装置はスティックドライバ２１０８が実装される第１の基板２１０１と対向基板２１０２との間にシール材２１０４を介して液晶層２１０３が設けられている。さらに偏光版２１０５が設けられている。
【０１３７】
スティックドライバ２１０８は、図８または９で示すようにＡｕバンプなどにより入出力配線２１０６、２１０７と接続している。そして、信号処理回路、増幅回路、電源回路などの外部回路が形成されたプリント基板２１１０とＦＰＣ２１０９により接続し、画像表示に必要な信号をスティックドライバが実装された表示装置に伝達するようになっている。表示装置が透過型の液晶表示装置であれば、光源２１１２と導光体２１１４から成るバックライトが設けられている。
【０１３８】
筐体２１１４はこれらを包含するように設けられる。また、スティックドライバ２１０８には熱伝導膜が設けられているが、熱を外部に発散させるためにヒートシンク２１１１を設けておいても良い。ここで示す表示装置の実装方法は一例であり、電気光学装置の形態に合わせて適宣組み立てられるものである。
【０１３９】
[実施例１５]
本実施例では、スティックドライバを実装する表示装置を組み込んだ半導体装置について示す。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２９と図３０に示す。
【０１４０】
図２９（Ａ）は携帯電話であり、本体２９０１、音声出力部９００２、音声入力部２９０３、表示装置２９０４、操作スイッチ２９０５、アンテナ２９０６から構成されている。表示装置２９０４はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４１】
図２９（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。表示装置９１０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４２】
図２９（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。表示装置９２０５はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４３】
図２９（Ｄ）はテレビ受像器であり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。表示装置９４０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４４】
図２９（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。直視型の表示装置９５０２、９５０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４５】
図２９（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。表示装置９６０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４６】
図２９（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。表示装置９７０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４７】
図２９（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。表示装置９８０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４８】
【発明の効果】
本発明によれば、特に、３０Ｖ程度の電圧を印加して駆動する走査線側のスティックドライバにおいて、熱伝導膜を設けることにより放熱効果を高めることができる。その結果、回路の動作を安定化させ液晶表示装置やＥＬ表示装置をはじめとする半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のスティックドライバを形成するＴＦＴの断面構造図。
【図２】 Ｖg＝３０Ｖ、Ｖd＝３０Ｖを印加したｎチャネル型ＴＦＴの温度分布のシミュレーション結果を示す図。
【図３】 熱伝導膜とするＤＬＣ膜と、窒化シリコン膜とを積層して形成するときの構造を説明する図であり、各構成元素の組成分布を説明する図。
【図４】 スティックドライバの入出力端子部の構成を説明する断面図。
【図５】 スティックドライバの外観を示す斜視図。
【図６】 スティックドライバを実装する表示装置の構成を説明する図。
【図７】 画素領域とスティックドライバの回路構成を説明するブロック構成図。
【図８】 スティックドライバの実装方法の一例を説明する図。
【図９】 スティックドライバの実装方法の一例を説明する図。
【図１０】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図１１】 結晶質半導体膜の作製方法の一例を説明する図。
【図１２】 結晶質半導体膜の作製方法の一例を説明する図。
【図１３】 結晶質半導体膜の作製方法の一例を説明する図。
【図１４】 走査線に接続するスティックドライバの駆動回路の構成を説明する図。
【図１５】 走査線の駆動回路みに設けるマルチプレクサ回路の構成を説明する図。
【図１６】 液晶表示装置における画素の構成の一例を説明する上面図と回路図。
【図１７】 非晶質半導体膜を用いて作製される画素ＴＦＴの断面構造を説明する図。
【図１８】 スティックドライバを実装する液晶表示装置の主要構成要素の組み立て図。
【図１９】 スティックドライバを実装する単純マトリクス型表示装置の概念図。
【図２０】 ＥＬ表示装置の画素領域の構成の一例を説明する上面図と回路図。
【図２１】 表示装置を電気光学装置の筐体に装着する一例を説明する図。
【図２２】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図２３】 スティックドライバ上に形成するＴＦＴの作製工程を説明する上面図。
【図２４】 結晶質半導体膜の作製方法の一例を説明する図。
【図２５】 結晶質半導体膜の作製方法の一例を説明する図。
【図２６】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図２７】 スティックドライバ上に形成するＴＦＴの構造を説明する図。
【図２８】 半導体装置の一例を説明する図。
【図２９】 半導体装置の一例を説明する図。
【発明の属する技術分野】
本発明は、画像、文字などの情報を表示する画素領域を備えた半導体装置に関し、特に画素領域における各画素に信号伝達する駆動回路とその作製方法及びその実装方法に関する。
【０００２】
【従来の技術】
液晶層や自発光層を備えた表示装置は、フラットパネルディスプレイとも呼ばれ、パーソナルコンピュータ用のディスプレイ、液晶テレビ、携帯電話をはじめとする携帯型情報端末などの様々な電子機器に利用されている。フラットパネルディスプレイはＣＲＴと比較して軽量薄型化が可能であり、用途によっては画面の大面積化や画素数の高密度化が要求されている。
【０００３】
フラットパネルディスプレイは、画素構造からみて単純マトリクス型とアクティブマトリクス型に分類することができる。単純マトリクス型の方がシンプルな構成であるが、画像の高精細化を実現するにはアクティブマトリクス型が適していると考えられている。アクティブマトリクス型は、薄膜トランジスタ（以下、ＴＦＴと記す）などの能動素子（または、スイッチング素子）を各画素に設け、画素領域の外側に設けた駆動回路により個々のＴＦＴに信号を与えて画像表示を行う仕組みになっている。
【０００４】
ＴＦＴの構造やその製造方法には各種あるが、ＴＦＴの電気的特性を決定付けるチャネル形成領域を非晶質シリコンに代表される非晶質半導体で形成する技術は、プロセス温度の低温化や処理基板の大面積化を可能とするので、高い生産性を提供している。しかしながら、非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく、せいぜい１cm2/Vsec程度しか得ることができない。それゆえ、画素領域に設けるスイッチング用のＴＦＴ（画素ＴＦＴ）としては利用できるが、駆動回路を形成して動作させることはできなかった。従って、画素ＴＦＴの駆動回路は、単結晶シリコン基板で作製したドライバＩＣを用い、画素領域の周辺にＴＡＢ（Tape Automated bonding）方式やＣＯＧ（Chip on Glass）方式で実装されている。
【０００５】
ＴＡＢ方式は可撓性の絶縁基板上に銅箔などで配線を形成し、その上にドライバＩＣを直接装着したものであり、可撓性基板の一方の端が表示装置の入力端子に接続して実装する方法である。一方、ＣＯＧ方式はドライバＩＣを表示装置の基板上に形成した配線のパターンに合わせて直接貼り合わせて接続する方式である。
【０００６】
また、駆動回路を実装するその他の方法として、特開平７−０１４８８０号公報や特開平１１−１６０７３４号公報にはガラスまたは石英などの基板上に非単結晶半導体材料で作製したＴＦＴで駆動回路を形成し、短冊状に分割して（以下、このように短冊状に切り出された駆動回路を有する基板をスティックドライバという）、表示装置の基板上に実装する技術が開示されている。
【０００７】
【発明が解決しようとする課題】
フラットパネルディスプレイの駆動回路を提供する手段において、ＴＦＴで駆動回路を形成するスティックドライバは、前記ドライバＩＣと比較して遜色ない性能を提供することができる。駆動回路は、走査線側とデータ線側で回路構成が異なり、駆動周波数や駆動電圧が違っている。例えば、走査線側のスティックドライバのＴＦＴには３０Ｖ程度の駆動電圧が印加され、高耐圧が要求されるが駆動周波数は１００kHz以下である。一方、データ線側のスティックドライバのＴＦＴの耐圧は１２Ｖ程度で十分であるが、駆動周波数は３Ｖにて６５MHz程度であり高速動作が要求される。このように、要求される仕様の違いによりスティックドライバおよび該ドライバ内のＴＦＴの構造を適切に作り分けている。
【０００８】
しかし、スティックドライバは、主にガラス基板や石英基板などの絶縁基板上に形成されるために放熱効果が劣り、ＴＦＴの発熱により回路の動作特性が変動することが懸念されている。特に、３０Ｖの駆動電圧が印加される走査線側のスティックドライバのＴＦＴは憂慮されるべきものである。
【０００９】
図２はチャネル長８μm、チャネル幅８μm、半導体膜の厚さを４２nm、ゲート絶縁膜１５０nmのＴＦＴにゲート電圧３０Ｖ、ドレイン電圧３０Ｖを印加したときの発熱の状況をシミュレーションで検証した結果を示す。図示するＴＦＴは、ゲート電極とオーバーラップするＬＤＤ領域（Ｌovと表記する）が０．５μm、オーバーラップしないＬＤＤ領域（Ｌoffと表記する）が０．５μm設けられていることを想定している。計算された格子温度の最高温度は３８２℃であり、場所はチャネル形成領域とドレイン側のＬＤＤとの接合界面であった。また、ＴＦＴ全体の平均温度は９４℃となった。上記バイアス条件は走査線側駆動回路におけるバッファ回路のＴＦＴを想定したものである。バイアス電圧は定常的に印加されるものではないが、ＴＦＴはかなり発熱することが容易に推測される。
【００１０】
ＴＦＴの構造から見れば、半導体膜２０１の上側または下側には、ゲート絶縁膜や層間絶縁膜、またはブロッキング膜などの絶縁膜が形成される。いずれにしても、これらは酸化シリコンや窒化シリコンなどの絶縁膜であり、その熱伝導率は１０W/m・K以下である。さらに基板２０６もガラスまたは石英であり熱伝導率は同様に低い。ゲート電極２０３はタングステン（熱伝導率１７０W/m・K、０℃）やタンタルなどで形成されたとしても、パターン化されて形成されているので、その放熱効果はあまり期待できない。従って、半導体膜２０１で発生した熱は内部で蓄積されやすく、ＴＦＴの温度を上昇させるのに十分である。
【００１１】
本発明は、上記問題点を解決するものであり、ＴＦＴの発熱による駆動回路の温度上昇を抑えるために、放熱効果を考慮したスティックドライバとその作製方法を提供することを目的とする。また、そのようなスティックドライバを実装したアクティブマトリクス型表示装置や単純マトリクス型表示装置の信頼性を高めることを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、スティックドライバにおける上記問題点を解決するために、駆動回路を形成するＴＦＴの半導体膜の上側または下側に熱伝導率の高い絶縁膜を形成し、熱を外部に発散させる。絶縁膜は、熱伝導率が１０W/m・K以上である材料を適用する。ダイアモンド・ライク・カーボン（diamond like carbon：以下、ＤＬＣと記す）は熱伝導率の高い材料であり適している。その他に、酸化アルミニウムや窒化アルミニウムなどを適用することもできる。
【００１３】
ＤＬＣ膜を適用するには下地への付着強度を高めるために、窒化シリコン膜を介在させると良い。図３その構成の一例を示している。図３（Ａ）はトップゲート型のＴＦＴであり、半導体膜３０１、ゲート絶縁膜３０２、ゲート電極３０３、３０４が形成されている。そして、半導体膜３０１の上側に、層間絶縁膜として窒化シリコン膜３０５、ＤＬＣ膜３０６、窒化シリコン膜３０７を積層した構造を示している。図３（Ｂ）は当該層間絶縁膜の組成を模式的に示すグラフであり、３０８はシリコン、３０９は窒素、３１０は炭素の濃度を表す曲線である。窒化シリコン膜及びＤＬＣ膜にはその他に水素が含まれるが、ここでは省略している。
【００１４】
また、図３（Ｃ）は他の一例を示すグラフであり、ＤＬＣ膜３０６に窒素を添加し、窒化シリコン膜３０７側に向かってその濃度が増加するように勾配を付けて添加している。窒素を添加することにより、ＤＬＣ膜３０６の上層に形成する窒化シリコン膜３０７の密着性を向上させることができる。
【００１５】
勿論、図３に示す窒化シリコン膜とＤＬＣ膜を積層する構成は、半導体膜と基板との間に設けるブロッキング膜に適用することもできる。
【００１６】
ダイヤモンドの熱伝導率は６６０W/m・K(０℃における値)であり、銅やアルミニウムよりも高いことで知られている。ＤＬＣ膜はダイヤモンドに近い硬さを持ち、炭素や炭化水素が混在した膜であるが、非晶質を含むので熱伝導率は若干劣ると考えられる。しかしながら、スティックドライバへの応用においては十分な熱伝導性を持っている。また、膜の形成が容易であり、室温においても平滑で硬質の皮膜が得られるなどの特徴を有している。
【００１７】
上記課題を解決するために本発明は、非晶質半導体を活性層に用いたＴＦＴをマトリクス状に配置して画素領域が形成された第１の基板と、前記画素領域に対向して設けられた第２の基板と、前記画素領域の外側に設けられ、結晶質半導体で形成されたＴＦＴで駆動回路が形成された第３の基板とを有し、前記第１の基板と前記第２の基板との間に液晶層を狭持した半導体装置において、前記第３の基板に、熱伝導率が１０W/m・K以上の絶縁膜が形成されていることを特徴としている。
【００１８】
熱伝導率が１０W/m・K以上の絶縁膜は、前記第３の基板と、該第３の基板上に形成された前記結晶質半導体との間に形成するか、または、前記第３の基板上に形成された前記結晶質半導体の上側に形成する。熱伝導率が１０W/m・K以上の絶縁膜は、ＤＬＣ、酸化アルミニウム、窒化アルミニウムなどを適用することができる。ＤＬＣは、炭素の水素化物を含む気体をグロー放電で分解して形成する。
【００１９】
このように、ＴＦＴを形成する半導体の上側、または下側に熱伝導膜を設けることにより、半導体で発生した熱を熱伝導膜を介して周辺に素早く拡散させることが可能となる。その結果、ＴＦＴの温度上昇を抑えることができる。
【００２０】
【発明の実施の形態】
本発明の実施の形態を図１を用いて説明する。図１は本発明のスティックドライバの構造を説明する図であり、基板上にｐチャネル型ＴＦＴ１５０とｎチャネル型ＴＦＴ１５１とが形成されている様子を示す。尚、ここで示す構造は一例であり、ＴＦＴの構造は何ら限定されるものではない。尚、結晶質半導体膜は非晶質半導体膜をレーザー結晶化法や熱結晶化法で結晶化させた膜を適用することが可能であり、その他にもＳＯＩ（Silicon On Insulator）技術を用いて形成された単結晶半導体膜で形成することも可能である。
【００２１】
ＴＦＴは基板上にブロッキング膜、結晶質半導体膜、ゲート絶縁膜、ゲート電極、層間絶縁膜などが積層されている。ＴＦＴはトップゲート型またはボトムゲート型のいずれの構造も採用できる。図１では代表例としてトップゲート型の構造で説明している。
【００２２】
図１（Ａ）は、基板１０１と半導体膜１０５、１０６との間のブロッキング膜に熱伝導膜を設けた例である。ブロッキング膜は第１の絶縁膜１０２、熱伝導膜１０３、第２の絶縁膜１０４から成っている。第１の絶縁膜１０２と第２の絶縁膜１０４は窒化シリコンで形成する。第１の絶縁膜１０２は２０〜１００nm、熱伝導膜は５０〜５００nm、第２の絶縁膜は１０〜５０nmの厚さで形成する。時に、第２の絶縁膜は半導体膜で発生する熱を速やかに熱伝導膜へ伝搬させるために、このような厚さとする。熱伝導膜は代表的にはＤＬＣを用いるが、その他に酸化アルミニウム、窒化アルミニウムなどで形成しても良い。また、ブロッキング膜の上に形成する半導体膜１０５、１０６への応力を緩和する目的からは、第２の絶縁膜を窒化酸化シリコン膜で形成しても良い。
【００２３】
半導体膜１０５、１０６上にはゲート絶縁膜１０７、ゲート電極１０８、１０９が形成される。ゲート電極１０８、１０９は、窒化物金属から成る第１の導電膜１０８ａ、１０９ａと、タングステン（Ｗ）やモリブデン（Ｍｏ）などの高融点金属や、その化合物から成る第２の導電膜１０８ｂ、１０９ｂから成っている。層間絶縁膜は２層構造であり、無機絶縁物材料から成る第１の層間絶縁膜１１０と、有機絶縁物材料から成る第２の層間絶縁膜１１１から成っている。第１の層間絶縁膜１１０は窒化シリコン、窒化酸化シリコンなどから形成し、水蒸気やその他の不純物を遮断する保護膜としての機能も有している。第２の層間絶縁膜１１１はポリイミドやアクリルなどの有機樹脂材料、または酸化シリコンなどで形成する。
【００２４】
ｐチャネル型ＴＦＴ１５０には、半導体膜１０５にチャネル形成領域とソースまたはドレイン領域が形成されたシングルドレイン構造で形成している。また、ｎチャネル型ＴＦＴ１５１はＬＤＤ構造のＴＦＴであり、半導体膜１０６にチャネル形成領域１１８、ＬＤＤ領域１１９、ソースまたはドレイン領域１２０が形成される。また、層間絶縁膜上にはそれぞれのＴＦＴのソースまたはドレイン領域とコンタクトを形成する配線１１２〜１１５が形成されている。
【００２５】
図１（Ａ）で示すように熱伝導膜１０３を島状に形成した半導体膜１０５、１０６の下側に形成することで、半導体膜で発生する熱を分散させることが可能となる。
【００２６】
図１（Ｂ）は、半導体膜１０５、１０６の上側に熱放出層を設けた例であり、層間絶縁膜に熱伝導膜が挿入されている。具体的には、窒化シリコンから成る第１の層間絶縁膜１２１上に熱伝導膜１２２が形成される。さらに、第２の層間絶縁膜１２４が形成されるが、熱伝導膜１２２との間に第３の層間絶縁膜１２３を設けても良い。第３の層間絶縁膜は必ずしも必要としないが、熱伝導膜１２２と第２の層間絶縁膜１２４との密着性を高めるために設けるものであり、第２の層間絶縁膜１２４を形成する材料の組合せの中で考慮する。
【００２７】
例えば、第２の層間絶縁膜１２４を酸化シリコン膜で形成する場合には、ＤＬＣで形成される熱伝導膜１２２との密着性が悪くなるので、窒化シリコン膜から成る第３の層間絶縁膜１２３を設ける。ＤＬＣは主として炭素から成る膜であるが、その上に酸化シリコン膜を形成すると、酸化シリコンの酸素とＤＬＣの炭素とが反応しＣ−Ｏ結合が形成される。Ｃ−Ｏ結合は蒸気圧が高いので不安定であり、そのために密着性を低下させるものと考えられる。
【００２８】
半導体膜１０５、１０６上に形成された熱伝導膜１２２は、図示の如く配線１１２〜１１５と接して形成される。配線１２２〜１１５にはアルミニウムなど熱伝導性に優れる材料を用いるので、半導体膜で発生する熱を配線１１２〜１１５を介して熱伝導膜１２２に効率よく伝えることができる。により、その結果、半導体膜の熱を分散させ、平均温度を低下させることができる。
【００２９】
図１（Ｃ）は、第２の層間絶縁膜１２５上に熱伝導膜１２６を設ける例であり、同様に配線１１２〜１１５を介して半導体膜１０５、１０６の熱を熱伝導膜１２６に伝達し、局部的な発熱を抑えることができる。熱伝導膜として形成するＤＬＣ膜は、プラズマＣＶＤ法を用いれば基板を加熱せず室温での成膜が可能であるから、耐熱性に劣る有機樹脂材料から形成される第２の層間絶縁膜１２５上に形成することもできる。熱伝導膜１２６上に設ける第３の層間絶縁膜１２７は、配線の密着性を高めるために設けるものであり、必ずしも必要なものとはならない。
【００３０】
また、熱伝導膜に酸化アルミニウムや窒化アルミニウムを用いる場合は、スパッタ法で作製する。ターゲットには、酸化アルミニウムまたは窒化アルミニウムを焼成したものを用いて形成する。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００３１】
このような熱伝導膜が設けられたスティックドライバは、図４で示すように基板６０１上にｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴを用いて形成される駆動回路部６０２と入出力端子部６０３から成っている。入出力端子６０４は、配線と同じ層に形成され、さらに、配線を保護する保護膜６０５が形成されている。
【００３２】
図５はスティックドライバの外観形状を説明する斜視図であり、図５のＡ−Ａ'線に沿った断面が図４に対応している。入出力端子６０６のうち、画素領域のデータ線または走査線（ゲート線）に接続する端子のピッチは４０〜１００μmで複数個形成する。同様に信号を入力する端子も必要な数に応じて形成する。これらの入出力端子６０６は一辺の長さを３０〜１００μmとした正方形または長方形状に形成する。
【００３３】
スティックドライバは画素領域の一辺の長さに合わせて形成するものではなく、長辺が１５〜８０mm、短辺が１〜６mmの矩形状または短冊状に形成する。画素領域のサイズ、即ち画面サイズが大型化すると、長尺化してしまい、基板の強度を確保するには実用的な形状とはならない。一例を上げれば、２０型の画面では一辺の長さが４４３mmとなる。勿論、この長さに対応してスティックドライバを形成することは可能であるが、むしろ、１５〜８０mmの長さとして複数個のスティックドライバを実装する方が取り扱いも容易となり、製造上の歩留まりも向上する。
【００３４】
スティックドライバのＩＣチップに対する外形寸法の優位性はこの長辺の長にあり、ＩＣチップを１５〜８０mmという長さで形成することは生産性の観点から適していない。不可能ではないが、円形のシリコンウエハーから取出すＩＣチップの取り数を減少させるので現実的な選択とはなり得ない。一方、スティックドライバの駆動回路はガラス基板上に形成するものであり、母体として用いる基板の形状に限定されないので生産性を損なうことがない。このように、長辺が１５〜８０mmで形成されたスティックドライバを用いることにより、画素領域に対応して実装するのに必要な数がＩＣチップを用いる場合よりも少なくて済むので、製造上の歩留まりを向上させることができる。
【００３５】
図６はスティックドライバを実装する表示装置の構成を示す図である。第１の基板４０１上には画素領域４０２が形成され、その領域上には対向電極が形成された第２の基板４１０が液晶層（図示せず）を介して設けられている。第１の基板と第２の基板との間隔、即ち液晶層の厚さはスペーサによって決定付けられるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。第１及び第２の基板にはアルミノホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラスを用いることが好ましく、その厚さは０．３〜１．１mm（代表的には０．７mm）が用いられるので、相対的に液晶層の厚さは外観上無視できるものである。
【００３６】
画素領域４０２は走査線群４０８とデータ線群４０９が交差してマトリクスを形成し、各交差部に対応してＴＦＴがマトリクス状に配置されている。ここで配置されるＴＦＴの構造は特に限定されるものではないが、代表的には非晶質シリコン層を能動層とする逆スタガ型のＴＦＴが好適に用いられる。非晶質シリコン層はプラズマＣＶＤ法で３００℃以下の温度で形成することが可能であり、例えば、外寸５５０×６５０mmの無アルカリガラス基板であっても、ＴＦＴを形成するのに必要な膜厚を数十秒で形成することができる。このような製造技術の特徴は、大画面の表示装置を作製する上で非常に有用に活用することができる。
【００３７】
画素領域４０２の外側の領域には、駆動回路が形成されたスティックドライバ４０３、４０４が実装されている。４０３はデータ線側の駆動回路であり、４０４は走査線側の駆動回路であるが、いずれも複数個に分割して実装する。２５６階調、ＲＧＢカラー表示に対応した画素領域を形成するためには、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線側が７６８本必要となる。また、ＵＸＧＡではそれぞれ４８００本と１２００本が必要となる。このような数で形成されたデータ線及び走査線は画素領域４０２の端部で数ブロック毎に区分して引出線４０７を形成し、スティックドライバ４０３、４０４の出力端子のピッチに合わせて集められている。例えば、ＸＧＡクラスに対し、出力端子数７６８個のスティックドライバでは８個必要であり、出力端子数５１２個のスティックドライバでは６個が必要となる。
【００３８】
一方、基板４０１の端部には外部入力端子４０５が形成され、この部分で外部回路と接続するＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を取り付ける。そして、外部入出力端子４０５とスティックドライバとの間は基板４０１上に形成した接続配線４０６によって結ばれ、最終的にはスティックドライバの入力端子のピッチに合わせて集められる。
【００３９】
スティックドライバの回路構成は、走査線側とデータ線側とで異なっている。図７はその一例を示し、図６と同様に画素領域４２０の外側に走査線側のスティックドライバ４２１と、データ線側のスティックドライバ４２２が設けられる様子を示している。走査線側のスティックドライバ４２１の構成は、シフトレジスタ回路４２３、レベルシフタ回路４２４、マルチプレクサ回路４２５、バッファ回路４２６、から成っている。マルチプレクサ回路は走査線側のスティックドライバのサイズを縮小するために設け、これによりシフトレジスタ回路の段数を減らしている。バッファ回路４２６は３０Ｖ程度の耐圧が要求されるが、動作周波数は１００kHz程度であるので、特にこの回路を形成するＴＦＴはゲート絶縁膜の厚さは１５０〜２５０nm、チャネル長は３〜１０μmで形成する。一方、データ線側のスティックドライバは、シフトレジスタ回路４２７、ラッチ回路４２８、レベルシフタ回路４２９、Ｄ／Ａ変換回路４３０から構成される。シフトレジスタ回路４２７やラッチ回路４２８は駆動電圧３Ｖで周波数５０MHz以上（例えば６５MHz）で駆動するために、特にこの回路を形成するＴＦＴはゲート絶縁膜の厚さは２０〜７０nm、チャネル長は０．３〜１μmで形成する。
【００４０】
スティックドライバを第１の基板上に実装する方法はＣＯＧ方式と同様なものであり、バンプ、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図８にその一例を示し、第１の基板５０１にスティックドライバ５０８がＡｕバンプを用いて実装する例を示している。第１の基板５０１上には画素領域５０２、引出線５０６、接続配線及び入出力端子５０７が設けられている。第２の基板はシール材５０４で第１の基板５０１と接着されており、その間に液晶層５０５が設けられている。また、接続配線及び入出力端子５０７の一方の端にはＦＰＣ５１２が異方性導電材で接着されている。異方性導電材は樹脂５１５と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子５１４から成り、導電性粒子５１４により接続配線及び入出力端子５０７とＦＰＣ５１２に形成された配線５１３とが電気的に接続されている。スティックドライバ５０８は入出力端子５０９に形成されたＡｕバンプ５１０を用い、光硬化性樹脂５１１を用いて入出力端子５０７及び引出線５０６と接続している。
【００４１】
図９（Ａ）は異方性導電材を用いたＣＯＧ方式による実装方法を説明する部分断面図である。スティックドライバ５２４には入出力端子５２５が設けられ、その周辺部には保護絶縁膜５２６が形成されている。第１の基板５２０には第１の導電膜５２１と第２の導電膜５２３、及び絶縁膜５２２が図で示すように形成されている。第１の基板に形成されるこれらの導電層及び絶縁膜は画素領域の画素ＴＦＴと同じ工程で形成されるものであれば良い。例えば、画素ＴＦＴが逆スタガ型で形成される場合、第１の導電膜５２１はゲート電極と同じ層に形成され、Ｔａ、Ｃｒ、Ｔｉ、Ａｌなどの材料で形成される。通常ゲート電極上にはゲート絶縁膜が形成され、絶縁膜５２２はこれと同じ層で形成されるものである。第１の導電膜５２１上に重ねて設ける第２の導電膜５２３は画素電極と同じ透明導電膜で形成されるものであり、導電性粒子５２７との接触を良好なものとするために設られている。樹脂５２８中に混入させる導電性粒子５２７の大きさと密度を適したものとすることにより、このような形態でスティックドライバと第１の基板とは電気的接続構造を形成することができる。
【００４２】
図９（Ｂ）は導電性ペーストを用いたＣＯＧ方式の例であり、スティックドライバ側にＴａやＴｉなどでバリア層５２９を形成し、その上に無電解メッキ法などによりＡｕを約２０μm形成しバンプ５３０とする。そして、第１の導電膜５２１上に導電性ペースト５３２を塗布し、スティックドライバと位置合わせと加圧をした後、加熱処理をして導電性ペースト５３２を硬化させる。最後に、保護樹脂５３１を塗布しておく。
【００４３】
スティックドライバの実装方法は図８及び図９を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【００４４】
スティックドライバの厚さは、対向電極が形成された第２の基板と同じ厚さとすることにより、この両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与することができる。また、それぞれの基板を同じ材質のもので作製することにより、この液晶表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のスティックドライバで駆動回路を実装することにより、一つの画素領域に対して必要な数を減らすことができる。
【００４５】
【実施例】
[実施例１]
スティックドライバに搭載するＴＦＴの構造及びその作製方法は、時に限定されるものではない。スティックドライバにはＣＭＯＳ回路を基本形態とするシフトレジスタ回路、マルチプレクサ回路、バッファ回路、ラッチ回路などを形成する。これらの回路を形成するためのＴＦＴの作製方法について図１０を用いて説明する。
【００４６】
図１０（Ａ）において、基板７０１にはコーニング社の７０５９ガラスや１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板または石英基板などを用いる。このようなガラス基板は加熱温度により僅かながら収縮するので、ガラス歪み点よりも５００〜６５０℃の温度で熱処理を施したものを用いても良い。
【００４７】
ブロッキング膜７０２は基板７０１に微量に含まれるアルカリ金属などの不純物が半導体膜に拡散するのを防ぐために設け、酸化シリコンや窒化シリコン、または酸化窒化シリコンなどの絶縁材料で形成する。例えば、ブロッキング膜７０２として、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜７０２を５０〜２００nm（好ましくは１００〜１５０nm）の厚さに形成する。ブロッキング膜には、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を組み合わせても良い。
【００４８】
島状に形成する半導体膜７０３、７０４は結晶構造を有する半導体を適用する。この半導体膜は、好適には非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて作製した結晶質半導体膜を用いる。結晶質半導体膜７０３、７０４は、２５〜８０nm（好ましくは３０〜６０nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコン半導体膜を適用し、その他にシリコンゲルマニウム（ＳｉＧｅ）半導体膜を適用しても良い。
【００４９】
レーザー結晶化法で結晶質半導体膜を作製するには、エキシマレーザーに代表されるガスレーザーや、ＹＡＧレーザー、ＹＶＯ4レーザーに代表される固体レーザーを用いる。これらのレーザー発振器から出力されるレーザー光は、光学系で線状または長方形状または矩形状に集光して半導体膜に照射する。
【００５０】
結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合の一例は、パルス発振周波数３０Ｈｚ、レーザーエネルギー密度１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)である。また、ＹＡＧレーザーを用いる場合は、その第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００５１】
熱結晶化法では、６００℃以上の温度で熱処理を行うことで結晶質半導体膜を得ることができる。また、図１０（Ａ）の構成とは若干異なるが、ＳＯＩ基板を用いて半導体膜７０３、７０４を単結晶シリコンで形成しても良い。
【００５２】
ゲート絶縁膜７０５はプラズマＣＶＤ法またはスパッタ法を用い、耐圧を考慮して、１００〜２５０nm（代表的には１５０nm）の厚さを有するシリコンを含む絶縁膜で形成する。プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏの混合ガスから作製される酸化窒化シリコン膜はゲート絶縁膜として適した材料であり、８０nmの厚さに形成しゲート絶縁膜とする。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５３】
そして、ゲート絶縁膜７０５上にゲート電極を形成するための第１の導電膜７０６と第２の導電膜７０７とを形成する。本実施例で示すＴＦＴのゲート電極は２層構造で形成し、第１の導電膜７０６を窒化タンタル（ＴａＮ）で５０〜１００nmの厚さに形成し、第２の導電膜７０７をタングステン（Ｗ）で１００〜３００nmの厚さに形成する。
【００５４】
窒化タンタルはスパッタ法でＴａのターゲットを用いて形成する。Ａｒと窒素の混合ガスに適量のＸｅやＫｒを加えてスパッタすると、窒化タンタルの内部応力を緩和して膜の剥離を防止することができる。タングステンも、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。タングステンの膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、タングステン中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、ターゲットには純度９９．９９９９％のものを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮して形成することにより、抵抗率９〜２０μΩcmを実現することができる。
【００５５】
次に図１０（Ｂ）に示すように、光露光プロセスによりレジストパターン７０８を形成し、第１のエッチング処理を行う。好適なエッチング方法の一例は、誘導結合プラズマ（Induced Combination Plasma :ICP）エッチング装置を用いる方法である。この装置のプラズマヘリカル共振器にはコイル状のアンテナが設けられ、コイルに高周波電力を印加することによりプラズマを生成する。エッチング条件は、エッチング用ガスにＣＦ4とＣｌ2を用い、０．５〜２Pa（好ましくは１Pa）の圧力でコイルに５００WのＲＦ（13.56MHz）電力を投入する。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2の混合ガスは、タングステン及びタンタル共に同程度のエッチング速度となる。
【００５６】
第１のエッチング処理では、第１の導電膜及び第２の導電膜の端部がテーパー形状となるように加工する。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチング処理をすると良い。エッチング速度に関し、タングステンに対する酸化窒化シリコンの選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコンが露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電膜と第２の導電膜から成る第１の形状の導電層７０９、７１０（第１の導電膜７０９ａ、７１０ａと第２の導電膜７０９ｂ〜７１０ｂ）を形成する。７１１はゲート絶縁膜であり、第１の形状の導電層７０９〜７１０で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５７】
その後、第１のドーピング処理を行い、ｎ型不純物（ドナーとなる不純物）をドーピングする。ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を６０〜１００keVとして行う。ｎ型不純物として周期律表１５族の元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。イオンドープ法で行う場合、第１の形状の導電層５０９、５１０がｎ型不純物に対するマスクとなり、自己整合的に第１の不純物領域５２０〜５２３が形成される。この領域のｎ型不純物の濃度は１×１０20〜１×１０21atomic/cm3の濃度範囲とする。
【００５８】
次に図１０（Ｃ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2の混合ガスにより、１Paの圧力でコイルに５００ＷのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧となるようにする。このような条件により、主にタングステンを選択的にエッチングする。そして第２の形状の導電層７１４、７１５（第１の導電膜７１４ａ、７１５ａと第２の導電膜７１４ｂ、７１５ｂ）を形成する。７１６はゲート絶縁膜であり、第２の形状の導電層７１４、７１５で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５９】
そして、第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型不純物をドーピングする。例えば、加速電圧を７０〜１２０keVとし、１×１０13/cm2のドーズ量で行い、第１の導電膜７１４ａ、７１５ａを通過したｎ型不純物により、第２の不純物領域７１７、７１８を形成する。この時、第２の導電膜７１４ｂ、７１５ｂはｎ型不純物に対するマスクとなり、第２の不純物領域７１７、７１８は自己整合的に形成される。この領域のｎ型不純物の濃度は１×１０17〜１×１０19atoms/cm3の濃度となるようにする。
【００６０】
ｐチャネル型ＴＦＴを形成することを目的として、図１０（Ｄ）に示すように、半導体膜７０３にｐ型不純物をドーピングする。この時、半導体膜７０４上にはレジストのマスク７１９を形成しておく。ｐ型不純物は周期律表１３属の元素から選択する。代表的な一例は、ｐ型不純物としてボロンを採用するものであり、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で第３の不純物領域を形成する。第３の不純物領域７２０には導電型をｐ型に反転させるために、ｐ型不純物を２×１０20〜２×１０21atoms/cm3の濃度でドーピングする。
【００６１】
次いで、図１０（Ｅ）に示すように半導体膜７０３、７０４の上側に層間絶縁膜を形成する。この層間絶縁膜には、図１（Ｂ）で示すように、熱伝導膜を挿入する。具体的には、窒化シリコンから成る第１の層間絶縁膜７２１上に熱伝導膜７２２を形成する。さらにその上に第２の層間絶縁膜７２３を形成する。窒化シリコンはプラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2を用いて２０〜１００nmの厚さで形成し、膜中には１０〜３０atomic％の水素を含有させる。熱伝導膜７２２はＤＬＣ、窒化アルミニウム、酸化アルミニウムから選ばれる材料で１００〜２００nmの厚さで形成する。
【００６２】
ＤＬＣはプラズマＣＶＤ法で３００℃以下、或いは基板を加熱せずに形成することが可能である。使用するガスはメタン（ＣＨ4）に代表される炭素の水素化物で、水素を混合させても良い。基板はカソード側にセットして自己バイアスを−５０〜−７００Ｖ程度印加して緻密な膜を形成する。
【００６３】
この熱伝導膜７２２の形成に前後して、窒素雰囲気中において３５０〜５００℃で熱処理を行う。熱処理により第１の不純物領域、第２の不純物領域、第３の不純物領域に添加した不純物を活性化させる。同時に窒化シリコン膜中の水素が放出され、半導体膜７０３、７０４側に拡散することにより、半導体膜中の欠陥を水素で補償することができる。特に、緻密なＤＬＣを形成した後にこの熱処理を行うことにより、水素化の効果を高めることができる。
【００６４】
第３の層間絶縁膜７２４は１．０〜２．０μｍの平均膜厚で形成する。有機絶縁物材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成する。
【００６５】
そして、半導体膜に形成した第１の不純物領域または第３の不純物領域とコンタクトをする配線７２５〜７２８を形成する。この配線は５０〜２００nmのＴｉ膜、１００〜３００nmのＡｌ膜、５０〜２００nmのスズ（Ｓｎ）膜またはＴｉ膜で形成する。このような構成で形成された配線７２５〜７２６は、最初に形成するＴｉ膜が半導体膜と接触をし、コンタクト部分の耐熱性を高めている。
【００６６】
以上の様にして、ｐチャネル型ＴＦＴ７３０、ｎチャネル型ＴＦＴ７３１を形成することができる。ｐチャネル型ＴＦＴ７３０にはチャネル形成領域７３２、ゲート電極である第２の導電膜７１４と重なる第３の不純物領域７３３を有している。第３の不純物領域７３３はソースまたはドレインとして機能するものである。
【００６７】
ｎチャネル型ＴＦＴ７３１はチャネル形成領域７３４、ゲート電極である第２の導電膜７１５と重なる第２の不純物領域７３５（Gate Overlapped Drain：ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域７３６を有している。特に、走査線側駆動回路を形成するスティックドライバのバッファ回路は耐圧を考慮する必要があるので、チャネル長（以下、Ｌiと表記する）を３〜１０μm、好ましくは５〜１０μm、第２の不純物領域７３５のチャネル長方向の長さ（以下、Lovと表記する）は１〜４μm、好ましくは１．５〜２．５μmで形成する。このように第２の不純物領域（ＧＯＬＤ領域）を設けることにより、ホットキャリア効果によるＴＦＴの劣化を防止することができ、１０Ｖ以上の電圧を印加してもきわめて安定した動作を得ることができる。
【００６８】
図１０で示したＴＦＴの作製工程は、ＣＭＯＳ回路を形成するＴＦＴを５枚のフォトマスクで形成することができる。具体的には、半導体膜を島状に分割するマスク（ＰＭ１）、ゲート電極を形成するためのマスク（ＰＭ２）、ドーピング用のマスク（ＰＭ３）、コンタクトホール形成用のマスク（ＰＭ４）、配線形成マスク（ＰＭ５）である。しかしながら、図１０に示す工程に従えば、ｎチャネル型ＴＦＴには上述のようにＬＤＤ領域を作り込むことを可能としている。即ち、ＴＦＴの安定性を高める構造を形成するのみでなく、工程数を大幅に削減し、歩留まりの向上と製造コストの大幅な削減を可能としている。
【００６９】
このような工程により作製されるＴＦＴを用いて駆動回路を形成する。３０Ｖ系の高電圧が印加されるバッファ回路などには、特に図１１（Ｆ）で示すｎチャネル型ＴＦＴ７３１は適している。同図ではシングルゲートの構造で示しているが、耐圧の向上を考慮してマルチゲート構造を採用しても良い。ここでは、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの２つを形成する工程を示したが、同工程により容量素子や抵抗素子を形成することは容易に想定できるものであり省略されている。また、回路形成に必要なＴＦＴのサイズ（チャネル長／チャネル幅）やそのレイアウトは実施者が適宣考慮すれば良いものである。
【００７０】
[実施例２]
実施例１において図１０（Ａ）で示す半導体膜７０３、７０４は、非晶質構造を有する半導体膜をレーザー結晶化法や熱結晶化法を用いて結晶化させた結晶質半導体膜で形成する。数十MHzの周波数で駆動するスティックドライバのＴＦＴにおいて、半導体膜に要求される品質は、キャリアをトラップする欠陥密度や結晶粒の粒界ポテンシャルがなるべく低いことが要求される。そのような結晶質半導体膜を形成する方法として、触媒元素を用いた結晶化技術があり、これを図１１を用いて説明する。
【００７１】
図１１（Ａ）において、基板８０１、ブロッキング膜８０２は実施例１と同様なものとするので説明を省略する。非晶質構造を有する半導体膜８０３は、２５〜１００nmの厚さで形成する。非晶質構造を有する半導体の代表例としては非晶質シリコン（ａ−Ｓｉ）、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）、非晶質炭化シリコン（ａ−ＳｉＣ）、非晶質シリコン・スズ（ａ−ＳｉＳｎ）などがあり、そのいずれでも適用できる。これらの非晶質構造を有する半導体はプラズマＣＶＤ法やスパッタ法、或いは減圧ＣＶＤ法などで作製するものであり、膜中に水素を０．１〜４０atomic%程度含有するようにして形成する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコンを５５nmの厚さで形成する。尚、ＳｉＨ4の代わりにＳｉ2Ｈ6を使用しても良い。
【００７２】
そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層７０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層７０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００７３】
図１１（Ｂ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコンの含有水素量を５atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコンから成る結晶質半導体膜８０５を得ることができる。
【００７４】
しかし、熱結晶化によって作製された結晶質半導体膜８０５は、光学顕微鏡観察により観察すると局所的に非晶質領域が残存していることがある。このような場合、ラマン分光法では４８０cm-1にブロードなピークを持つ非晶質成分が観測される。レーザー結晶化法はこのように残存する非晶質領域を結晶化させる目的において適した方法である。
【００７５】
レーザー結晶化法において用いるレーザー光源にはエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどを用いることができる。エキシマレーザーでは４００nm以下の波長の光を高出力で放射させることができるので半導体膜の結晶化に好適に用いることができる。一方、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＡｌＯ3レーザー、ＹＬＦレーザーなどの固体レーザーではその第２高調波（５３２nm）、第３高調波（３５５nm）、第４高調波（２６６nm）を用いる。光の侵入長により、第２高調波（５３２nm）を用いる場合には半導体膜の表面及び内部から、第３高調波（３５５nm）や第４高調波（２６６nm）の場合にはエキシマレーザーと同様に半導体膜の表面から加熱して結晶化を行うことができる。
【００７６】
図１１（Ｃ）はその様子を示すものであり、例えば、Ｎｄ：ＹＡＧレーザーを用い、そのパルス発振周波数を１〜１０kHzとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には１００〜４００mJ/cm2)として、シリンドリカルレンズなどを含む光学系にて形成した線状レーザー光８０６をその長手方向に対し垂直な方向に走査して（或いは、相対的に基板を移動させて）する。線状レーザー光８０６の線幅は１００〜１０００μm、例えば４００μmとする。このようにして熱結晶化法とレーザー結晶化法を併用することにより、結晶性の高い結晶質半導体膜８０７を形成することができる。
【００７７】
以上のようにして結晶質半導体膜８０７が形成される。結晶質半導体膜８０７はチャネル形成領域をはじめ、ソース領域、ドレイン領域、ＬＤＤ領域などを形成するのに用いることができる。必要であれば図１４（Ｄ）に示すように結晶質半導体膜８０７を所定の形状にエッチングして島状半導体膜８０８を形成する。
【００７８】
ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。このような配向性が揃った結晶質半導体膜を使用し、実施例１または実施例２で示すＴＦＴを作製することにより高い電界効果移動度を実現することが可能でり、ＴＦＴの高速動作を可能とすることができる。
【００７９】
[実施例３]
ＴＦＴの電気的特性において、高い電界効果移動度と、小さいサブスレッショルド係数（Ｓ値）実現するためには、実施例２で述べたように、低欠陥密度や低い粒界ポテンシャルを有する結晶質半導体膜が要求される。本実施例では、そのような半導体膜を実現するための他の方法を図１２を用いて説明する。
【００８０】
図１２（Ａ）において基板９０１として適用し得るものは、６００℃（好適には９５０℃）の熱処理に耐え、絶縁表面を有する基板であれば良い。品質、表面仕上げの精度から見れば石英基板が最も適している。そのような基板９０１に密接して形成する非晶質構造を有する半導体膜９０２は、プラズマＣＶＤ法や減圧ＣＶＤ法で２５〜１００nmの厚さで形成する。非晶質構造を有する半導体膜の代表例としては非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜、非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などがあり、そのいずれでも適用できる。そして、非晶質半導体膜の結晶化温度を低温化することのできる触媒元素を含有する層９０３を形成する。図１２（Ａ）では非晶質構造を有する半導体膜９０２上に形成しているが、基板側に形成されていても構わない。ここで適用可能な触媒元素は実施形態２と同じであり、同様な方法で形成する。
【００８１】
そして、窒素またはアルゴンなどの雰囲気中において、５００〜６００℃で１〜１２時間の熱処理を行い非晶質構造を有する半導体膜９０２の結晶化を行う。この温度の結晶化に先立っては、４００〜５００℃で１時間程度の熱処理を行い、半導体膜中の含有水素を放出させておくことも必要である。代表的な条件として、４５０℃で１時間の脱水素処理をした後、続いて５７０℃で８時間の熱処理を行う。このような熱結晶化法により、非晶質シリコン膜から結晶構造を有する結晶質半導体膜９０４が形成される（図１２（Ｂ））。
【００８２】
しかし、結晶質半導体膜９０４に残存する触媒元素の濃度はおよそ５×１０16〜２×１０18atoms/cm2である。触媒元素は半導体膜の結晶化には有効であるが、その後ＴＦＴを形成するための機能材料として使用する目的においては不要な存在となる。結晶質半導体膜中に残存する触媒元素は不純物として欠陥準位などを形成し、捕獲中心や再結合中心を形成したり、半導体接合の不良をもたらす。図１２（Ｃ）は触媒元素を除去するためのゲッタリング処理を説明するものであり、結晶質半導体膜中の触媒元素の濃度を１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することを目的としている。
【００８３】
まず、結晶質半導体膜９０４の表面に酸化シリコン膜などでマスク用絶縁膜９０５を１５０ｎｍの厚さに形成する。そして、能動層を形成する領域の外側に開口部９０６を設け、結晶質半導体膜の表面が露出した領域を形成する。そして、イオンドープ法やイオン注入法でリン（Ｐ）を添加して、結晶質半導体膜に選択的にリン（Ｐ）添加領域９０７を形成する。この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行うと、リン（Ｐ）添加領域９０７がゲッタリングサイトとして働き、結晶質半導体膜９０４に残存していた触媒元素をリン（Ｐ）添加領域９０７に偏析させることができる。
【００８４】
その後、マスク用絶縁膜９０５と、リン（Ｐ）添加領域９０７とをエッチングして除去することにより、触媒元素の濃度が１×１０17atms/cm3以下にまで低減された結晶質半導体膜９０８を得ることができる（図１２（Ｄ））。
【００８５】
また、図１３は結晶質半導体膜を形成する方法の他の一例を示す。図１３（Ａ）において基板９１０、非晶質構造を有する半導体膜９１１は図１２（Ａ）と同様なものを用いる。非晶質構造を有する半導体膜９１１上にはマスク用絶縁膜９１２を形成し、選択的に開口部９１４を形成する。その後、重量換算で１〜１００ppmの触媒元素を含む溶液を塗布して、触媒元素含有層９１３を形成する。触媒元素含有層９１３は開口部９１４のみで非晶質構造を有する半導体膜９１１と接触する構造が形成される。
【００８６】
次に、５００〜６５０℃で１〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜を形成する。この結晶化の過程では、触媒元素が接した半導体膜９１５から結晶化が進行し、基板９１０の表面と平行な方向（横方向）へ結晶化が進行する。こうして形成された結晶質半導体膜は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長しているため、結晶性が揃っているという利点がある。
【００８７】
結晶質半導体膜が形成された後、図１２（Ｃ）と同様に触媒元素を結晶質半導体膜から除去するゲッタリング処理を行う。先に形成された開口部９１４からリン（Ｐ）を添加して、結晶質半導体膜にリン（Ｐ）添加領域９１６を形成する。この状態で、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜に残存する触媒元素をリン（Ｐ）添加領域９１６に偏析させる（図１３（Ｃ））。
【００８８】
その後、マスク用絶縁膜９１２と、リン（Ｐ）添加領域９１６とをエッチングして除去することにより、触媒元素の濃度が１×１０17atms/cm3以下にまで低減された結晶質半導体膜９１７を得ることができる（図１３（Ｄ））。
【００８９】
[実施例４]
画素領域に接続するスティックドライバの回路構成は、走査線側に接続するものと、データ線側に接続するものとで異なる。図１４は走査線側に接続するスティックドライバの回路構成の一例を示す。このドライバ回路は、信号の入力側からシフトレジスタ回路１４０１、マルチプレクサ回路１４０２、ＮＡＮＤ回路１４０３、レベルシフタ回路１４０４、バッファ回路１４０５が設けられている。入力電圧は３Ｖでも良いが、シフトレジスタ回路にはレベルシフタを介して１６Ｖの電圧を入力する。また、バッファ回路１４０５には、レベルシフタ回路１４０４により３０Ｖに昇圧された信号が入力される。
【００９０】
シフトレジスタ回路１４０１、マルチプレクサ回路１４０２、ＮＡＮＤ回路１４０３などのＴＦＴは、Ｌiを３〜８μm（好ましくは４〜６μm）、Ｌovを１〜３μm（好ましくは１．５〜２．５μm）で形成する。耐圧を考慮しなければならないバッファ回路のＴＦＴは、Ｌiを６〜１５μm（好ましくは８〜１０μm）、Ｌovを１〜４μm（好ましくは２〜３μm）で形成する。
【００９１】
マルチプレクサ回路１４０２は、このようなデザインルールで作製されるスティックドライバのデータ線方向のサイズを小さくするために設ける。マルチプレクサ回路１４０２は、図１５に示すようにシフトレジスタ回路１５０１、ＮＡＮＤ回路１５０２、インバータ回路１５０３から成っている。また、マルチプレクサ回路１４０２は、シフトレジスタ回路１４０４で用いられるクロック信号の２倍の周波数を持つクロック信号を用いることによって、シフトレジスタ回路１４０４からの出力信号の１／４のパルス幅をもつ信号を出力する。そして、シフトレジスタ回路１４０４からの出力信号とマルチプレクサ回路１４０２からの出力信号をＮＡＮＤ回路１４０３に入力し、１段のシフトレジスタで２本の走査線を駆動する回路構成とすることによって、シフトレジスタ回路１４０１の段数を走査線の本数の半分に抑えている。
【００９２】
ＴＦＴは図１０（Ｆ）で示す構造を採用すれば良い。同図で示すようにソース・ドレイン間に一つのゲート電極を設けたシングルゲート構造に限らず、耐圧を高めるために複数のゲート電極を設けたマルチゲート構造で形成しても良い。
【００９３】
[実施例５]
耐圧と放熱効果を考慮したＴＦＴについて他の一例を図２２と図２３を用いて説明する。図２２（Ａ）において、絶縁表面を有する基板７５０上にＷ、Ｍｏなどの高融点金属膜７５１を０．５〜２μm（代表的には１μm）の膜厚で形成する。好適にはＷを用いる。その上にポリシリコン膜７５２を減圧ＣＶＤ法で１００〜３００nm（代表的には２００nm）の厚さで形成する。減圧ＣＶＤ法で形成するｎ型ポリシリコン膜７５２はリンが添加され、比抵抗５００μΩ・cm程度の膜を減圧ＣＶＤ法で形成する。
【００９４】
そして、図２２（Ｂ）において７５３、７５４で示すように、所定のパターンに高融点金属膜７５１とポリシリコン膜７５２をエッチングする。そして、酸化窒化シリコン膜７５５を２〜１０μmの厚さに形成する。その後、ＣＭＰ（Chemical-Mechanical Polishing：化学的・機械的ポリッシング）法を用いて表面を平坦化すると共に、ポリシリコン膜７５４を露出させる。酸化窒化シリコン膜に対するＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いると良い。
【００９５】
ＣＭＰ処理によりポリシリコン膜７５４も５０〜１００nmエッチングされる。図２２（Ｃ）はその状態の基板に結晶質半導体膜７５６が形成された状態を示している。結晶質半導体膜は、レーザー結晶化法や熱結晶化法により作製するが、その他に図１１〜１３に示す触媒元素を用いる結晶化法を適用することもできる。半導体膜の厚さは５０〜１５０nm、好適には１００nmの厚さで形成する。結晶質半導体膜は１００nm程度の厚さが最も配向性がよくなり、触媒元素を用いた結晶化法ではその傾向が顕著である。スティックドライバのＴＦＴはオフ電流値が増加しても回路動作上さほど問題とならず、むしろ配向性を高めキャリアの移動度などを向上させる効果を得るためにこのような厚さとする。
【００９６】
この結晶質半導体膜を光露光プロセスを経て、エッチング処理により半導体膜を島状に形成する。島状の半導体膜７５７は、図２２（Ｄ）に示すようにポリシリコン７５４と一部が重なるように形成する。図２２（Ａ）はこの状態の上面図を示し、図中に示すＡ−Ａ'断面が図２２（Ｄ）の断面図に対応している。島状の半導体膜７５７上にゲート絶縁膜として用いる酸化窒化シリコン膜や酸化シリコン膜などの絶縁膜７５８を１００〜２００nmの厚さで形成する。
【００９７】
図２２（Ｄ）に示す第１の形状の導電層７６０（第１の導電膜７６０ａ、第２の導電膜７６０ｂから成る）はレジストマスク７５９を用いて実施例１と同様にして第１のエッチング処理により形成する。第１の形状の導電層７６０は、ポリシリコン７５４と一部が重なるように形成する。その後、第２のエッチング処理により、第２の形状の導電層７６２を（第１の導電膜７６２ａ、第２の導電膜７６２ｂから成る）形成する。この段階で行うドーピングは、実施例１で示す第２のドーピング処理と同様にして行うものであり、島状の半導体膜７５７に第２の不純物領域７６４を形成する。この領域のｎ型不純物の濃度は１×１０17〜１×１０19atoms/cm3の濃度となるようにする。
【００９８】
次に、第２の形状の導電層７６２の一部を覆うレジストマスク７６５を形成し、実施例１で示す第１のドーピング処理と同様な条件で第１のドーピング処理を行う。第１の不純物領域のｎ型不純物の濃度は１×１０20〜１×１０21atomic/cm3の濃度範囲となるようにする。図２２（Ｂ）は図２２（Ｇ）においてレジストマスクを除去した状態の上面図を示し、図中に示すＢ−Ｂ'断面が図２２（Ｇ）の断面図に対応している。
【００９９】
図２２（Ｈ）において、熱伝導層を含む層間絶縁膜も実施例１と同様にして形成されるものであり、第１の層間絶縁膜７６８、熱伝導膜７６９、第２の層間絶縁膜７７０、第３の層間絶縁膜７７１を形成する。そして、ソース配線７７４、ドレイン配線７７２、ゲート配線７７３を形成する。また、熱伝導層を形成する前または後に、４００〜６００℃の熱処理を行い第１及び第２の不純物領域に添加した不純物元素を活性化させる。
【０１００】
こうして作製されるｎチャネル型ＴＦＴ７８０は、島状の半導体膜７５７にチャネル形成領域７８１、ソース領域７８３（第１の不純物領域７６７で形成されるもの）、ＬＤＤ領域７８２、７８４（第２の不純物領域７６４で形成されるもの）が形成される。また、ＬＤＤ領域と重なるポリシリコン膜７５３はドレインとして機能する。図２２（Ｃ）は図２２（Ｈ）においてレジストマスクを除去した状態の上面図を示し、図中に示すＣ−Ｃ'断面が図２２（Ｈ）の断面図に対応している。
【０１０１】
ピンチオフ電圧よりも高い電圧が印加されるとＴＦＴの特性を劣化させるホットキャリア効果がしばしば問題となるが、ＬＤＤはこれを抑制することができる。また、図２２（Ｈ）で示すようにドレイン領域をＬＤＤ領域の下部に形成することにより、ピンチオフ領域をゲート絶縁膜界面から遠ざけることができ、ホットキャリア効果を低減させるのに効果がある。
【０１０２】
[実施例６]
実施例５において、結晶質半導体膜を触媒元素を用いて作製する一例を図２４に示す。図２４（Ａ）に示すように、実施例５と同様に基板７５０上に高融点金属膜７５１、ポリシリコン膜７５２、酸化窒化シリコン膜７５５を形成する。その上に、非晶質半導体膜７９０は、非晶質シリコン、非晶質シリコン・ゲルマニウムなどの材料を用い、５０〜１５０nm、好適には１００nmの厚さで形成する。非晶質半導体膜７９０上にはマスク用絶縁膜７９１を形成し、選択的に開口部７９５を形成する。その後、重量換算で１〜１００ppmの触媒元素を含む溶液を塗布して、触媒元素含有層７９２を形成する。触媒元素含有層７９２は開口部７９１のみで非晶質半導体膜７９０と接触する構造が形成される。この開口部はソース領域が形成される部分に合わせて形成する。
【０１０３】
次に、図２４（Ｂ）に示すように、５００〜６５０℃で１〜２４時間、例えば６００℃、１２時間の熱処理を行い、結晶質半導体膜を形成する。この結晶化の過程では、触媒元素が接した半導体膜７９３から結晶化が進行し、基板７５０の表面と平行な方向（横方向）へ結晶化が進行する。この結晶化は、図２５で示すように、触媒元素が接した半導体膜７９３から放射状に結晶成長が進行する。即ち、結晶成長の方向がキャリアの流れる方向と一致させることができる。その結果、移動度などの電流輸送特性を向上させることができる。
【０１０４】
こうして図２４（Ｃ）に示すように、結晶質半導体膜７９４を得ることができる。しかし、結晶化の工程において触媒元素を添加した場合には、結晶質半導体膜７９４に触媒元素が１×１０17atms/cm3以上の濃度で残存するために、ゲッタリング処理を行って、少なくともＴＦＴのチャネル形成領域から触媒元素を除去することが望ましい。
【０１０５】
ゲッタリング処理は実施例５において、熱伝導層の形成前または後に行う活性化のための熱処理と同時に行うことができる。この場合、図２４（Ｄ）に示すように、第１の不純物領域がゲッタリングサイトとなり、この領域に触媒元素を偏析させることができる。これは、リンによるゲッタリング作用を利用するものである。
【０１０６】
[実施例７]
本実施例は、耐圧と放熱効果を考慮した、スティックドライバに適したＴＦＴの作製方法について、実施例１または実施例５と異なる他の一例を示す。まず、図２６（Ａ）において、絶縁表面を有する基板２２０上に、実施例５と同様にして高融点金属膜２２１、ｎ型のポリシリコン膜２２２、酸化窒化シリコン膜２２３、島状の結晶質半導体膜２２４〜２２６を形成する。島状の結晶質半導体膜２２６は、一部がｎ型のポリシリコン膜２２２と重なるように形成する。
【０１０７】
次に、図２６（Ｂ）に示すようにマスク絶縁膜２２７を形成し、レジストマスク２２８を形成した後、イオンドープ法によりｎ型の不純物（ドナー不純物）をドーピングして第１の不純物領域２２９、２５２を形成する。代表的にはリンを用い、この領域に添加する不純物濃度は２×１０16〜５×１０19/cm3となるようにする。ここで、第１の不純物領域２５２は一部がｎ型のポリシリコン膜２２２と重なるように形成する。
【０１０８】
このドーピング処理の後に、図２６（Ｃ）に示すように、マスク絶縁膜２２７を除去して、１００〜２００nmの厚さでゲート絶縁膜２３０を形成する。その上に、導電膜２３１としてＷ膜を２００〜４００nmの厚さに形成する。導電膜２３１は、図２６（Ｄ）に示すように光露光プロセスによりレジストマスク２３２を形成し、エッチングによりゲート電極２３３〜２３５を形成する。ゲート電極２３４は、第１の不純物領域２２９と一部が重なるように形成する。
【０１０９】
そして、図２６（Ｅ）に示すように、レジストマスク２３６を形成し、ｐチャネル型ＴＦＴを形成する島状の結晶質半導体膜２２４にｐ型の不純物（アクセプタ不純物）をドーピングし、第３の不純物領域２３７を形成する。代表的にはボロンを用い、この領域に添加する不純物濃度は２×１０20〜２×１０21/cm3となるようにする。
【０１１０】
図２６（Ｆ）では、レジストマスク２３８を形成し、ｎ型の不純物（ドナー不純物）をドーピングして第２の不純物領域２３９、２４０を形成する。その後の工程は実施例１または実施例５に従うものとし、第１の層間絶縁膜２４１、熱伝導層２４２、第２の層間絶縁膜２４３、第３の層間絶縁膜２４４、ソースまたはドレイン配線２４５〜２５０とゲート配線２５１を形成する。（図２６（Ｇ））
【０１１１】
こうして、スティックドライバの駆動回路を形成するｐチャネル型ＴＦＴ２６０、ｎチャネル型ＴＦＴ２６１、２６２を形成することができる。ｐチャネル型ＴＦＴ２６０はチャネル形成領域２６３、第３の不純物領域からソースまたはドレイン領域２６４が設けられている。ｎチャネル型ＴＦＴ２６１には、チャネル形成領域２６５、ゲート電極２８８と重なり第１の不純物領域で形成されるＬＤＤ領域２６６、第２の不純物領域で形成されるソースまたはドレイン領域２６７が設けられている。また、ｎチャネル型ＴＦＴ２６２には、チャネル形成領域２６８、第１の不純物領域により形成されるＬＤＤ領域２７０、第２の不純物領域により形成されるソース領域２６９が設けられ、ＬＤＤ領域２７０に接するｎ型のポリシリコン膜２２２がドレイン領域として機能する。
【０１１２】
特に、ｎチャネル型ＴＦＴ２６２の構造は走査線側に設けるスティックドライバのバッファ回路に用いるのに適している。バッファ回路のｎチャネル型ＴＦＴにはピンチオフ電圧よりも高い電圧が印加されるため、ホットキャリア効果による劣化が発生しやすくなる。しかし、図２６（Ｇ）で示すようにドレイン領域をＬＤＤ領域の下部に設けた構造とすることにより、ピンチオフ点をゲート絶縁膜界面から遠ざけることが可能となり、ホットキャリア効果を防止するのに効果がある。また、図２で説明したように、ＴＦＴが発熱するときの最高温度領域はチャネル形成領域のドレイン側であるが、Ｗ膜２２１はその熱を周辺に拡散させる熱伝導体としての効果も有する。
【０１１３】
[実施例８]
図２７で示すｎチャネル型ＴＦＴ２７０、２７１は実施例７とほぼ同様にして作製されるものである。ｎチャネル型ＴＦＴ２７０には、チャネル形成領域２８０、第１の不純物領域で形成されるＬＤＤ領域２８１、第２の不純物領域で形成されるソースまたはドレイン領域２８２が設けられている。ｎチャネル型ＴＦＴ２７１と図２６（Ｇ）で示すｎチャネル型ＴＦＴ２６１との相違点はＬＤＤ領域の有無であり、ｎチャネル型ＴＦＴ２７１にはＬＤＤ領域が設けられていない。このような構造の違いは、図２６（Ｂ）に示す工程において、レジストマスク２２８のパターンを変更することによって形成することができる。即ち、島状の半導体膜２２６の全面を覆うレジストマスクを形成する。
【０１１４】
ｎチャネル型ＴＦＴ２７１はゲート電極２８９がｎ型のポリシリコン膜２８５上に延在するように設けられている。また、チャネル形成領域２８３も同様にｎ型のポリシリコン膜２８５上に延在している。チャネルはゲート電極２８９に沿って、また、そこからｎ型のポリシリコン膜２８５で形成されるドレイン領域２８５にかけて形成される。ピンチオフ点は電界が集中するドレイン近傍に形成される。しかし、ドレインをゲート絶縁膜から離して形成することにより、ピンチオフ点をゲート絶縁膜との界面から遠ざけることができる。その結果、ホットキャリア効果による劣化を防ぐことができる。
【０１１５】
一方、図２７ではソースまたはドレイン配線２７４〜２７７とゲート配線２７８が層間絶縁膜２７２、２７３上に形成されている。これらの配線は、一例として配線２７４の構成として示すように、Ｗ膜２７９及びｎ型のポリシリコン膜２９０により形成される下側配線とコンタクトを形成し、回路を形成することができる。
【０１１６】
[実施例９]
スティックドライバを接続する画素領域の構成の一例を図１６と図１７を用いて説明する。図１６（Ａ）で示すのは液晶表示装置の画素領域の構成を示す上面図である。走査線１６５１とデータ線１６５５が交差して一つの画素が形成される。その交差点には画素ＴＦＴ１６５８が設けられている。ここで示す画素ＴＦＴはボトムゲート型の構造であり、ソース・ドレイン電極１６５６の一方はデータ線１６５５と接続し、他方は画素電極１６５７と接続している。液晶の駆動に必要な保持容量１６５９はゲート電極１６５２と同じ層で形成される容量配線１６５３と、ゲート絶縁膜と同じ層で形成される絶縁膜を介して画素電極１６５７との間で形成している。図１６（Ｂ）はその等価回路を示す。
【０１１７】
画素ＴＦＴの構造は何ら限定されるものではないが、例えば、図１７（Ａ）で示すチャネル保護型のボトムゲート型ＴＦＴで形成することができる。これは、基板１７０１上にＴａ、Ｃｒ、Ｍｏ、Ａｌなどでゲート電極１７０２を形成する。その後、窒化シリコン膜から成る第１の絶縁膜１７０３、酸化シリコン膜または酸化窒化シリコン膜から成る第２の絶縁膜からゲート絶縁膜１７０４を形成する。その上にゲート電極１７０２と一部が重なるように非晶質構造を有する半導体膜１７０５を形成する。１７０６は窒化シリコンなどで形成されるチャネル保護膜であり、ソース・ドレイン領域を形成するエッチング加工のときに非晶質構造を有する半導体膜１７０５がエッチングされない構造となっている。非晶質構造を有する半導体膜１７０５の代表的な材料は非晶質シリコンであり、プラズマＣＶＤ法で１００〜２５０nmの厚さに形成する。ｎ型またはｐ型不純物が添加された半導体膜１７０７は、最初非晶質構造を有する半導体膜１７０５と重ねて設けておく。
【０１１８】
次いで、ソース・ドレイン電極１７０８をＣｒ、Ｔｉ、Ｔａなどで形成する。このソース・ドレイン電極１７０８をマスクとしてｎ型またはｐ型不純物が添加された半導体膜１７０７はエッチング処理により２つの領域に分割されている。その後、透明導電膜で画素電極１７０９を形成する。透明導電膜には酸化インジウム・スズ（Ｉｎ2Ｏ3：ＳｎＯ2、ＩＴＯ）や酸化亜鉛（ＺｎＯ）、酸化インジウム・スズと酸化亜鉛の化合物、酸化ガリウム（Ｇａ2Ｏ3）を添加した酸化亜鉛などを用いる。最後に、窒化シリコンまたは酸化シリコンなどで保護膜１７１０を形成して画素ＴＦＴが完成する。
【０１１９】
また、図１７（Ｂ）は保護膜１７１１の上にアクリルなどの有機樹脂材料で形成される平坦化膜１７１２が形成され、その上に画素電極１７１３が形成された構造ある。コンタクトホールを介して画素電極を画素ＴＦＴと接続する構造とすることで、開口率を向上させることが可能なり、また、表面を平坦化することによりディスクリネーションなど液晶の配向の乱れを低減させることができる。
【０１２０】
一方、図１７（Ｃ）は順スタガ型のＴＦＴであり、基板１７１４上にソース・ドレイン電極１７１５が形成され、その上に半導体膜１７１６、ゲート絶縁膜１７１７、ゲート電極１７１８が形成される。さらに、画素電極１７１４、保護絶縁膜１７２０が形成されている。
【０１２１】
図１７（Ｄ）は逆スタガ型のＴＦＴであり、特に反射型の液晶表示装置に適した構造を示す。基板１７２１上にゲート電極１７２２が形成され、これと同じ膜を用いて画素電極１７２１９を形成する領域に島状領域１７２３を形成する。島状領域１７２３は５〜１０μmの大きさとして１画素内に複数個形成し、ピッチも１０〜２０μm程度とする。そして、第１の絶縁膜１７２４、第２の絶縁膜１７２５を全面に形成する。その上にゲート電極１７２２と一部が重なるように非晶質構造を有する半導体膜１７２６を形成する。１７２７は窒化シリコンなどで形成されるチャネル保護膜であり、１７２８はｎ型またはｐ型不純物が添加された半導体膜である。
【０１２２】
次いで、配線１７３０、画素電極１７２９をＣｒ、Ｔｉ、Ｔａなどと導電膜とＡｌまたはＡｇを積層して形成する。画素電極１７２９の下側には、非晶質構造を有する半導体膜１７３１とｎ型またはｐ型不純物が添加された半導体膜１７３２を島状に形成して、画素電極１７２９の表面が凹凸形状になるようにする。半導体膜１７３１、１７３２は複数個形成し、その大きさと配列させるピッチは３〜１０μm程度とする。
【０１２３】
従って、凹凸形状は、半導体膜１７３１、１７３２によるピッチの小さな凹凸と、島状領域１７２３によるピッチの大きな凹凸の２つが重畳したものとなる。このような画素の構成とすることにより、反射型の液晶表示装置において鏡面反射が防止され、特に白表示のときの表示品位を向上させることができる。
【０１２４】
ＴＦＴの特性と製造コストとの観点からはボトムゲート型のＴＦＴが多くの場合使用されるが、本発明のスティックドライバは、画素領域をタンタルと酸化タンタルを組み合わせて形成されるＭＩＭ型の素子で形成したものに対しても応用することができる。
【０１２５】
[実施例１０]
図１８は本発明のスティックドライバを用いて液晶表示装置の組み立てる様子を模式的に示す図である。第１の基板には画素領域１８０３、外部入出力端子１８０４、接続配線１８０５が形成されている。点線で囲まれた領域は、走査線側のスティックドライバ貼り合わせ領域１８０１とデータ線側のスティックドライバ貼り合わせ領域１８０２である。第２の基板１８０８には対向電極１８０９が形成され、シール材１８１０で第１の基板１８００と貼り合わせる。シール材１８１０の内側には液晶が封入され液晶層１８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとする。
【０１２６】
スティックドライバ１８０６、１８０７は図６で説明したように、データ線側と走査線側とで回路構成が異なるが、いずれにしても第３の基板１８１４から切り出されたものである。スティックドライバは第１の基板に実装するが、その方法は図８及び９で説明するようにＣＯＧ法を採用する。外部入出力端子１８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）１８１２を貼り付ける。ＦＰＣ１８１２の接着強度を高めるために補強板１８１３を設けても良い。こうして液晶表示装置を完成させることができる。スティックドライバは第１の基板に実装する前に電気検査を行えば液晶表示装置の最終工程での歩留まりを向上させることができ、また、信頼性を高めることができる。
【０１２７】
[実施例１１]
スティックドライバは単純マトリクス型表示装置の駆動回路にも適用できる。図１９はその一例を示し、第１の基板１９０１及び第２の基板１９０５にはそれぞれスティックドライバ１９０４、１９０５が実装されている。画素領域１９０３は、第１の基板側１９０１に形成された複数の短冊状の電極と、第２の基板側に形成された複数の短冊状の電極とが交差して形成される。第１及び第２の基板に実装されたスティックドライバは、それぞれの基板に対応して設けられた画素電極に接続されている。
【０１２８】
図１９において、第１の基板と第２の基板との間に液晶層を介在させて液晶表示装置を形成することができる。また、図１９の構成とは異なるが、画素領域に自発光層を設けたＥＬ表示装置にも適用することができる。
【０１２９】
[実施例１２]
スティックドライバを実装することができる液晶表示装置は、実施例９で示すアクティブマトリクス型の画素構造や実施例１１で示す単純マトリクス型の画素構造の他に、ＩＰＳ(In-Plane Switching)方式（＝横電界方式）のアクティブマトリクス型の液晶表示装置やＭＶＡ（Multi-domain Vertical Alignment）液晶表示装置にも適用することができる。また、画素にＭＩＭ素子を配置したアクティブマトリクス型液晶表示装置にも適用することができる。
【０１３０】
[実施例１３]
スティックドライバは画素領域にエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料による自発光層を設けた表示装置（ＥＬ表示装置という）にも適用できる。ＥＬ表示装置は自発光層を画素電極上に形成するため、液晶表示装置のように対向側に設ける第２の基板を必ずしも必要としない。画素領域が形成される第１の基板は図６で示す構成と同等なものであり、画素領域の周辺に引出線、接続配線、外部入力端子が形成され、走査線側及びデータ線側にそれぞれスティックドライバを実装する。
【０１３１】
図２０（Ａ）はＥＬ表示装置の画素を示す図である。ＥＬ表示装置の画素領域には、代表的な形態としてスイッチング用ＴＦＴ２０５１と電流制御用ＴＦＴ２０５２が設けられている。スイッチング用ＴＦＴ２０５１のゲート電極２００２は走査線２００１に、ソース側はデータ線２００６に接続し、ドレイン電極２００８は電流制御用ＴＦＴ２０５２のゲート電極２００３に接続している。図２０（Ａ）で示すＴＦＴはボトムゲート型の例であり、半導体膜２００２、２００５は非晶質シリコン膜で形成されている。また、容量部２０５３は図示されていない絶縁膜を介して電流制御用ＴＦＴ２０５２のソース電極２０１０とゲート電極２００３とで形成されている。ソース電極２０１０は電流供給線２００７に接続している。ドレイン電極２００９は絶縁膜を介してその上層に形成される画素電極２０１１と接続する。これらのソース電極及びドレイン電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏなどの材料で形成すれば良く、Ｍｏ−Ｗなどの合金材料を用いても良い。画素電極２０１１はアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１３２】
図２０（Ｂ）は画素領域の等価回路を示す。自発光層２０５４は電流制御用ＴＦＴ２０５２に接続される。電流制御用ＴＦＴはＥＬ材料で形成する自発光層を駆動するために高い電流駆動能力を要求される。その目的からすれば、半導体膜は非晶質シリコン・ゲルマニウム合金膜で形成しても良い。
【０１３３】
絶縁膜（好ましくは樹脂）で形成されたバンク１６１２ａ、１６１２bにより形成された溝（画素に相当する）の中に発光層が形成される。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１３４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。例えば、ポリマー系材料以外にも、低分子系有機ＥＬ材料を用いることも可能である。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることもできる。
【０１３５】
ここでは、ＥＬ材料で形成される自発光層をＴＦＴで制御して駆動するアクティブマトリクス型のＥＬ表示装置の例を示したが、パッシブ型のＥＬ表示装置であっても、スティックドライバをその画素領域の周辺に設けることで同様に表示装置を完成させることができる。いずれにしても、画素領域と駆動回路とでは要求されるデザインルールが異なるので、それぞれを別の基板に形成し、その後組み合わせる本発明の方法は製造歩留まりを向上させる観点からも適している。
【０１３６】
[実施例１４]
実施例１０で示すようにスティックドライバが実装された表示装置を電気光学装置に搭載する方法の一例を図２１に示す。図２１は液晶表示装置の例であり、表示装置はスティックドライバ２１０８が実装される第１の基板２１０１と対向基板２１０２との間にシール材２１０４を介して液晶層２１０３が設けられている。さらに偏光版２１０５が設けられている。
【０１３７】
スティックドライバ２１０８は、図８または９で示すようにＡｕバンプなどにより入出力配線２１０６、２１０７と接続している。そして、信号処理回路、増幅回路、電源回路などの外部回路が形成されたプリント基板２１１０とＦＰＣ２１０９により接続し、画像表示に必要な信号をスティックドライバが実装された表示装置に伝達するようになっている。表示装置が透過型の液晶表示装置であれば、光源２１１２と導光体２１１４から成るバックライトが設けられている。
【０１３８】
筐体２１１４はこれらを包含するように設けられる。また、スティックドライバ２１０８には熱伝導膜が設けられているが、熱を外部に発散させるためにヒートシンク２１１１を設けておいても良い。ここで示す表示装置の実装方法は一例であり、電気光学装置の形態に合わせて適宣組み立てられるものである。
【０１３９】
[実施例１５]
本実施例では、スティックドライバを実装する表示装置を組み込んだ半導体装置について示す。このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２９と図３０に示す。
【０１４０】
図２９（Ａ）は携帯電話であり、本体２９０１、音声出力部９００２、音声入力部２９０３、表示装置２９０４、操作スイッチ２９０５、アンテナ２９０６から構成されている。表示装置２９０４はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４１】
図２９（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。表示装置９１０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４２】
図２９（Ｃ）はモバイルコンピュータ或いは携帯型情報端末であり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。表示装置９２０５はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４３】
図２９（Ｄ）はテレビ受像器であり、本体９４０１、スピーカー９４０２、表示装置９４０３、受信装置９４０４、増幅装置９４０５等で構成される。表示装置９４０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４４】
図２９（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。直視型の表示装置９５０２、９５０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４５】
図２９（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。表示装置９６０３はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４６】
図２９（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。表示装置９７０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４７】
図２９（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。表示装置９８０２はスティックドライバが実装されたアクティブマトリクス型及びパッシブ型の液晶表示装置やＥＬ表示装置を用いることができる。
【０１４８】
【発明の効果】
本発明によれば、特に、３０Ｖ程度の電圧を印加して駆動する走査線側のスティックドライバにおいて、熱伝導膜を設けることにより放熱効果を高めることができる。その結果、回路の動作を安定化させ液晶表示装置やＥＬ表示装置をはじめとする半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のスティックドライバを形成するＴＦＴの断面構造図。
【図２】 Ｖg＝３０Ｖ、Ｖd＝３０Ｖを印加したｎチャネル型ＴＦＴの温度分布のシミュレーション結果を示す図。
【図３】 熱伝導膜とするＤＬＣ膜と、窒化シリコン膜とを積層して形成するときの構造を説明する図であり、各構成元素の組成分布を説明する図。
【図４】 スティックドライバの入出力端子部の構成を説明する断面図。
【図５】 スティックドライバの外観を示す斜視図。
【図６】 スティックドライバを実装する表示装置の構成を説明する図。
【図７】 画素領域とスティックドライバの回路構成を説明するブロック構成図。
【図８】 スティックドライバの実装方法の一例を説明する図。
【図９】 スティックドライバの実装方法の一例を説明する図。
【図１０】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図１１】 結晶質半導体膜の作製方法の一例を説明する図。
【図１２】 結晶質半導体膜の作製方法の一例を説明する図。
【図１３】 結晶質半導体膜の作製方法の一例を説明する図。
【図１４】 走査線に接続するスティックドライバの駆動回路の構成を説明する図。
【図１５】 走査線の駆動回路みに設けるマルチプレクサ回路の構成を説明する図。
【図１６】 液晶表示装置における画素の構成の一例を説明する上面図と回路図。
【図１７】 非晶質半導体膜を用いて作製される画素ＴＦＴの断面構造を説明する図。
【図１８】 スティックドライバを実装する液晶表示装置の主要構成要素の組み立て図。
【図１９】 スティックドライバを実装する単純マトリクス型表示装置の概念図。
【図２０】 ＥＬ表示装置の画素領域の構成の一例を説明する上面図と回路図。
【図２１】 表示装置を電気光学装置の筐体に装着する一例を説明する図。
【図２２】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図２３】 スティックドライバ上に形成するＴＦＴの作製工程を説明する上面図。
【図２４】 結晶質半導体膜の作製方法の一例を説明する図。
【図２５】 結晶質半導体膜の作製方法の一例を説明する図。
【図２６】 スティックドライバ上に形成するＴＦＴの作製工程を説明する図。
【図２７】 スティックドライバ上に形成するＴＦＴの構造を説明する図。
【図２８】 半導体装置の一例を説明する図。
【図２９】 半導体装置の一例を説明する図。
Claims (6)
- 絶縁表面を有する基板上に設けられた高融点金属膜と、前記高融点金属膜上に設けられ、ＴＦＴのドレイン領域として機能するポリシリコン膜と、を有する２つの積層体と、
前記２つの積層体の周囲に前記２つの積層体の側面と接するように設けられた窒化シリコン膜と、
前記２つの積層体及び前記窒化シリコン膜上に設けられ、ソース領域と、前記ソース領域の両端の側面の一方に接する第１のチャネル形成領域と、前記ソース領域の両端の側面の他方に接する第２のチャネル形成領域と、前記第１及び前記第２のチャネル形成領域を挟んで前記ソース領域と反対側にそれぞれ設けられた２つのＬＤＤ領域と、を有する島状の半導体膜と、
前記島状の半導体膜、前記ポリシリコン膜及び前記窒化シリコン膜を覆って設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１のゲート電極及び第２のゲート電極と、
前記第１のゲート電極、前記第２のゲート電極及び前記ゲート絶縁膜上に設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた熱伝導層と、を有する半導体装置であって、
前記ＬＤＤ領域と前記ポリシリコン膜とは、接していることを特徴とする半導体装置。 - 請求項１において、
前記熱伝導層上に設けられた第２の層間絶縁膜をさらに有することを特徴とする半導体装置。 - 請求項１または請求項２において、
前記熱伝導層は、熱伝導率が１０Ｗ／ｍ・Ｋ以上の絶縁膜であることを特徴とする半導体装置。 - 請求項３において、
前記熱伝導率が１０Ｗ／ｍ・Ｋ以上の絶縁膜は、炭素を主成分とすることを特徴とする半導体装置。 - 請求項３において、
前記熱伝導率が１０Ｗ／ｍ・Ｋ以上の絶縁膜は、ダイヤモンドライクカーボン、酸化アルミニウム及び窒化アルミニウムから選ばれた一つであることを特徴とする半導体装置。 - 請求項１乃至請求項５のいずれか一項において、
前記高融点金属膜は、タングステンまたはモリブデンを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123774A JP4531923B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123774A JP4531923B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001305584A JP2001305584A (ja) | 2001-10-31 |
| JP2001305584A5 JP2001305584A5 (ja) | 2007-06-07 |
| JP4531923B2 true JP4531923B2 (ja) | 2010-08-25 |
Family
ID=18634012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123774A Expired - Fee Related JP4531923B2 (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4531923B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940342B1 (ko) * | 2001-11-13 | 2010-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 구동방법 |
| US7749818B2 (en) * | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI269248B (en) | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| JP2004296963A (ja) | 2003-03-28 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US7123332B2 (en) * | 2003-05-12 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, electronic device having the same, and semiconductor device |
| JP2004361937A (ja) * | 2003-05-12 | 2004-12-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及びその作製方法 |
| JP4556404B2 (ja) * | 2003-09-11 | 2010-10-06 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| US7453531B2 (en) | 2003-11-22 | 2008-11-18 | Lg Display Co., Ltd. | LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device |
| US7972910B2 (en) | 2005-06-03 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of integrated circuit device including thin film transistor |
| JP5352045B2 (ja) * | 2005-06-03 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 集積回路装置の作製方法 |
| JP5167580B2 (ja) * | 2005-08-23 | 2013-03-21 | 日本電気株式会社 | 電子デバイス |
| EP1998374A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP2009289837A (ja) * | 2008-05-27 | 2009-12-10 | Oki Semiconductor Co Ltd | 半導体装置 |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| JP5735099B2 (ja) * | 2011-04-01 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法ならびに携帯電話機 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268360A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH11311802A (ja) * | 1998-02-09 | 1999-11-09 | Seiko Epson Corp | 電気光学パネル及び電子機器 |
| JP2000036598A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
-
2000
- 2000-04-25 JP JP2000123774A patent/JP4531923B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10268360A (ja) * | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JPH11311802A (ja) * | 1998-02-09 | 1999-11-09 | Seiko Epson Corp | 電気光学パネル及び電子機器 |
| JP2000036598A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001305584A (ja) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882012B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP4700160B2 (ja) | 半導体装置 | |
| US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
| US7176068B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7884369B2 (en) | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same | |
| US6737304B2 (en) | Process of fabricating a semiconductor device | |
| JP4845273B2 (ja) | 半導体装置およびその作製方法 | |
| US6777255B2 (en) | Electro-optical device and manufacturing method thereof | |
| US6963084B2 (en) | Semiconductor device having a storage capacitor | |
| JP4485078B2 (ja) | 半導体装置の作製方法 | |
| US20020149053A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US20070145372A1 (en) | Semiconductor device, and electronic apparatus | |
| JP4531923B2 (ja) | 半導体装置 | |
| JP2011066432A (ja) | 半導体装置 | |
| JP3901893B2 (ja) | 半導体装置およびその作製方法 | |
| JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
| JP2001330860A (ja) | 半導体装置及びその作製方法 | |
| JP4954365B2 (ja) | 半導体装置の作製方法 | |
| JP4080168B2 (ja) | 半導体装置の作製方法 | |
| JP4780830B2 (ja) | 電気光学装置およびその作製方法 | |
| JP5876947B2 (ja) | 半導体装置 | |
| JP4573953B2 (ja) | 半導体装置の作製方法 | |
| JP5315305B2 (ja) | 半導体装置 | |
| JP2013164593A (ja) | 半導体装置 | |
| JP2006146284A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |