JP4556404B2 - 表示装置及び電子機器 - Google Patents

Description

本発明は、画素部をマトリクス駆動するための周辺駆動回路の一部がアクティブマトリクス基板上に一体に形成された駆動回路内蔵型の表示装置及び電子機器に関するものである。

従来の表示装置、例えば液晶装置に用いられるアクティブマトリクス基板では、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路を基板上に作り込んだ駆動回路内蔵型のものが開発されている。この種の表示装置では、駆動回路を別の基板上に形成してその基板を実装するものと比較して、装置全体の小型化やコスト低減を図る上で有利となっている。

上述の液晶装置は、アクティブマトリクス基板と対向基板とがスペーサの混入されたシール材によって一定の間隔を保って貼り合わせられ、この一対の基板とシール材とにより形成された空間に液晶が封入された構造となっている。対向基板には、その内面側（液晶側）にＩＴＯ等の対向電極が全面に亘って形成されており、この対向基板の外周に沿って上述のシール材が枠状に設けられている。一方、アクティブマトリクス基板の内面側には、走査線と信号線とがマトリクス状に形成され、その交差部にＴＦＴ及び画素電極からなる画素部がそれぞれ形成されている。そして、この画素部がマトリクス状に形成された領域により矩形の表示領域が構成されている。

また、この表示領域の周辺部には、各走査線に対してパルス状の走査信号を順次に供給する走査線駆動回路や、各信号線に所定の画像信号を供給するデータ線駆動回路等からなる周辺駆動回路が、上記矩形の表示領域の端辺に沿うように配置されている。走査線駆動回路は、所定の走査線を選択する垂直シフトレジスタと走査線の電圧レベルを調整するレベルシフタを主体として構成され、一方、データ線駆動回路は、外部回路から受け取った画像信号を、同じく外部回路から受け取ったセレクト信号と対応する画素列のデータ線に出力するマルチプレクサを主体として構成されている。そして、走査線駆動回路及びデータ線駆動回路によりそれぞれ所定の走査線，信号線が選択されると、選択されたこれらのラインの交差部に位置する画素部に画像信号が供給されるようになっている。

ところで、上述の走査線駆動回路やデータ線駆動回路は、通常、数ＭＨｚ程度の周波数で駆動されており、対向基板上の対向電極とアクティブマトリクス基板上の周辺駆動回路との間に形成される寄生容量が問題となることは殆どない。つまり、このような寄生容量によって信号遅延が生じても、この遅延時間は信号書き込み時間に比べて十分小さいため、画像信号になまりが生じる虞は少ない。

これに対して、近年、より高品質な表示を得るために、周辺駆動回路には数十ＭＨｚ程度の高速駆動が要求されるようになってきている。この場合、書き込み時間が遅延時間に比べて十分大きいとはいえなくなるため、上述の寄生容量によって画像信号になまりが生じ、画質を劣化させる虞がある。そこで、下記特許文献１には、対向電極の内、周辺駆動回路と平面視重なる部分を除去することによって、上述の寄生容量をなくして駆動回路の動作を改善させた技術が開示されている。
特開平１１−１０１９８５号公報

しかし、特許文献１に記載されたように、周辺駆動回路との平面視重なる部分を除去した状態で対向電極を形成すると、対向電極とアクティブマトリクス基板とを導通させるための上下導通部の設置スペースが小さくなり、その結果、上下導通部における抵抗が高くなって表示不良が発生する虞があった。

本発明は、前記事情に鑑みてなされたものであって、寄生容量をなくして駆動回路の動作を改善させるとともに、上下導通部の設置スペースを充分に確保して表示不良を防止させることが可能な表示装置及びそのような表示装置を備えた電子機器を提供することを目的とする。

前記の目的を達成するために、本発明は以下の構成を採用した。
本発明の表示装置は、複数の走査線と、前記走査線に交差するように設けられた複数の信号線と、前記走査線と前記信号線との交差部にそれぞれ設けられた複数の画素電極と、前記各画素電極をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、一方の面に対向電極が設けられ、前記対向電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層とを備え、前記対向電極には、該対向電極と前記アクティブマトリクス基板との導通を確保するためにその外縁部から外側に張り出された上下導通部が設けられ、かつ前記対向電極の内、前記周辺駆動回路と平面視で重なる部分の一部または全部が除去されたことを特徴とする。

上述したように、対向電極の外縁部から外側に張り出された上下導通部が設けられているので、上下導通部の設置面積を広く確保することが可能となり、上下導通部における対向電極の駆動電流の抵抗を小さくすることができる。
また、周辺駆動回路に対する寄生容量が発生することがなく、周辺駆動回路の動作を改善させることができる。

また、本発明の表示装置は、先に記載の表示装置であって、前記対向電極の内、前記周辺駆動回路に内蔵された高速駆動回路と平面視で重なる部分が除去されたことを特徴とする。

上記構成により、寄生容量に対する影響が大きな高速駆動回路上に対向電極が重ねられることがなく、周辺駆動回路の動作を安定させることができる。

また、本発明の表示装置は、先に記載の表示装置であって、前記対向電極の内、前記周辺駆動回路に内蔵された前記高速駆動回路よりも低周波数で駆動する低速駆動回路と平面視で重なる部分が残存されたことを特徴とする。

周辺駆動回路に含まれる低速駆動回路は一般的に表示領域の周辺に形成されるため、上記構成を採用することで、対向電極の外縁部が表示領域の外側に位置する関係になり、表示領域の境界近傍の液晶層に対して画素電極と対向電極とから十分な電場を与えることができ、表示領域全体に渡って表示が乱れる虞がない。
また、低速駆動回路は寄生容量に対する影響が小さいため、低速駆動回路上に対向電極が重ねられても、周辺駆動回路の誤動作の可能性は極めて低い。

また、本発明の表示装置においては、前記高速駆動回路の一例として、シフトレジスタを例示できる。また前記低速駆動回路の一例として、レベルシフタまたはマルチプレクサを例示できる。

また、本発明の表示装置は、先に記載の表示装置であって、前記マルチプレクサに入力される全ての信号線上に前記対向電極が重ねられたことを特徴とする。

上記構成により、各信号線に対する寄生容量が同程度となり、回路動作の乱れを防止できる。

また本発明の表示装置は、先に記載の表示装置であって、前記対向電極の内、前記マルチプレクサに入力される信号線上に平面視で重なる部分が、前記各信号線において概ね均等に重ねられていることを特徴とする。この構成により、各信号線に対する寄生容量が同程度となり、回路動作の乱れを防止できる。

また、本発明の表示装置は、先に記載の表示装置であって、前記周辺駆動回路には、前記複数の画素電極の形成領域の両側に配置されるとともに前記走査線に接続された一対の走査線駆動回路が備えられ、前記対向電極は、各走査線駆動回路の各一部に概ね均等に重ねられていることを特徴とする。

上記構成により、寄生容量による走査線の出力パルスの遅延の程度を一対の走査線駆動回路において同程度にすることができ、回路動作の乱れを防止できる。

また、本発明の表示装置は、先に記載の表示装置であって、前記上下導通部が複数設けられていることを特徴とする。

上記構成により、対向電極の駆動電圧が対向電極全面において均一になり、表示の乱れが生じる虞がない。

次に本発明の電子機器は、先のいずれかに記載の表示装置が備えられていることを特徴とする。

上記構成により、対向電極の駆動電流が安定に供給され、かつ回路動作の乱れのない上記の表示装置を備えているので、表示に乱れのない電子機器を提供できる。

以上説明したように、本発明の表示装置によれば、対向電極の駆動電流が安定に供給され、かつ回路動作の乱れがないので、表示に乱れのない表示装置を提供することができる。

（表示装置）
本発明の実施形態を、図面を参照して説明する。図１は本発明の実施形態である表示装置の一例を示す図であって、アクティブマトリクス基板と対向電極の位置関係を示す平面模式図であり、図２は図１のＡ-Ａ’線に対応する断面模式図であり、図３は図１の表示装置の対向基板に形成された対向電極の平面視形状を示す平面模式図である。また、図４は図１の表示装置の回路構成を説明するための平面模式図である。更に図５は図１の表示装置に備えられたデータ線駆動回路の要部を示す図であって、図５Ａがデータ線駆動回路の構成を示す模式図であり、図５Ｂがマルチプレクサの回路構成を示す模式図である。尚、これらの図１〜図５は表示装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の表示装置の寸法関係とは異なる場合がある。

本実施形態の表示装置は、周辺駆動回路が一体に形成された周辺回路内蔵型の液晶表示装置として構成されており、図１及び図４に示すように、ハードガラスや石英等からなるアクティブマトリクス基板１００の中央部に矩形の表示領域１５０が設けられ、その表示領域１５０の外側周辺に、走査線駆動回路１２０，データ線駆動回路１１０及びこれらの回路１１０，１２０にクロック信号や画像信号等の所定の信号を供給する各種配線からなる周辺駆動回路が設けられている。データ線駆動回路１２０がアクティブマトリクス基板１００の一辺に沿って設けられ、走査線駆動回路１２０がこの一辺に隣接する２辺に沿って設けられている。

また図１に示すように、アクティブマトリクス基板１００の上にはシール材１６０が設けられている。シール材１６０は、表示領域１５０及び周辺駆動回路（走査線駆動回路１２０，データ線駆動回路１１０等）を囲むように設けられている。

表示領域１５０は、液晶表示装置の表示に使用する領域であって、図４に示すように、走査線１５５，信号線１５６がそれぞれＸ方向，Ｙ方向に複数形成されており、各走査線１５５，信号線１５６の交差部には、ＴＦＴ（薄膜トランジスタ）１５２と矩形の画素電極１５１とからなる画素部が形成されている。このＴＦＴ１５２のゲート及びソースはそれぞれ走査線１５５，信号線１５６に接続され、ドレインは画素電極１５１に接続されている。また、保持特性を高めるために、ドレインには画素電極１５１と並列に蓄積容量１５１ａが接続されている。

走査線駆動回路１２０は、図１、図２及び図３に示すように、高速駆動回路である垂直シフトレジスタ１２０ａ（シフトレジスタ）と、低速駆動回路であるレベルシフタ１２０ｂとを主体として構成されている。
シフトレジスタ１２０ａは、一垂直走査期間内に、クロック信号線（図示略）を介して外部制御装置から供給される基準クロック等に基づいて、走査線１５５に対してパルス状の走査信号Ｇ１，Ｇ２，・・・，Ｇｍを順次印加するものである。また、レベルシフタ１２０ｂは、シフトレジスタから発せられる走査信号Ｇ１…の電圧を昇圧若しくは降圧（レベルシフト）するものである。
また、シフトレジスタ１２０ａから発せられた走査信号Ｇ１…の電圧をレベルシフタ１２０ｂがレベルシフトする関係から、レベルシフタ１２０ｂはシフトレジスタ１２０ａよりも表示領域１５０寄りに配置されている。

ここで、低速駆動回路とは、高速駆動回路よりも低い周波数で駆動する回路を指す。即ち、高速駆動回路であるシフトレジスタ１２０ａが所定の駆動周波数で走査信号Ｇ１，Ｇ２，・・・，Ｇｍを順次印加するものであるのに対し、低速駆動回路であるレベルシフタ１２０ｂは、単に走査信号Ｇ１…の電圧をレベルシフトするものであって、シフトレジスタよりも低い駆動周波数で動作するものである。

また、図１、図４及び図５に示すように、データ線駆動回路１１０は、低速駆動回路である複数のマルチプレクサ１１０ａ…を主体として構成されている。図５に示すように、マルチプレクサ１１０ａの入力側には、外部に接続された図示略の外部制御装置から画像データ信号VIDEO INを入力するための画像信号入力線１１０ｂと、同じく図示略の外部制御装置からセレクト信号RSEL、SELB、GSEL、GSELB、BSEL、BSELBを入力するためのセレクト信号線１１０ｃ…とが接続されている。また、マルチプレクサ１１０ａの出力側には、画像信号ROUT、GOUT、BOUTを信号線１５６…に出力するための画像信号出力線１１０ｄが設けられている。

マルチプレクサ１１０ａは図示略の外部制御装置から受け取った画像データ信号VIDEO INを、上記セレクト信号RSEL、SELB、GSEL、GSELB、BSEL、BSELBと対応する画素列の信号線１５６…に出力する。そして、信号線１５６…への出力に同期して走査線駆動回路１２０から走査線に出力される走査信号Ｇ１，Ｇ２，・・・，Ｇｍにより各行の画素のスイッチングが行われ、画像が表示されるようになっている。

ここで、マルチプレクサ１１０ａは、高速駆動回路よりも低い周波数で駆動する低速駆動回路とされる。即ちマルチプレクサは、上述したように、画像データ信号VIDEO INを上記セレクト信号RSEL、SELB、GSEL、GSELB、BSEL、BSELBと対応する画素列の信号線１５６…に出力するものであり、シフトレジスタ１２０ａよりも低い駆動周波数で動作するものである。

また、図１に示すように、アクティブマトリクス基板１００の下辺側の端部には、外部制御装置を実装するための実装端子１４０が設けられており、この実装端子１４０を介して外部制御装置から走査線駆動回路１２０，データ線駆動回路１１０に対して各種信号が供給されるようになっている。
また、上述のように構成されたアクティブマトリクス基板１００上にはポリイミド等からなる配向膜（図示略）が形成され、さらにシール材１６０の内周側には、表示領域１５０の外周に沿って図示略のＣｒ、Ｎｉ等からなる遮光膜が形成されている。

なお、駆動能力を高めるために、表示領域１５０のＴＦＴ１５２及び周辺駆動回路に内蔵されたＴＦＴのそれぞれのチャネル領域には多結晶シリコンが用いられており、例えばアクティブマトリクス基板１００上に低温ポリシリコン技術を用いて形成されている。このようにＴＦＴのチャネル領域に電荷移動度の高い多結晶シリコンを用いることで、数十から数百ＭＨｚという高速駆動に対応できるようになっている。

次に、図１，図２及び図３に示すように、ガラス等からなる対向基板２００の内面側（液晶層５０側）には、ＩＴＯ等からなる透明な対向電極２２０が形成されている。更に、対向基板２００の内面側には、表示領域１５０の外周に沿って、Ｃｒ、Ｎｉ等からなる図示略の遮光膜が矩形枠状に形成されている。
この対向基板２００は、上述のシール材１６０によりアクティブマトリクス基板１００と貼り合わされ、シール材１６０内に設けられるスペーサ（図示略）により一定間隔を保って保持される。そして、この基板１００，２００とシール材１６０とにより形成される空間に液晶が充填され、液晶層５０が形成されている。また、シール材１６０の四隅の外側に設けられた導通剤１６１によって、アクティブマトリクス基板１００と対向基板２００との導通が図られている。

対向電極２２０は、図１及び図３に示すように、対向基板２００とほぼ平面視相似形状、即ち平面視略矩形状に形成されている。また対向電極２２０には、その外縁部２２０ａから外側に張り出した上下導通部２２０ｂ…が備えられている。上下導通部２２０ｂ…は、対向電極２２０の対角線上に沿って４つ形成されている。また、対向電極２２０には、一対の上下導通部２２０ｂ、２２０ｂと、外縁部２２０ａと、対向基板２００の外縁部２００ａとにより各々区画された除去部２２０ｃが４つ形成されている。除去部２２０ｃ…の形成領域においては、対向基板２００の基板面が露出している。

そして図１及び図４に示すように、アクティブマトリクス基板１００上に対向基板２２０が重ね合わされたときに、対向電極２２０は、データ線駆動回路１１０及び走査線駆動回路１２０と平面視で重なる部分の一部が除去された状態で重ね合わされる。即ち、対向電極２２０の除去部２２０ｃ…の形成位置が、走査線駆動回路１２０のシフトレジスタ１２０ａ及びデータ線駆動回路１１０マルチプレクサ１１０ａを除く部分に重なるようになっている。

走査線駆動回路１２０と対向電極２２０との位置関係については、図４に示すように、表示領域１５０（画素電極１５１の形成領域）の両側に配置された一対の走査線駆動回路１２０、１２０に対し、対向電極２２０が、各走査線駆動回路１２０，１２０の各一部（レベルシフタ１２０ｂ、１２０ｂ）に均等に重ねられている。即ち、対向電極２２０が、シフトレジスタ１２０ａよりも低周波数で駆動するレベルシフタ１２０ｂに平面視で重なる部分が残存された状態で重ねられている。

また、データ線駆動回路１１０と対向電極２２０との位置関係については、図４及び図５に示すように、マルチプレクサ１１０ａに入力される全ての信号線１１０ｂ、１１０ｃ…上に対向電極２２０が重ねられている。さらに夫々の信号線１１０ｂ、１１０ｃ…とその上に重なる対向電極２２０の平面視で重なる部分が概ね均等であることが最も望ましい。

このように、対向電極２２０は、データ線駆動回路１１０及び走査線駆動回路１２０、１２０に重なるが、走査線駆動回路１２０，１２０に含まれる高速駆動回路であるシフトレジスタ１２０ａと平面視重なる部分には重ならないようにその一部が除去される。
このように高速駆動の行なわれる周辺駆動回路に対向する位置に導電材料からなる対向電極２２０を設けないようにすることで、対向電極２２０と周辺駆動回路との間で寄生容量が発生することを未然に防止でき、周辺駆動回路の動作が改善されて、信号なまりの少ない高品質な表示が得られる。
なお、対向基板２００の対向電極２２０は、例えば、対向基板２００全面に亘ってＩＴＯ等からなる透明電極を形成し、平面視でシフトレジスタ１２０ａ等と重なる部分をエッチングにより除去して除去部２２０ｂを設けることで得られる。
特に、寄生容量に対する影響が大きな高速駆動回路（シフトレジスタ１２０ａ）上に対向電極２２０が重ねられることがなく、周辺駆動回路の動作を安定させることができる。

また、周辺駆動回路に含まれるレベルシフタ１２０ｂやマルチプレクサ１１０ａなどの低速駆動回路は、一般的に表示領域１５０の周辺に形成されるが、これら部分に対向電極２２０が重なることで、対向電極２２０の外縁部２２０ａが表示領域１５０の外側に位置する関係になり、表示領域１５０の境界近傍の液晶層５０に対して画素電極１５１…と対向電極２２０とから十分な電場を与えることができ、表示領域全体に渡って表示が乱れる虞がない。
また、レベルシフタ１２０ｂやマルチプレクサ１１０ａなどの低速駆動回路は寄生容量に対する影響が小さいため、これらの回路上に対向電極２２０が重ねられても、周辺駆動回路の誤動作の可能性は極めて低い。

更に、マルチプレクサ１１０ａに入力される全ての信号線１１０ｂ、１１０ｃ…上に対向電極２２０が重ねられることで、各信号線１１０ｂ、１１０ｃ…に対する寄生容量が同程度となり、回路動作の乱れを防止できる。
更にまた、対向電極２２０が各走査線駆動回路１２０，１２０の各一部に均等に重ねられているので、寄生容量による走査線の出力パルスの遅延の程度を一対の走査線駆動回路１２０，１２０において同程度にすることができ、回路動作の乱れを防止できる。

次に、図１に示すように、対向電極２２０の４つの上下導通部２２０ｂ…が、シール材１６０の外側に張り出された状態で配置されている。上下導通部２２０ｂ…はアクティブマトリクス基板１００上に備えられた導通剤１６１…に重ねられている。上下導通部２２０ｂ…と導通剤１６１…とによって、アクティブマトリクス基板１００と対向基板２００との導通が図られる。
このように、対向電極２２０の外縁部２２０ａから外側に張り出された上下導通部２２０ｂ…が設けられているので、上下導通部２２０ｂ…の設置面積を広く確保することが可能となり、上下導通部２２０ｂ…における対向電極２２０の駆動電流の抵抗を小さくすることができる。
また、上下導通部が複数設けられていることで、対向電極２２０の駆動電圧が対向電極２２０全面において概ね均一になり、表示の乱れが生じる虞がない。

次に、図６には、本発明の実施形態である表示装置の別の例を示す。図６は、表示装置のアクティブマトリクス基板と対向電極の位置関係を示す平面模式図である。図６に示す構成要素のうち、図１に示す表示装置の構成要素と同一の構成要素には、図１と同一の符号を付してその説明を省略する。

図６に示す表示装置では、対向電極２２０の四隅の上下導通部２２０ｂ…に加えて、更に３つの上下導通部２２０ｄ…が追加されている。追加された上下導通部２２０ｄ…は、アクティブマトリクス基板１００の外周縁の内、外部端子１４０が設けられていない３つの辺のほぼ中央に重なるように形成されている。そして、各上下導通部２２０ｄ…の下側には、導通剤１６２…が配置されている。導通剤１６２…はアクティブマトリクス基板１００の外周縁に隣接して配置されている。

このように、上下導通部を更に増やすことで、対向電極２２０の駆動電圧が対向電極全面においてより均一になり、表示の乱れが生じる虞がなくなる。

（電子機器）
次に、以上詳細に説明した表示装置を備えた電子機器の実施の形態について図７〜図１１を参照して説明する。

先ず図７に、このように表示装置を備えた電子機器の概略構成を示す。
図７において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の表示装置としての液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。

表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に駆動回路１００４に出力する。

駆動回路１００４は、走査線駆動回路１２０及びデータ線駆動回路１１０によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１０を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。

次に、図８〜図１１に、このように構成された電子機器の具体例を夫々示す。
図８は、液晶プロジェクタの一例を示す断面図である。この液晶プロジェクタ１１００は、前述の表示装置１０をＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして備えた投写型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投射された白色光は、ライトガイド１１０４の内部で複数のミラー１１０６に誘導され、２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に対応する光成分Ｒ，Ｇ，Ｂに分けられる。そして、これらの光成分Ｒ，Ｇ，Ｂはそれぞれ各色に対応するライトバルブ１０Ｒ，１０Ｇ，１０Ｂにより変調され、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーン等に投写される。

図９は、ラップトップ型のパーソナルコンピュータの一例を示す正面図である。このパーソナルコンピュータ１２００は、本体１２０４にＣＰＵ，メモリ，モデム，キーボード１２０２を備え、更に、上述した表示装置１０を表示部としてトップカバーケース内に備えている。

図１０は、ページャの一例を示す分解斜視図である。ページャ１３００は、前述の表示装置１０を表示部として備え、この表示装置１０は、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に金属フレーム１３０２内に収容されている。

なお、このページャ１３００は、図１１に示すように、回路部を外付けすることもできる。例えば、このようなページャでは、表示情報処理回路１００２を含むＩＣ１３２４がポリイミドテープ１３２２上に実装されたＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０が、異方性導電フィルムを介して、アクティブマトリクス基板１に物理的且つ電気的に接続されている。

なお、本実施形態の表示装置は、図８〜図１１に示した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の表示部として用いることができる。

したがって、本電子機器は、上記実施形態の表示装置を表示部として備えているので、高品位の画像表示が可能な表示部を有する電子機器を実現することができる。

なお、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

本実施形態では、対向電極２２０の内、上述の周辺駆動回路の一部に重なる部分のみ除去した構成となっているが、周辺駆動回路の全部に重なる部分を除去した構成としてもよい。また、本実施形態では上下導通部２２０ｂを複数形成した構成になっているが、対向電極２２０の形状が比較的小さい場合は、上下導通部２２０ｂが１つであっても良い。
更に、本実施形態ではマルチプルプレクサ１１０ａの信号線１１０ｂ、１１０ｃ…全体に対向電極２２０が重なる構成になっているが、信号線１１０ｂ、１１０ｃ…全体に対向電極２２０が重ならない構成であってもよい。

また、アクティブマトリクス基板１００には、上述の走査線駆動回路１２０，データ線駆動回路１１０の他に、サンプルホールド回路、プリチャージ回路を形成してもよい。このプリチャージ回路はデータ線駆動回路の信号線１５６への画像信号の書き込み負荷を低減するために、信号線１５６を、画像信号のサンプリングに先行するタイミングで所定電位にプリチャージするものであり、データ線駆動回路の補助的機能とみなすこともできる。このプリチャージ回路は、シフトレジスタと同様に高速駆動が要求されることから、アクティブマトリクス基板１００上にプリチャージ回路を形成する場合には、対向基板２００の対向電極２２０の内、このプリチャージ回路やプリチャージ回路に信号を供給するプリチャージ信号線と平面視で重なる部分をエッチング等により除去することが望ましい。

さらに、本実施形態では、走査線１５５を二つの走査線駆動回路１２０により両側から駆動する構成となっているが、走査線１５５に供給される走査信号の遅延が問題にならない場合には、一方の走査線駆動回路１２０を省略して、一つの走査線駆動回路１２０により走査線１５５を駆動するようにしてもよい。

また、対向基板２００には、表示装置の用途に応じてカラーフィルタが設けられ、隣接するカラーフィルタの間にはＣｒ，Ｎｉ，Ａｌ等の金属材料或いは、Ｃ（カーボン）やＴｉ（チタン）等をフォトレジストに分散させた樹脂ブラック等の遮光層が設けられる。なお、表示装置を、例えばプロジェクタのライトバルブ等の色光変調素子として用いる場合には、対向基板２００には、カラーフィルタは設けられずに遮光膜が形成される。また、必要に応じて表示装置に光を照射するフロントライトやバックライトを設けてもよい。

さらに、表示装置の液晶層５０には、ＴＮ液晶，ＳＴＮ液晶等のように初期の配向状態を配向膜によって規定されるものの他、高分子中に液晶分子を、配向状態がランダムとなるように分散させた高分子分散型液晶を用いることもできる。

図１は本発明の実施形態である表示装置のアクティブマトリクス基板と対向電極の位置関係を示す平面模式図。 図２は図１のＡ-Ａ’線に対応する断面模式図。 図３は図１の表示装置の対向基板に形成された対向電極の平面視形状を示す平面模式図。 図４は図１の表示装置の回路構成を説明するための平面模式図。 図５は図１の表示装置に備えられたデータ線駆動回路の要部を示す模式図。 図６は本発明の実施形態である表示装置の別の例を示す図であって、アクティブマトリクス基板と対向電極の位置関係を示す平面模式図。 図７は本発明の実施形態である電子機器の機能的な構成を示すブロック図。 図８は電子機器の一例としての液晶プロジェクタを示す断面図。 図９は電子機器の他の例としてのパーソナルコンピュータを示す正面図。 図１０は電子機器の他の例としてのページャを示す分解斜視図。 図１１は電子機器の他の例としてのＴＣＰを用いた液晶装置を示す斜視図。

符号の説明

３０…液晶層、１００…アクティブマトリクス基板、１１０…データ線駆動回路（周辺駆動回路）、１１０ａ…マルチプレクサ（低速駆動回路）、１１０…ｂ、１１０ｃ信号線、１２０…走査線駆動回路（周辺駆動回路）、１２０ａ…シフトレジスタ（高速駆動回路）、１２０ｂ…レベルシフタ（低速駆動回路）、１５１…画素電極、１５５…走査線、１５６…信号線、２００…対向基板、２２０…対向電極、２２０ａ…外縁部、２２０ｂ、２２０ｄ…上下導通部

Claims (7)

1. 複数の走査線と、前記走査線に交差するように設けられた複数の信号線と、前記走査線と前記信号線との交差部にそれぞれ設けられた複数の画素電極と、前記各画素電極をマトリクス駆動する周辺駆動回路とを同一面上に有するアクティブマトリクス基板と、
   一方の面に対向電極が設けられ、前記対向電極と前記画素電極とが向かい合うように前記アクティブマトリクス基板に対向配置された対向基板と、
   前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
   前記液晶層を封止するシール材とを備え、
   前記シール材は前記アクティブマトリクス基板上の前記画素電極と前記周辺駆動回路とを平面視で取り囲むように配置され、
   前記周辺駆動回路は、相対的に高い周波数で駆動される高速駆動回路と、相対的に低い周波数で駆動される低速駆動回路とを含み、前記低速駆動回路は前記周辺駆動回路の平面領域のうち前記画素電極側の一部領域に形成されており、
   前記対向電極には、該対向電極と前記アクティブマトリクス基板との導通を確保するためにその外縁部から外側に張り出された上下導通部が設けられ、
   前記対向基板上における前記対向電極の形成領域は、前記画素電極が形成された領域から前記低速駆動回路が形成された領域にわたる前記アクティブマトリクス基板上の領域と対向する一方、前記高速駆動回路が形成された領域とは対向しない領域であることを特徴とする、表示装置。
2. 前記シール材は、前記対向電極の前記上下導通部以外の部分を取り囲んで配置される一方、前記上下導通部とは交差していることを特徴とする請求項１に記載の表示装置。
3. 略矩形状の表示領域に複数の前記画素電極が形成されるとともに、前記表示領域の辺縁に沿って前記周辺駆動回路が配置されており、
   前記対向電極の角部のうち前記周辺駆動回路の両端部の近傍と対向する角部からそれぞれ前記上下導通部が延出されていることを特徴とする請求項１又は２に記載の表示装置。
4. 前記対向電極の前記周辺駆動回路に面した辺部に、前記辺部から前記周辺駆動回路と対向する領域を経由して前記シール材の外側に延びる他の上下導通部が形成されていることを特徴とする請求項３に記載の表示装置。
5. 前記低速駆動回路がレベルシフタまたはマルチプレクサであることを特徴とする請求項１から４のいずれか１項に記載の表示装置。
6. 前記マルチプレクサに入力される全ての信号線上に前記対向電極が重ねられたことを特徴とする請求項５に記載の表示装置。
7. 請求項１ないし請求項６のいずれかに記載の表示装置が備えられていることを特徴とする電子機器。

Images