JP3881964B2 - アクティブマトリックス基板、液晶装置、および電子機器 - Google Patents

アクティブマトリックス基板、液晶装置、および電子機器 Download PDF

Info

Publication number
JP3881964B2
JP3881964B2 JP2003080861A JP2003080861A JP3881964B2 JP 3881964 B2 JP3881964 B2 JP 3881964B2 JP 2003080861 A JP2003080861 A JP 2003080861A JP 2003080861 A JP2003080861 A JP 2003080861A JP 3881964 B2 JP3881964 B2 JP 3881964B2
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
pixel
signal line
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003080861A
Other languages
English (en)
Other versions
JP2003241224A (ja
Inventor
慎 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003080861A priority Critical patent/JP3881964B2/ja
Publication of JP2003241224A publication Critical patent/JP2003241224A/ja
Application granted granted Critical
Publication of JP3881964B2 publication Critical patent/JP3881964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(以下、TFTと称する)によって画素電極を駆動するアクティブマトリックス基板、並びにそのアクティブマトリクス基板を適用した液晶装置、さらには横電界方式の液晶装置、そして電子機器に利用して好適な技術に関する。
【0002】
【従来の技術】
従来の液晶装置は、各々透明電極を有する一対の平行基板間に液晶を封入し、基板と垂直方向の電界を液晶に印加して表示を行なう垂直電界方式の液晶表示装置が一般的であった。これに対し、一方の基板に櫛歯電極を設けた2枚のガラス基板間に液晶を封入して基板と平行な電界を液晶に印加して表示を行なう横電界方式の液晶表示装置が提案されている。
【0003】
横電界方式の液晶装置は、視野角が大きい上に、透明電極を用いる必要がなく導電性にすぐれた導電材料で電極を形成できるため装置の性能向上および低電圧化を図ることができるとともに、基板の一方にのみ電極を形成すればよいため製造コストを低く抑えることができるという利点がある。
【0004】
特開平8−171082号公報に示される横電界方式の液晶表示装置を構成するアクティブマトリックス基板の平面レイアウトおよび断面構造の一例を図13に示す。なお、図13(B)は図13(A)におけるB−B’線に沿った断面である。
【0005】
図13において、21は各行の画素のTFTを順次オンさせる走査線、22は走査線21と直交する方向に配設され画像信号を各列の画素に伝えるための信号線、23は各画素に設けられた画素電極、24は画素電極23と対向するように配設される共通電極、25は前記走査線21の信号によってオン、オフ制御されて信号線22の画像信号を画素電極23に印加するためのTFTで、これらの信号線およびは電極は一対の平行基板の一方の基板に形成される。
【0006】
【発明が解決しようとする課題】
前記従来の横電界方式の液晶表示装置においては、図13(B)に示すように、信号線22と画素電極23が同一の導電層で形成され、共通電極24は前記信号線22の下方に他の導電層で形成されていた。そのため、実線aで示すような画素電極23と共通電極24との間の本来の横方向電界の他に、信号線22の電圧によって生じる破線bのような信号線22と画素電極23との間の雑音電界が液晶に印加されて表示を劣化させてしまうという不具合がある。
【0007】
つまり、信号線22には画像信号に応じた電圧が供給され、走査線21の選択タイミングによってTFT25がオンされたときに対応する画素電極23に信号線22上の電圧が伝達され、TFT25がオフの間はその電圧を保持するように制御されるので、TFTがオフ状態の画素では信号線22上の画像信号が変化すると、当該画素の画素電極23と信号線22との間の電界が変化しこれが雑音として電界として液晶に印加されてしまう。その結果、表示画質が低下するというものである。
【0008】
なお、図13の従来例においては、信号線22を共通電極24の外側に設けているため、画素電極23と信号線22との間の雑音電界が画素電極23と共通電極24との間の電界に与える影響は小さくなっているが、このように信号線22を共通電極24の外側に設けると画素の開口率が低下し、表示が暗くなったりコントラストが低下するという別の不具合が生じる。
【0009】
この発明の目的は、横電界方式の液晶装置において、画素電極と共通電極によって液晶に印加される電界が信号線の電圧変化に影響されて変化して表示が劣化するのを防止することができる技術を提供することにある。
【0010】
この発明の他の目的は、横電界方式の液晶装置において、開口率を向上させることができる技術を提供することにある。
【0011】
この発明のさらに他の目的は、明るくかつコントラストの高い表示が可能な液晶パネルおよび投射型表示装置などの電子機器を提供することにある。
【0012】
【課題を解決するための手段】
本発明は、画像信号を各列の画素に伝えるための信号線、前記信号線に交差する走査線、前記信号線及び前記走査線の交差に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、並びに共通電極を備えてなり、前記画素電極と前記共通電極との間に横電界が印加されるよう構成されたアクティブマトリックス基板であって、前記共通電極は、前記走査線に沿って延設され、前記画素毎に前記信号線に沿って突出してなり、前記画素電極は、前記信号線に沿って延設され、前記走査線に沿って突出してなる延長部を有し、前記延長部と前記走査線との間に電極層が配置され、前記走査線と前記電極層との間に容量が設けられ、前記共通電極と前記画素電極は、前記画素を囲むように対向配置されてなることを特徴とする。また、本発明は、前記画素電極及び前記共通電極のうち少なくとも一方が前記信号線に重なることを特徴とする。また、本発明は、一対の基板間に液晶を挟んでなる液晶装置において、前記一対の基板のうち一方の基板が上記のアクティブマトリックス基板であることを特徴とする。また、前記液晶装置を搭載したことを特徴とする電子機器であることを特徴とする。
【0013】
このような手段としたことにより、信号線と画素電極との間に生じる電界は絶縁膜内に生じて外に出なくなるため、画素電極と共通電極によって液晶に印加される電界が信号線の電圧変化に影響されて変化し、表示される画質が劣化するのを防止することができるようになる。
【0014】
また、信号線が画素電極または共通電極の下方に断面的に重なって形成されているため、各画素の開口率を向上させることができるようになる。
【0015】
また、基板上に複数の信号線および走査線が交差するように配設され、前記信号線と前記走査線とに接続して薄膜トランジスタが形成されてなり、前記薄膜トランジスタに接続して画素電極が形成され、前記画素電極に対応して共通電極が形成され画素が設けられ、前記薄膜トランジスタを介して前記画素電極に電圧が印加されて当該画素電極と対応する共通電極との間に電界が形成されるように構成されたアクティブマトリックス基板において、前記画素電極および共通電極を同一絶縁膜上に形成するとともに、前記信号線を前記画素電極または共通電極の下方に絶縁膜を隔てて重なるように他の導電層によって形成するようにしたことを特徴とする。
【0016】
このような構成とすることにより前述の様に、開口率を向上させた液晶装置を得ることができる。
【0017】
さらに、前記基板を使用した液晶装置をライトバルブとして用いることにより、従来の横電界方式の液晶表示装置に比べて明るくかつコントラストの高い表示が可能な投射型表示装置などの電子機器に用いることが可能となる。特に、TNタイプの液晶装置をライトバルブとして用いた際、視角特性により光軸に対してライトバルブを傾けて配置していた。従って、投射される表示が台形状となるという問題を有していたが、本願のような液晶装置をライトバルブとして用いることにより、視角特性が改善されているため光軸に対してほぼ垂直に液晶装置を配置することができ、当社される映像はほぼ四角形になり、従来のような台形状の表示にはならないと言う効果を有する。
【0018】
また、望ましくは、前記信号線には、前記画素電極の端部と前記共通電極とのすき間および前記共通電極の端部と前記走査線とのすき間を覆うように突出部を設ける。これによって、光を遮光するブラックマスクを設けることなく電極のすき間から光が漏れてコントラストが低下するのを防止することができる。
【0019】
なお、基板上に複数の信号線および走査線が交差するように配設され、前記信号線と前記走査線とに接続して薄膜トランジスタが形成されてなり、前記薄膜トランジスタに接続して画素電極が形成され、前記画素電極に対応して共通電極が形成され画素が設けられ、前記薄膜トランジスタを介して前記画素電極に電圧が印加されて当該画素電極と対応する共通電極との間に電界が形成されるように構成されたアクティブマトリックス基板の製造方法において、前記信号線を形成する工程と、該信号線形成後に絶縁膜を形成する工程と、該絶縁膜形成後に前記画素電極および共通電極を同時に形成する工程とを含むことを特徴とする。このような製造方法とすることにより、信号線と画素電極との間に生じる電界は絶縁膜内に生じて外に出なくなるため、画素電極と共通電極によって液晶に印加される電界が信号線の電圧変化に影響されて変化し、表示される画質が劣化するのを防止することができるようになる。
【0020】
さらに、前記画素電極は、前記信号線を構成する導電層と同一の導電層からなるバッファ層を介して前記薄膜トランジスタの動作層となる半導体層(ドレイン領域)に接続されるようにするとよい。これによって、画素電極をバッファ層を介さずに直接ドレイン領域に接触させる方式に比べてコンタクトホールの径の広がりを抑え、開口率を向上させることができる。
【0021】
さらに、光源と、前記光源からの光を変調して透過もしくは反射する液晶ライトバルブと、これらの液晶ライトバルブにより変調された光を集光し拡大投射する投射光学手段とを備えてなる投射型表示装置において、前記液晶ライトバルブは、一方の基板に画素電極、該画素電極に接続されてなるスイッチング素子、および共通電極が少なくとも形成されてなる液晶装置から形成されてなることを特徴とする。
【0022】
このような構成とすることによって、ライトバルブを光軸に対して傾けて配置する必要がなく、投射された表示画面が台形になることがない。
【0023】
また、本願の液晶装置を各種電子機器に応用することが可能である。
【0024】
【発明の実施の形態】
以下、本発明の一実施例を、図面を用いて説明する。
【0025】
図1および図2は、本発明を適用した横電界方式のアクティブマトリックス基板の第1の実施例の平面レイアウトおよび断面図を示す。なお、図1および図2にはマトリックス状に配置されている画素のうち一画素部分のレイアウトおよび断面構造を示す。図2(A)は図1におけるA−A’線に沿った断面、また図2(B)は図1におけるB−B’線に沿った断面すなわちTFTの動作層となるポリシリコン層に沿った断面構造を示す。
【0026】
図1において、11はTFTの動作層を構成するポリシリコン層であり、このポリシリコン層11は、図2(B)に示されているように、ガラス基板10の表面に形成された下地絶縁膜12上に形成され、ポリシリコン層11の上には酸化シリコン膜からなるゲート絶縁膜13が形成されている。21は同一行(図では横方向)にあるTFTの共通のゲート電極となるゲート線(走査線)、22は前記ゲート線21と交差するように縦方向に配設され同一列にあるTFTのソース領域(もしくはドレイン領域)に画素電極に印加すべき電圧を供給する信号線(ソース線)で、ゲート線21はTaN/Ta層のような導電層によって、また信号線22はアルミニウム、銅あるいはそれらの合金のような導電層によってそれぞれ構成されている。
【0027】
また、23は前記信号線22と平行に配設された画素電極、24は隣接する画素の信号線と並設された共通電極で、これらの画素電極23および共通電極24はアルミニウム、タングステン、クロムあるいはモリブデンなどからなる同一の導電層によって構成されるとともに、各画素の共通電極24はゲート線方向に配設された連結部24Aによって互いに電気的に結合されて櫛歯状をなし、例えばいわゆるLCコモン電位と呼ばれる電位(画素電極により液晶に印加される交流電圧の中心電位)が共通に印加されるようにされている。
【0028】
なお、図1および図2において、14は前記画素電極23をポリシリコン層11のTFTドレイン領域(もしくはソース領域)とを接続するためのバッファ層、15aは前記信号線3を前記ポリシリコン層11のTFTソース領域に接触させるためのコンタクトホール、15bは前記バッファ層14をポリシリコン層11に、また15cは前記画素電極4をバッファ層14に接触させるためのコンタクトホール、16,17はそれぞれCVD法等により形成される酸化シリコン膜のような絶縁膜で、このうち絶縁膜17は平坦化処理されるのが望ましい。
【0029】
この実施例においては、図2(A)に示すように、画素電極23と共通電極24とが同一の導電層によって形成されるとともに、前記信号線22は前記画素電極23または共通電極24の下方に絶縁膜17を隔てて重なるように他の導電層によって形成されている。この実施例によれば、信号線22と画素電極23との間に生じる雑音電界は、破線bのように、絶縁膜17内に生じて外に出なくなるため、画素電極23と共通電極24によって液晶に印加される電界が信号線22の電圧変化に影響されて変化して表示される画質が劣化するのを防止することができるようになる。また、信号線22が画素電極23または共通電極24の下方に断面的に重なって形成されているため、各画素の開口率を向上させることができるようになる。
【0030】
さらに、この実施例では、前記共通電極24の端部とゲート線21との間の隙および前記画素電極23の端部と共通電極24とのすき間をそれぞれ覆うように、信号線22に突出部22a,22bを設けている。これによって、対向基板側の少なくとも画素領域に対応する部分に光漏れを防止するためのブラックマスクと呼ばれる遮光膜を設ける必要がなくなり、より一層のコストダウンを図ることができるとともに、位置合わせ精度もそれほど高くしなくてもよいため組立ても容易になるという利点がある。
【0031】
なお、図1に矢印Rは、前記画素電極23および共通電極24の上方に形成されるポリイミドなどからなる配向膜(図示省略)のラビング方向を示すもので、前記画素電極23および共通電極24の長手方向よりθだけ傾けることにより、前記画素電極23および共通電極間24に電圧をかけて液晶の向きを変える際に回転の方向が常に同一になるようにされる。
【0032】
次に、前記実施例のアクティブマトリックス基板の製造プロセスを図3および図4を用いて説明する。なお、図3および図4には、基板上にマトリックス状に配置されている画素のうち一画素部分の断面構造を示す。
【0033】
この実施例では、ガラス基板の表面にCVD法等により酸化シリコン膜などからなる下地絶縁膜を形成した後、この下地絶縁膜の上に、減圧CVD法等によりアモルファスシリコン膜を形成し、レーザーアニール処理を施して結晶化させてノンドープ・ポリシリコン層を形成する。そして、このポリシリコン層に対してエッチングによりパターニングを行なって、後に形成されるTFTのチャネル領域およびソース、ドレイン領域となる動作層11を形成する(図3(a))。
【0034】
次に、前記ポリシリコン動作層11の上にCVD法等によりTEOSをソースとして酸化シリコン膜からなるゲート絶縁膜を形成する。その後、前記ゲート絶縁膜の上に導電層(例えばTaN/Ta)を所定の厚さに形成した後に、エッチングによりパターニングを行なって前記ポリシリコン動作層11と交差するようにゲート電極兼ゲート線21を形成する(図3(b))。それから、リン等の不純物をイオン打込みで前記動作層11に注入して、TFTのソース領域およびドレイン領域(図2(B)のハッチング部分)を形成する。このとき動作層11のゲート線21の下方部分には不純物が導入されず、低濃度のチャネル領域として残る。
【0035】
なお、実施例では、ゲート線と自己整合されたソース・ドレイン領域を有するTFTについて説明するが、前記TFTはチャネル領域に隣接して形成された低濃度に不純物が打ち込まれたソース・ドレイン領域の外側に高濃度に不純物が打ち込まれたコンタクト領域が形成されたLDD構造のTFTとして形成されてもよいし、ゲート電極端部からソース・ドレイン領域が離れているいわゆるオフセット構造であってもよい。LDD構造あるいはオフセット構造とすることによりオフ時のリーク電流を低減することができる。また、前記ゲート線21の材料としては、前記TaN/Taの他、Mo,Ti,W等の高融点金属あるいはMoSi,WSi等のメタルシリサイドを使用するようにしてもよい。
【0036】
次に、前記ゲート線21およびゲート絶縁膜上にかけてリンを含まないシリケートガラス膜(NSG膜)のような第1絶縁膜(16)を高圧CVD法等により形成した後、ドライエッチングにより前記第1絶縁膜の前記動作層11の端部に対応した位置にコンタクトホール15a,15bを形成する(図3(c))。
【0037】
その後、スパッタ法等によりアルミニウム、銅もしくはそれらの合金等の低抵抗導電層を全面に形成してからパターニングを行なって前記コンタクトホール15aにて動作層11(TFTのソース領域)に接触されるソース電極兼信号線22および後述の画素電極とポリシリコン動作層11(TFTのドレイン領域)とを接続するためのバッファ層14を形成する(図3(d))。そして、その上に減圧CVD法等によりボロンおよびリンを含むシリケートガラス膜(BPSG膜)のような第2絶縁膜(17)を所望の厚さに形成し平坦化する。
【0038】
次に、異方性ドライエッチングにより前記バッファ層14の上方の第2絶縁膜に、画素電極接触用のコンタクトホール15cを形成する(図4(e))。なお、前記異方性ドライエッチングとしては、例えばCHF3やSF6をエッチングガスとして用いる反応性イオンエッチングやケミカルドライエッチング、プラズマエッチング等が考えられる。
【0039】
前記コンタクトホール15cを形成した後は、第2絶縁膜の表面にスパッタ法等によりアルミニウム、タングステン、クロムあるいはモリブデンなどの導電層を形成し、パターニングを行なって画素電極23および共通電極24を同時に形成する(図4(f))。その後、前記画素電極23および共通電極24並びに第2絶縁膜上にかけて、ポリイミド等からなる配向膜が約200〜1000オングストロームのような厚さに形成され、ラビング(配向処理)を行なうことでアクティブマトリックス基板として完成される。
【0040】
さらに、前記実施例のアクティブマトリックス基板は、その表面側に前記画素電極に対応するカラーフィルタ層とその周囲を囲むブラックマスクが形成された入射側のガラス基板が適当な間隔をおいて配置され、周囲をシール材で封止された間隙内に例えば正の誘電異方性を有する液晶が充填されて液晶パネルとして構成される。
【0041】
図5〜図7に本発明の第2の実施例を示す。なお、図6は図5におけるC-C'線に沿った断面構造を示す。この実施例は、第1の実施例とほぼ同一であり、異なる点は、図1の実施例においてL字状に形成されている画素電極23が逆L状に、また図1の実施例において上方から下方へ向かって突出するように形成されている共通電極24が上方から下方へ向かって突出するように形成されている点と、画素電極23に補助容量Cscを接続するようにしている点にある。
【0042】
この実施例における補助容量は、特に限定されるものではないが、画素電極23の一部を隣接する画素行のゲート線21に沿って延設し、画素電極23とゲート線21との間にこれらと重なるように電極層18を設けて、この電極層18に画素電極23をコンタクトホール15dにて接続することにより、電極層18とゲート線との間に形成される絶縁膜容量を補助容量Cscとして利用するようにしている。これによって、図7に等価回路を示すように、画素電極23に信号線22の電圧を伝達するTFTのドレインに前記補助容量Cscが接続され、TFTのオフ時に電位的にフローティングになる画素電極の蓄積電荷が増加され、リークによる画素電極−共通電極間の電圧低下が抑制されるようになるという利点を有する。
【0043】
しかも、この実施例においては、前記補助容量Cscを構成する電極層18が信号線を構成する導電層と同一の導電層によって構成されているため、第1の実施例に比べてプロセスの工程数が全く増加しないとともに、開口率を低下させることもない。
【0044】
図8に本発明の第3の実施例を示す。この実施例は、各画素ごとに2対の画素電極23a,23bおよび共通電極24a,24bを設けて共に櫛歯状電極とし、それらを互い噛み合わせるように配設したものである。横電界方式の液晶表示装置においては、各画素電極と共通電極のピッチを広くすると液晶に印加される電界の強度が低くなってしまうので、ピッチを所定値以下に抑える必要がある。第1〜第3の実施例において、各画素電極と共通電極のピッチを同一(例えば10μm)にした場合、第1および第2の実施例は、各画素ごとに1対の画素電極と共通電極を有する構成であるため、第3の実施例に比べて画素のピッチを1/2にすることができる。従って、第1および第2の実施例は、VGA(Video Graphics Array)やXGA(Extended Graphics Array)のような高解像度の表示装置 に適用すると有利である。
【0045】
図9は、本発明が適用される液晶パネルのTFT側の基板のシステム構成例を示す。図において、90は互いに交差するように配設されたゲート線21と信号線22との交点に対応してそれぞれ配置された画素で、各画素90は画素電極23およびこの画素電極23と対向する共通電極24と、画素電極24に信号線22上の画像信号に応じた電圧を印加するTFT91とからなる。同一行のTFT91はそのゲートが同一のゲート線21に接続され、ドレインが対応する画素電極24に接続されている。また、同一列のTFT91はそのソースが同一の信号線22に接続されている。この実施例においては、周辺回路(X、Yシフトレジスタやサンプリング手段)50,60を構成するトランジスタが画素を駆動するTFTと同様にポリシリコン層を動作層とするいわゆるポリシリコンTFTで構成されており、周辺回路50,60を構成するトランジスタは画素駆動用TFTとともに同一プロセスにより、同時に形成される。
【0046】
この実施例では、表示領域(画素マトリックス)の一側(図では上側)に前記信号線22を順次選択するシフトレジスタ(以下、Xシフトレジスタと称する)51が配置され、画素マトリックスの他の一側には前記ゲート線21を順次選択駆動するシフトレジスタ(以下、Yシフトレジスタと称する)61が設けられている。また、Yシフトレジスタ61の次段には必要に応じてバッファ63が設けられる。
【0047】
前記各信号線22の他端にはTFTで構成されたサンプリング用スイッチ52が設けられており、これらのサンプリング用スイッチ52は外部端子74,75,76に入力されるビデオ信号やデータ信号を伝送するビデオライン54,55,56との間に接続され、前記Xシフトレジスタ51から出力されるサンプリングパルスによって順次オン/オフされるように構成されている。Xシフトレジスタ51は、端子72,73を介して外部より入力されるクロックCLX,/CLKに基づいて1水平走査期間中にすべての信号線22を順番に1回ずつ選択するようなサンプリングパルスX1,X2,X3,‥‥‥Xnを形成してサンプリング用スイッチ52の制御端子に供給する。
【0048】
一方、前記Yシフトレジスタ61は、端子77,78を介して外部から入力されるクロックCLY,/CLYに同期して動作され、各ゲート線21を順次駆動する。
【0049】
図10には前記アクティブマトリックス基板を適用した液晶パネル30の構成例を示す。同図に示すように、前記アクティブマトリックス基板(TFTアレイ基板)10の上には、複数の画素電極23により規制される画素領域(実際に液晶層37の配向状態変化により画像が表示される液晶パネルの領域)の周囲において両基板を張り合わせて液晶層37を包囲するシール部材の一例として光硬化性樹脂からなるシール材36が画素領域に沿って設けられている。そしてカラーフィルタ層33を有する入射側の対向基板31の上記画素領域外側シール材36内側領域に対応する部位に、遮光性の周辺見切り層35が設けられている。
【0050】
上記周辺見切り層35は、後に画祖領域に対応して開口が開けられた遮光性のケースにアクティブマトリックス基板10がセットされた場合に当該画素領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち例えばアクティブマトリックス基板10のケースに対するずれとして数百μm程度を許容するように、画素領域の周囲に500μm1mm程度の幅を持つ帯状の遮光性材料により形成される。このような遮光性の周辺見切り層35は、例えばCr(クロム)やNi(ニッケル),Al(アルミニウム)などの金属材料を用いたスパッタリング、フォトリソグラフィおよびエッチングによって対向基板31に形成される。上記金属材料の代わりに、カーボンやTi(チタン)をフォトレジストに分散した樹脂ブラックなどの材料により周辺見切り層35を形成してもよい。
【0051】
上記シール材36の外側の領域には、画素領域の下辺に沿って周辺回路(走査線駆動回路)50および外部端子としてのパッド70が設けられ、画素領域の両側(図の左右2辺)に沿って周辺回路(信号線駆動回路)60が設けられている。さらに、画素領域の上辺には、画素領域の両側に設けられた上記周辺回路60間を電気的に接続するための配線105が設けられている。また、シール材36の四隅には、アクティブマトリックス基板10と対向基板31との間で電気的導通をとるための導電源電圧材からなるコラム106が設けられている。そして、シール材36とほぼ同じ輪郭を持つ対向基板31が当該シール材36によりアクティブマトリックス基板10に固着されている。
【0052】
図11には前記アクティブマトリックス基板を適用した液晶パネル30の他の構成例を示す。図11の実施例の液晶パネル30は、前記アクティブマトリックス基板10の表面側にはカラーフィルタ層33を有する入射側のガラス基板31が適当な間隔をおいて配置され、周囲をシール材36で封止された間隙内に液晶37が充填されて液晶パネル30として構成されている。また、周辺回路50,60の上方は、例えば対向基板31に設けられるブラックマスク等により遮光されるように構成される。なお、外部から信号を入力するための外部端子としてのパッド70は前記シール材36の外側に来るようにシール材を設ける位置が決定されている。
【0053】
図12は前記実施例の液晶装置を液晶ライトバルブとして応用した電子機器の一例として示した投射型表示装置の構成例が示されている。
【0054】
図21は、投写型表示装置の要部を示す概略構成図である。図中、10は光源、13,14はダイクロイックミラー、15,16,17は反射ミラー、18,19,20はリレーレンズ、22,23,24は液晶ライトバルブ、25はクロスダイクロイックプリズム、26は投写レンズを示す。光源10はメタルハライド等のランプ11とランプの光を反射するリフレクタ12とからなる。青色光・緑色光反射のダイクロイックミラー13は、光源10からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー17で反射されて、赤色光用液晶ライトバルブ22に入射される。一方、ダイクロイックミラー13で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー14によって反射され、緑色光用液晶ライトバルブ23に入射される。一方、青色光は第2のダイクロイックミラー14も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ18、リレーレンズ19、出射レンズ20を含むリレーレンズ系からなる導光手段21が設けられ、これを介して青色光が青色光用液晶ライトバルブ24に入射される。各ライトバルブにより変調された3つの色光はクロスダイクロイックプリズム25に入射する。このプリズムは4つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ26によってスクリーン27上に投写され、画像が拡大されて表示される。
【0055】
本発明は従来のTN型の液晶を用いた液晶表示装置とは異なり、視角の広い横電界型(いわゆるIPSモード)の液晶装置である。その視角について図14に示した。(a)は従来のTN型の液晶装置であり、斜線部のような視角特性を有する。従って、従来型の投射型液晶装置は、ライトバルブとして用いる液晶装置の視角特性に合わせ、液晶装置を光軸に対して傾けて配置している。このように配置しなければならないため、従来型の投射型液晶装置は、投射される表示が台形状になり、表示される映像の上下で表示幅が異なりゆがんだ表示となる問題点が有る。
【0056】
これに対して、本願の液晶装置をライトバルブとして用いることにより、このような問題点、即ち投射映像が台形となると言う問題点を解消することができる。即ち、図14(b)に本願の様な横電界型の液晶装置の視角特性を示したが、図示されているように全体的にほぼ均一な視角特性を有することがわかる。従って、視角特性に影響されることなくライトバルブである液晶装置を光軸に対して垂直に配置することができ、台形型の表示となることは全くない。
【0057】
次に、上述の実施例の液晶装置を用いて構成される電子機器は、図15に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。電源回路1010は、上述の各回路に電力を供給する。
【0058】
このような構成の電子機器として、図12に示す液晶プロジェクタ、図16に示すマルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、図17に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。
【0059】
図162に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。
【0060】
図17に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1,第2のシールド板1310,1312、2つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。2つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。
【0061】
ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図15に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図17の場合には回路基板1308に搭載できる。
【0062】
図17はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図18に示すように、液晶表示基板1304を構成する2枚の透明基板1304a,1304bの一方に、金属の導電膜が形成されたポリイミドテープ1322にICチップ1324を実装したTCP(Tape Carrier Package)1320を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【0063】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置にも適用可能である。
【0064】
【発明の効果】
以上説明したように、この発明は、信号線と画素電極との間に生じる電界は絶縁膜内に生じて外に出なくなるため、画素電極と共通電極によって液晶に印加される電界が信号線の電圧変化に影響されて変化し、表示される画質が劣化するのを防止することができるようになるという効果がある。
【図面の簡単な説明】
【図1】 本発明を適用したアクティブマトリックス基板の第1の実施例の1画素部の平面レイアウト図。
【図2】 図1におけるA−A’線およびB−B’線に沿った断面を示す断面図。
【図3】 第1の実施例のアクティブマトリックス基板の製造方法の一実施例(前半)を工程順に示す断面図。
【図4】 第1の実施例のアクティブマトリックス基板の製造方法の一実施例(後半)を工程順に示す断面図。
【図5】 本発明を適用したアクティブマトリックス基板の第2の実施例の1画素部の平面レイアウト図。
【図6】 図5におけるC−C’線に沿った断面を示す断面図。
【図7】 図5の実施例の1画素部の等価回路を示す回路図。
【図8】 本発明を適用したアクティブマトリックス基板の第3の実施例の1画素部の平面レイアウト図。
【図9】 本発明を適用して好適なアクティブマトリックス基板のシステム構成例を示すブロック図。
【図10】 本発明に係るアクティブマトリックス基板を用いた液晶パネルの構成例を示す断面図および平面図。
【図11】 本発明に係るアクティブマトリックス基板を用いた液晶パネルの他の構成例を示す平面図および断面図。
【図12】 実施例のアクティブマトリックス基板を用いたLCDをライトバルブとして応用した投射型表示装置の一例としてビデオプロジェクタの概略構成図。
【図13】 従来の横電界方式の液晶表示装置用の基板の一例を示す平面レイアウト図および断面図。
【図14】 従来のTN型液晶装置の視角特性(a)と、横電界方式の液晶表示装置の視角特性(b)を示した図。
【図15】 本発明の一応用例を示した図。
【図16】 本発明の一応用例を示した図。
【図17】 本発明の一応用例を示した図。
【図18】 本発明の一応用例を示した図。
【符号の説明】
10 基板(ガラス基板)
11 ポリシリコン層(動作層)
12 下地絶縁膜
13 ゲート電極
14 ゲート絶縁膜
15a〜15c コンタクトホール
16,17 絶縁膜
18 補助容量電極層
21 走査線(ゲート線)
22 信号線(ソース線)
23 画素電極
24 共通電極
30 液晶パネル
31 対向基板
33 カラーフィルタ層
36 シール材
37 液晶
50,60 周辺回路
51 Xシフトレジスタ
52 サンプリング用スイッチ
54〜56 ビデオライン
61 Yシフトレジスタ
70 パッド
72〜78 外部端子
90 画素
91 画素駆動用TFT
370 ランプ
373,375,376 ダイクロイックミラー
374,377 反射ミラー
378,379,380 ライトバルブ
383 ダイクロイックプリズム
384 投射レンズ

Claims (4)

  1. 画像信号を各列の画素に伝えるための信号線、前記信号線に交差する走査線、前記信号線及び前記走査線の交差に対応して設けられた薄膜トランジスタ、前記薄膜トランジスタに接続された画素電極、並びに共通電極を備えてなり、前記画素電極と前記共通電極との間に横電界が印加されるよう構成されたアクティブマトリックス基板であって、
    前記共通電極は、前記走査線に沿って延設され、前記画素毎に前記信号線に沿って突出してなり、前記画素電極は、前記信号線に沿って延設され、前記走査線に沿って突出してなる延長部を有し、
    前記延長部と前記走査線との間に電極層が配置され、前記走査線と前記電極層との間に容量が設けられ、
    前記共通電極と前記画素電極は、前記画素を囲むように対向配置されてなることを特徴とするアクティブマトリックス基板。
  2. 請求項1に記載のアクティブマトリックス基板において、前記画素電極及び前記共通電極のうち少なくとも一方が前記信号線に重なることを特徴とするアクティブマトリックス基板。
  3. 一対の基板間に液晶を挟んでなる液晶装置において、前記一対の基板のうち一方の基板が請求項1または請求項2に記載のアクティブマトリックス基板であることを特徴とする液晶装置。
  4. 請求項3に記載の液晶装置を搭載したことを特徴とする電子機器。
JP2003080861A 2003-03-24 2003-03-24 アクティブマトリックス基板、液晶装置、および電子機器 Expired - Fee Related JP3881964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003080861A JP3881964B2 (ja) 2003-03-24 2003-03-24 アクティブマトリックス基板、液晶装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003080861A JP3881964B2 (ja) 2003-03-24 2003-03-24 アクティブマトリックス基板、液晶装置、および電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10001892A Division JPH11194366A (ja) 1998-01-07 1998-01-07 アクティブマトリックス基板およびその製造方法、液晶装置および電子機器

Publications (2)

Publication Number Publication Date
JP2003241224A JP2003241224A (ja) 2003-08-27
JP3881964B2 true JP3881964B2 (ja) 2007-02-14

Family

ID=27785916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003080861A Expired - Fee Related JP3881964B2 (ja) 2003-03-24 2003-03-24 アクティブマトリックス基板、液晶装置、および電子機器

Country Status (1)

Country Link
JP (1) JP3881964B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006071861A (ja) 2004-09-01 2006-03-16 Seiko Epson Corp 電気光学装置及び電子機器
JP5101161B2 (ja) 2006-06-21 2012-12-19 三菱電機株式会社 表示装置
US10838278B2 (en) * 2017-03-30 2020-11-17 Sharp Kabushiki Kaisha Liquid crystal display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078554B2 (ja) * 1989-11-08 2000-08-21 セイコーエプソン株式会社 反射型液晶表示装置
JPH0695155A (ja) * 1992-09-17 1994-04-08 Canon Inc 半導体装置及びその製造方法
JPH06214254A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Ind Co Ltd 反射型薄膜トランジスタアレイ素子
JPH09230311A (ja) * 1995-11-14 1997-09-05 Semiconductor Energy Lab Co Ltd 表示装置
JP3199221B2 (ja) * 1996-02-27 2001-08-13 シャープ株式会社 液晶表示装置およびその製造方法
JP3877798B2 (ja) * 1996-02-29 2007-02-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示装置
JP3993263B2 (ja) * 1997-01-23 2007-10-17 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JPH112844A (ja) * 1997-06-13 1999-01-06 Nec Corp 液晶表示パネル及びその製造方法

Also Published As

Publication number Publication date
JP2003241224A (ja) 2003-08-27

Similar Documents

Publication Publication Date Title
JP3755277B2 (ja) 電気光学装置の駆動回路、電気光学装置、及び電子機器
JP5017923B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP3589005B2 (ja) 電気光学装置及び電子機器
JPH11194366A (ja) アクティブマトリックス基板およびその製造方法、液晶装置および電子機器
JP3707472B2 (ja) 電気光学装置及び電子機器
JP2000112437A (ja) 電気光学装置の駆動回路及び電気光学装置並びに電子機器
JP2002049052A (ja) 電気光学装置
US8014055B2 (en) Electro-optic device and electronic apparatus
JP3648976B2 (ja) アクティブマトリクス基板、液晶装置及び電子機器並びに該アクティブマトリクス基板の検査方法
JP3881964B2 (ja) アクティブマトリックス基板、液晶装置、および電子機器
JP4371121B2 (ja) 電気光学装置及び電子機器
JP3698154B2 (ja) アクティブマトリクス基板、及び液晶装置
US20080079856A1 (en) Liquid-crystal device, method for driving liquid-crystal device, projector, and electronic apparatus
JP3966326B2 (ja) アクティブマトリクス基板の検査方法
JP4069597B2 (ja) 電気光学装置及び電子機器
JPH11194363A (ja) パターン形成方法、アクティブマトリックス基板及びその製造方法、電子機器
JP2000047602A (ja) 電気光学装置及びそれを用いた投射型表示装置
JPH11202314A (ja) 液晶装置及び電子機器
JP3633255B2 (ja) 電気光学装置の駆動回路、電気光学装置及び電子機器
JP3578165B2 (ja) 電気光学装置及び電子機器
JP3603902B2 (ja) 液晶装置
JP4544239B2 (ja) 電気光学装置及び電子機器
JP3792375B2 (ja) 液晶装置及び電子機器
JP3520739B2 (ja) 液晶装置
JP4406231B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040506

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040511

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees