JP4069597B2 - 電気光学装置及び電子機器 - Google Patents
電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP4069597B2 JP4069597B2 JP2001243025A JP2001243025A JP4069597B2 JP 4069597 B2 JP4069597 B2 JP 4069597B2 JP 2001243025 A JP2001243025 A JP 2001243025A JP 2001243025 A JP2001243025 A JP 2001243025A JP 4069597 B2 JP4069597 B2 JP 4069597B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electro
- optical device
- pitch
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば液晶装置等の電気光学装置及びそのような電気光学装置を具備してなる各種電子機器の技術分野に属する。
【０００２】
【背景技術】
薄膜トランジスタ（以下適宜、ＴＦＴと称す）駆動型の液晶装置等の電気光学装置では、ガラス基板、石英基板等の絶縁基板上に、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いた薄膜トランジスタが、画素電極のスイッチング制御用に各画素に作り込まれる。
【０００３】
ここで、アモルファスシリコン型のＴＦＴの場合には概ねトランジスタ特性や消費電力に劣る。このため、周辺回路をアモルファスシリコン型のＴＦＴで作るのでは周辺回路として十分なトランジスタ特性や低消費電力が得られないことが多い。よって、アモルファスシリコン型のＴＦＴを画素スイッチング用のＴＦＴとして採用する場合には、周辺領域に外付け集積回路（以下適宜、ＩＣと称す）を外付けする技術が一般的である。例えば、ＣＯＧ型ＩＣのような面実装型の外付けＩＣが外付けされる。
【０００４】
他方、ポリシリコン型のＴＦＴの場合には、概ねトランジスタ特性や消費電力に優れる。このため、多数の画素電極が配列された画像表示領域の周辺に位置する周辺領域に、このようなポリシリコン型のＴＦＴからなる周辺回路を作り込めば、周辺回路として十分なトランジスタ特性や低消費電力が得られる。しかしながら、表示画像の高品位化等の一般的要請下における駆動周波数の上昇や低消費電力化に対処可能な周辺回路を作り込むことは容易ではない。よって、画素スイッチング用ＴＦＴがポリシリコン型のＴＦＴの場合にも、周辺領域に、ＣＯＧ型ＩＣ等の外付けＩＣを外付けして、この外付けＩＣに周辺回路の一部の機能を担わせることが行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＯＧ型ＩＣ等の外付けＩＣを周辺領域に外付けする場合、外付けＩＣにおける多数の入出力端子が、基板側にある複数の接続用パッドに夫々対応付けられた形で、外付けＩＣを基板上に接合しなければならない。即ち、基板上における接続用パッドの配列ピッチについては、外付けＩＣにおける入出力端子のピッチに合わせて規定せねばならない。このとき基板上に設けられるＣＯＧ型ＩＣの接続用パッドの配置には、マスク作成精度を超えたピッチ設定が必要である。これは実装工程におけるＣＯＧ型ＩＣの熱膨張、あるいは熱収縮を考慮する必要があるからである。一方、接続用パッドに一端が接続された基板上の配線の他端は、内蔵回路内或いは基板上に作り込まれた各回路素子等に接続されるので、当該配線の配列ピッチについては、基板上に作れ込まれた回路素子ピッチ等に合わせて規定せねばならない。即ち、接続用パッドのピッチとこれに先端が接続される配線のピッチとは、本質的に相互に異なるように規定せねばならない。
【０００６】
ここで、異なるピッチの多数の接続用パッドと多数の配線とを接続するためには、単純には基板上に作り込まれた回路素子等から引き出された配線の接続用パッドに接続される付近を、中央で直線、端に近付く程に右斜め或いは左斜めに傾斜させるなど、実際には複雑な配線パターンを採用せざるを得ない。この場合にはピッチ変更に伴う修正作業は煩雑になるという問題がある。
【０００７】
接続用パッドの位置に応じて配線の位置やその他端に接続された回路素子等の位置を調節することも、理論上は考えられる。しかしながら、接続用パッドのピッチに合わせることを優先して、配線のピッチ或いはこれに接続される回路素子等のピッチを調節してしまうと、配線や回路素子のパターンには、マスク作成上のグリッドに載らない個所が多発することになる。この結果、設計者の意図しないマスク作成時の丸め込みによる位置ずれ或いは寸法ずれが大きく発生してしまい、最終的には、配線やＴＦＴ等の回路素子の特性や内蔵回路における動作特性にばらつきが生じるという実用上重大な問題点につながる。
【０００８】
本発明は上記課題に鑑みなされたものであり、ＣＯＧ型ＩＣ等の外部ＩＣにおける入出力端子が接続される接続用パッドと基板上に作り込まれた回路素子等から延びる配線との電気的な接続を確保し、且つ容易に修正可能で、回路素子等のバラツキをもたらさないことが可能である電気光学装置及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、該画素電極が配置された画像表示領域の周辺に位置する周辺領域にアレイ状に第１のピッチで配列されていると共に周辺回路の一部を構成する回路群から延在する複数の配線と、前記周辺回路の他の部分を構成する外付け集積回路が有する複数の出力端子が夫々接合されると共に前記第１のピッチと異なる第２のピッチでアレイ状に配列された複数の接続用パッドと、前記接続用パッド及び前記配線を相互に接続すると共に前記配線の幅よりも幅広に形成された連結部とを備える。
【００１０】
本発明の電気光学装置は上記課題を解決するために、基板上における周辺領域には、周辺回路の一部を構成する、ＣＯＧ型ＩＣ等の外付け集積回路が外付けされている。従って、画像表示領域内に作り込むアモルファスシリコン、低温又は高温ポリシリコンを半導体とするトランジスタと比べて、スイッチング特性や消費電力特性に優れたトランジスタを含んでなる外付け集積回路により、駆動回路等の周辺回路を部分的に構成できる。この際、画像表示領域には、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いたＴＦＴを形成してもよいし、更にこれと同一製造プロセスで形成したＴＦＴを含んでなる内蔵回路を周辺領域に作り込んでもよい。
【００１１】
ここで特に、基板上における周辺領域には、周辺回路の一部を構成する回路群から延在する複数の配線が、アレイ状に第１のピッチで配列されている。例えば、この第１のピッチは、画素電極に接続されたデータ線を駆動する内蔵駆動回路における回路素子ピッチと一致する。他方、ＣＯＧ型ＩＣ等の外付け集積回路が有する出力端子が夫々接合される複数の接続用パッドは、第１のピッチと異なる第２のピッチでアレイ状に配列されている。より具体的には、第２のピッチは、当該電気光学装置の製造とは別に、予め製造されたＣＯＧ型ＩＣ等の外付け集積回路の仕様と、係る外付け集積回路及び基板間の熱膨張率の相違に応じて規定されている。そして、接続用パッド及び配線を相互に接続する連結部は、配線の幅よりも幅広に形成されているので、これら接続用パッド及び配線相互間の電気的な接続を確保し、且つピッチ変更、熱収縮率の見直し、回路要素の構成変更等に対して、接続用パッドや配線等の設計を容易に修正可能となる。
【００１２】
更に、外付け集積回路を熱圧着等で接合しても、このように外付け集積回路及び基板間の熱収縮によるピッチの相違を幅広の連結部により吸収できるので、接続用パッドの第２のピッチに合わせて、これに先端が接続された配線の第１のピッチを余り厳格に調節する必要性はなくなる。従って、例えば接続用パッドとのピッチの相違を幅広の連結部により吸収可能な範囲内という条件下で、配線や回路素子等をマスク作成時に優先的にグリッドに載せる配置を採るようにすれば、マスク作成時の丸め込みによる配線や回路素子等の設計者の意図しない位置や寸法におけるばらつきは無くなる。このため最終的には、このような基板に作り込まれたＴＦＴ等の回路素子の特性や回路動作におけるばらつきを低減できる。
【００１３】
以上の結果、本発明の電気光学装置により、外付け集積回路を外付けしつつ、接続用パッドと配線との電気的な接続を確保し、且つ接続用パッドや配線等の設計を容易に修正可能であると共に基板上に作り込まれた回路素子等における動作特性のばらつきを低減でき、最終的には高品位の画像表示を実現できる。
【００１４】
本発明の電気光学装置の一態様では、前記接続用パッドは、前記配線よりも幅広であり、前記接続用パッドから前記連結部まで延びると共に前記連結部より幅狭の他の配線を更に備える。
【００１５】
この態様によれば、配線よりも幅広な接続用パッドから連結部に向けて幅狭の他の配線が延びているが、当該連結部が配線よりも幅広である。従って、この連結部の幅を広くすることにより、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つ接続用パッドや配線等の設計も容易に修正可能である。
【００１６】
本発明の電気光学装置の他の態様では、前記連結部は、前記第１のピッチで配列されている。
【００１７】
この態様によれば、配線の配列ピッチと同じである第１のピッチで配列された連結部により、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つ接続用パッドや配線等の設計も容易に修正可能となる。この場合特に、各配線とその先端に接続された各連結部との相対的な位置関係は、配列方向に沿った位置によらずに一定であるので、極めて容易に修正可能となる。
【００１８】
或いは本発明の電気光学装置の他の態様では、前記接続用パッドは、前記連結部を兼ねる。
【００１９】
この態様によれば、接続用パッドは連結部として配線よりも幅広であり、このような接続用パッドから第２のピッチで配列された連結部が構築される。即ち、配線は、幅広の接続用パッドに直接接続されている。この場合、接続用パッド及び連結部間の接続関係が問題なることは全くなくなり、接続用パッドや配線等の設計も極めて容易に修正可能となる。
【００２０】
或いは本発明の電気光学装置の他の態様では、前記複数の接続用パッドのうち、その配列方向に奇数番目又は偶数番目の接続用パッドは、前記連結部を兼ね、前記複数の接続用パッドのうち前記連結部を兼ねない接続用パッドは、前記連結部により前記配線に接続されている。
【００２１】
この態様によれば、配線が直接接続された幅広の接続用パッドと、配線が連結部を介して接続された接続用パッドとが交互に配列される。このような構成をとっても、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つそれらの設計も容易に修正可能となる。
【００２２】
この態様では、前記連結部を兼ねない接続用パッドに接続された前記連結部は、前記第１のピッチで配列されているように構成してもよい。
【００２３】
このように構成すれば、第１のピッチで配列された連結部と、第２のピッチで配列された連結部を兼ねる接続用パッドとが交互に配置されることとなる。そして連結部を兼ねない接続用パッドに接続された連結部については、各配線とその先端に接続された各連結部との相対的な位置関係は、配列方向に沿った位置によらずに一定であるので、配線と連結部とが相互に接続された構造を確保でき、且つそれらの設計も容易に修正可能となる。
【００２４】
上述の連結部を兼ねる接続用パッドが交互に並べられた態様では、前記奇数番目又は偶数番目の接続用パッドと、前記連結部とは、千鳥足状に２列に並べられているように構成してもよい。
【００２５】
このように構成すれば、同一線上に接続用パッドと連結部とを配列する場合と比較して、相互に重なることはその性質上認められない接続用パッドの形成領域及び連結部の形成領域として割り与え可能な領域が増加するので、接続用パッドの幅及び連結部の幅を一層広げることが可能となる。この結果、より大きな熱収縮率(熱膨張率)に対応することや多ピン化への対応も容易となり、且つそれらの設計も一層容易に修正可能となる。
【００２６】
上述の連結部を兼ねる接続用パッドが交互に並べられた態様では、前記奇数番目又は偶数番目の接続用パッドと前記連結部を兼ねない接続用パッドとは、千鳥足状に２列に並べられているように構成してもよい。
【００２７】
このように構成すれば、同一線上に連結部を兼ねる接続用パッドと連結部を兼ねない接続用パッドとを配列する場合と比較して、相互に重なることはその性質上認められない連結部を兼ねる接続用パッドの形成領域及び連結部を兼ねない接続用パッドの形成領域として割り与え可能な領域が増加するので、連結部を兼ねる接続用パッドの幅及び連結部を兼ねない接続用パッドの幅を、より一層広げることが可能となる。
【００２８】
本発明の電気光学装置の他の態様では、前記配線、前記接続用パッド及び前記連結部は、同一導電層から形成されている。
【００２９】
この態様によれば、例えば、配線、接続用パッド及び連結部の各パターンを含む一つのパターンを有するマスクを作成して、フォトリソグラフィ及びエッチングを行うことにより、Ａｌ（アルミニウム）膜等の同一導電層から、これら配線、接続用パッド及び連結部は形成されている。従って、接続用パッドと配線とが相互に接続された構造を比較的簡単に確保できる。
【００３０】
本発明の電気光学装置の他の態様では、前記外付け集積回路は、ＣＯＧ型集積回路からなり、前記出力端子が前記接続用パッドに接続されるように前記基板上に実装されている。
【００３１】
この態様によれば、基板上には、スイッチング特性や消費電力特性に優れたトランジスタを含んでなるＣＯＧ型ＩＣにより駆動回路を少なくとも部分的に構成できる。
【００３２】
本発明の電気光学装置の他の態様では、前記連結部は、前記配線の幅と比べて、前記第１のピッチと前記第２のピッチとの差以上に幅広に形成されている。
【００３３】
この態様によれば、配線及び接続用パッド間におけるピッチ差を、幅広の連結部により吸収できるので、基板上でこれらの配線及び接続用パッドを相互に良好に接続できる。
【００３４】
特にこの態様では好ましくは、連結部は、配線の幅と比べて、外付け集積回路の出力端子の間隔に、基板の熱膨張率（熱収縮率）を乗じた値以上に幅広に形成される。例えば、外付け集積回路がＣＯＧ型ＩＣであれば、このＣＯＧ型ＩＣにおける数十μｍ程度のバンプ（出力端子）間隔Ｇに、熱圧着を用いてＣＯＧ型ＩＣが実装される基板における数百ｐｐｍ程度の熱膨張率（熱収縮率）αを乗じた値（＝Ｇ×α）以上に、連結部を配線よりも幅広に形成するとよい。さらにはＣＯＧ型ＩＣの出力端子数を考慮した乗数を乗ずるとよい。このように連結部を幅広に形成すれば配線及び接続用パッド間におけるピッチ差を、幅広の連結部により吸収できるので、基板上でこれらの配線及び接続用パッドを相互に良好に接続できる。
【００３５】
本発明の電気光学装置の他の態様では、前記基板上に、前記画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線及び走査線とを更に備えており、前記周辺回路は、前記データ線を駆動するデータ線駆動回路及び前記走査線を駆動する走査線駆動回路を含み、前記外付け集積回路は、少なくとも前記データ線駆動回路を含む。
【００３６】
この態様によれば、データ線駆動回路及び走査線駆動回路によりデータ線及び走査線を夫々駆動しつつ、薄膜トランジスタで画素電極をスイッチング制御することにより、所謂アクティブマトリクス駆動が可能となる。ここで特に、ＣＯＧ型ＩＣ等の外付け集積回路は、データ線駆動回路を含むので、データ線駆動回路については、スイッチング特性や消費電力特性に優れたトランジスタから構成可能となる。尚、走査線駆動回路については、要求される性能がデータ線駆動回路程には高くないため、内蔵回路として基板上に作り込んでもよいし、外付け集積回路として外付けしてもよい。
【００３７】
この態様では、前記基板上に、前記データ線に接続されたサンプリング回路を更に備えており、前記配線は、サンプリング回路駆動信号線を含むように構成してもよい。
【００３８】
このように構成すれば、サンプリング回路により、画像信号線上の画像信号をサンプリングしてデータ線に供給することにより、より高品位の画像表示が可能となる。ここで特に、サンプリング回路駆動信号線は、サンプリング回路のピッチに合わせて作り込まれる結果として第１のピッチを有することになり、これは接続用パッドの第２のピッチとは異なることになるが、幅広の連結部によって、これらのサンプリング回路駆動信号線及び接続用パッド間には良好な電気的な接続が得られる。
【００３９】
本発明の電気光学装置の他の態様では、前記周辺回路のうち前記外付け集積回路に含まれない部分は、前記基板上に作り込まれた内蔵回路からなり、該内蔵回路は、前記薄膜トランジスタと同一製造プロセスにより形成される薄膜トランジスタを含んでなる。
【００４０】
この態様によれば、基板上には、周辺回路の一部分は、ＣＯＧ型ＩＣ等の外付け集積回路から構成されている。周辺回路の他の部分は、画像表示領域に作り込まれる高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いたＴＦＴと同一製造プロセスにより形成されるＴＦＴを含んでなる内蔵回路から構成される。従って内蔵回路における主な利益たる製造及び積層構造の単純化及び小型薄型化と、外付け集積回路における主な利益である高性能化及び低消費電力化との両方を、適当なバランスで享受可能となる。
【００４１】
更に、上述のように外付け集積回路及び基板間の熱収縮によるずれを幅広の連結部により吸収できるので、接続用パッドの第２のピッチに合わせて、これに先端が接続された配線の第１のピッチを調節する必要性はない。このため、例えば、内蔵回路を構成するＴＦＴアレイ、これらに接続された回路素子等及び配線については、マスク作成時に優先的にグリッドに載せる配置を採るようにすれば、設計者の意図しないＴＦＴの特性や回路動作のばらつきを比較的簡単に低減できる。
【００４２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００４３】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、外付け集積回路による高性能化及び低消費電力化が図られており、しかも設計が容易であり且つ製造コストに優れた、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、投射型表示装置などの各種電子機器を実現できる。
【００４４】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４６】
（電気光学装置の全体構成）
先ず、本発明の実施形態における電気光学装置の全体構成について、図１及び図２を参照して説明する。ここでは、電気光学装置の一例である、駆動回路が部分的に内蔵されていると共に部分的に外付けされている型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４７】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４８】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【００４９】
このようなシール材５２中には、両基板間の間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【００５０】
対向基板２０の４隅には、上下導通材１０６が設けられており、ＴＦＴアレイ基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通をとる。
【００５１】
図１及び図２において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。額縁５３はＴＦＴアレイ基板１０側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【００５２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５３】
本実施形態では、額縁５３下にあるＴＦＴアレイ基板１０上の領域に、サンプリング回路１１８が設けられている。サンプリング回路１１８は、画像信号線上の画像信号をデータ線駆動回路１０１から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【００５４】
本実施形態では特に、データ線駆動回路１０１は、ＣＯＧ型ＩＣからなり、ＴＦＴアレイ基板１０上に外付けされたものである。他方、走査線駆動回路１０４及びサンプリング回路１１８は、ＴＦＴアレイ基板１０に内蔵されており、後述の如く画像表示領域内において画素毎に設けられる画素スイッチング用ＴＦＴと同一製造プロセスにより、形成されたＴＦＴを含んで構成されている。
【００５５】
（電気光学装置の回路構成及び動作）
次に以上の如く構成された電気光学装置における回路構成及び動作について図３を参照して説明する。図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【００５６】
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。
【００５７】
画像表示領域１０ａ外である周辺領域には、データ線６ａの一端（図３中で下端）が、サンプリング回路１１８の例えばＴＦＴからなる各スイッチング素子のドレインに接続されている。他方、画像信号線１１５は、引き出し配線１１６を介してサンプリング回路１１８のＴＦＴのソースに接続されている。データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４は、サンプリング回路１１８のＴＦＴのゲートに接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路１１８によりサンプリングされて各データ線６ａに供給されるように構成されている。
【００５８】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【００５９】
また、画素スイッチング用のＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００６０】
尚、ＴＦＴアレイ基板１０上には、これらの走査線駆動回路１０４、サンプリング回路１１８等に加えて、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６１】
本実施形態では特に、このようなプリチャージ回路回路、検査回路等の周辺回路を、走査線駆動回路１０４及びサンプリング回路１１８に加えて又は代えて、内蔵回路として、ＴＦＴアレイ基板１０に作り込んでもよい。或いは、このようなプリチャージ回路回路、検査回路等の周辺回路を、データ線駆動回路１０１に加えて或いは代えて、外付けＩＣとして外付けしてもよい。いずれにせよ、本実施形態では、駆動回路のいずれかの部分が、外付けＩＣから構成される。
【００６２】
（周辺領域における構成）
次に、図４から図１０を参照して、本実施形態の電気光学装置の周辺領域における構成について説明する。ここでは周辺領域のうち特に、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を外付けする領域における接続用パッド及びこれに接続されたサンプリング回路駆動信号線に係る第１から第４の実施形態について説明する。即ち、以下に説明する第１から第４実施形態は、この部分についてのみ相互に異なり、それらの全体構成、回路構成及び画素部における構成等については、前述又後述の説明の通りであって相互に同様である。
先ず、周辺領域における構成に係る第1実施形態について図４から図７を参照して説明する。図４は、本実施形態の電気光学装置における外付けＩＣ付近の３次元的な部分分解斜視図であり、図５は、ＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図であり、図６は、図５における構成要素から連結部を除去して示す外付けＩＣを外付けする領域付近の部分拡大平面図であり、図７は、一の比較例における外付けＩＣを外付けする領域付近の部分拡大平面図である。
【００６３】
図４に示すように、ＴＦＴアレイ基板１０上には、内蔵回路の一例としての走査線駆動回路１０４及びサンプリング回路１１８が作り込まれている。データ線駆動回路１０１を外付けする領域１０１Ｓ内において、ＴＦＴアレイ基板１０上に配線されたサンプリング回路駆動信号線１１４の先端には、接続用パッド２１１が設けられている。データ線駆動回路１０１を外付けする領域１０１Ｓ内において、外部回路接続端子１０２から延びる配線２０３の先端には、接続用パッド２１２が設けられている。
【００６４】
ＴＦＴアレイ基板１０上に外付けされるデータ線駆動回路１０１は、出力端子２２１及び入力端子２２２を有するＣＯＧ型ＩＣから構成されている。そして、出力端子２２１が接続用パッド２１１に接合され、入力端子２２２が接続用パッド２１２に接続されるように、データ線駆動回路１０１は、これを外付けする領域１０１Ｓに面実装される。
【００６５】
他方、走査線駆動回路１０４及びサンプリング回路１１８は、例えば、後述の如く画像表示領域１０ａ内に作り込まれる画素スイッチング用のＴＦＴと同一製造工程で製造される高温又は低温ポリシリコンＴＦＴを含んでなり、ＴＦＴアレイ基板１０上に内蔵回路として作り込まれる。
【００６６】
図５に示すように、第１実施形態では、接続用パッド２１１は、ピッチａで配列されている。他方、サンプリング回路駆動信号線１１４及び図示しないサンプリング回路１１８を構成するサンプリングスイッチは、ピッチｂで配列されている。ここで、サンプリング回路駆動信号線１１４のピッチｂについては、サンプリング回路１１８の回路特性或いは動作特性にばらつきが無いように、後述のマスク作成時における、例えば０．５μｍ間隔のグリッドに載せた配置とされており、マスク作成時の丸め込みに左右されずに一定とされている。例えば、ピッチｂは、４０μｍに固定されている。他方、接続用パッド２１１のピッチａについては、このように配列されたサンプリング回路駆動信号線１１４に対して、ＴＦＴアレイ基板１０とＣＯＧ型ＩＣからなるデータ線駆動回路１０１との熱膨張率の差を考慮した配置とされている。例えば、ピッチａは、マスク作成時の丸め込みに応じて４０μｍ±数百ｐｐｍとされる。
【００６７】
しかるに、本実施形態は、接続用パッド２１１及びサンプリング回路駆動信号線１１４を相互に接続すると共にサンプリング回路駆動信号線１１４の幅ｗ１よりも幅広に形成された連結部２５１を備えて構成されている。このような連結部２５１は、例えば、接続用パッド２１１、サンプリング回路駆動信号線１１４及び連結部２５１のパターンのマスクで作成して、フォトリソグラフィ及びエッチングにより、Ａｌ膜等の同一導電層から接続用パッド２１１、サンプリング回路駆動信号線１１４及び連結部２５１を一体形成することにより形成されるものである。
従って本実施形態によれば、図５から分かるように、幅広の連結部２５１の幅ｗ２の広さに応じて、上述のピッチａ及びピッチｂの差ΔＰ＝｜ａ−ｂ｜を吸収しつつ、比較的簡単に接続用パッド２１１とサンプリング回路駆動信号配線１１４との間における電気的な接続を確保できる。このように幅広の連結部２５１により吸収できる範囲であれば、接続用パッド２１１及びサンプリング回路駆動信号線１１４間における電気的な接続を確保するのに困難性はなく、且つピッチ変更、熱収縮率の見直し、回路要素の構成変更等に対して、接続用パッド２１１や配線等の設計を容易に修正可能となる。
【００６８】
以上説明したように第１実施形態によれば、製造が比較的容易であり、しかもこのようなＴＦＴアレイ基板１０に作り込まれたサンプリング回路等における回路素子の特性や回路動作におけるばらつきが低減された電気光学装置を実現できる。
尚、本実施形態では、接続用パッド２１１の幅ｗ４は、サンプリング回路駆動信号線１１４の幅ｗ１よりも広い。そして、接続用パッド２１１から連結部２５１までの間には、接続用パッド２１１と同じくピッチａで配列されており且つ連結部２５１の幅ｗ２より狭い幅ｗ３を有する、接続用パッド２１１の延長配線部２１１ａを含んで構成されている。このように幅ｗ３が比較的狭い延長配線部２１１ａを間に介在させても、幅広の連結部２５１の存在により、接続用パッド２１１とサンプリング回路駆動信号線１１４との間で、電気的な接続を確保するのに困難性はなく、且つ接続用パッド２１１や配線等の設計を容易に修正可能となる。
【００６９】
ここで図６に示すように、以上説明した第１実施形態の構成において、幅広の連結部２５１が削除された場合の構成について検討を加える。
このとき、ピッチｂのサンプリング回路駆動信号線１１４をそのまま直線状に延ばすことにより、接続用パッド２１１とサンプリング回路駆動信号線１１４との間を電気的に接続しようとすれば、サンプリング回路駆動信号線１１４の幅と、接続用パッド２１１の延長配線部２１１ａの幅とでは、ピッチの差ΔＰを吸収できない場合があることは明らかである。このため、サンプリング回路駆動信号線１１４の延長部と、接続用パッド２１１の延長配線部２１１ａとの間で、電気的な接続がとれなくなってしまう。
【００７０】
仮に、ピッチｂをピッチａに合わせたとすると、係るサンプリング回路駆動信号線１１４の延長部と、接続用パッド２１１の延長配線部２１１ａとの間で電気的な接続はとれるものの、今度は、サンプリング回路１１８内における各回路要素はマスク精度を無視して配置されることになる。マスク自体に意図しないサイズの丸め込まれが発生し、同一サイズで作図した素子が異なるサイズの素子としてマスク上に描かれてしまう事態が発生する。その結果当該マスクを使用して素子を作成すると回路素子特性のばらつきや動作特性のばらつきが生じて、最終的に高品位の画像表示が著しく困難になってしまうのである。
そこで図７に示した比較例のように、このようにピッチの差ΔＰを、サンプリング回路駆動信号線１１４の延長部１１４ａの方向で吸収することが考えられるが、はなはだ煩雑な作図作業となってしまう。特にピッチ変更の場合には全体にわたって結線の作図をやり直す必要を生じる。
【００７１】
以上図６及び図７を参照して説明したように、ＣＯＧ型ＩＣ等の外付けＩＣからなるデータ線駆動回路１０１とＴＦＴアレイ基板１０との間に無視し得ない程度の熱膨張率の差が存在するために、マスク作成精度に合わせて配置することの困難なＣＯＧ型ＩＣ接続用パッドをアレイ状にピッチaで配列し、素子のサイズを設計者の意図通りにするためにマスク作成精度に合わせて作図及び配置しなければならない回路群をアレイ状にピッチｂで配列するとき、それぞれを接続し、且つピッチ変更などの作業を容易に実現できる結線形態を簡単に実現している点で、本実施形態は非常に優れている。
【００７２】
次に、周辺領域における構成に係る第２実施形態について図８を参照して説明する。図８は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図８において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図８に示すように、第２実施形態では、幅広の連結部２５２は、円形の平面形状を有する。その他の構成については、第１実施形態と同様である。幅広の連結部があれば特にその平面形状に限定はないことはいうまでもない。
【００７３】
従って、第２実施形態によれば、円形の平面形状を有する幅広の連結部２５２により、接続用パッド２１１とサンプリング回路駆動信号線１１４との間における電気的な接続を問題なく得られ、且つ接続用パッド２１１や配線等の設計を容易に修正可能となる。このような円形であれば、連結部２５２と共にサンプリング回路駆動信号線１１４並びに接続用パッド２１１及びその延長配線部２１１ａのパターンに対応するマスクを用いて、これらをＴＦＴアレイ基板１０上に、Ａｌ膜等の同一導電膜から形成する製造プロセスも、比較的簡単に行える。
【００７４】
次に、周辺領域における構成に係る第３実施形態について図９を参照して説明する。図９は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図９において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図９に示すように、第３実施形態では、図４に示した接続用パッド２１１は、連結部２５３を兼ねる。即ち、接続用パッド２１１は、サンプリング回路駆動信号線１１４の幅ｗ１よりも広い幅ｗ５を有しており、このような接続用パッド２１１から、ピッチａで配列された連結部２５３が構築される。即ち、ピッチｂのサンプリング回路駆動信号線１１４は、幅ｗ５且つピッチａの接続用パッド２１１に直接接続されている。また、データ線駆動回路１０１を構成するＣＯＧ型ＩＣにおける出力端子２２１は、接続用パッド２１１に対応する位置に設けられている。その他の構成については、第１実施形態と同様である。
従って、第４実施形態によれば、接続用パッド２１１及び連結部２５３間の接続関係が問題なることは全くなくなり、接続用パッド２１１及びサンプリング回路駆動信号線１１４間の電気的な接続を非常に簡単に確保できる。
【００７５】
次に、周辺領域における構成に係る第４実施形態について図１０を参照して説明する。図１０は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図１０において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図１０に示すように、第４実施形態では、第１実施形態における連結部２５１に類似した幅広の連結部２５１’と、第３実施形態における接続用パッド２１１が兼ねる連結部２５３に類似した幅広の連結部２５３’とが、それらの配列方向（図１０中で、横方向）に千鳥足状に配列されている。しかも、連結部２５１’に接続された接続用パッド２１１’と、連結部２５３’を兼ねる接続用パッド２１１’についても、それらの配列方向（図１０中で、横方向）に千鳥足状に配列されている。また、データ線駆動回路１０１を構成するＣＯＧ型ＩＣにおける出力端子２２１は、接続用パッド２１１に対応する位置に千鳥足状に設けられている。その他の構成については、第１実施形態と同様である。
従って、第４実施形態によれば、第1から第３実施形態の如く同一線上に接続用パッドと連結部とを配列する場合と比較して、接続用パッド２１１’の形成領域並びに連結部２５１’及び２５３’の形成領域として割り与え可能な領域が増加する。このため、図１０から分かるように、これらの幅ｗ１’、ｗ２’及びｗ３’を一層広げることが可能となる。これらの結果、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１及びＴＦＴアレイ基板１０間の熱膨張率の差に基づくピッチ差ΔＰ（＝｜ａ−ｂ｜）が一層大きくなっても、サンプリング回路駆動信号線１１４及び接続用パッド２１１’間の電気的な接続を容易に確保可能となり、また接続端子数が多くなっても対応可能になる。
【００７６】
尚、以上説明した第１から第４実施形態では、サンプリング回路駆動信号線１１４と接続用パッド２１１との間における接続を例にとり説明している。しかしながら、接続用パッド２１１に接続される配線は、サンプリング回路駆動信号線１１４に限られないことは言うまでもなく、接続用パッドのピッチで配列されることが回路素子特性や動作特性にばらつきを生じさせることが望ましくないような回路素子等に接続されており所定ピッチを持つべき配線であれば、サンプリング回路駆動信号線１１４に代えて或いは加えて、任意の配線について本発明を適用可能であり、これにより上述の各実施形態の場合と同様の利益が得られる。
（製造プロセス）
次に以上の如き構成を有する電気光学装置の製造プロセスについて、図４から図１０に示した周辺領域部分における製造プロセスを中心として図１１を参照して説明する。ここに、図１１は、電気光学装置の製造プロセスを外付けＩＣの設置領域付近におけるプロセスを中心として順を追って示す工程図である。
図１１において、先ず画像表示領域１０ａや周辺領域におけるＴＦＴ３０、走査線３ａ、蓄積容量７０、データ線６ａ等の形成が公知の成膜技術及びパターニング技術等により行われる（ステップＳ１１）。
次に、図５又は図８から１１に示したようなサンプリング回路駆動信号線１１４、接続用パッド２１１等及びそれらの連結部２５１等を含むパターンをＣＡＤにより描画する。この際、サンプリング回路駆動信号線１１４のレイアウトについては、後工程となるマスク作成時のグリッドに載る配置となることを優先して、例えば４０μｍ程度に固定されたピッチｂとする。これに対し、接続用パッド２１１等のレイアウトについては、後工程となるマスク作成時のグリッドとは無関係に、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１とＴＦＴアレイ基板１０との熱膨張率の差に基づいて、例えば４０μｍ±数百ｐｐｍ程度に、配列方向に沿って可変なピッチａとする（ステップＳ１２）。
【００７７】
次に、この描画されたパターンに基づいてマスクを作成する。このマスク作成時の解像度は、例えば０．５μｍ程度である。このため、マスク作成時の丸め込みにより（即ち、設計者の意図を正確に反映することなく）、グリッドに載る配置とされていない接続用パッド２１１等及びこれと同一ピッチａを持つ延長配線部２１１ａ等は、位置或いは寸法にばらつきが生じ得る。これに対し、グリッドに載る配置とされているサンプリング回路駆動信号線１１４及びこれと同一ピッチｂを持つ連結部２５１等は、マスク作成時の丸め込みに左右されないので（即ち、設計者の意図を反映したものとなるので）、位置或いは寸法にばらつきが生じない。このようにして、サンプリング回路駆動信号線１１４、接続用パッド２１１及びそれらの連結部２５１等を含むパターンを持つマスクを作成する（ステップＳ１３）。
次に、このように作成されたマスクを用いて、ＴＦＴアレイ基板１０上のレジストを露光する等のフォトリソグラフィを行なった後（ステップＳ１４）、ドライエッチング又はウエットエッチング若しくは両者の組み合わせにより、Ａｌ膜等に対するエッチングを行なって、Ａｌ膜等からなるサンプリング回路駆動信号線１１４、接続用パッド２１１等及びそれらの連結部２５１等を形成する（ステップＳ１５）。
【００７８】
次に、画像表示領域１０ａや周辺領域における画素電極等の形成が、公知の成膜技術及びパターンニング技術等により行われる（ステップＳ１６）。
その後、対向基板２０（図１及び図２参照）を、ＴＦＴアレイ基板１０に張り合わせること等により、パネルの組み立てを行なった後（ステップＳ１７）、両基板間に液晶を封入する（ステップＳ１８）。
【００７９】
最後に、ＴＦＴアレイ基板１０上における領域１０１Ｓに、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を実装する。即ち、出力端子２２１を接続用パッド２１１に且つ入力端子２２２を接続用パッド２１２に熱圧着する（ステップＳ１９）。この熱圧着時の加熱に起因した熱収縮（熱膨張）によりＣＯＧ型ＩＣからなるデータ線駆動回路１０１の多数の出力端子２２１は若干歪むが、接続用パッド２１１等はこの歪みを考慮してそのピッチａが決められているので、出力端子２２１と接続用パッド２１１とが外れることはない。他方で、接続用パッド２１１等及びサンプリング回路駆動信号線１１４間の電気的な接続についても、幅広の連結部２５１等の存在により、問題なく確保されている。
【００８０】
以上説明した製造プロセスによれば、最終的に得られるサンプリング回路駆動信号線１１４やサンプリング回路１１８における素子特性や動作特性のばらつきを低減できる。また、ピッチ変更、熱収縮率（熱膨張率）の見直し、回路要素の構成変更等に対して、接続用パッドや配線等の設計を容易に修正可能となる。
【００８１】
尚、上述のステップＳ１３からＳ１５の各工程は、ステップＳ１１における画像表示領域や周辺領域におけるＴＦＴ３０、走査線３ａ、蓄積容量７０、データ線６ａ等の形成と部分的に同時に行ってもよいし、部分的に相前後して行なってもよく、更に、ステップＳ１６における画素電極等の形成と部分的に同時に行ってもよいし、部分的に相前後して行なってもよい。
【００８２】
また上述の製造プロセスでは、ステップＳ１３におけるマスク作成後に、ステップＳ１４及びＳ１５においてフォトリソグラフィ及びエッチングを行なうこととしたが、ＴＦＴアレイ基板１０上に形成したレジストに対して直接、ステップＳ１２でＣＡＤにより描画したパターンをレーザー露光により書き込むことも可能である。
（画素部における構成）
次に、本実施形態における電気光学装置の画素部における構成について、図１２及び図１３を参照して説明する。図１２は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図１３は、図１２のＡ−Ａ’断面図である。尚、図１３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８３】
図１２において、電気光学装置の基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【００８４】
また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００８５】
本実施形態では、容量線３００が、図中太線で示したように走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図１２中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８４に対応する個所が僅かに括れた括れ部とを備えている。
【００８６】
図１２及び図１３に示すように、高濃度ドレイン領域１ｅには、画素電極９ａが、コンタクトホール８３及び８５を介して中継接続用の導電層としても機能するドレイン電極３０２により中継接続されている。高濃度ソース領域１ｄには、データ線６ａが、コンタクトホール８１及び８２を介して中継接続用の導電層としても機能するソース電極３０３により中継接続されている。
【００８７】
ドレイン電極３０２の一部からなる画素電位側容量電極上には、誘電体膜３０１を介して固定電位側容量電極を含む容量線３００が形成されている。容量線３００は、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。本実施形態では、このようにドレイン電極３０２の一部と、容量線３００の一部とが誘電体膜３０１を介して対向配置されることにより、蓄積容量７０が構築されている。
【００８８】
容量線３００上には、ソース電極３０３とデータ線６ａとを通じるコンタクトホール８１及びドレイン電極３０２と画素電極９ａとを通じるコンタクトホール８５が各々形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００８９】
第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には更に、ドレイン電極３０２へのコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。係るデータ線６ａは、例えば、スパッタリング、フォトリソグラフィ、エッチング等により、所定パターンを持つようにＡｌ（アルミニウム）等の低抵抗金属膜から形成され、その膜厚は、配線幅に応じて必要な導電性が得られるように、例えば数百ｎｍ程度とされる。他方、第３層間絶縁膜４３は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００９０】
画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。画素電極９ａは、例えばスパッタリング、フォトリソグラフィ、エッチング等により、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜から形成する。尚、後述の電気光学装置のように、ラビング処理を施された配向膜を形成してもよい。
【００９１】
データ線６ａは、ソース電極３０３を中継することにより、コンタクトホール８１及びコンタクトホール８２を介して半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。他方、画素電極９ａは、ソース電極３０３と同一膜からなるドレイン電極３０２を中継層として利用して中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００９２】
このようにドレイン電極３０２を中継層として用いることにより、画素電極９ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８３及び８５で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極３０３を用いることにより、データ線６ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８１及び８２で両者間を良好に接続できる。
【００９３】
図１２及び図１３に示すように、ドレイン電極３０２と容量線３００とが誘電体膜３０１を介して対向配置されることにより、平面的に見て走査線３ａに重なる領域及びデータ線６ａに重なる領域に、蓄積容量７０が構築されている。
【００９４】
即ち、容量線３００は、走査線３ａを覆うように延びると共に、データ線６ａの領域下で、ドレイン電極３０２を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極３０２は、走査線３ａとデータ線６ａの交差部から、一方がデータ線６ａの領域下にある容量線３００の突出部に沿って延び、他方が走査線３ａの領域上にある容量線３００に沿って隣接するデータ線６ａ近傍まで延びるＬ字状の島状容量電極を形成している。そして、誘電体膜３０１を介して容量線３００にＬ字状のドレイン電極３０２が重なる領域で蓄積容量７０が形成される。
【００９５】
蓄積容量７０の一方の容量電極を含むドレイン電極３０２は、コンタクトホール８５で画素電極９ａと接続されており且つコンタクトホール８３で高濃度ドレイン領域１ｅと接続されており、画素電極電位とされる。
【００９６】
蓄積容量７０の他方の容量電極を含む容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【００９７】
蓄積容量７０の誘電体膜３０１は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜３０１は、ドレイン電極３０２の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜３０１は薄い程良い。
【００９８】
図１３に示すように、電気光学装置は、基板装置２００と、これに対向配置される透明な対向基板２０とを備えている。対向基板２０は、例えばガラス基板や石英基板からなる。基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００９９】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１００】
基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
【０１０１】
対向基板２０には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板２０側から入射光がＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【０１０２】
尚、本実施形態では、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、容量線３００を遮光性の膜で形成することによりチャネル領域１ａ’等を遮光することができる。
【０１０３】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された基板１０と対向基板２０との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【０１０４】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、第１層間絶縁膜４１、第２層間絶縁膜４２に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【０１０５】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図１３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するＴＦＴについても同様に各種のＴＦＴとして構築可能である。
【０１０６】
以上図１から図１３を参照して説明した実施形態では、対向基板２０の投射光が入射する側及び基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０７】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０８】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１４は、投射型カラー表示装置の図式的断面図である。
【０１０９】
図１４において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１０】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びそのような電気光学装置を具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図４】本発明の第１実施形態における外付けＩＣ付近の３次元的な部分分解斜視図である。
【図５】第１実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図６】図５における構成要素から連結部を除去して示す外付けＩＣを外付けする領域付近の部分拡大平面図である。
【図７】一の比較例における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図８】第２実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図９】第３実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図１０】第４実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図１１】各実施形態の電気光学装置の製造プロセスを外付けＩＣの設置領域付近におけるプロセスを中心として順を追って示す工程図である。
【図１２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１３】図１２のＡ−Ａ’断面図である。
【図１４】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８１、８２、８３、８５…コンタクトホール
１０１…データ線駆動回路
１０１Ｓ…データ線駆動回路を設置する領域
１０２…外部回路接続端子
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１８…サンプリング回路
２１１、２１２…接続用パッド
２２１…出力端子
２２２…入力端子
２３０…パターン
２５１、２５２、２５３、２５４…幅広の連結部
【発明の属する技術分野】
本発明は、例えば液晶装置等の電気光学装置及びそのような電気光学装置を具備してなる各種電子機器の技術分野に属する。
【０００２】
【背景技術】
薄膜トランジスタ（以下適宜、ＴＦＴと称す）駆動型の液晶装置等の電気光学装置では、ガラス基板、石英基板等の絶縁基板上に、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いた薄膜トランジスタが、画素電極のスイッチング制御用に各画素に作り込まれる。
【０００３】
ここで、アモルファスシリコン型のＴＦＴの場合には概ねトランジスタ特性や消費電力に劣る。このため、周辺回路をアモルファスシリコン型のＴＦＴで作るのでは周辺回路として十分なトランジスタ特性や低消費電力が得られないことが多い。よって、アモルファスシリコン型のＴＦＴを画素スイッチング用のＴＦＴとして採用する場合には、周辺領域に外付け集積回路（以下適宜、ＩＣと称す）を外付けする技術が一般的である。例えば、ＣＯＧ型ＩＣのような面実装型の外付けＩＣが外付けされる。
【０００４】
他方、ポリシリコン型のＴＦＴの場合には、概ねトランジスタ特性や消費電力に優れる。このため、多数の画素電極が配列された画像表示領域の周辺に位置する周辺領域に、このようなポリシリコン型のＴＦＴからなる周辺回路を作り込めば、周辺回路として十分なトランジスタ特性や低消費電力が得られる。しかしながら、表示画像の高品位化等の一般的要請下における駆動周波数の上昇や低消費電力化に対処可能な周辺回路を作り込むことは容易ではない。よって、画素スイッチング用ＴＦＴがポリシリコン型のＴＦＴの場合にも、周辺領域に、ＣＯＧ型ＩＣ等の外付けＩＣを外付けして、この外付けＩＣに周辺回路の一部の機能を担わせることが行われている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＯＧ型ＩＣ等の外付けＩＣを周辺領域に外付けする場合、外付けＩＣにおける多数の入出力端子が、基板側にある複数の接続用パッドに夫々対応付けられた形で、外付けＩＣを基板上に接合しなければならない。即ち、基板上における接続用パッドの配列ピッチについては、外付けＩＣにおける入出力端子のピッチに合わせて規定せねばならない。このとき基板上に設けられるＣＯＧ型ＩＣの接続用パッドの配置には、マスク作成精度を超えたピッチ設定が必要である。これは実装工程におけるＣＯＧ型ＩＣの熱膨張、あるいは熱収縮を考慮する必要があるからである。一方、接続用パッドに一端が接続された基板上の配線の他端は、内蔵回路内或いは基板上に作り込まれた各回路素子等に接続されるので、当該配線の配列ピッチについては、基板上に作れ込まれた回路素子ピッチ等に合わせて規定せねばならない。即ち、接続用パッドのピッチとこれに先端が接続される配線のピッチとは、本質的に相互に異なるように規定せねばならない。
【０００６】
ここで、異なるピッチの多数の接続用パッドと多数の配線とを接続するためには、単純には基板上に作り込まれた回路素子等から引き出された配線の接続用パッドに接続される付近を、中央で直線、端に近付く程に右斜め或いは左斜めに傾斜させるなど、実際には複雑な配線パターンを採用せざるを得ない。この場合にはピッチ変更に伴う修正作業は煩雑になるという問題がある。
【０００７】
接続用パッドの位置に応じて配線の位置やその他端に接続された回路素子等の位置を調節することも、理論上は考えられる。しかしながら、接続用パッドのピッチに合わせることを優先して、配線のピッチ或いはこれに接続される回路素子等のピッチを調節してしまうと、配線や回路素子のパターンには、マスク作成上のグリッドに載らない個所が多発することになる。この結果、設計者の意図しないマスク作成時の丸め込みによる位置ずれ或いは寸法ずれが大きく発生してしまい、最終的には、配線やＴＦＴ等の回路素子の特性や内蔵回路における動作特性にばらつきが生じるという実用上重大な問題点につながる。
【０００８】
本発明は上記課題に鑑みなされたものであり、ＣＯＧ型ＩＣ等の外部ＩＣにおける入出力端子が接続される接続用パッドと基板上に作り込まれた回路素子等から延びる配線との電気的な接続を確保し、且つ容易に修正可能で、回路素子等のバラツキをもたらさないことが可能である電気光学装置及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、基板上に、画素電極と、該画素電極が配置された画像表示領域の周辺に位置する周辺領域にアレイ状に第１のピッチで配列されていると共に周辺回路の一部を構成する回路群から延在する複数の配線と、前記周辺回路の他の部分を構成する外付け集積回路が有する複数の出力端子が夫々接合されると共に前記第１のピッチと異なる第２のピッチでアレイ状に配列された複数の接続用パッドと、前記接続用パッド及び前記配線を相互に接続すると共に前記配線の幅よりも幅広に形成された連結部とを備える。
【００１０】
本発明の電気光学装置は上記課題を解決するために、基板上における周辺領域には、周辺回路の一部を構成する、ＣＯＧ型ＩＣ等の外付け集積回路が外付けされている。従って、画像表示領域内に作り込むアモルファスシリコン、低温又は高温ポリシリコンを半導体とするトランジスタと比べて、スイッチング特性や消費電力特性に優れたトランジスタを含んでなる外付け集積回路により、駆動回路等の周辺回路を部分的に構成できる。この際、画像表示領域には、高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いたＴＦＴを形成してもよいし、更にこれと同一製造プロセスで形成したＴＦＴを含んでなる内蔵回路を周辺領域に作り込んでもよい。
【００１１】
ここで特に、基板上における周辺領域には、周辺回路の一部を構成する回路群から延在する複数の配線が、アレイ状に第１のピッチで配列されている。例えば、この第１のピッチは、画素電極に接続されたデータ線を駆動する内蔵駆動回路における回路素子ピッチと一致する。他方、ＣＯＧ型ＩＣ等の外付け集積回路が有する出力端子が夫々接合される複数の接続用パッドは、第１のピッチと異なる第２のピッチでアレイ状に配列されている。より具体的には、第２のピッチは、当該電気光学装置の製造とは別に、予め製造されたＣＯＧ型ＩＣ等の外付け集積回路の仕様と、係る外付け集積回路及び基板間の熱膨張率の相違に応じて規定されている。そして、接続用パッド及び配線を相互に接続する連結部は、配線の幅よりも幅広に形成されているので、これら接続用パッド及び配線相互間の電気的な接続を確保し、且つピッチ変更、熱収縮率の見直し、回路要素の構成変更等に対して、接続用パッドや配線等の設計を容易に修正可能となる。
【００１２】
更に、外付け集積回路を熱圧着等で接合しても、このように外付け集積回路及び基板間の熱収縮によるピッチの相違を幅広の連結部により吸収できるので、接続用パッドの第２のピッチに合わせて、これに先端が接続された配線の第１のピッチを余り厳格に調節する必要性はなくなる。従って、例えば接続用パッドとのピッチの相違を幅広の連結部により吸収可能な範囲内という条件下で、配線や回路素子等をマスク作成時に優先的にグリッドに載せる配置を採るようにすれば、マスク作成時の丸め込みによる配線や回路素子等の設計者の意図しない位置や寸法におけるばらつきは無くなる。このため最終的には、このような基板に作り込まれたＴＦＴ等の回路素子の特性や回路動作におけるばらつきを低減できる。
【００１３】
以上の結果、本発明の電気光学装置により、外付け集積回路を外付けしつつ、接続用パッドと配線との電気的な接続を確保し、且つ接続用パッドや配線等の設計を容易に修正可能であると共に基板上に作り込まれた回路素子等における動作特性のばらつきを低減でき、最終的には高品位の画像表示を実現できる。
【００１４】
本発明の電気光学装置の一態様では、前記接続用パッドは、前記配線よりも幅広であり、前記接続用パッドから前記連結部まで延びると共に前記連結部より幅狭の他の配線を更に備える。
【００１５】
この態様によれば、配線よりも幅広な接続用パッドから連結部に向けて幅狭の他の配線が延びているが、当該連結部が配線よりも幅広である。従って、この連結部の幅を広くすることにより、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つ接続用パッドや配線等の設計も容易に修正可能である。
【００１６】
本発明の電気光学装置の他の態様では、前記連結部は、前記第１のピッチで配列されている。
【００１７】
この態様によれば、配線の配列ピッチと同じである第１のピッチで配列された連結部により、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つ接続用パッドや配線等の設計も容易に修正可能となる。この場合特に、各配線とその先端に接続された各連結部との相対的な位置関係は、配列方向に沿った位置によらずに一定であるので、極めて容易に修正可能となる。
【００１８】
或いは本発明の電気光学装置の他の態様では、前記接続用パッドは、前記連結部を兼ねる。
【００１９】
この態様によれば、接続用パッドは連結部として配線よりも幅広であり、このような接続用パッドから第２のピッチで配列された連結部が構築される。即ち、配線は、幅広の接続用パッドに直接接続されている。この場合、接続用パッド及び連結部間の接続関係が問題なることは全くなくなり、接続用パッドや配線等の設計も極めて容易に修正可能となる。
【００２０】
或いは本発明の電気光学装置の他の態様では、前記複数の接続用パッドのうち、その配列方向に奇数番目又は偶数番目の接続用パッドは、前記連結部を兼ね、前記複数の接続用パッドのうち前記連結部を兼ねない接続用パッドは、前記連結部により前記配線に接続されている。
【００２１】
この態様によれば、配線が直接接続された幅広の接続用パッドと、配線が連結部を介して接続された接続用パッドとが交互に配列される。このような構成をとっても、比較的簡単に接続用パッドと配線とが相互に接続された構造を確保でき、且つそれらの設計も容易に修正可能となる。
【００２２】
この態様では、前記連結部を兼ねない接続用パッドに接続された前記連結部は、前記第１のピッチで配列されているように構成してもよい。
【００２３】
このように構成すれば、第１のピッチで配列された連結部と、第２のピッチで配列された連結部を兼ねる接続用パッドとが交互に配置されることとなる。そして連結部を兼ねない接続用パッドに接続された連結部については、各配線とその先端に接続された各連結部との相対的な位置関係は、配列方向に沿った位置によらずに一定であるので、配線と連結部とが相互に接続された構造を確保でき、且つそれらの設計も容易に修正可能となる。
【００２４】
上述の連結部を兼ねる接続用パッドが交互に並べられた態様では、前記奇数番目又は偶数番目の接続用パッドと、前記連結部とは、千鳥足状に２列に並べられているように構成してもよい。
【００２５】
このように構成すれば、同一線上に接続用パッドと連結部とを配列する場合と比較して、相互に重なることはその性質上認められない接続用パッドの形成領域及び連結部の形成領域として割り与え可能な領域が増加するので、接続用パッドの幅及び連結部の幅を一層広げることが可能となる。この結果、より大きな熱収縮率(熱膨張率)に対応することや多ピン化への対応も容易となり、且つそれらの設計も一層容易に修正可能となる。
【００２６】
上述の連結部を兼ねる接続用パッドが交互に並べられた態様では、前記奇数番目又は偶数番目の接続用パッドと前記連結部を兼ねない接続用パッドとは、千鳥足状に２列に並べられているように構成してもよい。
【００２７】
このように構成すれば、同一線上に連結部を兼ねる接続用パッドと連結部を兼ねない接続用パッドとを配列する場合と比較して、相互に重なることはその性質上認められない連結部を兼ねる接続用パッドの形成領域及び連結部を兼ねない接続用パッドの形成領域として割り与え可能な領域が増加するので、連結部を兼ねる接続用パッドの幅及び連結部を兼ねない接続用パッドの幅を、より一層広げることが可能となる。
【００２８】
本発明の電気光学装置の他の態様では、前記配線、前記接続用パッド及び前記連結部は、同一導電層から形成されている。
【００２９】
この態様によれば、例えば、配線、接続用パッド及び連結部の各パターンを含む一つのパターンを有するマスクを作成して、フォトリソグラフィ及びエッチングを行うことにより、Ａｌ（アルミニウム）膜等の同一導電層から、これら配線、接続用パッド及び連結部は形成されている。従って、接続用パッドと配線とが相互に接続された構造を比較的簡単に確保できる。
【００３０】
本発明の電気光学装置の他の態様では、前記外付け集積回路は、ＣＯＧ型集積回路からなり、前記出力端子が前記接続用パッドに接続されるように前記基板上に実装されている。
【００３１】
この態様によれば、基板上には、スイッチング特性や消費電力特性に優れたトランジスタを含んでなるＣＯＧ型ＩＣにより駆動回路を少なくとも部分的に構成できる。
【００３２】
本発明の電気光学装置の他の態様では、前記連結部は、前記配線の幅と比べて、前記第１のピッチと前記第２のピッチとの差以上に幅広に形成されている。
【００３３】
この態様によれば、配線及び接続用パッド間におけるピッチ差を、幅広の連結部により吸収できるので、基板上でこれらの配線及び接続用パッドを相互に良好に接続できる。
【００３４】
特にこの態様では好ましくは、連結部は、配線の幅と比べて、外付け集積回路の出力端子の間隔に、基板の熱膨張率（熱収縮率）を乗じた値以上に幅広に形成される。例えば、外付け集積回路がＣＯＧ型ＩＣであれば、このＣＯＧ型ＩＣにおける数十μｍ程度のバンプ（出力端子）間隔Ｇに、熱圧着を用いてＣＯＧ型ＩＣが実装される基板における数百ｐｐｍ程度の熱膨張率（熱収縮率）αを乗じた値（＝Ｇ×α）以上に、連結部を配線よりも幅広に形成するとよい。さらにはＣＯＧ型ＩＣの出力端子数を考慮した乗数を乗ずるとよい。このように連結部を幅広に形成すれば配線及び接続用パッド間におけるピッチ差を、幅広の連結部により吸収できるので、基板上でこれらの配線及び接続用パッドを相互に良好に接続できる。
【００３５】
本発明の電気光学装置の他の態様では、前記基板上に、前記画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線及び走査線とを更に備えており、前記周辺回路は、前記データ線を駆動するデータ線駆動回路及び前記走査線を駆動する走査線駆動回路を含み、前記外付け集積回路は、少なくとも前記データ線駆動回路を含む。
【００３６】
この態様によれば、データ線駆動回路及び走査線駆動回路によりデータ線及び走査線を夫々駆動しつつ、薄膜トランジスタで画素電極をスイッチング制御することにより、所謂アクティブマトリクス駆動が可能となる。ここで特に、ＣＯＧ型ＩＣ等の外付け集積回路は、データ線駆動回路を含むので、データ線駆動回路については、スイッチング特性や消費電力特性に優れたトランジスタから構成可能となる。尚、走査線駆動回路については、要求される性能がデータ線駆動回路程には高くないため、内蔵回路として基板上に作り込んでもよいし、外付け集積回路として外付けしてもよい。
【００３７】
この態様では、前記基板上に、前記データ線に接続されたサンプリング回路を更に備えており、前記配線は、サンプリング回路駆動信号線を含むように構成してもよい。
【００３８】
このように構成すれば、サンプリング回路により、画像信号線上の画像信号をサンプリングしてデータ線に供給することにより、より高品位の画像表示が可能となる。ここで特に、サンプリング回路駆動信号線は、サンプリング回路のピッチに合わせて作り込まれる結果として第１のピッチを有することになり、これは接続用パッドの第２のピッチとは異なることになるが、幅広の連結部によって、これらのサンプリング回路駆動信号線及び接続用パッド間には良好な電気的な接続が得られる。
【００３９】
本発明の電気光学装置の他の態様では、前記周辺回路のうち前記外付け集積回路に含まれない部分は、前記基板上に作り込まれた内蔵回路からなり、該内蔵回路は、前記薄膜トランジスタと同一製造プロセスにより形成される薄膜トランジスタを含んでなる。
【００４０】
この態様によれば、基板上には、周辺回路の一部分は、ＣＯＧ型ＩＣ等の外付け集積回路から構成されている。周辺回路の他の部分は、画像表示領域に作り込まれる高温又は低温ポリシリコン、アモルファスシリコン等を半導体層として用いたＴＦＴと同一製造プロセスにより形成されるＴＦＴを含んでなる内蔵回路から構成される。従って内蔵回路における主な利益たる製造及び積層構造の単純化及び小型薄型化と、外付け集積回路における主な利益である高性能化及び低消費電力化との両方を、適当なバランスで享受可能となる。
【００４１】
更に、上述のように外付け集積回路及び基板間の熱収縮によるずれを幅広の連結部により吸収できるので、接続用パッドの第２のピッチに合わせて、これに先端が接続された配線の第１のピッチを調節する必要性はない。このため、例えば、内蔵回路を構成するＴＦＴアレイ、これらに接続された回路素子等及び配線については、マスク作成時に優先的にグリッドに載せる配置を採るようにすれば、設計者の意図しないＴＦＴの特性や回路動作のばらつきを比較的簡単に低減できる。
【００４２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備する。
【００４３】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備するので、外付け集積回路による高性能化及び低消費電力化が図られており、しかも設計が容易であり且つ製造コストに優れた、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、投射型表示装置などの各種電子機器を実現できる。
【００４４】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４６】
（電気光学装置の全体構成）
先ず、本発明の実施形態における電気光学装置の全体構成について、図１及び図２を参照して説明する。ここでは、電気光学装置の一例である、駆動回路が部分的に内蔵されていると共に部分的に外付けされている型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４７】
図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図２は、図１のＨ−Ｈ’断面図である。
【００４８】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるために、例えば熱硬化樹脂、熱及び光硬化樹脂、光硬化樹脂、紫外線硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、加熱、加熱及び光照射、光照射、紫外線照射等により硬化させられたものである。
【００４９】
このようなシール材５２中には、両基板間の間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が混合されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。但し、当該電気光学装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてもよい。
【００５０】
対向基板２０の４隅には、上下導通材１０６が設けられており、ＴＦＴアレイ基板１０に設けられた上下導通端子と対向基板２０に設けられた対向電極２１との間で電気的な導通をとる。
【００５１】
図１及び図２において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａを規定する遮光性の額縁５３が対向基板２０側に設けられている。額縁５３はＴＦＴアレイ基板１０側に設けても良いことは言うまでもない。画像表示領域の周辺に広がる周辺領域のうち、シール材５２が配置されたシール領域の外側部分には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域１０ａの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。
【００５２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５３】
本実施形態では、額縁５３下にあるＴＦＴアレイ基板１０上の領域に、サンプリング回路１１８が設けられている。サンプリング回路１１８は、画像信号線上の画像信号をデータ線駆動回路１０１から供給されるサンプリング回路駆動信号に応じてサンプリングしてデータ線に供給するように構成されている。
【００５４】
本実施形態では特に、データ線駆動回路１０１は、ＣＯＧ型ＩＣからなり、ＴＦＴアレイ基板１０上に外付けされたものである。他方、走査線駆動回路１０４及びサンプリング回路１１８は、ＴＦＴアレイ基板１０に内蔵されており、後述の如く画像表示領域内において画素毎に設けられる画素スイッチング用ＴＦＴと同一製造プロセスにより、形成されたＴＦＴを含んで構成されている。
【００５５】
（電気光学装置の回路構成及び動作）
次に以上の如く構成された電気光学装置における回路構成及び動作について図３を参照して説明する。図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路と周辺回路とを示すブロック図である。
【００５６】
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。
【００５７】
画像表示領域１０ａ外である周辺領域には、データ線６ａの一端（図３中で下端）が、サンプリング回路１１８の例えばＴＦＴからなる各スイッチング素子のドレインに接続されている。他方、画像信号線１１５は、引き出し配線１１６を介してサンプリング回路１１８のＴＦＴのソースに接続されている。データ線駆動回路１０１に接続されたサンプリング回路駆動信号線１１４は、サンプリング回路１１８のＴＦＴのゲートに接続されている。そして、画像信号線１１５上の画像信号Ｓ１、Ｓ２、…、Ｓｎは、データ線駆動回路１０１からサンプリング回路駆動信号線１１４を介してサンプリング回路駆動信号が供給されるのに応じて、サンプリング回路１１８によりサンプリングされて各データ線６ａに供給されるように構成されている。
【００５８】
このようにデータ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【００５９】
また、画素スイッチング用のＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線駆動回路１０４により、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電位レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００６０】
尚、ＴＦＴアレイ基板１０上には、これらの走査線駆動回路１０４、サンプリング回路１１８等に加えて、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００６１】
本実施形態では特に、このようなプリチャージ回路回路、検査回路等の周辺回路を、走査線駆動回路１０４及びサンプリング回路１１８に加えて又は代えて、内蔵回路として、ＴＦＴアレイ基板１０に作り込んでもよい。或いは、このようなプリチャージ回路回路、検査回路等の周辺回路を、データ線駆動回路１０１に加えて或いは代えて、外付けＩＣとして外付けしてもよい。いずれにせよ、本実施形態では、駆動回路のいずれかの部分が、外付けＩＣから構成される。
【００６２】
（周辺領域における構成）
次に、図４から図１０を参照して、本実施形態の電気光学装置の周辺領域における構成について説明する。ここでは周辺領域のうち特に、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を外付けする領域における接続用パッド及びこれに接続されたサンプリング回路駆動信号線に係る第１から第４の実施形態について説明する。即ち、以下に説明する第１から第４実施形態は、この部分についてのみ相互に異なり、それらの全体構成、回路構成及び画素部における構成等については、前述又後述の説明の通りであって相互に同様である。
先ず、周辺領域における構成に係る第1実施形態について図４から図７を参照して説明する。図４は、本実施形態の電気光学装置における外付けＩＣ付近の３次元的な部分分解斜視図であり、図５は、ＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図であり、図６は、図５における構成要素から連結部を除去して示す外付けＩＣを外付けする領域付近の部分拡大平面図であり、図７は、一の比較例における外付けＩＣを外付けする領域付近の部分拡大平面図である。
【００６３】
図４に示すように、ＴＦＴアレイ基板１０上には、内蔵回路の一例としての走査線駆動回路１０４及びサンプリング回路１１８が作り込まれている。データ線駆動回路１０１を外付けする領域１０１Ｓ内において、ＴＦＴアレイ基板１０上に配線されたサンプリング回路駆動信号線１１４の先端には、接続用パッド２１１が設けられている。データ線駆動回路１０１を外付けする領域１０１Ｓ内において、外部回路接続端子１０２から延びる配線２０３の先端には、接続用パッド２１２が設けられている。
【００６４】
ＴＦＴアレイ基板１０上に外付けされるデータ線駆動回路１０１は、出力端子２２１及び入力端子２２２を有するＣＯＧ型ＩＣから構成されている。そして、出力端子２２１が接続用パッド２１１に接合され、入力端子２２２が接続用パッド２１２に接続されるように、データ線駆動回路１０１は、これを外付けする領域１０１Ｓに面実装される。
【００６５】
他方、走査線駆動回路１０４及びサンプリング回路１１８は、例えば、後述の如く画像表示領域１０ａ内に作り込まれる画素スイッチング用のＴＦＴと同一製造工程で製造される高温又は低温ポリシリコンＴＦＴを含んでなり、ＴＦＴアレイ基板１０上に内蔵回路として作り込まれる。
【００６６】
図５に示すように、第１実施形態では、接続用パッド２１１は、ピッチａで配列されている。他方、サンプリング回路駆動信号線１１４及び図示しないサンプリング回路１１８を構成するサンプリングスイッチは、ピッチｂで配列されている。ここで、サンプリング回路駆動信号線１１４のピッチｂについては、サンプリング回路１１８の回路特性或いは動作特性にばらつきが無いように、後述のマスク作成時における、例えば０．５μｍ間隔のグリッドに載せた配置とされており、マスク作成時の丸め込みに左右されずに一定とされている。例えば、ピッチｂは、４０μｍに固定されている。他方、接続用パッド２１１のピッチａについては、このように配列されたサンプリング回路駆動信号線１１４に対して、ＴＦＴアレイ基板１０とＣＯＧ型ＩＣからなるデータ線駆動回路１０１との熱膨張率の差を考慮した配置とされている。例えば、ピッチａは、マスク作成時の丸め込みに応じて４０μｍ±数百ｐｐｍとされる。
【００６７】
しかるに、本実施形態は、接続用パッド２１１及びサンプリング回路駆動信号線１１４を相互に接続すると共にサンプリング回路駆動信号線１１４の幅ｗ１よりも幅広に形成された連結部２５１を備えて構成されている。このような連結部２５１は、例えば、接続用パッド２１１、サンプリング回路駆動信号線１１４及び連結部２５１のパターンのマスクで作成して、フォトリソグラフィ及びエッチングにより、Ａｌ膜等の同一導電層から接続用パッド２１１、サンプリング回路駆動信号線１１４及び連結部２５１を一体形成することにより形成されるものである。
従って本実施形態によれば、図５から分かるように、幅広の連結部２５１の幅ｗ２の広さに応じて、上述のピッチａ及びピッチｂの差ΔＰ＝｜ａ−ｂ｜を吸収しつつ、比較的簡単に接続用パッド２１１とサンプリング回路駆動信号配線１１４との間における電気的な接続を確保できる。このように幅広の連結部２５１により吸収できる範囲であれば、接続用パッド２１１及びサンプリング回路駆動信号線１１４間における電気的な接続を確保するのに困難性はなく、且つピッチ変更、熱収縮率の見直し、回路要素の構成変更等に対して、接続用パッド２１１や配線等の設計を容易に修正可能となる。
【００６８】
以上説明したように第１実施形態によれば、製造が比較的容易であり、しかもこのようなＴＦＴアレイ基板１０に作り込まれたサンプリング回路等における回路素子の特性や回路動作におけるばらつきが低減された電気光学装置を実現できる。
尚、本実施形態では、接続用パッド２１１の幅ｗ４は、サンプリング回路駆動信号線１１４の幅ｗ１よりも広い。そして、接続用パッド２１１から連結部２５１までの間には、接続用パッド２１１と同じくピッチａで配列されており且つ連結部２５１の幅ｗ２より狭い幅ｗ３を有する、接続用パッド２１１の延長配線部２１１ａを含んで構成されている。このように幅ｗ３が比較的狭い延長配線部２１１ａを間に介在させても、幅広の連結部２５１の存在により、接続用パッド２１１とサンプリング回路駆動信号線１１４との間で、電気的な接続を確保するのに困難性はなく、且つ接続用パッド２１１や配線等の設計を容易に修正可能となる。
【００６９】
ここで図６に示すように、以上説明した第１実施形態の構成において、幅広の連結部２５１が削除された場合の構成について検討を加える。
このとき、ピッチｂのサンプリング回路駆動信号線１１４をそのまま直線状に延ばすことにより、接続用パッド２１１とサンプリング回路駆動信号線１１４との間を電気的に接続しようとすれば、サンプリング回路駆動信号線１１４の幅と、接続用パッド２１１の延長配線部２１１ａの幅とでは、ピッチの差ΔＰを吸収できない場合があることは明らかである。このため、サンプリング回路駆動信号線１１４の延長部と、接続用パッド２１１の延長配線部２１１ａとの間で、電気的な接続がとれなくなってしまう。
【００７０】
仮に、ピッチｂをピッチａに合わせたとすると、係るサンプリング回路駆動信号線１１４の延長部と、接続用パッド２１１の延長配線部２１１ａとの間で電気的な接続はとれるものの、今度は、サンプリング回路１１８内における各回路要素はマスク精度を無視して配置されることになる。マスク自体に意図しないサイズの丸め込まれが発生し、同一サイズで作図した素子が異なるサイズの素子としてマスク上に描かれてしまう事態が発生する。その結果当該マスクを使用して素子を作成すると回路素子特性のばらつきや動作特性のばらつきが生じて、最終的に高品位の画像表示が著しく困難になってしまうのである。
そこで図７に示した比較例のように、このようにピッチの差ΔＰを、サンプリング回路駆動信号線１１４の延長部１１４ａの方向で吸収することが考えられるが、はなはだ煩雑な作図作業となってしまう。特にピッチ変更の場合には全体にわたって結線の作図をやり直す必要を生じる。
【００７１】
以上図６及び図７を参照して説明したように、ＣＯＧ型ＩＣ等の外付けＩＣからなるデータ線駆動回路１０１とＴＦＴアレイ基板１０との間に無視し得ない程度の熱膨張率の差が存在するために、マスク作成精度に合わせて配置することの困難なＣＯＧ型ＩＣ接続用パッドをアレイ状にピッチaで配列し、素子のサイズを設計者の意図通りにするためにマスク作成精度に合わせて作図及び配置しなければならない回路群をアレイ状にピッチｂで配列するとき、それぞれを接続し、且つピッチ変更などの作業を容易に実現できる結線形態を簡単に実現している点で、本実施形態は非常に優れている。
【００７２】
次に、周辺領域における構成に係る第２実施形態について図８を参照して説明する。図８は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図８において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図８に示すように、第２実施形態では、幅広の連結部２５２は、円形の平面形状を有する。その他の構成については、第１実施形態と同様である。幅広の連結部があれば特にその平面形状に限定はないことはいうまでもない。
【００７３】
従って、第２実施形態によれば、円形の平面形状を有する幅広の連結部２５２により、接続用パッド２１１とサンプリング回路駆動信号線１１４との間における電気的な接続を問題なく得られ、且つ接続用パッド２１１や配線等の設計を容易に修正可能となる。このような円形であれば、連結部２５２と共にサンプリング回路駆動信号線１１４並びに接続用パッド２１１及びその延長配線部２１１ａのパターンに対応するマスクを用いて、これらをＴＦＴアレイ基板１０上に、Ａｌ膜等の同一導電膜から形成する製造プロセスも、比較的簡単に行える。
【００７４】
次に、周辺領域における構成に係る第３実施形態について図９を参照して説明する。図９は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図９において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図９に示すように、第３実施形態では、図４に示した接続用パッド２１１は、連結部２５３を兼ねる。即ち、接続用パッド２１１は、サンプリング回路駆動信号線１１４の幅ｗ１よりも広い幅ｗ５を有しており、このような接続用パッド２１１から、ピッチａで配列された連結部２５３が構築される。即ち、ピッチｂのサンプリング回路駆動信号線１１４は、幅ｗ５且つピッチａの接続用パッド２１１に直接接続されている。また、データ線駆動回路１０１を構成するＣＯＧ型ＩＣにおける出力端子２２１は、接続用パッド２１１に対応する位置に設けられている。その他の構成については、第１実施形態と同様である。
従って、第４実施形態によれば、接続用パッド２１１及び連結部２５３間の接続関係が問題なることは全くなくなり、接続用パッド２１１及びサンプリング回路駆動信号線１１４間の電気的な接続を非常に簡単に確保できる。
【００７５】
次に、周辺領域における構成に係る第４実施形態について図１０を参照して説明する。図１０は、本実施形態におけるＴＦＴアレイ基板の外付けＩＣを外付けする領域付近を拡大して示す部分拡大平面図である。尚、図１０において、図５に示した第１実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
図１０に示すように、第４実施形態では、第１実施形態における連結部２５１に類似した幅広の連結部２５１’と、第３実施形態における接続用パッド２１１が兼ねる連結部２５３に類似した幅広の連結部２５３’とが、それらの配列方向（図１０中で、横方向）に千鳥足状に配列されている。しかも、連結部２５１’に接続された接続用パッド２１１’と、連結部２５３’を兼ねる接続用パッド２１１’についても、それらの配列方向（図１０中で、横方向）に千鳥足状に配列されている。また、データ線駆動回路１０１を構成するＣＯＧ型ＩＣにおける出力端子２２１は、接続用パッド２１１に対応する位置に千鳥足状に設けられている。その他の構成については、第１実施形態と同様である。
従って、第４実施形態によれば、第1から第３実施形態の如く同一線上に接続用パッドと連結部とを配列する場合と比較して、接続用パッド２１１’の形成領域並びに連結部２５１’及び２５３’の形成領域として割り与え可能な領域が増加する。このため、図１０から分かるように、これらの幅ｗ１’、ｗ２’及びｗ３’を一層広げることが可能となる。これらの結果、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１及びＴＦＴアレイ基板１０間の熱膨張率の差に基づくピッチ差ΔＰ（＝｜ａ−ｂ｜）が一層大きくなっても、サンプリング回路駆動信号線１１４及び接続用パッド２１１’間の電気的な接続を容易に確保可能となり、また接続端子数が多くなっても対応可能になる。
【００７６】
尚、以上説明した第１から第４実施形態では、サンプリング回路駆動信号線１１４と接続用パッド２１１との間における接続を例にとり説明している。しかしながら、接続用パッド２１１に接続される配線は、サンプリング回路駆動信号線１１４に限られないことは言うまでもなく、接続用パッドのピッチで配列されることが回路素子特性や動作特性にばらつきを生じさせることが望ましくないような回路素子等に接続されており所定ピッチを持つべき配線であれば、サンプリング回路駆動信号線１１４に代えて或いは加えて、任意の配線について本発明を適用可能であり、これにより上述の各実施形態の場合と同様の利益が得られる。
（製造プロセス）
次に以上の如き構成を有する電気光学装置の製造プロセスについて、図４から図１０に示した周辺領域部分における製造プロセスを中心として図１１を参照して説明する。ここに、図１１は、電気光学装置の製造プロセスを外付けＩＣの設置領域付近におけるプロセスを中心として順を追って示す工程図である。
図１１において、先ず画像表示領域１０ａや周辺領域におけるＴＦＴ３０、走査線３ａ、蓄積容量７０、データ線６ａ等の形成が公知の成膜技術及びパターニング技術等により行われる（ステップＳ１１）。
次に、図５又は図８から１１に示したようなサンプリング回路駆動信号線１１４、接続用パッド２１１等及びそれらの連結部２５１等を含むパターンをＣＡＤにより描画する。この際、サンプリング回路駆動信号線１１４のレイアウトについては、後工程となるマスク作成時のグリッドに載る配置となることを優先して、例えば４０μｍ程度に固定されたピッチｂとする。これに対し、接続用パッド２１１等のレイアウトについては、後工程となるマスク作成時のグリッドとは無関係に、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１とＴＦＴアレイ基板１０との熱膨張率の差に基づいて、例えば４０μｍ±数百ｐｐｍ程度に、配列方向に沿って可変なピッチａとする（ステップＳ１２）。
【００７７】
次に、この描画されたパターンに基づいてマスクを作成する。このマスク作成時の解像度は、例えば０．５μｍ程度である。このため、マスク作成時の丸め込みにより（即ち、設計者の意図を正確に反映することなく）、グリッドに載る配置とされていない接続用パッド２１１等及びこれと同一ピッチａを持つ延長配線部２１１ａ等は、位置或いは寸法にばらつきが生じ得る。これに対し、グリッドに載る配置とされているサンプリング回路駆動信号線１１４及びこれと同一ピッチｂを持つ連結部２５１等は、マスク作成時の丸め込みに左右されないので（即ち、設計者の意図を反映したものとなるので）、位置或いは寸法にばらつきが生じない。このようにして、サンプリング回路駆動信号線１１４、接続用パッド２１１及びそれらの連結部２５１等を含むパターンを持つマスクを作成する（ステップＳ１３）。
次に、このように作成されたマスクを用いて、ＴＦＴアレイ基板１０上のレジストを露光する等のフォトリソグラフィを行なった後（ステップＳ１４）、ドライエッチング又はウエットエッチング若しくは両者の組み合わせにより、Ａｌ膜等に対するエッチングを行なって、Ａｌ膜等からなるサンプリング回路駆動信号線１１４、接続用パッド２１１等及びそれらの連結部２５１等を形成する（ステップＳ１５）。
【００７８】
次に、画像表示領域１０ａや周辺領域における画素電極等の形成が、公知の成膜技術及びパターンニング技術等により行われる（ステップＳ１６）。
その後、対向基板２０（図１及び図２参照）を、ＴＦＴアレイ基板１０に張り合わせること等により、パネルの組み立てを行なった後（ステップＳ１７）、両基板間に液晶を封入する（ステップＳ１８）。
【００７９】
最後に、ＴＦＴアレイ基板１０上における領域１０１Ｓに、ＣＯＧ型ＩＣからなるデータ線駆動回路１０１を実装する。即ち、出力端子２２１を接続用パッド２１１に且つ入力端子２２２を接続用パッド２１２に熱圧着する（ステップＳ１９）。この熱圧着時の加熱に起因した熱収縮（熱膨張）によりＣＯＧ型ＩＣからなるデータ線駆動回路１０１の多数の出力端子２２１は若干歪むが、接続用パッド２１１等はこの歪みを考慮してそのピッチａが決められているので、出力端子２２１と接続用パッド２１１とが外れることはない。他方で、接続用パッド２１１等及びサンプリング回路駆動信号線１１４間の電気的な接続についても、幅広の連結部２５１等の存在により、問題なく確保されている。
【００８０】
以上説明した製造プロセスによれば、最終的に得られるサンプリング回路駆動信号線１１４やサンプリング回路１１８における素子特性や動作特性のばらつきを低減できる。また、ピッチ変更、熱収縮率（熱膨張率）の見直し、回路要素の構成変更等に対して、接続用パッドや配線等の設計を容易に修正可能となる。
【００８１】
尚、上述のステップＳ１３からＳ１５の各工程は、ステップＳ１１における画像表示領域や周辺領域におけるＴＦＴ３０、走査線３ａ、蓄積容量７０、データ線６ａ等の形成と部分的に同時に行ってもよいし、部分的に相前後して行なってもよく、更に、ステップＳ１６における画素電極等の形成と部分的に同時に行ってもよいし、部分的に相前後して行なってもよい。
【００８２】
また上述の製造プロセスでは、ステップＳ１３におけるマスク作成後に、ステップＳ１４及びＳ１５においてフォトリソグラフィ及びエッチングを行なうこととしたが、ＴＦＴアレイ基板１０上に形成したレジストに対して直接、ステップＳ１２でＣＡＤにより描画したパターンをレーザー露光により書き込むことも可能である。
（画素部における構成）
次に、本実施形態における電気光学装置の画素部における構成について、図１２及び図１３を参照して説明する。図１２は、データ線、走査線、画素電極等が形成された電気光学装置の相隣接する複数の画素群の平面図であり、図１３は、図１２のＡ−Ａ’断面図である。尚、図１３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００８３】
図１２において、電気光学装置の基板１０上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａが設けられている。
【００８４】
また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００８５】
本実施形態では、容量線３００が、図中太線で示したように走査線３ａの形成領域に重ねて形成されている。より具体的には容量線３００は、走査線３ａに沿って延びる本線部と、図１２中、データ線６ａと交差する各個所からデータ線６ａに沿って上方に夫々突出した突出部と、コンタクトホール８４に対応する個所が僅かに括れた括れ部とを備えている。
【００８６】
図１２及び図１３に示すように、高濃度ドレイン領域１ｅには、画素電極９ａが、コンタクトホール８３及び８５を介して中継接続用の導電層としても機能するドレイン電極３０２により中継接続されている。高濃度ソース領域１ｄには、データ線６ａが、コンタクトホール８１及び８２を介して中継接続用の導電層としても機能するソース電極３０３により中継接続されている。
【００８７】
ドレイン電極３０２の一部からなる画素電位側容量電極上には、誘電体膜３０１を介して固定電位側容量電極を含む容量線３００が形成されている。容量線３００は、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリサイド、これらを積層したもの等からなる。本実施形態では、このようにドレイン電極３０２の一部と、容量線３００の一部とが誘電体膜３０１を介して対向配置されることにより、蓄積容量７０が構築されている。
【００８８】
容量線３００上には、ソース電極３０３とデータ線６ａとを通じるコンタクトホール８１及びドレイン電極３０２と画素電極９ａとを通じるコンタクトホール８５が各々形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００８９】
第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には更に、ドレイン電極３０２へのコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。係るデータ線６ａは、例えば、スパッタリング、フォトリソグラフィ、エッチング等により、所定パターンを持つようにＡｌ（アルミニウム）等の低抵抗金属膜から形成され、その膜厚は、配線幅に応じて必要な導電性が得られるように、例えば数百ｎｍ程度とされる。他方、第３層間絶縁膜４３は、例えばシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等から形成され、その膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００９０】
画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。画素電極９ａは、例えばスパッタリング、フォトリソグラフィ、エッチング等により、ＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜から形成する。尚、後述の電気光学装置のように、ラビング処理を施された配向膜を形成してもよい。
【００９１】
データ線６ａは、ソース電極３０３を中継することにより、コンタクトホール８１及びコンタクトホール８２を介して半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。他方、画素電極９ａは、ソース電極３０３と同一膜からなるドレイン電極３０２を中継層として利用して中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００９２】
このようにドレイン電極３０２を中継層として用いることにより、画素電極９ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が例えば１０００ｎｍ程度に長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８３及び８５で両者間を良好に接続でき、画素開口率を高めること可能となる。特にこのような中継層を用いれば、コンタクトホール開孔時におけるエッチングの突き抜け防止にも役立つ。同様に、ソース電極３０３を用いることにより、データ線６ａとＴＦＴ３０を構成する半導体層１ａとの間の層間距離が長くても、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ比較的小径の二つの直列なコンタクトホール８１及び８２で両者間を良好に接続できる。
【００９３】
図１２及び図１３に示すように、ドレイン電極３０２と容量線３００とが誘電体膜３０１を介して対向配置されることにより、平面的に見て走査線３ａに重なる領域及びデータ線６ａに重なる領域に、蓄積容量７０が構築されている。
【００９４】
即ち、容量線３００は、走査線３ａを覆うように延びると共に、データ線６ａの領域下で、ドレイン電極３０２を覆うように突き出す突出部を有し櫛歯状に形成している。ドレイン電極３０２は、走査線３ａとデータ線６ａの交差部から、一方がデータ線６ａの領域下にある容量線３００の突出部に沿って延び、他方が走査線３ａの領域上にある容量線３００に沿って隣接するデータ線６ａ近傍まで延びるＬ字状の島状容量電極を形成している。そして、誘電体膜３０１を介して容量線３００にＬ字状のドレイン電極３０２が重なる領域で蓄積容量７０が形成される。
【００９５】
蓄積容量７０の一方の容量電極を含むドレイン電極３０２は、コンタクトホール８５で画素電極９ａと接続されており且つコンタクトホール８３で高濃度ドレイン領域１ｅと接続されており、画素電極電位とされる。
【００９６】
蓄積容量７０の他方の容量電極を含む容量線３００は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路や画像信号をデータ線６ａに供給するサンプリング回路を制御するデータ線駆動回路に供給される正電源や負電源の定電位源でも良いし、対向基板に供給される定電位でも構わない。
【００９７】
蓄積容量７０の誘電体膜３０１は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜（高温酸化膜）、ＬＴＯ膜（低温酸化膜）等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。誘電体膜３０１は、ドレイン電極３０２の表面を酸化することによって得た熱酸化膜でもよい。蓄積容量７０を増大させる観点からは、膜厚の信頼性が十分に得られる限りにおいて、誘電体膜３０１は薄い程良い。
【００９８】
図１３に示すように、電気光学装置は、基板装置２００と、これに対向配置される透明な対向基板２０とを備えている。対向基板２０は、例えばガラス基板や石英基板からなる。基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００９９】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１００】
基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用のＴＦＴ３０が設けられている。
【０１０１】
対向基板２０には、更に遮光膜を設けるようにしてもよい。このような構成を採ることで、対向基板２０側から入射光がＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入するのを抑制できる。更に、対向基板上の遮光膜は、入射光が照射される面を高反射な膜で形成することにより、電気光学装置の温度上昇を防ぐ働きをする。
【０１０２】
尚、本実施形態では、Ａｌ膜等からなる遮光性のデータ線６ａで、各画素の遮光領域のうちデータ線６ａに沿った部分を遮光してもよいし、容量線３００を遮光性の膜で形成することによりチャネル領域１ａ’等を遮光することができる。
【０１０３】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置された基板１０と対向基板２０との間には、シール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【０１０４】
以上説明した実施形態では、多数の導電層を積層することにより、データ線６ａや走査線３ａに沿った領域に段差が生じるが、第１層間絶縁膜４１、第２層間絶縁膜４２に溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより平坦化処理を行ってもよいし、第３層間絶縁膜４３や第２層間絶縁膜４２の上面の段差をＣＭＰ処理等で研磨することにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【０１０５】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図１３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。そして、周辺回路を構成するＴＦＴについても同様に各種のＴＦＴとして構築可能である。
【０１０６】
以上図１から図１３を参照して説明した実施形態では、対向基板２０の投射光が入射する側及び基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０７】
以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、対向基板に遮光膜の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、プロジェクタ以外の直視型や反射型のカラー電気光学装置について、各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１０８】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図１４は、投射型カラー表示装置の図式的断面図である。
【０１０９】
図１４において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶モジュールを３個用意し、夫々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１０】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びそのような電気光学装置を具備する電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図４】本発明の第１実施形態における外付けＩＣ付近の３次元的な部分分解斜視図である。
【図５】第１実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図６】図５における構成要素から連結部を除去して示す外付けＩＣを外付けする領域付近の部分拡大平面図である。
【図７】一の比較例における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図８】第２実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図９】第３実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図１０】第４実施形態における外付けＩＣを設置する領域付近における電気光学装置の部分拡大平面図である。
【図１１】各実施形態の電気光学装置の製造プロセスを外付けＩＣの設置領域付近におけるプロセスを中心として順を追って示す工程図である。
【図１２】実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１３】図１２のＡ−Ａ’断面図である。
【図１４】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
２…絶縁膜
３ａ…走査線
６ａ…データ線
９ａ…画素電極
１０…基板
１１ａ…下側遮光膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
３０…ＴＦＴ
５０…液晶層
７０…蓄積容量
８１、８２、８３、８５…コンタクトホール
１０１…データ線駆動回路
１０１Ｓ…データ線駆動回路を設置する領域
１０２…外部回路接続端子
１０４…走査線駆動回路
１１４…サンプリング回路駆動信号線
１１８…サンプリング回路
２１１、２１２…接続用パッド
２２１…出力端子
２２２…入力端子
２３０…パターン
２５１、２５２、２５３、２５４…幅広の連結部
Claims (15)
- 基板上に、
画素電極と、
該画素電極が配置された画像表示領域の周辺に位置する周辺領域にアレイ状に第１のピッチで配列されていると共に周辺回路の一部を構成する回路群から延在する複数の配線と、
前記周辺回路の他の部分を構成する外付け集積回路が有する複数の出力端子が夫々接合されると共に前記第１のピッチと異なる第２のピッチでアレイ状に配列された複数の接続用パッドと、
前記複数の配線が延在する方向と同じ方向に延在し、前記接続用パッド及び前記配線を相互に接続すると共に前記配線の幅よりも幅広に形成された連結部と、
を備えたことを特徴とする電気光学装置。 - 前記接続用パッドは、前記配線よりも幅広であり、
前記接続用パッドから前記連結部まで延びると共に前記連結部より幅狭の他の配線を更に備えたことを特徴とする請求項１に記載の電気光学装置。 - 前記連結部は、前記第１のピッチで配列されていることを特徴とする請求項１又は２に記載の電気光学装置。
- 基板上に、
画素電極と、
該画素電極が配置された画像表示領域の周辺に位置する周辺領域にアレイ状に第１のピッチで配列されていると共に周辺回路の一部を構成する回路群から延在する複数の配線と、
前記周辺回路の他の部分を構成する外付け集積回路が有する複数の出力端子が夫々接合されると共に前記第１のピッチと異なる第２のピッチでアレイ状に配列された複数の接続用パッドと、
前記接続用パッド及び前記配線を相互に接続すると共に前記配線の幅よりも幅広に形成された連結部とを有し、
前記接続用パッドは、前記連結部を兼ねることを特徴とする電気光学装置。 - 基板上に、
画素電極と、
該画素電極が配置された画像表示領域の周辺に位置する周辺領域にアレイ状に第１のピッチで配列されていると共に周辺回路の一部を構成する回路群から延在する複数の配線と、
前記周辺回路の他の部分を構成する外付け集積回路が有する複数の出力端子が夫々接合されると共に前記第１のピッチと異なる第２のピッチでアレイ状に配列された複数の接続用パッドと、
前記接続用パッド及び前記配線を相互に接続すると共に前記配線の幅よりも幅広に形成された連結部とを有し、
前記複数の接続用パッドのうち、その配列方向に奇数番目又は偶数番目の接続用パッドは、前記連結部を兼ね、
前記複数の接続用パッドのうち前記連結部を兼ねない接続用パッドは、前記連結部により前記配線に接続されていることを特徴とする請求項１に記載の電気光学装置。 - 前記連結部を兼ねない接続用パッドに接続された前記連結部は、前記第１のピッチで配列されていることを特徴とする請求項５に記載の電気光学装置。
- 前記奇数番目又は偶数番目の接続用パッドと、前記連結部とは、千鳥足状に２列に並べられていることを特徴とする請求項５又は６に記載の電気光学装置。
- 前記奇数番目又は偶数番目の接続用パッドと前記連結部を兼ねない接続用パッドとは、千鳥足状に２列に並べられていることを特徴とする請求項５から７のいずれか一項に記載の電気光学装置。
- 前記配線、前記接続用パッド及び前記連結部は、同一導電層から形成されていることを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
- 前記外付け集積回路は、ＣＯＧ型集積回路からなり、前記出力端子が前記接続用パッドに接続されるように前記基板上に実装されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
- 前記連結部は、前記配線の幅と比べて、前記第１のピッチと前記第２のピッチとの差以上に幅広に形成されていることを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。
- 前記基板上に、前記画素電極に接続された薄膜トランジスタと、該薄膜トランジスタに接続されたデータ線及び走査線とを更に備えており、
前記周辺回路は、前記データ線を駆動するデータ線駆動回路及び前記走査線を駆動する走査線駆動回路を含み、
前記外付け集積回路は、少なくとも前記データ線駆動回路を含むことを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置。 - 前記基板上に、前記データ線に接続されたサンプリング回路を更に備えており、
前記配線は、サンプリング回路駆動信号線を含むことを特徴とする請求項１２に記載の電気光学装置。 - 前記周辺回路のうち前記外付け集積回路に含まれない部分は、前記基板上に作り込まれた内蔵回路からなり、
該内蔵回路は、前記薄膜トランジスタと同一製造プロセスにより形成される薄膜トランジスタを含んでなることを特徴とする請求項１２又は１３に記載の電気光学装置。 - 請求項１から１４のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243025A JP4069597B2 (ja) | 2001-08-09 | 2001-08-09 | 電気光学装置及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001243025A JP4069597B2 (ja) | 2001-08-09 | 2001-08-09 | 電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003057677A JP2003057677A (ja) | 2003-02-26 |
| JP4069597B2 true JP4069597B2 (ja) | 2008-04-02 |
Family
ID=19073197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001243025A Expired - Fee Related JP4069597B2 (ja) | 2001-08-09 | 2001-08-09 | 電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4069597B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
| JP2005181830A (ja) * | 2003-12-22 | 2005-07-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4617694B2 (ja) * | 2004-03-31 | 2011-01-26 | セイコーエプソン株式会社 | 実装構造体、電気光学装置、および電子機器 |
| JP2006038988A (ja) | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| JP4026625B2 (ja) | 2004-07-23 | 2007-12-26 | セイコーエプソン株式会社 | 電気光学装置、電子機器および実装構造体 |
| US7432213B2 (en) | 2005-08-04 | 2008-10-07 | Au Optronics Corporation | Electrical connection pattern in an electronic panel |
-
2001
- 2001-08-09 JP JP2001243025A patent/JP4069597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003057677A (ja) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3901004B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP5589359B2 (ja) | 電気光学装置及び電子機器 | |
| KR100641613B1 (ko) | 전기광학장치 및 이것을 구비한 전자기기 | |
| US7298356B2 (en) | Electro-optic device and electronic equipment | |
| US6859247B2 (en) | Electro-optical apparatus and projection-type display apparatus | |
| JP3979249B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| KR100614737B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| JP3744521B2 (ja) | 電気光学装置及び電子機器 | |
| JP2002156653A (ja) | 電気光学装置 | |
| JP4655943B2 (ja) | 電気光学装置及びその製造方法、並びに導電層の接続構造 | |
| JP4049639B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| US8253909B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP4069597B2 (ja) | 電気光学装置及び電子機器 | |
| JP4123245B2 (ja) | 電気光学装置及び電子機器 | |
| JP5299065B2 (ja) | 電気光学装置及び電子機器 | |
| JP3965935B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP4285476B2 (ja) | 電気光学装置及び電子機器 | |
| JP5470894B2 (ja) | 電気光学装置及び電子機器 | |
| JP4967556B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
| JP3937773B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4116775B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3925555B2 (ja) | 電気光学装置及び電子機器 | |
| JP4984911B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004004723A (ja) | 電気光学装置及び電子機器 | |
| JP4797453B2 (ja) | 電気光学装置の製造方法、電気光学装置、及び電子機器、並びに半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |