JP2002373858A

JP2002373858A - 半導体装置の作製方法

Info

Publication number: JP2002373858A
Application number: JP2002104391A
Authority: JP
Inventors: Yasuyuki Arai; 康行荒井; Shinji Maekawa; 慎志前川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-04-06
Filing date: 2002-04-05
Publication date: 2002-12-26
Anticipated expiration: 2022-04-05
Also published as: JP4302357B2

Abstract

(57)【要約】【課題】金属元素を用いる熱結晶化法によって得られ
る結晶質半導体膜の結晶粒の粒径を小さくすることで、
デバイスの活性領域における結晶粒の数を一様にする。【解決手段】本発明は、半導体膜を成膜する際の温度
および前記半導体膜の結晶化の際の温度よりも低温で作
製された絶縁膜上に形成された半導体膜に、金属元素を
利用した熱結晶化法を行なうことを特徴とする。半導体
膜の結晶化工程における熱処理によって、半導体膜に対
して前記絶縁膜に応力を働かせ、前記半導体膜に歪みを
生じさせる。前記歪みを生じさせることで、前記半導体
膜の表面エネルギーや化学ポテンシャルが変化し、自然
核の生成を促進する。そのため、結晶核の生成密度が増
加し、結晶粒の粒径を小さくする事が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は薄膜トランジスタ（以
下、ＴＦＴと言う）で構成された回路を有する半導体装
置の作製方法に関する。例えば、液晶表示装置に代表さ
れる電気光学装置、及び電気光学装置を部品として搭載
した電気機器の構成に関する。また、前記装置の作製方
法に関する。なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能し得る装置全般を
指し、上記電気光学装置及び電気機器もその範疇にある
とする。

【０００２】

【従来の技術】ガラス等の絶縁基板上に形成された非晶
質半導体膜に対し、熱アニール法、またはレーザアニー
ル法、または熱アニール法とレーザアニール法の両方を
行い、結晶化させて結晶質半導体膜を形成したり、結晶
性を向上させる技術が広く研究されている。上記半導体
膜には珪素膜がよく用いられる。なお、本明細書中にお
いて、結晶質半導体膜とは、結晶構造を有する半導体膜
のことを指す。

【０００３】結晶質半導体膜は、非晶質半導体膜と比較
し、非常に高い移動度を有する。このため、結晶質半導
体膜を利用すると、例えば、従来の非晶質半導体膜を使
って作製した半導体装置では実現できなかったアクティ
ブマトリクス型の液晶表示装置（一枚の基板上に、画素
部用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製
した半導体装置）が作製できる。

【０００４】しかしながら、プラズマＣＶＤ法やスパッ
タ法で形成した非晶質半導体膜に熱アニール法やレーザ
アニール法を行って結晶質半導体膜を形成すると、その
結晶方位は任意な方向に配向して制御不能である場合が
多い。そのため、前記結晶質半導体膜を用いてＴＦＴを
作製すると、その電気的特性を制限する要因となってい
る。

【０００５】結晶質半導体膜の表面の結晶方位を分析す
る手法として、ＥＢＳＰ（ElectronBackScatter diffra
ction Pattern：反射電子線回折パターン）法がある。
ＥＢＳＰ法は、結晶質半導体膜の表面の結晶方位を解析
する手法であり、各測定ポイントの結晶粒が表面に向け
ている結晶方位を色別に表したり、ある測定ポイントに
着目し、隣接するポイントにおいて、測定者の設定した
結晶方位のずれ角（許容ずれ角）の範囲内である領域を
区別して表すこともできる。前記許容ずれ角は測定者が
自由に設定することが可能であるが、本明細書中では、
前記許容ずれ角を１５°と設定し、あるポイントに着目
したときに隣接するポイントの結晶方位のずれ角が１５
°以下の範囲内である領域をグレインと呼ぶ。許容ずれ
角を１５°としたのは、一般的な設定値が１５°である
ためである。グレインは複数の結晶粒から形成されてい
るが、グレイン内における結晶方位の許容ずれ角が小さ
いため、巨視的には１つの結晶粒と見なすことができ
る。

【０００６】また、非晶質半導体膜の結晶化法の１つと
して特開平７−１８３５４０号公報に記載されている方
法が挙げられる。ここで、前記方法を簡単に説明する。
まず、非晶質半導体膜にニッケルまたは、パラジウム、
または鉛等の金属元素を微量に添加する。添加の方法
は、プラズマ処理法や蒸着法、イオン注入法、スパッタ
法、溶液塗布法等を利用すればよい。前記添加の後、例
えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を
曝して結晶質半導体膜を形成するものである。このよう
な結晶質半導体膜でＴＦＴを形成すると、電界効果移動
度の向上のみでなく、サブスレッショルド係数（Ｓ値）
が小さくなり、飛躍的に電気的特性を向上させることが
可能となっている。結晶化に最適な加熱温度や加熱時間
等は、前記金属元素の添加量や非晶質半導体膜の状態に
よる。また、この結晶化法を用いれば、結晶方位の配向
性を単一方向に高めることが可能であることが確認され
ている。

【０００７】上記結晶化法を用いて形成したのが図１６
（Ａ）である。具体的には、合成石英ガラス基板上に、
ＬＰＣＶＤ（Low Pressure CVD）装置により膜厚６５
ｎｍの非晶質珪素膜を形成した。その後、酢酸ニッケル
水溶液（重量換算濃度５ｐｐｍ、体積１０ｍｌ）を非晶
質珪素膜表面にスピンコートにて塗布して金属含有層を
形成し、熱処理（６００℃、１２時間）を行って、半導
体膜の結晶化を行った。そして、光学顕微鏡にてグレイ
ンの結晶方位や境界を観察するために、前記半導体膜を
０．５％フッ酸に３０秒間浸して酸化膜除去し、さらに
ＫＯＨ／ＩＰＡ液に３０秒間浸した。このような異方性
エッチングを行った後に、光学顕微鏡（明視野反射モー
ド、２００倍）にてグレインを観察したのが図１６
（Ａ）である。また、図１６（Ｂ）は図１６（Ａ）の模
式図である。

【０００８】ところで、ＣＶＤ法（化学的気相成長法）
やスパッタ法などの公知の成膜技術で作製される薄膜
は、内部応力があることが知られている。内部応力には
真性応力と、薄膜と基板との熱膨張係数の差に起因する
熱応力とが含まれている。

【０００９】熱応力は、基板の材質やプロセス温度を考
慮することにより、その影響を無視することができる
が、真性応力の発生メカニズムは必ずしも明確にはされ
ておらず、むしろ膜の成長過程やその後の熱処理などに
よる相変化や組成変化が複雑に絡みあって発生している
ものと考えられていた。

【００１０】一般的に内部応力は、引張応力と圧縮応力
とがある。図１７（Ａ）に示すように、基板４０２に対
して薄膜４０１が収縮しようとするときには、基板４０
２はそれを妨げる方向に引っ張るため薄膜を内側にして
変形し、これを引張応力と呼んでいる。一方、図１７
（Ｂ）に示すように、薄膜４０１が伸張しようとすると
きには、基板４０２は押し縮められ薄膜４０１を外側に
して形成するので、これを圧縮応力と呼んでいる。一般
に、引っ張り応力を＋で示し、圧縮応力をーで示すこと
が多い。

【００１１】

【発明が解決しようとする課題】結晶質半導体膜を用い
てＴＦＴを作製する場合、素子分離のために前記結晶質
半導体膜をパターニングにより分離すると、個々のＴＦ
Ｔの活性領域、特にチャネル形成領域において、グレイ
ンの粒界が多く存在するものと、ほとんど単一のグレイ
ンのみで形成されるものなどのばらつきが生じた。ま
た、結晶化を助長する金属元素を用いて半導体膜の結晶
化を行うと、金属元素を核として形成された結晶粒と、
自然核（本明細書中では、形成された結晶粒の核が金属
元素以外である場合を自然核と定義する。）が発生して
形成された結晶粒とが混在し、半導体膜の物性にばらつ
きを生じていた。なお、自然核は６００℃以上の高温
や、結晶化に要する時間が長時間になると発生しやすく
なることが知られている。このようなばらつきは、電気
的特性のばらつきの原因や、各種半導体装置の表示部と
して用いたときの表示むらの原因となっていた。

【００１２】そこで、グレインの粒径を小さくすること
で、個々のＴＦＴの活性領域、特にチャネル形成領域に
おけるグレインの数のばらつきを抑える方法が考えられ
る。グレインの粒径を小さくするためには、結晶核の生
成密度を増加させればよい。つまり、半導体膜の表面エ
ネルギーを低下させたり、半導体膜の化学ポテンシャル
を増加させることで臨界核半径を減少させ、結晶核の生
成密度を増加させればよい。その方法の１つとして、半
導体膜に結晶化を助長する金属元素を多量に添加して、
前記半導体膜の表面エネルギーおよび化学ポテンシャル
を変化させる方法が挙げられる。この方法を用いれば、
前記金属元素による多数の結晶核が生成してグレインの
粒径を小さくする事ができる。しかしながら、前記方法
では前記金属元素が高抵抗領域（チャネル形成領域やオ
フセット領域）中に金属化合物として過剰に残留すると
言う問題がある。前記金属化合物は電流が流れやすいた
め、高抵抗領域であるべき領域の抵抗を下げることにな
り、ＴＦＴの電気的特性の安定性および信頼性を損なう
原因となる。

【００１３】本発明はこのような問題を解決するための
技術であり、前記金属元素の使用量を増加することな
く、該金属元素を用いて得られる結晶質半導体膜のグレ
インの粒径を小さくすることで、個々のＴＦＴの活性領
域、特にチャネル形成領域におけるグレインの数を平均
化するための技術であり、ＴＦＴを用いて作製するアク
ティブマトリクス型の液晶表示装置に代表される電気光
学装置ならびに半導体装置において、半導体装置の動作
特性および信頼性の向上を実現することを目的としてい
る。

【００１４】

【課題を解決するための手段】本発明は、半導体膜を成
膜する際の温度および前記半導体膜の結晶化工程の温度
よりも低温で作製された絶縁膜上に半導体膜を形成し
て、金属元素を利用した熱結晶化法を行うことを特徴と
する。

【００１５】既に述べたように、何らかの方法により半
導体膜の表面エネルギーや化学ポテンシャルを変化させ
て臨界核半径を小さくすれば、結晶核の生成密度を増加
することができる。また、薄膜を一度ある温度に曝す
と、その温度より低い温度に曝しても応力は変化しない
が、高い温度に曝すと応力が増大する。そこで、本発明
は、半導体膜の結晶化工程における熱処理によって、半
導体膜に対して前記絶縁膜に応力を増大させ、前記半導
体膜に歪みを生じさせる。

【００１６】本発明の作製工程は、第１の温度で絶縁膜
を形成し、前記絶縁膜上に第２の温度で半導体膜を形成
し、前記半導体膜に金属元素を添加し、前記金属元素が
添加された前記半導体膜に第３の温度で熱処理を行って
結晶質半導体膜を形成する半導体装置の作製方法であっ
て、前記第３の温度は前記第１の温度および前記第２の
温度より高いことを特徴とすることを特徴としている。

【００１７】本発明の他の作製工程は、第１の温度で絶
縁膜を形成し、前記絶縁膜上に第２の温度で半導体膜を
形成し、前記半導体膜に金属元素を添加し、前記金属元
素が添加された前記半導体膜に第３の温度で熱処理を行
って結晶質半導体膜を形成する半導体装置の作製方法で
あって、前記第３の温度を、前記第１の温度および前記
第２の温度より高くすることにより、前記絶縁膜の応力
を増大させることを特徴としている。

【００１８】本発明の他の作製工程は、第１の温度で絶
縁膜を形成し、前記絶縁膜上に第２の温度で半導体膜を
形成し、前記半導体膜に金属元素を添加し、前記金属元
素が添加された前記半導体膜に第３の温度で熱処理を行
うことにより、前記絶縁膜の応力を増大させて結晶核の
生成密度が増加された結晶質半導体膜を形成する半導体
装置の作製方法であって、前記第３の温度は、前記第１
の温度および前記第２の温度より高いことを特徴として
いる。

【００１９】上記各作製工程において、前記第３の温度
は、前記第１の温度よりも高いことを特徴としている。
前記第１の温度で形成された前記絶縁膜は、該第１の温
度より高温である前記第３の温度に曝されると応力が増
大する。それに伴い、前記絶縁膜上に形成されている半
導体膜に歪みが生じる。前記歪みを生じさせることで、
前記半導体膜の表面エネルギーや化学ポテンシャルが変
化し、結晶核の生成を促進する。そのため、結晶核の生
成密度が増加し、グレインの粒径を小さくする事が可能
となる。本発明を実施すると、例えばグレインのサイズ
が１００〜１５０μｍ程度であるものを６０μｍ程度以
下（代表的には２０〜６０μｍ）にすることができる。
そのため、チャネル形成領域に含まれ得るグレインの数
が平均化されるので、ＴＦＴを作製したときの電気的特
性のばらつきを低減したり、表示部として用いたときに
表示むらを低減するなどの効果を奏する。

【００２０】また、前記第３の温度は、前記第２の温度
よりも高いことを特徴としている。また、前記第２の温
度は、前記第１の温度より高くてもよい。薄膜はある温
度に一度曝されると、その温度より低い温度に曝されて
も応力が変化しないが、高い温度に曝されると応力が増
大する。そのため、第２の温度が第３の温度よりも低け
れば、前記絶縁膜が第３の温度に曝されたときに応力が
増大し、それに伴って前記半導体膜に歪みを生じさせる
ことができるからである。

【００２１】また、上記各作製工程において、前記絶縁
膜は積層構造としてもよい。また、前記絶縁膜は、窒素
を含む膜とするのが望ましい。そして、前記絶縁膜を形
成するための基板として、ガラス基板、石英基板やシリ
コン基板、プラスチック基板、金属基板、ステンレス基
板、可撓性基板などを用いることができる。前記ガラス
基板として、バリウムホウケイ酸ガラス、またはアルミ
ノホウケイ酸ガラスなどのガラスからなる基板が挙げら
れる。また、可撓性基板とは、ＰＥＴ、ＰＥＳ、ＰＥ
Ｎ、アクリルなどからなるフィルム状の基板のことであ
り、可撓性基板を用いて半導体装置を作製すれば、軽量
化が見込まれる。可撓性基板の表面、または表面および
裏面にアルミ膜（ＡｌＯＮ、ＡｌＮ、ＡｌＯなど）、炭
素膜（ＤＬＣ（ダイヤモンドライクカーボン）など）、
ＳｉＮなどのバリア層を単層または多層にして形成すれ
ば、耐久性などが向上するので望ましい。

【００２２】また、上記各作製工程において、前記半導
体膜としては、非晶質半導体膜や微結晶半導体膜などが
あり、非晶質珪素膜や、非晶質珪素ゲルマニウム膜など
の非晶質構造を有する化合物半導体膜を適用しても良
い。

【００２３】また、上記各作製工程において、前記金属
元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれ
た一種または複数種の元素であるとする。

【００２４】また、本発明の他の作製工程は、第１の温
度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２
の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に
第３の温度で半導体膜を形成し、前記半導体膜に金属元
素を添加し、前記金属元素が添加された前記半導体膜に
第４の温度で熱処理を行って結晶質半導体膜を形成する
半導体装置の作製方法であって、前記第１の温度は、前
記第４の温度より高く、前記第４の温度を、前記第２の
温度および前記第３の温度より高いことを特徴としてい
る。

【００２５】また、本発明の他の作製工程は、第１の温
度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２
の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に
第３の温度で半導体膜を形成し、前記半導体膜に金属元
素を添加し、前記金属元素が添加された前記半導体膜に
第４の温度で熱処理を行って結晶質半導体膜を形成する
半導体装置の作製方法であって、前記第１の温度は、前
記第４の温度より高く、前記第４の温度を、前記第２の
温度および前記第３の温度より高くすることにより、前
記第２の絶縁膜の応力を増大させることを特徴としてい
る。

【００２６】また、本発明の他の作製工程は、第１の温
度で第１の絶縁膜を形成し、前記第１の絶縁膜上に第２
の温度で第２の絶縁膜を形成し、前記第２の絶縁膜上に
第３の温度で半導体膜を形成し、前記半導体膜に金属元
素を添加し、前記金属元素が添加された前記半導体膜に
第４の温度で熱処理を行うことにより、前記第２の絶縁
膜の応力を増大させて結晶核の生成密度が増加された結
晶質半導体膜を形成する半導体装置の作製方法であっ
て、前記第１の温度は、前記第４の温度より高く、前記
第４の温度は、前記第２の温度および前記第３の温度よ
り高いことを特徴としている。

【００２７】上記各作製工程において、前記第１の温度
は、前記第４の温度より高いことを特徴としている。薄
膜はある温度に一度曝されると、その温度より低い温度
に曝されても応力が変化しないが、高い温度に曝される
と応力が増大する。前記第４の温度に前記第１の絶縁膜
と前記第２の絶縁膜が曝されたときに、前記第１の絶縁
膜と前記第２の絶縁膜の両方に応力が増大すると、互い
に打ち消し合って前記半導体膜に歪みが生じない可能性
がある。そのため、前記第１の絶縁膜を予め前記第４の
温度より高い前記第１の温度で形成しておくと、前記第
４の温度に曝されたときに前記第２の絶縁膜に応力が増
大するため、前記半導体膜に歪みを生じさせるには特に
有効である。

【００２８】また、上記各作製工程において、前記第４
の温度は、前記第２の温度よりも高いことを特徴として
いる。前記第２の温度で形成された前記第２の絶縁膜
は、前記第２の温度より高温である前記第４の温度に曝
されると応力が増大する。それに伴い、前記第２の絶縁
膜上に形成されている前記半導体膜に歪みが生じる。前
記歪みを生じさせることで、前記半導体膜の表面エネル
ギーや化学ポテンシャルが変化し、結晶核の生成を促進
する。そのため、結晶核の生成密度が増加し、グレイン
の粒径を小さくする事が可能となる。本発明を実施する
と、例えばグレインのサイズが１００〜１５０μｍ程度
であるものを６０μｍ程度以下（代表的には２０〜６０
μｍ）にすることができる。

【００２９】また、前記第４の温度は、前記第３の温度
よりも高いことを特徴としている。また、前記第３の温
度は、前記第１の温度および前記第２の温度より高くて
もよい。薄膜はある温度に一度曝されると、その温度よ
り低い温度に曝されても応力が変化しないが、高い温度
に曝されると応力が増大する。そのため、前記第３の温
度が前記第４の温度よりも低ければ、前記第２の絶縁膜
が第４の温度に曝されたときに応力が増大し、それに伴
って前記半導体膜に歪みを生じさせることができるから
である。

【００３０】また、上記各作製工程において、前記第２
の絶縁膜は、窒素を含む膜とするのが望ましい。そし
て、前記第１の絶縁膜を形成するための基板として、ガ
ラス基板、石英基板やシリコン基板、プラスチック基
板、金属基板、ステンレス基板、可撓性基板などを用い
ることができる。

【００３１】また、上記各作製工程において、前記半導
体膜としては、非晶質半導体膜や微結晶半導体膜などが
あり、非晶質珪素膜や、非晶質珪素ゲルマニウム膜など
の非晶質構造を有する化合物半導体膜を適用しても良
い。

【００３２】また、上記各作製工程において、前記金属
元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、
Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれ
た一種または複数種の元素であるとする。

【００３３】以上のような本発明を適用することによ
り、半導体装置の性能を大幅に向上させうる。例えば、
ＴＦＴを例に挙げると、チャネル形成領域に含まれうる
グレインの数を平均化することができる。そのため、オ
ン電流値（ＴＦＴがオン状態にある時に流れるドレイン
電流値）、オフ電流値（ＴＦＴがオフ状態にある時に流
れるドレイン電流値）、しきい値電圧、Ｓ値及び電界効
果移動度のばらつきを低減することも可能となる。

【００３４】

【発明の実施の形態】本発明の実施形態について図１の
断面図を用いて説明する。

【００３５】図１（Ａ）において基板１０には、合成石
英ガラス基板、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラスなどの無アルカリガラスと言ったガラス
基板を用いても良い。例えば、コーニング社製の７０５
９ガラスや１７３７ガラスなどを好適に用いることが出
来る。また、本実施形態の処理温度に耐えうる耐熱性が
有するプラスチック基板を用いてもよい。

【００３６】前記基板１０の上に下地絶縁膜１１を公知
の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒
化珪素膜、酸化窒化珪素膜または酸化珪素膜などで後工
程で行う結晶化工程より低温で形成する。もちろん、下
地絶縁膜は単層ではなく、２層以上の積層構造としても
良いが、少なくとも半導体膜に接する下地絶縁膜を形成
するときの温度は、半導体膜の結晶化工程での温度より
低温であるとする。このようにすることで、下地絶縁膜
のうちの最上層（半導体膜に接する下地絶縁膜）におい
て増大する応力に伴い、半導体膜に歪みを形成すること
が可能となり、結晶核の生成密度を向上することが可能
となる。

【００３７】次に、半導体膜１２をプラズマＣＶＤ法や
スパッタ法などの公知の手段で１０〜２００ｎｍ（好ま
しくは３０〜１００ｎｍ）の厚さに形成する。前記半導
体膜１２としては、非晶質半導体膜や微結晶半導体膜な
どがあり、非晶質珪素ゲルマニウム膜などの非晶質構造
を有する化合物半導体膜を適用しても良い。

【００３８】その後、ニッケル等の金属元素を用いた熱
結晶化法により半導体膜を結晶化する。まず、結晶化を
助長するための金属元素を含む層（金属含有層１３）を
形成する。前記金属元素としては、ニッケル、またはパ
ラジウム、または鉛等の金属元素があり、添加の方法
は、プラズマ処理法や蒸着法、イオン注入法、スパッタ
法、溶液塗布法等を利用すればよい。

【００３９】そして、熱処理を行って、半導体膜の結晶
化を行う。この熱処理はファーネスアニール炉を用いる
熱アニール法で行う。熱アニール法としては、酸素濃度
が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰
囲気中で４００〜７００℃、代表的には５００〜５５０
℃で、４〜１２時間程度行えばよい。また、熱アニール
法の他の熱処理としてラピッドサーマルアニール法（Ｒ
ＴＡ法）等を用いてもよい。

【００４０】また、半導体膜の結晶化には、金属元素を
用いた熱結晶化法以外の公知の結晶化法（レーザ結晶化
法等）と組み合わせて半導体膜の結晶化を行うこともで
きる。

【００４１】熱処理は下地絶縁膜１１が形成されるとき
の温度より高温で処理されるため、該下地絶縁膜１１に
おける引っ張り応力が増加する。それに伴い、前記下地
絶縁膜１１上に形成されている前記半導体膜１２に歪み
が生じる。前記歪みが生じることで、半導体膜の表面エ
ネルギーや化学ポテンシャルが変化して結晶核の生成密
度が向上する。そのため、形成されるグレインの粒径は
小さくなる。

【００４２】このようにして形成された結晶質半導体膜
１４を用いてＴＦＴを作製すると、活性領域、特にチャ
ネル形成領域に含まれうるグレインの数を平均化するこ
とができる。また、電気的特性のばらつきを低減し、各
種半導体装置の表示部として用いたときに、表示むらを
抑えることを可能とする。

【００４３】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。

【００４４】

【実施例】［実施例１］本実施例では、本発明の有効性
を確認するため、さまざまな下地絶縁膜を用いて熱処理
を行い、熱処理前後での応力の変化を調べた。

【００４５】図１（Ａ）において基板１０として、合成
石英ガラス基板を適用し、前記基板１０上に下地絶縁膜
１１を形成する。下地絶縁膜として、プラズマＣＶＤ法
により４００℃で膜厚５０ｎｍの窒化酸化珪素膜（組成
比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７
％）上に膜厚１００ｎｍの窒化酸化珪素膜（組成比Ｓｉ
＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を積層し
たもの（試料１）、ＬＰＣＶＤ法により４００℃で膜厚
２００ｎｍ酸化珪素膜を形成したもの（試料２）、ＬＰ
ＣＶＤ法により７７５℃で膜厚２００ｎｍ窒化珪素膜を
形成したもの（試料３）、ＬＰＣＶＤ法により８００℃
で膜厚２００ｎｍ酸化珪素膜を形成したもの（試料４）
の４種類を用意した。ここで、熱処理を行う前の試料１
〜試料４のそれぞれの下地絶縁膜１１の応力を測定し
た。

【００４６】続いて、ファーネスアニール炉を用い、窒
素雰囲気中にて６００℃で８時間の熱処理を行った。そ
して、熱処理後の下地絶縁膜１１の応力について測定し
た。前記熱処理の前後での応力の変化について、図１５
に示す。ここで、−は半導体膜に対する下地絶縁膜の圧
縮応力を示し、＋は引っ張り応力を示す。

【００４７】図１５において、試料１の応力は１．０×
１０⁹ｄｙｎｅ／ｃｍ²から４．０×１０⁹ｄｙｎｅ／ｃ
ｍ²に変化しており、試料２は４．５×１０⁸ｄｙｎｅ／
ｃｍ²から８．５×１０⁸ｄｙｎｅ／ｃｍ²に変化してお
り、試料３は１．０×１０¹ ⁰ｄｙｎｅ／ｃｍ²のままで
変化せず、試料４は−１．５×１０⁹ｄｙｎｅ／ｃｍ²の
ままで変化していない。このように図１５から熱処理の
温度が下地絶縁膜を形成するときの温度より低い場合は
応力は変化しない。しかしながら、熱処理の温度が下地
絶縁膜を形成するときの温度より高い場合は、応力が増
加することが分かる。このような場合において、下地絶
縁膜上に半導体膜が形成されていれば、該下地絶縁膜に
おける応力の増加に伴って、前記半導体膜に歪みが生じ
ることは容易に推測できる。前記歪みが生じることで、
半導体膜の表面エネルギーや化学ポテンシャルが変化し
て結晶核の生成密度が向上する。そのため、形成される
グレインの粒径は小さくなる。

【００４８】また、熱処理の温度が下地絶縁膜を形成す
るときの温度より低い場合は、前記下地絶縁膜の応力は
変化しないことから、このような下地絶縁膜を下層と
し、前記熱処理の温度が下地絶縁膜を形成するときの温
度より高い下地絶縁膜を上層とする積層構造の下地絶縁
膜を形成してもよい。

【００４９】上記の試料においては、プラズマＣＶＤ法
により４００℃で膜厚５０ｎｍの窒化酸化珪素膜上に膜
厚１００ｎｍの窒化酸化珪素膜を積層したもの（試料
１）、ＬＰＣＶＤ法により４００℃で膜厚２００ｎｍ酸
化珪素膜を形成したもの（試料２）が熱処理後に応力が
著しく変化している。このため、これらの試料を下地絶
縁膜として用いれば、該下地絶縁膜上に形成される半導
体膜における結晶核の生成密度を増加させ、グレインの
大きさを揃えるのに非常に有効である。

【００５０】特に窒素を含む膜（ＳｉＮｘやＳｉＮｘＯ
ｙ）は応力が引っ張り応力側に大きい傾向があり、熱処
理による応力の変化が大きくなる場合が多い。そのた
め、これらの膜の上に半導体膜を形成して熱処理を行う
と、結晶核の生成密度を十分に向上させることができ
る。

【００５１】このようにして得られる結晶質半導体膜を
用いてＴＦＴを作製すると、活性領域、特にチャネル形
成領域に含まれうるグレインの数を平均化することがで
きる。また、電気的特性のばらつきを低減し、各種半導
体装置の表示部として用いたときに、表示むらを抑える
ことを可能とする。

【００５２】［実施例２］本発明の他の構成の実施例に
ついて図２の断面図を用いて説明する。

【００５３】図２（Ａ）において基板１０には、合成石
英ガラス基板、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラスなどの無アルカリガラスと言ったガラス
基板を用いても良い。例えば、コーニング社製の７０５
９ガラスや１７３７ガラスなどを好適に用いることが出
来る。また、本実施形態の処理温度に耐えうる耐熱性が
有するプラスチック基板を用いてもよい。本実施例で
は、合成石英ガラス基板を適用する。

【００５４】基板１０上に導電膜を形成し、エッチング
を行って所望の形状の導電層３１を形成する。導電層の
材料に特に限定はないが、耐熱性を有するものを用い、
Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた
元素、または前記元素を主成分とする合金材料若しくは
化合物材料で形成してもよい。また、リン等の不純物元
素をドーピングした結晶質珪素膜に代表される半導体膜
を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよ
い。もちろん、導電層は単層ではなく、積層としてもよ
い。本実施例では、スパッタ法により膜厚４００ｎｍの
Ｗ膜を形成した後、エッチングを行って導電層３１を形
成する。

【００５５】続いて、前記基板１０および前記導電層３
１に接して、絶縁膜３２を公知の手段（ＬＰＣＶＤ法、
プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素
膜または酸化珪素膜などで形成する。本実施例におい
て、絶縁膜３２として、３５０℃にて、膜厚１５０ｎｍ
の酸化窒化珪素膜を形成する。

【００５６】次に、前記絶縁膜３２上に半導体膜３３を
プラズマＣＶＤ法やスパッタ法などの公知の手段で１０
〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに
形成する。前記半導体膜３３としては、非晶質半導体膜
や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム
膜などの非晶質構造を有する化合物半導体膜を適用して
も良い。本実施例では、スパッタ法を用い、１５０℃に
て、膜厚５５ｎｍの非晶質珪素膜を成膜する。

【００５７】その後、ニッケル等の金属元素を用いた熱
結晶化法により半導体膜を結晶化する。まず、結晶化を
助長するための金属元素を含む層（金属含有層３４）を
形成する。前記金属元素としては、ニッケル、またはパ
ラジウム、または鉛等の金属元素があり、添加の方法
は、プラズマ処理法や蒸着法、イオン注入法、スパッタ
法、溶液塗布法等を利用すればよい。本実施例では、酢
酸ニッケル水溶液（重量換算濃度５ｐｐｍ、体積１０ｍ
ｌ）を非晶質珪素膜表面にスピンコートにて塗布し、金
属含有層３４を形成する。

【００５８】そして、熱処理を行って、半導体膜の結晶
化を行う。この熱処理はファーネスアニール炉を用いる
熱アニール法で行う。熱アニール法としては、酸素濃度
が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰
囲気中で４００〜７００℃、代表的には５００〜５５０
℃で、４〜１２時間程度行えばよい。また、熱アニール
法の他の熱処理としてラピッドサーマルアニール法（Ｒ
ＴＡ法）等を用いてもよい。本実施例では、熱処理（５
８０℃、８時間）を行い、結晶質珪素膜を形成する。

【００５９】もちろん、半導体膜の結晶化には、金属元
素を用いた熱結晶化法以外の公知の結晶化法（レーザ結
晶化法等）と組み合わせて半導体膜の結晶化や、結晶性
の向上を行うこともできる。

【００６０】熱処理は絶縁膜が形成されるときの温度よ
り高温で処理されるため、前記絶縁膜における応力が増
加する。それに伴い、前記絶縁膜上に形成されている前
記半導体膜に歪みが生じる。前記歪みが生じることで、
前記半導体膜の表面エネルギーや化学ポテンシャルが変
化して結晶核の生成密度が向上する。そのため、形成さ
れるグレインの粒径は小さくなる。

【００６１】このようにして形成された結晶質半導体膜
を用いてＴＦＴを作製すると、活性領域、特にチャネル
形成領域に含まれうるグレインの数を平均化することが
できる。また、電気的特性のばらつきを低減し、各種半
導体装置の表示部として用いたときに、表示むらを抑え
ることを可能とする。

【００６２】［実施例３］本実施例ではアクティブマト
リクス基板の作製方法について図３〜図８を用いて説明
する。本明細書ではＣＭＯＳ回路、及び駆動回路と、画
素ＴＦＴ、保持容量とを有する画素部を同一基板上に形
成された基板を、便宜上アクティブマトリクス基板と呼
ぶ。

【００６３】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板５０１を用いる。なお、基板
５０１としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。本実施例
では合成石英ガラス基板を用いる。

【００６４】次いで、石英基板５０１上に下地膜５０２
を形成し、該下地膜５０２上に下部遮光膜５０３を形成
する。まず、酸化珪素膜、窒化珪素膜または酸化窒化珪
素膜などの絶縁膜から成る膜厚１０〜１５０ｎｍ（好ま
しくは５０〜１００ｎｍ）の下地膜５０２を形成する。
そして、本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃ
ｒ、Ｍｏ等の導電性材料およびその積層構造により３０
０nm程度の膜厚で下部遮光膜５０３を形成する。前記下
部遮光膜はゲート配線としての機能も有する。本実施例
では膜厚７５ｎｍの結晶質珪素膜を形成し、続いて膜厚
１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜し
た後、不要な部分をエッチングして下部遮光膜５０３を
形成する。なお、本実施例では、下部遮光膜５０３とし
て単層構造を用いるが積層でも良いし、前記下地膜にお
いても絶縁膜を２層以上積層させた構造を用いても良
い。

【００６５】そして基板５０１および下部遮光膜５０３
上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜など
の絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５
０〜６００ｎｍ）の下地膜５０４を形成する。本実施例
では下地膜５０４として単層構造を用いるが、前記絶縁
膜を２層以上積層させた構造を用いても良い。本実施例
では、下地膜５０４としては、プラズマＣＶＤ法を用
い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜
される膜厚５８０ｎｍの酸化窒化珪素膜５０４（組成比
Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）
を３５０℃にて形成する。

【００６６】次いで、下地膜５０４上に半導体膜５０５
を形成する。半導体膜５０５は、非晶質構造を有する半
導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、また
はプラズマＣＶＤ法等）により、１０〜３００ｎｍ、好
ましくは２５〜８０ｎｍ（代表的には３０〜６０ｎｍ）
の厚さで形成する。半導体膜の材料に限定はないが、好
ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。本実施例では、ＬＰＣＶＤ法に
より、４６５℃にて膜厚５５ｎｍの非晶質珪素膜を形成
する。（図３（Ａ））

【００６７】そして、ニッケルなどの触媒を用いた熱結
晶化法を行って、半導体膜を結晶化する。また、ニッケ
ルなどの触媒を用いた熱結晶化法の他に、公知の結晶化
処理（レーザ結晶化法、熱結晶化法等）を組み合わせて
行ってもよい。本実施例では、酢酸ニッケル溶液（重量
換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートによ
り膜上全面に塗布して金属含有層４０５を形成し、温度
６００度の窒素雰囲気中に１２時間曝す。（図３
（Ｂ））

【００６８】また、レーザ結晶化法も適用する場合に
は、パルス発振型または連続発光型のＹＡＧレーザ、Ｙ
ＶＯ₄レーザエキシマレーザを用い、レーザ発振器から
放射されたレーザビームを光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施
者が適宣選択するものであるが、エキシマレーザを用い
る場合はパルス発振周波数３００Ｈｚとし、レーザーエ
ネルギー密度を１００〜１５００mJ/cm²、好ましくは１
００〜８００ｍＪ／ｃｍ²（代表的には２００〜７００
ｍＪ／ｃｍ²）とする。また、ＹＡＧレーザを用いる場
合にはその第２高調波を用いパルス発振周波数１〜３０
０Ｈｚとし、レーザーエネルギー密度を１００〜１５０
０ｍＪ／ｃｍ²、好ましくは３００〜１０００ｍＪ／ｃ
ｍ²（代表的には３５０〜８００ｍＪ／ｃｍ²）とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザビームを基板全面に渡って照
射し、この時の線状レーザビームの重ね合わせ率（オー
バーラップ率）を５０〜９８％として行ってもよい。

【００６９】このように、下地絶縁膜および半導体膜が
形成されるときの温度より高温で処理されることによ
り、前記下地絶縁膜に応力が増大し、それに伴い前記半
導体膜に歪みが生じる。そのため、結晶核の生成密度が
増加し、粒径の小さいグレインを有する結晶質半導体膜
を形成することができる。

【００７０】続いて、活性領域となる半導体層から、結
晶化を助長するために用いた金属元素を除去または低減
するために、ゲッタリングを行う。（図３（Ｃ））ゲッ
タリングについては特開平１０−２７０３６３号公報に
開示している方法を適用すればよい。本実施例では、マ
スクとして、膜厚５０ｎｍの酸化珪素膜を形成し、パタ
ーニングを行って、所望の形状の酸化珪素膜５０６ａ〜
５０６ｄを得る。そして、半導体膜に選択的にＰ（リ
ン）を注入し、熱処理を行うことで、半導体層から金属
元素を除去または半導体特性に影響しない程度にまで低
減することができる。このようにして作製した活性領域
を有するＴＦＴはオフ電流値が下がり、結晶性が良いこ
とから高い電界効果移動度が得られ、良好な特性を達成
することができる。

【００７１】そして、結晶質半導体膜にエッチングを行
って、半導体層５０７ａ〜５１０ａを形成する。

【００７２】次に、マスク５０６ａ〜５０６ｄを除去
し、新たに絶縁膜５１１ａを形成して半導体膜の結晶性
を向上させるために熱処理を行って、半導体層の上部を
熱酸化させるのが望ましい。本実施例では、減圧ＣＶＤ
装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネス
アニール炉で熱処理を行う。（図４（Ａ））この処理に
より、半導体層５０７ａ〜５１０ａの上部は酸化され
る。そして、酸化珪素膜および半導体層の酸化した部分
をエッチングすると、結晶性の向上した半導体層５０７
ｂ〜５１０ｂが得られる。

【００７３】半導体層５０７ｂ〜５１０ｂを形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行ってもよい。

【００７４】次いで、半導体層５０７ｂ〜５１０ｂを覆
う第１のゲート絶縁膜５１１ｂを形成する。第１のゲー
ト絶縁膜５１１ｂはプラズマＣＶＤ法またはスパッタ法
を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁
膜で形成する。（図４（Ｂ））本実施例では、プラズマ
ＣＶＤ法により３５ｎｍの厚さで酸化窒化珪素膜（組成
比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で
形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に
限定されるものでなく、他の珪素を含む絶縁膜を用いて
も良い。

【００７５】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８Ｗ／ｃｍ²で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後４
００〜５００℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。

【００７６】そして、前記ゲート絶縁膜を部分的にエッ
チングして、保持容量の電極の一方となる半導体層５１
０ｂを露出させ、該半導体層５１０ｂに不純物元素を導
入する。（図４（Ｃ））このとき、他の領域にはレジス
ト５１３（５１３ａ、５１３ｂ）が形成されており、不
純物元素は導入されない。本実施例では、不純物元素と
してＰ（リン）を用い、加速電圧１０ｋｅＶ、ドーズ量
５×１０¹⁴／ｃｍ²としてドーピング処理を行う。この
ようにして、不純物領域５１４が形成される。

【００７７】続いて、レジスト５１３（５１３ａ、５１
３ｂ）を除去し、第２のゲート絶縁膜５１２を形成す
る。第２のゲート絶縁膜５１２はプラズマＣＶＤ法また
はスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪
素を含む絶縁膜で形成する。本実施例では、プラズマＣ
ＶＤ法により５０ｎｍの厚さで酸化窒化珪素膜（組成比
Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形
成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限
定されるものでなく、他の珪素を含む絶縁膜を用いても
良い。

【００７８】そして、下部遮光膜と接続するコンタクト
を形成した後、膜厚２０〜１００ｎｍの第１の導電膜５
１５と、膜厚１００〜４００ｎｍの第２の導電膜５１６
とを積層形成する。（図４（Ｄ））本実施例では、膜厚
３０ｎｍのＴａＮ膜からなる第１の導電膜５１５と、膜
厚３７０ｎｍのＷ膜からなる第２の導電膜５１６を積層
形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのター
ゲットを用い、窒素を含む雰囲気内でスパッタする。ま
た、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成
する。その他に６フッ化タングステン（ＷＦ₆）を用い
る熱ＣＶＤ法で形成することもできる。いずれにしても
ゲート電極として使用するためには低抵抗化を図る必要
があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが
望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化
を図ることができるが、Ｗ膜中に酸素などの不純物元素
が多い場合には結晶化が阻害され高抵抗化する。従っ
て、本実施例では、高純度のＷ（純度９９．９９９９
％）のターゲットを用いたスパッタ法で、さらに成膜時
に気相中からの不純物の混入がないように十分配慮して
Ｗ膜を形成することにより、抵抗率９〜２０μΩｃｍを
実現することができる。

【００７９】なお、本実施例では、第１の導電膜５１５
をＴａＮ、第２の導電膜５１６をＷとしているが、特に
限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃ
ｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした結晶質
珪素膜に代表される半導体膜を用いてもよい。また、Ａ
ｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜を
タンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜
で形成し、第２の導電膜をＷ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜
とする組み合わせとしてもよい。

【００８０】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク（図示せず）を形成し、電極及び配
線を形成するためのエッチング処理を行う。本実施例で
はエッチング条件として、ＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それ
ぞれのガス流量比を２５：２５：１０（ｓｃｃｍ）と
し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.
56MHz）電力を投入してプラズマを生成してエッチング
を行う。ここでは、松下電器産業（株）製のＩＣＰを用
いたドライエッチング装置（Model Ｅ６４５−□ＩＣ
Ｐ）を用いる。基板側（試料ステージ）にも１５０Wの
ＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイ
アス電圧を印加する。

【００８１】そして、第３のドーピング処理を行い、半
導体層にｎ型を付与する不純物元素を導入する。（図５
（Ａ））ドーピング処理はイオンドープ法、若しくはイ
オン注入法で行えば良い。イオンドープ法の条件は１×
１０¹³〜５×１０¹⁴／ｃｍ²とし、加速電圧を３０〜８
０ｋｅＶとして行う。本実施例ではドーズ量を１．５×
１０¹³／ｃｍ²とし、加速電圧を６０ｋｅＶとして行
う。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いる。この場合、導電層５
１７〜５２１（５１７ａ〜５２１ａ、５１７ｂ〜５２１
ｂ）がｎ型を付与する不純物元素に対するマスクとな
り、自己整合的に低濃度不純物領域５２３〜５２４が形
成される。低濃度不純物領域５２３〜５２４には１×１
０¹⁸〜１×１０²⁰／ｃｍ³の濃度範囲でｎ型を付与する
不純物元素を添加する。ここで、ｐチャネル型ＴＦＴを
形成する半導体層にはレジストによるマスク５２２が形
成されており、ｎ型を付与する不純物元素は導入されな
い。

【００８２】次いで、レジストからなるマスクを除去
し、新たにマスクを形成して、図５（Ｂ）に示すよう
に、第４のドーピング処理を行って、半導体層にｎ型を
付与する不純物元素を導入する。イオンドープ法の条件
はドーズ量を１×１０¹³〜１×１０¹⁵／ｃｍ²とし、加
速電圧を３０〜１２０ｋｅＶとして行う。このとき、ｐ
チャネル型ＴＦＴを形成する半導体層にｎ型を付与する
不純物元素を導入しないためにマスク５２５ｂを形成
し、また、ｎチャネル型ＴＦＴを形成するための半導体
層に選択的に高濃度不純物領域を形成するためにマスク
５２５ａ、５２５ｃを形成する。本実施例ではドーズ量
を２×１０¹⁵／ｃｍ²とし、加速電圧を５０ｋｅＶとし
て行う。こうして、高濃度不純物領域５２６、５２９が
形成される。また、５２７、５３０は低濃度不純物領域
であり、５２８、５３１は不純物元素が導入されない領
域である。

【００８３】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク５３２ａおよび５
３２ｂを形成して、図５（Ｃ）に示すように、第５のド
ーピング処理を行う。この第５のドーピング処理によ
り、ｐチャネル型ＴＦＴの活性層となる半導体層に前記
一導電型とは逆の導電型を付与する不純物元素が添加さ
れた不純物領域５３３を形成する。導電層５１８を不純
物元素に対するマスクとして用い、ｐ型を付与する不純
物元素を添加して自己整合的に不純物領域を形成する。
本実施例では、不純物領域５３３はジボラン（Ｂ₂Ｈ₆）
を用いたイオンドープ法で形成する。イオンドープ法の
条件はドーズ量を１×１０¹³〜１×１０¹⁴/cm²とし、加
速電圧を３０〜１２０ｋｅＶとして行う。この第５のド
ーピング処理の際には、ｎチャネル型ＴＦＴを形成する
半導体層はレジストからなるマスク５３２ａおよび５３
２ｂで覆われている。

【００８４】次いで、レジストからなるマスクを除去
し、新たにマスクを形成して、図６（Ａ）に示すよう
に、第６のドーピング処理を行って、半導体層にｐ型を
付与する不純物元素を導入する。イオンドープ法の条件
はドーズ量を１×１０¹³〜１×１０¹⁵／ｃｍ²とし、加
速電圧を２０〜１２０ｋｅＶとして行う。このとき、ｎ
チャネル型ＴＦＴを形成する半導体層にｐ型を付与する
不純物元素を導入しないためにマスク５３４ａ、５３４
ｃを形成し、また、ｐチャネル型ＴＦＴを形成するため
の半導体層に選択的に高濃度不純物領域を形成するため
にマスク５３４ｂを形成する。本実施例ではドーズ量を
１×１０¹⁵／ｃｍ²とし、加速電圧を４０ｋｅＶとして
行う。こうして、高濃度不純物領域５３５が形成され
る。また、５３６は低濃度不純物領域であり、５３７は
不純物元素が導入されない領域である。

【００８５】以上までの工程で、それぞれの半導体層に
高濃度不純物領域および低濃度不純物領域が形成され
る。

【００８６】次いで、レジストからなるマスク５３４を
除去して第１の層間絶縁膜５３８を形成する。この第１
の層間絶縁膜５３８としては、プラズマＣＶＤ法または
スパッタ法を用い、厚さを１００〜２００ｎｍとして珪
素を含む絶縁膜で形成する。本実施例では、プラズマＣ
ＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成す
る。もちろん、第１の層間絶縁膜５３８は酸化窒化珪素
膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。

【００８７】次いで、図６（Ｂ）に示すように、熱処理
を行って、半導体層の結晶性の回復、それぞれの半導体
層に添加された不純物元素の活性化を行う。この熱処理
はファーネスアニール炉を用いる熱アニール法で行う。
熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７０
０℃、代表的には５００〜５５０℃で行えばよく、本実
施例では５５０℃、４時間の熱処理で活性化処理を行っ
た。なお、熱アニール法の他に、レーザアニール法、ま
たはラピッドサーマルアニール法（ＲＴＡ法）を適用す
ることができる。

【００８８】また、第１の層間絶縁膜を形成する前に熱
処理を行っても良い。ただし、用いた配線材料が熱に弱
い場合には、本実施例のように配線等を保護するため層
間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素
膜）を形成した後で熱処理を行うことが好ましい。

【００８９】そして、熱処理（３００〜５５０℃で１〜
１２時間の熱処理）を行うと水素化を行うことができ
る。この工程は第１の層間絶縁膜５３８に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。もちろん、第１の層間絶縁膜の存在に関係なく半
導体層を水素化することもできる。水素化の他の手段と
して、プラズマ水素化（プラズマにより励起された水素
を用いる）や、３〜１００％の水素を含む雰囲気中で３
００〜４５０℃で１〜１２時間の熱処理を行っても良
い。

【００９０】次いで、第１の層間絶縁膜５３８上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜５３９を形成する。本実施例では、膜厚１μｍの窒
化酸化珪素膜を形成する。

【００９１】そして、駆動回路５５５において、各不純
物領域とそれぞれ電気的に接続する配線５４０〜５４２
を形成する。また、画素部５５６においては、ソース配
線５４３、５４５、ドレイン電極５４４を形成する。
（図６（Ｃ））なお、これらの配線は、膜厚５０ｎｍの
Ｔｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合
金膜）との積層膜をパターニングして形成する。

【００９２】図７にここまで作製された状態の上面図を
示す。なお、図３〜図６に対応する部分には同じ符号を
用いている。図６（Ｃ）中の鎖線Ａ−Ａ’は図７中の鎖
線Ａ―Ａ’で切断した断面図に対応している。また、図
６（Ｃ）中の鎖線Ｂ−Ｂ’は図７中の鎖線Ｂ―Ｂ’で切
断した断面図に対応している。

【００９３】次いで、第２の層間絶縁膜５３９上に無機
絶縁膜材料または有機絶縁物材料から成る第３の層間絶
縁膜５６０を形成する。本実施例では、膜厚１．８μｍ
の窒化酸化珪素膜を形成する。

【００９４】第３の層間絶縁膜５３９上にＡｌ、Ｔｉ、
Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を持つ膜を所
望の形状にパターニングして遮光膜５６１、５６２を形
成する。この遮光膜５６１、５６２は画素の開口部以外
を遮光するように網目状に配置する。（図８（Ａ））

【００９５】さらに、この遮光膜５６１、５６２を覆う
ように第４の層間絶縁膜５６３を無機絶縁材料により形
成する。そして、接続配線５４４に通じるコンタクトホ
ールを形成し、ＩＴＯ等の透明導電膜を１００nm厚形成
し、所望の形状にパターニングすることで画素電極５６
４、５６５を形成する。（図８（Ｂ））

【００９６】以上の様にして、ｎチャネル型ＴＦＴ５５
１とｐチャネル型ＴＦＴ５５２を有する駆動回路５５５
と、画素ＴＦＴ５５３、保持容量５５４とを有する画素
部５５６を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００９７】このようにして作製されるアクティブマト
リクス基板におけるＴＦＴは、活性領域、特にチャネル
形成領域に含まれうるグレインの数が平均化されてい
る。そのため、電気的特性のばらつきを低減し、各種半
導体装置の表示部として用いたときに、表示むらを抑え
ることを可能とする。

【００９８】なお、本実施例は実施例１または２と自由
に組み合わせることが可能である。

【００９９】［実施例４］本実施例では、半導体膜の形
成方法を変えてグレインの大きさを振ってＴＦＴを作製
し、グレインの大きさと、ＴＦＴの電気的特性との関係
について調べた。

【０１００】実施例３にしたがって、下地絶縁膜を形成
した。続いて、ＬＰＣＶＤ法により膜厚５３ｎｍの非晶
質珪素膜を形成したもの（試料Ａ）、ＬＰＣＶＤ法によ
り膜厚５３ｎｍの非晶質珪素膜を形成し、Ａｒによるプ
ラズマ処理を５分間行なったもの（試料Ｂ）、プラズマ
ＣＶＤ法により、膜厚５５ｎｍの非晶質珪素膜を形成し
たもの（試料Ｃ）の３種を用意し、それぞれ金属元素を
用いた結晶化を行なって結晶質珪素膜を得た。これらの
珪素膜の膜厚は異なっているが、結晶化を行なうとどの
試料においても５０ｎｍとなる。そして、それぞれの結
晶質珪素膜におけるグレインのＥＢＳＰで測定した時の
大きさは、試料Ａは１００μｍ、試料Ｂは５μｍ、試料
Ｃは２μｍであった。続いて行なわれる結晶化工程以降
は実施例３に従い、ＴＦＴを作製した。

【０１０１】図１８（Ａ）にグレインの大きさとＳ値と
の関係を、図１８（Ｂ）にグレインの大きさと電界効果
移動度との関係を示す。このときＴＦＴのチャネル形成
領域の長さ／チャネル形成領域の幅＝５０／５０（μ
ｍ）のｎチャネル型ＴＦＴについて測定した。図１８よ
り、粒径が小さくなるにしたがって、それぞれの特性の
ばらつきが低減されていることがわかる。

【０１０２】画素部においては、特にオフ電流値（ＴＦ
Ｔがオフ状態にある時に流れるドレイン電流値）が低
く、電気的特性のばらつきが少ないＴＦＴが要求され
る。また、電気的特性のばらつきが少ないＴＦＴは、半
導体装置を作製したときの表示むらが低減されるため望
ましい。もちろん、駆動回路部においても、動作する上
で電気的特性のばらつきの少ないＴＦＴが望まれている
ため、本発明を適用することは極めて有効であることが
わかる。

【０１０３】なお、本実施例においては、本発明とは異
なる方法で結晶核の生成密度を増加させてグレインの大
きさを小さくしている。しかしながら、本発明において
も結晶核の生成密度を増加させてグレインの大きさを小
さくする点では同様であり、本発明を適用してグレイン
の大きさを小さくしても同様のデータは得られるので、
本発明の有効性は明らかである。

【０１０４】［実施例５］本実施例では、実施例３で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図９を
用いる。なお、本実施例では本発明の記載がないが、実
施例３で作製されるアクティブマトリクス基板を用いて
いるため、本発明を適用していると言える。

【０１０５】まず、実施例３に従い、図８（Ｂ）の状態
のアクティブマトリクス基板を得た後、図９のアクティ
ブマトリクス基板上、少なくとも画素電極５６４、５６
５上に配向膜５６７を形成しラビング処理を行う。な
お、本実施例では配向膜５６７を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサを所望の位
置に形成する。また、柱状のスペーサに代えて、球状の
スペーサを基板全面に散布してもよい。

【０１０６】次いで、対向基板５６９を用意する。次い
で、対向基板５６９上に着色層５７０、平坦化膜５７３
を形成する。

【０１０７】次いで、平坦化膜５７３上に透明導電膜か
らなる対向電極５７６を少なくとも画素部に形成し、対
向基板の全面に配向膜５７４を形成し、ラビング処理を
施す。

【０１０８】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５６８
で貼り合わせる。シール材５６８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料５７５には公知
の液晶材料を用いれば良い。このようにして図９に示す
反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【０１０９】以上のようにして作製される液晶表示パネ
ルは、活性領域、特にチャネル形成領域に含まれうるグ
レインの数が平均化されているＴＦＴを用いて作製され
ている。そのため、電気的特性のばらつきを低減し、各
種半導体装置の表示部として用いたときに、表示むらを
抑えることを可能とする。

【０１１０】本実施例では、反射型液晶表示装置の作製
方法について説明したが、電極等の構成を変えれば、透
過型液晶表示装置を作製することも可能である。

【０１１１】なお、本実施例は実施例１乃至３のいずれ
か一と自由に組み合わせることが可能である。

【０１１２】［実施例６］本実施例では、本発明を用い
て発光装置を作製した例について説明する。なお、本実
施例では本発明の記載がないが、実施例３で作製される
アクティブマトリクス基板を用いているため、本発明を
適用していると言える。本明細書において、発光装置と
は、基板上に形成された発光素子を該基板とカバー材の
間に封入した表示用パネルおよび該表示用パネルにＩＣ
（Integrated Circuit）を実装した表示用モジュールを
総称したものである。なお、発光素子は、電場を加える
ことで発生するルミネッセンス（Electro Luminescence
(EL)）が得られる有機化合物を含む層（発光層）と陽極
層と、陰極層とを有する。また、有機化合物におけるル
ミネッセンスには、一重項励起状態から基底状態に戻る
際の発光（蛍光）と三重項励起状態から基底状態に戻る
際の発光（リン光）があり、これらのうちどちらか、あ
るいは両方の発光を含む。

【０１１３】なお、本明細書中では、発光素子において
陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入
層、電子注入層、正孔輸送層、電子輸送層等が含まれ
る。基本的に発光素子は、陽極層、発光層、陰極層が順
に積層された構造を有しており、この構造に加えて、陽
極層、正孔注入層、発光層、陰極層や、陽極層、正孔注
入層、発光層、電子輸送層、陰極層等の順に積層した構
造を有していることもある。

【０１１４】図１０は本実施例の発光装置の断面図であ
る。図１０において、基板上に設けられたスイッチング
ＴＦＴ６０３は図６（Ｃ）のｎチャネル型ＴＦＴ５５３
を用いて形成される。したがって、構造の説明はｎチャ
ネル型ＴＦＴ５５３の説明を参照すれば良い。

【０１１５】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。

【０１１６】基板７００上に設けられた駆動回路８０７
は図６（Ｃ）のＣＭＯＳ回路を用いて形成される。従っ
て、構造の説明はｎチャネル型ＴＦＴ５５１とｐチャネ
ル型ＴＦＴ５５２の説明を参照すれば良い。なお、本実
施例ではシングルゲート構造としているが、ダブルゲー
ト構造もしくはトリプルゲート構造であっても良い。

【０１１７】また、配線７０１、７０３はＣＭＯＳ回路
のソース配線、７０２はドレイン配線として機能する。
また、配線７０４はスイッチングＴＦＴのソース領域と
を電気的に接続する配線として機能し、配線７０５はス
イッチングＴＦＴのドレイン領域とを電気的に接続する
配線として機能する。

【０１１８】なお、電流制御ＴＦＴ６０４は図６（Ｃ）
のｐチャネル型ＴＦＴ５５２を用いて形成される。従っ
て、構造の説明はｐチャネル型ＴＦＴ５５２の説明を参
照すれば良い。なお、本実施例ではシングルゲート構造
としているが、ダブルゲート構造もしくはトリプルゲー
ト構造であっても良い。

【０１１９】また、配線７０６は電流制御ＴＦＴのソー
ス配線（電流供給線に相当する）であり、７０７は電流
制御ＴＦＴの画素電極７１１上に重ねることで画素電極
７１１と電気的に接続する電極である。

【０１２０】なお、７１１は、透明導電膜からなる画素
電極（発光素子の陽極）である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
７１１は、上記配線を形成する前に平坦な層間絶縁膜７
１０上に形成する。本実施例においては、樹脂からなる
平坦化膜７１０を用いてＴＦＴによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。

【０１２１】画素電極７１１を形成後、図１０に示すよ
うにバンク７１２を形成する。バンク７１２は１００〜
４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパ
ターニングして形成すれば良い。

【０１２２】なお、バンク７１２は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク７１２の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は１×１０⁶〜１×１
０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。

【０１２３】画素電極７１１の上には発光層７１３が形
成される。なお、図１０では一画素しか図示していない
が、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として２０ｎｍ厚の銅フタロシ
アニン（ＣｕＰｃ）膜を設け、その上に発光層として７
０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体
（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃に
キナクリドン、ペリレンもしくはＤＣＭ１といった蛍光
色素を添加することで発光色を制御することができる。

【０１２４】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施形態では低分子系有機発光材料を発
光層として用いる例を示したが、中分子系有機発光材料
や高分子系有機発光材料を用いても良い。なお、本明細
書中において、昇華性を有さず、かつ、分子数が２０以
下または連鎖する分子の長さが１０μｍ以下の有機発光
材料を中分子系有機発光材料とする。また、高分子系有
機発光材料を用いる例として、正孔注入層として２０ｎ
ｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法に
より設け、その上に発光層として１００ｎｍ程度のパラ
フェニレンビニレン（ＰＰＶ）膜を設けた積層構造とし
ても良い。なお、ＰＰＶのπ共役系高分子を用いると、
赤色から青色まで発光波長を選択できる。また、電荷輸
送層や電荷注入層として炭化珪素等の無機材料を用いる
ことも可能である。これらの有機発光材料や無機材料は
公知の材料を用いることができる。

【０１２５】次に、発光層７１３の上には導電膜からな
る陰極７１４が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）
を用いても良い。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。

【０１２６】この陰極７１４まで形成された時点で発光
素子７１５が完成する。なお、ここでいう発光素子７１
５は、画素電極（陽極）７１１、発光層７１３及び陰極
７１４で形成されたダイオードを指す。

【０１２７】発光素子７１５を完全に覆うようにしてパ
ッシベーション膜７１６を設けることは有効である。パ
ッシベーション膜７１６としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。

【０１２８】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にＤ
ＬＣ（ダイヤモンドライクカーボン）膜を用いることは
有効である。ＤＬＣ膜は室温から１００℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層７１３の
上方にも容易に成膜することができる。また、ＤＬＣ膜
は酸素に対するブロッキング効果が高く、発光層７１３
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層７１３が酸化するとい
った問題を防止できる。

【０１２９】さらに、パッシベーション膜７１６上に封
止材９０７を設け、カバー材９０１を貼り合わせる。封
止材９０７としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材９０１はガラス基板や石英基板やプラスチ
ック基板（プラスチックフィルムも含む）の両面に炭素
膜（好ましくはダイヤモンドライクカーボン膜）を形成
したものを用いる。

【０１３０】こうして図１０に示すような構造の発光装
置が完成する。なお、バンク７１２を形成した後、パッ
シベーション膜７１６を形成するまでの工程をマルチチ
ャンバー方式（またはインライン方式）の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材９０１を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。

【０１３１】こうして、基板にｎチャネル型ＴＦＴ６０
１、ｐチャネル型ＴＦＴ６０２、スイッチングＴＦＴ
（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ
（ｐチャネル型ＴＦＴ）６０４が形成される。ここまで
の製造工程で必要としたマスク数は、一般的なアクティ
ブマトリクス型発光装置よりも少ない。

【０１３２】即ち、ＴＦＴの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。

【０１３３】さらに、図１０において、ゲート電極に絶
縁膜を介して重なる不純物領域を設ける場合には、ホッ
トキャリア効果に起因する劣化に強いｎチャネル型ＴＦ
Ｔを形成することができる。そのため、信頼性の高い発
光装置を実現できる。

【０１３４】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、Ｄ／Ａコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。

【０１３５】さらに、発光素子を保護するための封止
（または封入）工程まで行った後の本実施例の発光装置
について図１１を用いて説明する。なお、必要に応じて
図１０で用いた符号を引用する。

【０１３６】図１１（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図１１（Ｂ）は図１１（Ａ）を
Ｃ−Ｃ’で切断した断面図である。点線で示された８０
１はソース側駆動回路、８０６は画素部、８０７はゲー
ト側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シ
ール材９０２で囲まれた内側には封止材９０７が設けら
れる。

【０１３７】なお、９０４はソース側駆動回路８０１及
びゲート側駆動回路８０７に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０５からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。

【０１３８】次に、断面構造について図１１（Ｂ）を用
いて説明する。基板７００の上方には画素部８０６、ゲ
ート側駆動回路８０７が形成されており、画素部８０６
は電流制御ＴＦＴ６０４とそのドレインに電気的に接続
された画素電極７１１を含む複数の画素により形成され
る。また、ゲート側駆動回路８０７はｎチャネル型ＴＦ
Ｔ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせた
ＣＭＯＳ回路（図１０参照）を用いて形成される。

【０１３９】画素電極７１１は発光素子の陽極として機
能する。また、画素電極７１１の両端にはバンク７１２
が形成され、画素電極７１１上には発光層７１３および
発光素子の陰極７１４が形成される。

【０１４０】陰極７１４は全画素に共通の配線としても
機能し、接続配線９０４を経由してＦＰＣ９０５に電気
的に接続されている。さらに、画素部８０６及びゲート
側駆動回路８０７に含まれる素子は全て陰極７１４およ
びパッシベーション膜７１６で覆われている。

【０１４１】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。なお、カバー材９０１と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール材９０２の内
側には封止材９０７が充填されている。なお、第１シー
ル材９０２、封止材９０７としてはエポキシ系樹脂を用
いるのが好ましい。また、第１シール材９０２はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材９０７の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。

【０１４２】発光素子を覆うようにして設けられた封止
材９０７はカバー材９０１を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材９０１を構
成するプラスチック基板９０１の材料としてＦＲＰ（Fi
berglass-Reinforced Plastics）、ＰＶＦ（ポリビニル
フロライド）、マイラー、ポリエステルまたはアクリル
を用いることができる。

【０１４３】また、封止材９０７を用いてカバー材９０
１を接着した後、封止材９０７の側面（露呈面）を覆う
ように第２シール材９０３を設ける。第２シール材９０
３は第１シール材９０２と同じ材料を用いることができ
る。

【０１４４】以上のような構造で発光素子を封止材９０
７に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。

【０１４５】また、このようにして作製される発光装置
は、活性領域、特にチャネル形成領域に含まれうるグレ
インの数が平均化されているＴＦＴを用いて作製されて
いる。そのため、電気的特性のばらつきを低減し、各種
半導体装置の表示部として用いたときに、表示むらを抑
えることを可能とする。

【０１４６】［実施例７］本発明を適用して、様々な電
気光学装置（アクティブマトリクス型液晶表示装置、ア
クティブマトリクス型発光装置、アクティブマトリクス
型ＥＣ表示装置）を作製することができる。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
発明を実施できる。

【０１４７】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１２、
図１３及び図１４に示す。

【０１４８】図１２（Ａ）はパーソナルコンピュータで
あり、本体３００１、画像入力部３００２、表示部３０
０３、キーボード３００４等を含む。本発明を表示部３
００３に適用することができる。

【０１４９】図１２（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６等を含む。本発明を表示部３１０２に適用することが
できる。

【０１５０】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部２２０３、操作スイッチ３２０４、表
示部３２０５等を含む。本発明は表示部３２０５に適用
できる。

【０１５１】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３等を含む。本発明は表示部３３０２に適用することが
できる。

【０１５２】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレイヤーであ
り、本体３４０１、表示部３４０２、スピーカ部３４０
３、記録媒体３４０４、操作スイッチ３４０５等を含
む。なお、このプレイヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部３４０２に適用
することができる。

【０１５３】図１２（Ｆ）はデジタルカメラであり、本
体３５０１、表示部３５０２、接眼部３５０３、操作ス
イッチ３５０４、受像部（図示しない）等を含む。本発
明を表示部３５０２に適用することができる。

【０１５４】図１３（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２等を含
む。本発明は投射装置３６０１の一部を構成する液晶表
示装置３８０８やその他の駆動回路に適用することがで
きる。

【０１５５】図１３（Ｂ）はリア型プロジェクターであ
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４等を含む。本発明は投射装置３
７０２の一部を構成する液晶表示装置３８０８やその他
の駆動回路に適用することができる。

【０１５６】なお、図１３（Ｃ）は、図１３（Ａ）及び
図１３（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系３８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１３（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１５７】また、図１３（Ｄ）は、図１３（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図１３（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１５８】ただし、図１３に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。

【０１５９】図１４（Ａ）は携帯電話であり、本体３９
０１、音声出力部３９０２、音声入力部３９０３、表示
部３９０４、操作スイッチ３９０５、アンテナ３９０６
等を含む。本発明を表示部３９０４に適用することがで
きる。

【０１６０】図１４（Ｂ）は携帯書籍（電子書籍）であ
り、本体４００１、表示部４００２、４００３、記憶媒
体４００４、操作スイッチ４００５、アンテナ４００６
等を含む。本発明は表示部４００２、４００３に適用す
ることができる。

【０１６１】図１４（Ｃ）はディスプレイであり、本体
４１０１、支持台４１０２、表示部４１０３等を含む。
本発明は表示部４１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１６２】以上の様に、本発明の適用範囲は極めて広
く、さまざまな分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜４または
５のどのような組み合わせからなる構成を用いても実現
することができる。

【０１６３】

【発明の効果】本発明の構成を採用することにより、以
下に示すような基本的有意性を得ることが出来る。（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な
方法である。（ｂ）結晶核の生成密度を制御することができる。（ｃ）以上の利点を満たした上で、良好な結晶性を有す
る結晶質半導体膜を形成することができ、その結晶質半
導体膜を用いれば、電気的特性の優れたＴＦＴを作製で
きる。また、各種半導体装置の表示部として用いれば、
表示むらを抑えることも可能とする。

【図面の簡単な説明】

【図１】本発明が開示する構成の一例を示す図。

【図２】本発明が開示する構成の一例を示す図。

【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図５】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図７】画素ＴＦＴの構成を示す上面図。

【図８】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図９】アクティブマトリクス型液晶表示装置の作製
工程を示す断面図。

【図１０】発光装置の駆動回路及び画素部の断面構造
図。

【図１１】（Ａ）発光装置の上面図。（Ｂ）発光装置の駆動回路及び画素部の断面構造図。

【図１２】半導体装置の例を示す図。

【図１３】半導体装置の例を示す図。

【図１４】半導体装置の例を示す図。

【図１５】熱処理前後での応力の変化の例を示す図。

【図１６】金属元素を用いた結晶化法により形成され
るグレインの例を示す図。

【図１７】圧縮応力および引っ張り応力を説明する
図。

【図１８】（Ａ）グレインの大きさとＳ値との関係の
例を示す図。（Ｂ）グレインの大きさと移動度との関係の例を示す
図。

フロントページの続きＦターム(参考） 2H092 JA24 JA28 JA34 JA49 KA04 KA05 KA10 MA07 MA27 NA01 NA11 NA13 NA21 NA24 NA29 5F052 AA02 AA17 AA24 BA02 BA07 BB02 BB07 CA07 DA02 DA03 DB02 DB03 DB07 EA12 EA15 EA16 FA06 JA01 5F110 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD11 DD12 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE28 EE30 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG16 GG25 GG32 GG43 GG45 GG47 GG60 HJ01 HJ04 HJ12 HJ13 HJ23 HL04 HL06 HL11 HM15 NN03 NN04 NN22 NN27 NN34 NN35 NN42 NN44 NN45 NN46 NN47 NN72 NN73 PP01 PP02 PP03 PP05 PP06 PP10 PP13 PP29 PP34 PP36 PP38 QQ11 QQ23 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】第１の温度で絶縁膜を形成し、前記絶縁
膜上に第２の温度で半導体膜を形成し、前記半導体膜に
金属元素を添加し、前記金属元素が添加された前記半導
体膜に第３の温度で熱処理を行って結晶質半導体膜を形
成する半導体装置の作製方法であって、前記第３の温度
は前記第１の温度および前記第２の温度より高いことを
特徴とする半導体装置の作製方法。
【請求項２】第１の温度で絶縁膜を形成し、前記絶縁
膜上に第２の温度で半導体膜を形成し、前記半導体膜に
金属元素を添加し、前記金属元素が添加された前記半導
体膜に第３の温度で熱処理を行って結晶質半導体膜を形
成する半導体装置の作製方法であって、前記第３の温度
を、前記第１の温度および前記第２の温度より高くする
ことにより、前記絶縁膜の応力を増大させることを特徴
とする半導体装置の作製方法。
【請求項３】第１の温度で絶縁膜を形成し、前記絶縁
膜上に第２の温度で半導体膜を形成し、前記半導体膜に
金属元素を添加し、前記金属元素が添加された前記半導
体膜に第３の温度で熱処理を行うことにより、前記絶縁
膜の応力を増大させて結晶核の生成密度が増加された結
晶質半導体膜を形成する半導体装置の作製方法であっ
て、前記第３の温度は、前記第１の温度および前記第２
の温度より高いことを特徴とする半導体装置の作製方
法。
【請求項４】第１の温度で第１の絶縁膜を形成し、前
記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成
し、前記第２の絶縁膜上に第３の温度で半導体膜を形成
し、前記半導体膜に金属元素を添加し、前記金属元素が
添加された前記半導体膜に第４の温度で熱処理を行って
結晶質半導体膜を形成する半導体装置の作製方法であっ
て、前記第１の温度は、前記第４の温度より高く、前記
第４の温度を、前記第２の温度および前記第３の温度よ
り高いことを特徴とする半導体装置の作製方法。
【請求項５】第１の温度で第１の絶縁膜を形成し、前
記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成
し、前記第２の絶縁膜上に第３の温度で半導体膜を形成
し、前記半導体膜に金属元素を添加し、前記金属元素が
添加された前記半導体膜に第４の温度で熱処理を行って
結晶質半導体膜を形成する半導体装置の作製方法であっ
て、前記第１の温度は、前記第４の温度より高く、前記
第４の温度を、前記第２の温度および前記第３の温度よ
り高くすることにより、前記第２の絶縁膜の応力を増大
させることを特徴とする半導体装置の作製方法。
【請求項６】第１の温度で第１の絶縁膜を形成し、前
記第１の絶縁膜上に第２の温度で第２の絶縁膜を形成
し、前記第２の絶縁膜上に第３の温度で半導体膜を形成
し、前記半導体膜に金属元素を添加し、前記金属元素が
添加された前記半導体膜に第４の温度で熱処理を行うこ
とにより、前記第２の絶縁膜の応力を増大させて結晶核
の生成密度が増加された結晶質半導体膜を形成する半導
体装置の作製方法であって、前記第１の温度は、前記第
４の温度より高く、前記第４の温度は、前記第２の温度
および前記第３の温度より高いことを特徴とする半導体
装置の作製方法。
【請求項７】請求項１乃至６のいずれか一項におい
て、前記半導体膜は、珪素を主成分とすることを特徴と
する半導体装置の作製方法。
【請求項８】請求項１乃至７のいずれか一項におい
て、前記半導体膜は、ＬＰＣＶＤ法により成膜すること
を特徴とする半導体装置の作製方法。
【請求項９】請求項１乃至６のいずれか一項におい
て、前記結晶質半導体膜に形成されるグレインのサイズ
は、２０〜６０μｍとなることを特徴とする半導体装置
の作製方法。
【請求項１０】請求項１乃至３のいずれか一項におい
て、前記絶縁膜は、窒素を含む膜とすることを特徴とす
る半導体装置の作製方法。
【請求項１１】請求項４乃至６のいずれか一項におい
て、前記第２の絶縁膜は、窒素を含む膜とすることを特
徴とする半導体装置の作製方法。