JP6154976B1

JP6154976B1 - 半導体装置

Info

Publication number: JP6154976B1
Application number: JP2017045566A
Authority: JP
Inventors: 荒尾　達也; 達也荒尾
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-03-10
Filing date: 2017-03-10
Publication date: 2017-06-28
Anticipated expiration: 2021-04-27
Also published as: JP2017130679A

Abstract

【課題】導電膜を有する半導体装置は、導電膜の内部応力の影響を受ける。内部応力について検討する。【解決手段】絶縁表面上に設けられたｎチャネル型ＴＦＴを有する半導体装置は、半導体膜が引っ張り応力を受けるように、導電膜、例えばゲート電極に不純物元素が導入され、絶縁表面上に設けられたｐチャネル型ＴＦＴを有する半導体装置は、半導体膜が圧縮応力を受けるように、導電膜、例えばゲート電極に不純物が導入されている。【選択図】図６

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。特に、本発明は、液晶表示装置に代表される電気光学装
置およびその様な電気光学装置を部品として搭載した半導体装置およびその作製方法に関
する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しう
る装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された薄膜（厚さ数〜数百ｎｍ程度）を用いてＴ
ＦＴを構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んで
いる。その代表例として、アクティブマトリクス型の液晶表示装置や発光装置が知られて
いる。特に、結晶質珪素膜を活性領域にしたＴＦＴは電界効果移動度が高いことから、い
ろいろな機能回路を形成することも可能である。

例えば、アクティブマトリクス型の液晶表示装置には、機能ブロックごとに画像表示を
行う画素回路や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バ
ッファ回路、サンプリング回路などの画素回路を制御するための駆動回路が一枚の基板上
に形成される。

また、前記ＴＦＴは、少なくとも半導体膜と、酸化珪素膜や酸化窒化珪素膜等からなる
絶縁膜と、各種金属材料等からなる配線とを有している。前記配線には、ソース配線やゲ
ート配線（ゲート電極を含む）などがある。これらの膜の厚さは数〜数百ｎｍ程度である
ため、薄膜と言うことができる。

これらの薄膜は、ＣＶＤ法（化学的気相成長法）やスパッタ法などの公知の成膜技術に
より形成される。しかしながら、前記薄膜には内部応力があることが知られている。なお
、内部応力には真性応力と、前記薄膜と基板との熱膨張係数の差に起因する熱応力とが含
まれている。

熱応力は、基板の材質やプロセス温度、圧力等を考慮することにより、その影響を無視
することができるが、真性応力の発生メカニズムは必ずしも明確にはされておらず、むし
ろ膜の成長過程やその後の熱処理などによる相変化や組成変化が複雑に絡みあって発生し
ているものと考えられている。

一般的に内部応力には、圧縮応力と引っ張り応力とがある。図５（Ａ）に示すように、
薄膜３１１が伸張しようとするときには、基板３１２は押し縮められ薄膜３１１を外側に
して形成するので、これを圧縮応力と呼んでいる。一方、図５（Ｂ）に示すように、基板
３１２に対して薄膜３１１が収縮しようとするときには、基板３１２はそれを妨げる方向
に引っ張るため薄膜を内側にして変形し、これを引っ張り応力と呼んでいる。一般に、引
っ張り応力の値は＋で示し、圧縮応力の値は―で示すことが多い。

このような内部応力がトランジスタの電気的特性に与える影響について、例えば、「０
．１３μｍＣＭＯＳトランジスタ性能に対するエッチストップ窒化膜の応力の影響；応用
物理学会分科会シリコンテクノロジーＮｏ．２５ＵＬＳＩデバイス関連特集号（２００
１）ｐｐ３６―３９」に記載されている。これによると、ＮＭＯＳトランジスタはチャネ
ル形成領域が引っ張り応力を受けると移動度が向上し、ＰＭＯＳトランジスタは圧縮応力
を受けると移動度が向上することが報告されている。

上述のように、ＴＦＴの配線も薄膜により形成されている。そのため、前記配線も内部
応力を有し、該内部応力が強いとピーリングが発生する場合があった。
また、配線と同一材料で形成されるゲート電極は、絶縁膜を介して半導体膜上に形成され
ている。前記ゲート電極の内部応力は半導体膜にまで作用し、前記絶縁膜と前記半導体膜
との界面や、前記半導体膜に歪みを与えることによって、しきい値電圧や電界効果移動度
に代表される電気的特性に悪影響を及ぼす場合がある。

本発明はこのような問題点を解決するための技術であり、配線を有するアクティブマト
リクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体
装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的としてい
る。

本発明は、ＴＦＴの配線に不純物元素を導入したり、不純物元素の導入と熱処理の両方
を行うことで、前記配線を所望の内部応力に制御することを可能とする。特に本発明を、
ゲート電極に適用することは極めて有効である。また、所望の領域のみに不純物元素を導
入したり、熱処理を行って所望の内部応力に制御することも可能とする。

例えば、本発明を適用して、ｎチャネル型ＴＦＴにおけるチャネル形成領域が受ける応
力を引っ張り応力とし、ｐチャネル型ＴＦＴにおけるチャネル形成領域が受ける応力を圧
縮応力とすることも可能である。また、ｎチャネル型ＴＦＴにおけるチャネル形成領域の
方が、ｐチャネル型ＴＦＴにおけるチャネル形成領域よりも相対的に引っ張り応力を強く
することも、ｐチャネル型ＴＦＴにおけるチャネル形成領域の方が、ｎチャネル型ＴＦＴ
におけるチャネル形成領域よりも相対的に圧縮応力を強くすることも可能である。このよ
うにすることで、ＴＦＴの電気的特性を良好なものとし、さらに半導体装置の動作特性も
大幅に向上することが可能となる。

不純物元素の導入の方法は、プラズマドーピング法、イオン注入法、イオンシャワード
ーピング法などにより行えばよい。このような不純物元素の導入の方法において、薄膜へ
打ち込まれるイオンのエネルギーは、薄膜を形成する元素の結合エネルギーと比較して非
常に大きい。そのため、前記薄膜へ打ち込まれるイオンは、前記半導体膜を形成する原子
を格子点から弾き飛ばして格子位置に存在するようになったり、打ち込まれるイオンや格
子点から弾き飛ばされた原子は格子間位置に存在するようになる。このようにして薄膜が
伸張するので、薄膜が圧縮応力を有している場合、前記圧縮応力は増大し、薄膜が引っ張
り応力を有している場合、前記引っ張り応力は緩和される。

また、熱処理により、格子間位置に存在していた原子が格子位置に戻るので、原子の配
列の規則性は向上する。そのため、薄膜が収縮するので、薄膜が引っ張り応力を有してい
る場合、前記引っ張り応力は増大し、薄膜が圧縮応力を有している場合、前記圧縮応力は
緩和される。

さらに、熱処理を行ってから不純物元素の導入を行うと、原子配列の規則性が向上した
膜中に加速されたイオンが打ち込まれるので、前記イオンは結晶格子の隙間に沿って衝突
を起すことなく深いところまで進入することが可能となる。（チャネリング）そのため、
内部応力を制御するための不純物元素の導入において、ドーズ量は少なくて済み、また、
低加速度の電圧で行うことが可能となる。

また、不純物元素を導入してから熱処理を行うと、薄膜中に薄膜を形成する原子よりも
多くの原子が導入されているので、格子間位置に存在していた原子が格子位置に戻る以上
に原子が存在することになる。そのため、不純物元素の導入を行わない場合よりも薄膜の
収縮が小さいので、引っ張り応力の増加量も小さくなる。つまり、後工程で熱処理を行う
ことが分かっている場合は、予め不純物元素を導入しておけば、内部応力の変化量を小さ
くすることが可能となる。

このように、不純物元素の導入、もしくは不純物元素の導入および熱処理の両方を行う
ことで、所望の内部応力に制御することが可能となる。もちろん、不純物の導入や熱処理
は１回に限らず、複数回行ってもよい。本発明はこれらの特性を配線に適用し、該配線の
応力を制御することで、半導体装置の動作特性および信頼性を向上させるものである。特
に、ＴＦＴのゲート電極における内部応力が制御されることで、半導体膜が受ける応力を
制御することが可能となる。そのため、しきい値電圧や電界効果移動度に代表される電気
的特性を向上させることが可能となる。また、個々のゲート電極の応力を制御することも
可能であることから、電気的特性のばらつきを抑えることも可能となる。

本明細書で開示する本発明の作製方法は、導電膜に不純物元素を導入して、前記導電膜
における内部応力を±１ＧＰａ以下とすることを特徴としている。

また、本発明の他の作製方法は、導電膜に不純物元素を導入し、前記導電膜に熱処理を
行って、前記導電膜における内部応力を±１ＧＰａ以下とすることを特徴としている。

また、本発明の他の作製方法は、導電膜に熱処理を行って、前記導電膜に不純物元素を
導入して、前記導電膜における内部応力を±１ＧＰａ以下とすることを特徴としている。

上記各作製方法において、前記不純物元素の導入の方法は、プラズマドーピング法、イ
オン注入法、イオンシャワードーピング法などにより行うことができる。

また、上記各作製方法において、前記不純物元素に特に限定はないが、ｎ型を付与する
不純物元素、ｐ型を付与する不純物元素、および希ガス元素から選ばれた一種または複数
種の元素であることが望ましい。ｎ型を付与する不純物元素やｐ型を付与する不純物元素
はソース領域やドレイン領域を形成する上で欠かすことのできない不純物元素である。そ
のため、新たに他の不純物元素を用意する必要がなく経済的である。特に、ゲート電極に
不純物元素を導入する場合、ソース領域およびドレイン領域に前記不純物元素を導入する
工程と同時に導入することが可能であるため、工程数を増やすことなく導入できるため好
ましい。また、希ガス元素は不活性元素であるため、ＴＦＴの電気的特性に影響を及ぼさ
ないため好ましい。

また、不純物元素の導入量が多いほど、薄膜における内部応力が圧縮応力である場合は
、前記圧縮応力は増大し、薄膜における内部応力が引っ張り応力である場合は、前記引っ
張り応力が緩和したのち、圧縮応力を有するようになることもある。つまり、不純物元素
の導入量によって、薄膜における内部応力が圧縮応力となる場合もあれば、引っ張り応力
となる場合もある。

また、上記各作製方法において、前記導電膜におけ内部応力の値は、±１ＧＰａ以下と
なることが望ましい。導電膜の内部応力が強いとピーリングを発生することが知られてお
り、一般にピーリングの発生を抑制することのできる目安は±１ＧＰａ以下となっている
。もちろん、ピーリングの発生は、導電膜が形成される条件等に大きく影響する。

また、上記各作製方法において、前記導電膜は、単層に限らず、２層以上の積層構造で
あっても良い。

また、上記各作製方法において、前記熱処理は、ＲＴＡ法、レーザアニール法、ファー
ネスアニール炉を用いた熱アニール法等を適用することができる。

また、前記熱処理は、時間や温度によって、薄膜における内部応力の変化に大きく影響
する。熱処理の時間が長いほど、また熱処理の温度が高いほど、薄膜における内部応力が
引っ張り応力である場合は、前記引っ張り応力は増大し、薄膜における内部応力が圧縮応
力である場合は、前記圧縮応力が緩和したのち、引っ張り応力を有するようになることも
ある。つまり、熱処理の条件によって、薄膜における内部応力が圧縮応力となる場合もあ
れば、引っ張り応力となる場合もある。

また、本発明の構成を以下に示す。

ｎチャネル型ＴＦＴを有する半導体装置であって、前記ｎチャネル型ＴＦＴは半導体膜
および導電膜を有し、前記半導体膜は引っ張り応力を受けており、前記導電膜は不純物元
素が導入されていることを特徴としている。

ｐチャネル型ＴＦＴを有する半導体装置であって、前記ｐチャネル型ＴＦＴは半導体膜
および導電膜を有し、前記半導体膜は圧縮応力を受けており、前記導電膜は不純物元素が
導入されていることを特徴としている。

ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを有する半導体装置であって、前記ｎチャ
ネル型ＴＦＴは、第１の半導体膜と、前記第1の半導体膜上に形成された第１の導電膜と
を有し、前記ｐチャネル型ＴＦＴは、第２の半導体膜と、前記第２の半導体膜上に形成さ
れた第２の導電膜とを有し、前記第１の半導体膜は引っ張り応力を受けており、前記第２
の半導体膜は圧縮応力を受けており、前記第１の導電膜および前記第２の導電膜は不純物
元素が導入されていることを特徴としている。

上記各構成において、前記不純物元素に特に限定はないが、ｎ型を付与する不純物元素
、ｐ型を付与する不純物元素、および希ガス元素から選ばれた一種または複数種の元素で
あることが望ましい。ｎ型を付与する不純物元素やｐ型を付与する不純物元素はソース領
域やドレイン領域を形成する上で欠かすことのできない不純物元素である。そのため、新
たに他の不純物元素を用意する必要がなく経済的である。特に、ゲート電極に不純物元素
を導入する場合、ソース領域およびドレイン領域に前記不純物元素を導入する工程と同時
に導入することが可能であるため、工程数を増やすことなく導入できるため好ましい。ま
た、希ガス元素は不活性元素であるため、ＴＦＴの電気的特性に影響を及ぼさないため好
ましい。

また、上記各構成を備えたＴＦＴを用いて液晶表示装置や発光装置に代表される半導体
装置を形成することを特徴としている。

本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来
る。
（ａ）従来の作製プロセスに適合した、簡単な方法である。
（ｂ）所望の内部応力を有する配線の形成を実現できる。そのため、他の膜における応力
をも低減することができる。また、配線のパターニング処理も良好に行うことができる。
（ｃ）以上の利点を満たした上で、アクティブマトリクス型の液晶表示装置に代表される
半導体装置において、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を
実現することができる。

本発明の概念の一例を示す図。本発明の概念の一例を示す図。不純物元素の導入による圧縮応力の方向への変化量の例を示す図。熱処理による引っ張り応力の方向への変化量の例を示す図。引っ張り応力および圧縮応力を説明する図。本発明の概念の一例を示す図。本発明の概念の一例を示す図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。画素ＴＦＴの構成を示す上面図。画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。アクティブマトリクス型液晶表示装置の作製工程を示す断面図。発光装置の駆動回路及び画素部の断面図。（Ａ）発光装置の上面図。（Ｂ）発光装置の駆動回路及び画素部の断面構造図。半導体装置の例を示す図。半導体装置の例を示す図。半導体装置の例を示す図。ＭＯＳＦＥＴの作製工程を示す断面図。ＭＯＳＦＥＴの作製工程を示す断面図。ＭＯＳＦＥＴの作製工程を示す断面図。

［実施の形態１］
本発明の実施形態について、図１を用いて説明する。本実施形態では、本発明をＴＦＴ
のゲート電極に適用した場合について説明する。

まず、基板１０上に下地絶縁膜１１を形成する。基板１０としては、ガラス基板や石英
基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したも
のを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

また、下地絶縁膜１１としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの
絶縁膜から成る下地絶縁膜１１を形成する。ここでは下地膜１１として単層構造を用いた
例を示したが、前記絶縁膜を２層以上積層させた構造としても良い。なお、下地絶縁膜１
１を形成しなくてもよい。

次いで、下地絶縁膜１１上に半導体膜１２を形成する。半導体膜１２は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）
により成膜した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルな
どの触媒を用いた熱結晶化法等）を行って結晶質半導体膜を形成する。この半導体膜１２
の厚さは２５〜２００ｎｍ（好ましくは３０〜１００ｎｍ）で形成する。半導体膜の材料
に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成す
ると良い。

次いで、半導体膜１２上に絶縁膜１３を形成する。絶縁膜１３はプラズマＣＶＤ法、ス
パッタ法等を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜の単層または積層構
造で形成する。なお、この絶縁膜１３はゲート絶縁膜となる。

次いで、絶縁膜１３上にスパッタ法、プラズマＣＶＤ法等を用い、膜厚２５０〜６００
ｎｍの導電膜１４を形成する。ここでは、導電膜１４として単層構造を用いた例を示した
が、前記導電膜を２層以上積層させた構造としても良い。

しかしながら、ＣＶＤ法により形成されると、前記導電膜１４は引っ張り応力１５が強
い場合がある。そのため、不純物元素の導入を行って、前記導電膜１４における内部応力
を緩和させ、所望の内部応力にする。不純物元素の導入は、プラズマドーピング法、イオ
ン注入法、またはイオンシャワードーピング法などにより行えば良い。また、導入する不
純物元素は、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素、および希ガス元素
から選ばれた一種または複数種の元素を用い、加速電圧３０〜１２０ｋｅＶ、ドーズ量を
１×１０¹²〜９×１０¹⁶／ｃｍ²とし、ピークの濃度が１×１０¹⁷〜１×１０²²／ｃｍ³と
なるように行う。
（図１（Ｃ））もちろん、最適な不純物元素の導入条件は、導電膜の状態や所望とする内
部応力によっても異なる。また、レジストからなるマスクを用いて、所望の領域のみに不
純物元素を導入すれば、前記所望の領域のみの内部応力を変化させることも可能である。

このようにして形成された導電膜が有する内部応力は所望の内部応力となり、半導体膜
に及ぼす応力が低減できる。そして、このような導電膜を用いてＴＦＴを作製すると、そ
の電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。

［実施の形態２］
本発明の実施形態について、図１を用いて説明する。本実施形態では、不純物元素を導入
した後、熱処理を行うことにより内部応力を制御する場合について説明する。

まず、実施の形態１にしたがって、不純物元素の導入まで行う。

続いて熱処理を行って、前記導電膜１４における内部応力が引っ張り応力であるなら増
大し、圧縮応力であるなら緩和する。熱処理は、ファーネスアニール炉を用いた熱アニー
ル法、レーザアニール法、ＲＴＡ法等、公知の方法により行えばよい。例えば、ファーネ
スアニール炉を用いた熱アニール法を行うのであれば、温度５００〜１０００℃程度の窒
素雰囲気中に３分〜１２時間程度曝せばよい。もちろん、最適な熱処理の条件は、導電膜
の状態や所望とする内部応力によっても異なる。また、長時間の熱処理は、ＴＦＴの作製
工程における半導体膜の結晶化や不純物元素の活性化と同時に行えば、新たに工程を増加
させることなく行うことができ、効率が良い。

また、レーザアニール法等により所望の領域のみに熱処理を行えば、前記所望の領域の
みの内部応力を変化させることも可能である。

［実施の形態３］
本発明の実施形態について、図２を用いて説明する。本実施形態では、不純物元素を導
入した後、熱処理を行うことにより内部応力を制御する場合について説明する。

まず、実施の形態１にしたがって、絶縁膜１３の形成まで行う。

次いで、絶縁膜１３上にスパッタ法、プラズマＣＶＤ法等を用い、膜厚２５０〜６００
ｎｍの導電膜１７を形成する。ここでは、導電膜１７として単層構造を用いた例を示した
が、前記導電膜を２層以上積層させた構造としても良い。

しかしながら、スパッタ法により形成される前記導電膜１７は圧縮応力１５が強い場合
がある。そのため、熱処理を行って、前記導電膜１７における内部応力を変化させる。熱
処理は、ファーネスアニール炉を用いる熱アニール法、ＲＴＡ法、レーザアニール法等、
公知の方法を用いれば良い。（図２（Ｂ））

続いて熱処理を行えば、前記導電膜１４における内部応力が引っ張り応力であるなら増
大し、圧縮応力であるなら緩和する。（図２（Ｃ））熱処理は、ファーネスアニール炉を
用いた熱アニール法、レーザアニール法、ＲＴＡ法等、公知の方法により行えばよい。例
えば、ファーネスアニール炉を用いた熱アニール法を行うのであれば、温度５００〜１０
００℃程度の窒素雰囲気中に３分〜１２時間程度曝せばよい。もちろん、最適な熱処理の
条件は、導電膜の状態や所望とする内部応力によっても異なる。

さらに、不純物元素の導入を行って、内部応力を変化させる。不純物元素の導入は、プ
ラズマドーピング法、イオン注入法、またはイオンシャワードーピング法などにより行え
ば良い。また、導入する不純物元素は、ｎ型を付与する不純物元素、ｐ型を付与する不純
物元素、および希ガス元素から選ばれた一種または複数種の元素を用い、加速電圧３０〜
１２０ｋｅＶ、ドーズ量を１×１０¹²〜９×１０¹⁶／ｃｍ²とし、ピークの濃度が１×１
０¹⁷〜１×１０²²／ｃｍ³となるように行う。（図２（Ｄ））また、熱処理を行った後に
不純物元素を導入することで、チャネリングにより、少ないドーズ量や低加速度の電圧で
内部応力を変化させることができる。

以上の構成でなる本発明について、以下に示す実施例によりさらに詳細な説明を行うこ
ととする。

以下に本発明の実施例を説明するが、特にこれらの実施例に限定されないことはもちろ
んである。

本発明の有効性を示すために行った実験について説明する。なお、本実施例では導電膜
にＷ（タングステン）を、不純物元素としてＡｒを用いたが、本発明は特にこれらに限定
されるものではない。

まず、合成石英基板１０上にスパッタ法によりＷを膜厚３００ｎｍで形成した。次いで
、ＣＶＤ法により膜厚７０ｎｍの窒化酸化珪素膜（組成比Ｓｉ＝３２．８％、Ｏ＝６３．
７％、Ｈ＝３．５％）を形成した後、９５０℃で３０分の熱処理を行った。そして、窒化
酸化珪素膜を除去した。Ｗ上に窒化酸化珪素膜を形成したのは、熱処理によってＷがピー
リングを起すことを防止するためである。不純物元素の導入はイオンシャワードーピング
法により行い、その条件は表１に示す。また、不純物元素の導入は、熱処理前、熱処理後
、窒化酸化珪素膜を除去後の３つの条件において行った。その結果を図３に示す。ここで
は、内部応力の変化が引っ張り応力の増加であるときは＋とし、圧縮応力の増加であると
きは―としている。

図３より、Ａｒを導入すると、どの条件においても内部応力は圧縮応力の方向へ変化し
ていることが分かる。熱処理後に不純物元素を導入すると、熱処理によって結晶性が向上
するため、不純物元素が膜中深くまで導入しやすくなり、内部応力は圧縮応力の方向へ大
きく変化する。しかしながら、窒化酸化珪素膜を介してＡｒを導入すると、Ｗにおける実
質的なＡｒの導入量が少ないため、圧縮応力の方向への変化も小さい。

続いて、図４に上記の実験における熱処理前後での内部応力の変化を示す。また、不純
物元素を導入せず、熱処理のみを行った場合についても内部応力の変化を調べた。図４よ
り、加速電圧３０ｋｅＶでは、不純物元素を導入しない場合よりも引っ張り応力の増加が
大きい。これは、不純物元素の導入によって圧縮応力が増大した分、熱処理による引っ張
り応力も増大したと考えられる。また、８０ｋｅＶでは引っ張り応力の方向への変化が小
さいことから、加速電圧が高いと、膜中に十分深くまで不純物元素が導入されるため、熱
処理による影響を受けにくいと考えられる。

このように、不純物元素の導入によって内部応力は圧縮応力が増加し、熱処理によって
内部応力は引っ張り応力が増加することが確認できた。つまり、不純物元素の導入、もし
くは不純物元素の導入および熱処理の両方を行うことにより、内部応力を制御することが
可能となり、所望の内部応力を有する導電膜を得ることができる。

本実施例では、本発明をＴＦＴのゲート電極に適用する場合について、図６を用いて説
明する。

まず、基板１０上に下地絶縁膜１１を形成する。基板１０としては、ガラス基板や石英
基板や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したも
のを用いてもよい。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。

また、下地絶縁膜１１としては、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの
絶縁膜から成る下地絶縁膜１１を形成する。ここでは下地絶縁膜１１として単層構造を用
いる例を示しているが、前記絶縁膜の２層以上積層させた構造を用いても良い。なお、下
地絶縁膜を形成しなくてもよい。本実施例では、膜厚１５０ｎｍの酸化窒化珪素膜１１（
組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成する。

次いで、下地絶縁膜１１上に半導体膜を形成した後エッチングを行って半導体層２０、
２１を得る。ここで、半導体層２０はｎチャネル型ＴＦＴを形成するものとし、半導体層
２１はｐチャネル型ＴＦＴを形成するものとする。半導体膜は、非晶質構造を有する半導
体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜
した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの触媒を
用いた熱結晶化法等）を行って結晶質半導体膜を形成する。この半導体膜１２の厚さは２
５〜２００ｎｍ（好ましくは３０〜１００ｎｍ）で形成する。半導体膜の材料に限定はな
いが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
本実施例では、レーザ光を照射して結晶構造を有する半導体膜を形成し、パターニングを
行って半導体層２０、２１を形成する。

そして、半導体層１２を覆う絶縁膜２２を形成する。絶縁膜２２はプラズマＣＶＤ法ま
たはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜の単層または積
層構造で形成する。なお、この絶縁膜１３はゲート絶縁膜となる。本実施例では、プラズ
マＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％
、Ｎ＝７％、Ｈ＝２％）で形成する。

続いて、絶縁膜２２上にスパッタ法、プラズマＣＶＤ法等を用い、膜厚２５０〜６００
ｎｍの導電膜２３を形成する。ここでは、導電膜２３として単層構造を用いる例を示した
が、前記導電膜２３を２層以上積層させた構造としても良い。
また、導電膜としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素
、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、
リン等の不純物元素を導入した多結晶珪素膜に代表される半導体膜を用いてもよい。また
、ＡｇＰｄＣｕ合金を用いてもよい。本実施例では、スパッタ法により、膜厚４００ｎｍ
のＴａ膜を形成する。また、スパッタ法で形成される膜は圧縮応力を有することが多い。

次いで、フォトリソグラフィ法を用いたパターニング処理により、前記導電膜２３にエ
ッチング処理を行って、第１の導電膜２４および第２の導電膜２５を形成する。（図６（
Ｂ））

そして、第１の不純物元素の導入を行って、半導体膜に不純物領域２７を形成する。不
純物元素の導入は、プラズマドーピング法、イオン注入法、イオンシャワードーピング法
などにより行えばよい。本実施例ではｎ型を付与する不純物元素として、Ａｓを用いる。
また、第１の不純物元素の導入では、第２の不純物元素の導入で導入される不純物元素の
量より、第１の不純物元素の導入での導入量を多くしておく。第１の不純物元素の導入を
行うことで、ｎチャネル型ＴＦＴとして機能するための不純物領域２７が形成されるが、
第１の導電膜２４および第２の導電膜２５にもＡｓが導入され、圧縮応力１５は増大する
。

続いて、第２の不純物元素の導入を行って、半導体膜に不純物領域２８を形成する。こ
のとき、ｎチャネル型ＴＦＴを形成する半導体層２０はレジストから成るマスク２６ｂに
よって覆われているため、不純物元素は導入されない。本実施例ではｐ型を付与する不純
物元素として、Ｂを用いる。第２の不純物元素の導入を行うことで、ｐチャネル型ＴＦＴ
として機能するための不純物領域２８が形成されるが、第２の導電膜２５にもＢが導入さ
れ、前記第２の導電膜２５の圧縮応力１５はさらに増大する。

このようにして、不純物領域が形成され、また、前記第２の導電膜２５には前記第１の
導電膜２４よりも不純物元素が多く導入されている。

続いて、熱処理を行うと、半導体膜の結晶性の回復および不純物元素の活性化が行われ
る。また、前記熱処理により、第１の導電膜２４および第２の導電膜２５における内部応
力も変化する。しかしながら、前記第１の導電膜２４および前記第２の導電膜２５に導入
された不純物元素の量が異なるため、熱処理後の内部応力も異なる。第１の導電膜２４は
不純物元素の導入量が少ないため、熱処理によって、引っ張り応力の増加の方向１６へ大
きく変化し、前記第１の導電膜２４における内部応力は引っ張り応力となる。そのため、
ｎチャネル型ＴＦＴを形成する半導体膜が受ける応力は引っ張り応力となる。また、第２
の導電膜２５は不純物元素の導入量が多いため、熱処理によって、内部応力はあまり変化
せず、前記第２の導電膜２５における内部応力は圧縮応力となる。そのため、ｎチャネル
型ＴＦＴを形成する半導体膜が受ける応力は圧縮応力となる。

このようにして、導電膜の内部応力を制御して、ｎチャネル型ＴＦＴを形成する半導体
膜が受ける応力を引っ張り応力とし、ｐチャネル型ＴＦＴを形成する半導体膜が受ける応
力を圧縮応力とすることができる。そして、このような半導体膜を用いてＴＦＴを作製す
ると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る。

本実施例では、本発明をＴＦＴの配線に適用した場合について、図７を用いて説明する
。

基板上に下地絶縁膜を形成し、前記下地絶縁膜上に半導体層を形成し、前記半導体層を
覆って絶縁膜を形成し、前記半導体層上に前記絶縁膜を介して導電層を形成した後、該導
電層をマスクとして前記半導体膜に不純物元素を導入する。また、実施例２で示す方法に
従ってもよい。

続いて、無機絶縁膜材料または有機絶縁物材料から成る層間絶縁膜２９を形成する。本
実施例では、層間絶縁膜２９を単層構造としているが、２層以上の積層構造としても良い
。

そして、各不純物領域とそれぞれ電気的に接続する導電膜を形成する。導電膜は引っ張
り応力が強い場合がある。そのため、不純物元素を導入して、前記導電膜の内部応力を圧
縮応力の増加の方向へ変化させる。このような方法で内部応力を制御し、±１ＧＰａ以下
の内部応力を有する導電膜を形成することができ、パターニングを行って配線３１〜３３
を形成するときに、配線パターンがずれることを防ぐ。

また、このようにして形成された導電層が有する内部応力は±１ＧＰａ以下のものとな
り、層間絶縁膜や半導体膜に及ぼす応力を低減することが可能となる。
そして、このような導電層を用いてＴＦＴを作製すると、その電気的特性は良好なものと
なり、半導体装置の動作特性も大幅に向上し得る。

本実施例では、実施例２とは異なる構造のＴＦＴのゲート電極に本発明を適用した場合
について、図８を用いて説明する。

まず、基板１０上に導電膜３５を形成する。基板１０としては、ガラス基板や石英基板
や単結晶シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを
用いてもよい。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよ
い。

また、導電膜３５としては、スパッタ法、プラズマＣＶＤ法等を用い、膜厚２５０〜６
００ｎｍの導電膜２０を形成した後、フォトリソグラフィ法によりパターニング処理を行
って形成する。ここでは、導電膜３５として単層構造を用いる例を示したが、前記導電膜
を２層以上積層させた構造としても良い。また、導電膜としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、
Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若し
くは化合物材料で形成してもよい。
また、リン等の不純物元素を導入した多結晶珪素膜に代表される半導体膜を用いてもよい
。また、ＡｇＰｄＣｕ合金を用いてもよい。本実施例では、スパッタ法により、膜厚４０
０ｎｍのＡｌ−Ｔｉ膜を形成する。

続いて、不純物元素を導入して、導電膜における内部応力を圧縮応力の増加の方向１５
へ変化させる。これは後工程における熱処理によって、導電膜における内部応力が引っ張
り応力の増加の方向へ変化するので、前記内部応力を緩和させるために予め行っておく処
理である。

そして、導電膜３５を覆う絶縁膜３６を形成する。絶縁膜３６はプラズマＣＶＤ法また
はスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜の単層または積層
構造で形成する。なお、この絶縁膜３６はゲート絶縁膜となる。本実施例では、プラズマ
ＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、
Ｎ＝７％、Ｈ＝２％）で形成する。

次いで、絶縁膜３６上に半導体膜３７を形成する。半導体膜３７は、非晶質構造を有す
る半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）によ
り成膜した後、公知の結晶化処理（レーザ結晶化法、熱結晶化法、またはニッケルなどの
触媒を用いた熱結晶化法等）を行って結晶質半導体膜を形成する。この半導体膜３７の厚
さは２５〜２００ｎｍ（好ましくは３０〜１００ｎｍ）で形成する。半導体膜の材料に限
定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると
良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、
ニッケルを含む溶液を非晶質珪素膜上に保持させる。この非晶質珪素膜に脱水素化（５０
０℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行う。熱処理によって半導
体膜３７は結晶構造を有する半導体膜となる。また、予め不純物元素が導入してあるため
、導電膜３５における内部応力の変化量は小さくてすむ。

本実施例では、本発明を絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴまたはＩＧ
ＦＥＴ）に適用してＣＭＯＳ回路を構成した場合の例について図２１〜図２３を用いて説
明する。

まず、単結晶シリコン基板４０１を用意し、不純物元素を注入してＰ型ウェル４０２、
Ｎ型ウェル４０３を形成する。単結晶シリコン基板はＰ型であってもＮ型であっても良い
。この様な構成はいわゆるツインタブ構造であり、ウェル濃度は１×１０¹⁸／ｃｍ³以下
（代表的には１×１０¹⁶〜５×１０¹⁷／ｃｍ³）で形成される。

次に、公知のＬＯＣＯＳ法などにより選択酸化を行い、フィールド酸化膜４０４を形成
した後、熱酸化工程によってシリコン表面に３０ｎｍ厚の酸化膜（後のゲート絶縁膜）４
０５を形成する。（図２１（Ａ））

次に、第１のゲート電極４０６および第２のゲート電極４０７を形成する。本実施例で
はゲート電極を構成する材料として導電性を有するシリコン膜を用いるが、他にもＴａ、
Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分と
する合金材料若しくは化合物材料を用いることができる。

前記第１のゲート電極４０６および前記第２のゲート電極４０７の形成後、ｐチャネル
型ＭＯＳＦＥＴとなる領域（図面向かって右側）をレジストマスク４０８で覆い、単結晶
シリコン基板４０１に対してｎ型を付与する不純物元素を導入する。（図２１（Ｂ））不
純物元素の導入の方法は、レーザドーピング法、プラズマドーピング法、イオン注入法お
よびイオンシャワードーピング法のいずれかの方法を用い、濃度が５×１０¹⁸〜 1×１０
¹⁹／ｃｍ³となる様に導入する。本実施例では、ｎ型を付与する不純物元素として、Ａｓ
を用いる。こうして形成される不純物領域４１０、４１１の一部（チャネル形成領域と接
する側の端部）は後にｎチャネル型ＭＯＳＦＥＴのＬＤＤ領域として機能する。

次に、ｎチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク４１２で覆う。
そして、単結晶シリコン基板４０１に対してｐ型を付与する不純物元素を導入する。（図
２１（Ｃ））本実施例では、ｎ型を付与する不純物元素として、Ｂ（ボロン）を用いる。
このようにして、後にｐチャネル型ＭＯＳＦＥＴのＬＤＤ領域として機能する不純物領域
４１４、４１５を形成する。

図２１（Ｃ）の状態が得られたら、次に酸化珪素膜（図示せず）を堆積してエッチバッ
クを行い、サイドウォール４１６、４１７を形成する。（図２２（Ａ）
）

次に、再びｐチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク４１８で覆い、ｎ型
を付与する不純物元素を 1×１０²⁰／ｃｍ³の濃度で導入する。こうしてソース領域４１
９、ドレイン領域４２０が形成され、サイドウォール４１６の下にはＬＤＤ領域４２１が
形成される。（図２２（Ｂ））

同様に、ｎチャネル型ＭＯＳＦＥＴとなる領域をレジストマスク４２２で覆い、ｐ型を
付与する不純物元素を１×１０²⁰／ｃｍ³の濃度で導入する。こうしてドレイン領域４２
３、ソース領域４２４が形成され、サイドウォール４１７の下にはＬＤＤ領域４２５が形
成される。（図２２（Ｃ））さらに、レジストマスク４２２で覆ったまま、希ガス元素か
ら選ばれた一種または複数種の元素を導入する。このようにして、第２のゲート電極４０
７に第１のゲート電極４０６よりも不純物元素を多量に導入する。これにより、前記第２
のゲート電極４０７の圧縮応力は前記第１のゲート電極４０６より強く、ｐチャネル型Ｍ
ＯＳＦＥＴにおけるチャネル形成領域が受ける圧縮応力も、ｎチャネル型ＭＯＳＦＥＴに
おけるチャネル形成領域が受ける応力よりも強くなる。

図２２（Ｃ）の状態が得られたら、第１の熱処理を行い、導入した不純物元素の活性化
を行う。

続いて、チタン膜を成膜して第２の熱処理を行い、ソース領域、ドレイン領域およびゲ
ート電極の表面にチタンシリサイド層４２６を形成する。勿論、他の金属膜を用いた金属
シリサイドを形成することもできる。シリサイド層を形成した後、チタン膜は除去する。

前記第１の熱処理および前記第２の熱処理により、第１のゲート電極４０６および第２
のゲート電極４０７の内部応力も変化するが、第２のゲート電極４０７は第１のゲート電
極４０６より不純物元素の導入量が多いため、内部応力の変化は小さい。そのため、第２
のゲート電極４０７の圧縮応力は第１のゲート電極４０６より強く、ｐチャネル型ＭＯＳ
ＦＥＴにおけるチャネル形成領域が受ける圧縮応力も、ｎチャネル型ＭＯＳＦＥＴにおけ
るチャネル形成領域が受ける応力よりも強い。

次に、層間絶縁膜４２７を形成し、コンタクトホールを開けてソース電極４２８、４２
９、ドレイン電極４３０を形成する。勿論、電極形成後に水素化を行うことも有効である
。

以上の様な工程によって、図２３に示す様なＣＭＯＳ回路を得ることができる。ゲート
電極の内部応力が制御されたＣＭＯＳ回路の電気的特性は、良好なものとなり、半導体装
置の動作特性も大幅に向上し得る。

本実施例ではアクティブマトリクス基板の作製方法について図９〜図８を用いて説明す
る。本明細書ではＣＭＯＳ回路、及び駆動回路と、画素ＴＦＴ、保持容量とを有する画素
部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。

まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板５０１を用いる。なお、基板５０１としては、石英基板や単結晶シリコン基板、金属
基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施
例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例では
合成石英ガラス基板を用いる。

次いで、石英基板５０１上に下部遮光膜を形成する。まず、酸化珪素膜、窒化珪素膜ま
たは酸化窒化珪素膜などの絶縁膜から成る膜厚１０〜１５０ｎｍ（好ましくは５０〜１０
０ｎｍ）の下地膜を形成する。そして、本実施例の処理温度に耐え得るＴａ、Ｗ、Ｃｒ、
Ｍｏ等の導電性材料およびその積層構造により３００nm程度の膜厚で下部遮光膜を形成す
る。前記下部遮光膜はゲート配線としての機能も有する。本実施例では膜厚７５ｎｍの結
晶質珪素膜を形成し、続いて膜厚１５０ｎｍのＷＳｉｘ（x＝２．０〜２．８）を成膜し
た後、不要な部分をエッチングして下部遮光膜５０３を形成する。なお、本実施例では、
下部遮光膜５０３として単層構造を用いるが、前記絶縁膜を２層以上積層させた構造を用
いても良い。

そして基板５０１および下部遮光膜５０３上に酸化珪素膜、窒化珪素膜または酸化窒化
珪素膜などの絶縁膜から成る膜厚１０〜６５０ｎｍ（好ましくは５０〜６００ｎｍ）の下
地膜５０４を形成する。本実施例では下地膜５０４として単層構造を用いるが、前記絶縁
膜を２層以上積層させた構造を用いても良い。本実施例では、下地膜５０４としては、プ
ラズマＣＶＤ法を用い、ＳｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される膜厚５
８０ｎｍの酸化窒化珪素膜５０４（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝
１７％）を３５０℃にて形成する。

次いで、下地膜５０４上に半導体膜５０５を形成する。半導体膜５０５は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等
）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の
材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形
成すると良い。

そして、ニッケルなどの触媒を用いた熱結晶化法を行って、半導体膜を結晶化する。ま
た、ニッケルなどの触媒を用いた熱結晶化法の他に、公知の結晶化処理（レーザ結晶化法
、熱結晶化法等）を組み合わせて行ってもよい。本実施例では、酢酸ニッケル溶液（重量
換算濃度１０ｐｐｍ、体積５ｍｌ）をスピンコートにより膜上全面に塗布して金属含有層
４０５を形成し、温度６００度の窒素雰囲気中に１２時間曝す。

また、レーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマ
レーザやＹＡＧレーザ、ＹＶＯ₄レーザ等を用いることができる。これらのレーザを用い
る場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜
に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エ
キシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度
を１００〜８００mJ/cm²(代表的には２００〜７００mJ/cm²)とする。また、ＹＡＧレーザ
を用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザー
エネルギー密度を３００〜１０００mJ/cm²(代表的には３５０〜８００mJ/cm²)とすると良
い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを
基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率
）を５０〜９８％として行ってもよい。

続いて、活性領域となる半導体層から、結晶化を助長するために用いた金属元素を除去
または低減するために、ゲッタリングを行う。ゲッタリングについては特開平１０−２７
０３６３号公報に開示している方法を適用すればよい。本実施例では、マスクとして、膜
厚５０ｎｍの酸化珪素膜を形成し、パターニングを行って、所望の形状の酸化珪素膜５０
６ａ〜５０６ｄを得る。そして、半導体膜に選択的に１５族に属する元素（代表的にはＰ
（リン））を導入し、熱処理を行うことで、半導体層から金属元素を除去または半導体特
性に影響しない程度にまで低減することができる。このようにして作製した活性領域を有
するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、
良好な特性を達成することができる。

そして、結晶質半導体膜にエッチングを行って、半導体層５０７ａ〜５１０ａを形成す
る。（図９（Ｄ））

次に、マスク５０６ａ〜５０６ｄを除去し、新たに絶縁膜５１１を形成して半導体膜の
結晶性を向上させるために熱処理を行って、半導体層の上部を熱酸化させるのが望ましい
。本実施例では、減圧ＣＶＤ装置で２０ｎｍの酸化珪素膜を成膜した後、ファーネスアニ
ール炉で熱処理を行う。この処理により、半導体層５０７ａ〜５１０ａの上部は酸化され
る。そして、酸化珪素膜および半導体層の酸化した部分をエッチングすると、結晶性の向
上した半導体層５０７ｂ〜５１０ｂが得られる。

半導体層５０７ｂ〜５１０ｂを形成した後、ＴＦＴのしきい値を制御するために微量な
不純物元素（ボロンまたはリン）を導入してもよい。

次いで、半導体層５０７ｂ〜５１０ｂを覆う第１のゲート絶縁膜５１１を形成する。第
１のゲート絶縁膜５１１はプラズマＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５
０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により３５
ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）
で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪
素を含む絶縁膜を用いても良い。

また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho
silicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波
（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。こ
のようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲー
ト絶縁膜として良好な特性を得ることができる。

そして、前記ゲート絶縁膜を部分的にエッチングして、保持容量の電極の一方となる半
導体層５１０ａを露出させ、該半導体層５１０ａに不純物元素を導入する。（図１０（Ｂ
））このとき、他の領域にはレジスト５１３が形成されており、不純物元素は導入されな
い。本実施例では、不純物元素としてＰ（リン）を用い、加速電圧１０ｋｅＶ、ドーズ量
５×１０¹⁴/ｃｍ²として不純物元素を導入する。

続いて、第２のゲート絶縁膜５１２を形成する。第２のゲート絶縁膜５１２はプラズマ
ＣＶＤ法またはスパッタ法を用い、厚さを２０〜１５０ｎｍとして珪素を含む絶縁膜で形
成する。本実施例では、プラズマＣＶＤ法により５０ｎｍの厚さで酸化窒化珪素膜（組成
比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）
で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪
素を含む絶縁膜を用いても良い。

そして、下部遮光膜と接続するコンタクトを形成した後、膜厚２０〜１００ｎｍの第１
の導電膜５１５と、膜厚１００〜４００ｎｍの第２の導電膜５１６ａとを積層形成する。
本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜５１５と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜５１６ａを積層形成する。ＴａＮ膜はスパッタ法で形成し、
Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのター
ゲットを用いたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ₆）を用い
る熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するために
は低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。

なお、本実施例では、第１の導電膜５１５をＴａＮ、第２の導電膜５１６ａをＷとして
いるが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから
選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成しても
よい。また、リン等の不純物元素を導入した結晶質珪素膜に代表される半導体膜を用いて
もよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ
）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（Ｔｉ
Ｎ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（
ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。

ここで、第２の導電膜５１６ａにおける内部応力を所望のものとするために、第３の不
純物元素の導入を行う。不純物元素の導入はプラズマドーピング法、イオン注入法、また
はイオンシャワードーピング法で行えば良い。これにより、圧縮応力の増加の方向へ変化
し、所望の内部応力を有する第２の導電膜５１６ｂを形成することができる。（図１０（
Ｄ））本実施例では、加速電圧７０ｋｅＶとし、Ａｒを用いて不純物元素を導入する。

次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、
電極及び配線を形成するためのエッチング処理を行う。本実施例ではエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／
１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力
を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１５０
ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。

そして、第４の不純物元素の導入を行い、半導体層にｎ型を付与する不純物元素を導入
する。（図１１（Ａ））不純物元素を導入するときの条件は１×１０¹³〜５×１０¹⁴/cm²
とし、加速電圧を３０〜８０ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０¹³
／cm²とし、加速電圧を６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族
に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ
）を用いる。この場合、導電層５１７〜５２１がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に低濃度不純物領域５２３〜５２４が形成される。低濃度不純物領
域５２３〜５２４には１×１０¹⁸〜１×１０²⁰/cm³の濃度範囲でｎ型を付与する不純物元
素を添加する。ここで、ｐチャネル型ＴＦＴを形成する半導体層にはレジストによるマス
ク５２２が形成されており、ｎ型を付与する不純物元素は導入されない。

次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図１１（Ｂ）に
示すように、第５の不純物元素の導入を行う。不純物元素を導入しするときの条件はドー
ズ量を１×１０¹³〜１×１０¹⁵/cm²とし、加速電圧を３０〜１２０ｋｅＶとして行う。こ
のとき、ｐチャネル型ＴＦＴを形成する半導体層にｎ型を付与する不純物元素を導入しな
いためにマスク５２５ｂを形成し、また、ｎチャネル型ＴＦＴを形成するための半導体層
に選択的に高濃度不純物領域を形成するためにマスク５２５ａ、５２５ｃを形成する。本
実施例ではドーズ量を２×１０¹⁵／ｃｍ²とし、加速電圧を５０ｋｅＶとして行った。こ
うして、高濃度不純物領域５２６、５２９が形成される。

次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク５３２
ａおよび５３２ｂを形成して、図１１（Ｃ）に示すように、第６の不純物元素の導入を行
う。この第６の不純物元素の導入により、ｐチャネル型ＴＦＴの活性層となる半導体層に
前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５３３を形成
する。第２の導電層５１８を不純物元素に対するマスクとして用い、ｐ型を付与する不純
物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５３３
はジボラン（Ｂ₂Ｈ₆）を用いたイオンシャワードーピング法で形成する。イオンシャワー
ドーピング法の条件はドーズ量を１×１０¹³〜１×１０¹⁴/cm²とし、加速電圧を３０〜１
２０ｋｅＶとして行う。この第６の不純物元素の導入の際には、ｎチャネル型ＴＦＴを形
成する半導体層はレジストからなるマスク５３２ａおよび５３２ｂで覆われている。

次いで、レジストからなるマスクを除去し、新たにマスクを形成して、図１２（Ａ）に
示すように、第７の不純物元素の導入を行う。不純物元素を導入するときの条件はドーズ
量を１×１０¹³〜１×１０¹⁵/cm²とし、加速電圧を２０〜１２０ｋｅＶとして行う。この
とき、ｎチャネル型ＴＦＴを形成する半導体層にｐ型を付与する不純物元素を導入しない
ためにマスク５３４ａ、５３４ｃを形成し、また、ｐチャネル型ＴＦＴを形成するための
半導体層に選択的に高濃度不純物領域を形成するためにマスク５３４ｂを形成する。本実
施例ではドーズ量を１×１０¹⁵／ｃｍ²とし、加速電圧を４０ｋｅＶとして行う。こうし
て、高濃度不純物領域５３５が形成される。

以上までの工程で、それぞれの半導体層に高濃度不純物領域および低濃度不純物領域が
形成される。

次いで、レジストからなるマスク５３４を除去して第１の層間絶縁膜５３８を形成する
。この第１の層間絶縁膜５３８としては、プラズマＣＶＤ法またはスパッタ法を用い、厚
さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。
本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。も
ちろん、第１の層間絶縁膜５３８は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

次いで、図１２（Ｂ）に示すように、熱処理を行って、半導体層の結晶性の回復、それ
ぞれの半導体層に添加された不純物元素の活性化を行う。この熱処理はファーネスアニー
ル炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５
０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお
、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ
法）を適用することができる。

また、第１の層間絶縁膜を形成する前に熱処理を行っても良い。ただし、用いた配線材
料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成
分とする絶縁膜、例えば窒化珪素膜）を形成した後で熱処理を行うことが好ましい。

そして、熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行うと水素化を行うこ
とができる。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダング
リングボンドを終端する工程である。もちろん、第１の層間絶縁膜の存在に関係なく半導
体層を水素化することもできる。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）や、３〜１００％の水素を含む雰囲気中で３００〜４５０
℃で１〜１２時間の熱処理を行っても良い。

次いで、第１の層間絶縁膜５３８上に無機絶縁膜材料または有機絶縁物材料から成る第
２の層間絶縁膜５３９を形成する。本実施例では、膜厚１μｍの窒化酸化珪素膜を形成す
る。

そして、駆動回路５５５において、各不純物領域とそれぞれ電気的に接続する配線５４
０〜５４２を形成する。また、画素部５５６においては、ソース配線５４３、５４５、ド
レイン電極５４４を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５
００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。

図１３にここまで作製された状態の上面図を示す。なお、図９〜図１２に対応する部分
には同じ符号を用いている。図１２（Ｃ）中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で
切断した断面図に対応している。また、図１２（Ｃ）中の鎖線Ｂ−Ｂ’は図１３中の鎖線
Ｂ―Ｂ’で切断した断面図に対応している。

次いで、第２の層間絶縁膜５３９上に無機絶縁膜材料または有機絶縁物材料から成る第
３の層間絶縁膜５６０を形成する。本実施例では、膜厚１．８μｍの窒化酸化珪素膜を形
成する。

第３の層間絶縁膜５３９上にＡｌ、Ｔｉ、Ｗ、Ｃｒ、または黒色樹脂等の高い遮光性を
持つ膜を所望の形状にパターニングして遮光膜５６１、５６２を形成する。この遮光膜５
６１、５６２は画素の開口部以外を遮光するように網目状に配置する。さらに、この遮光
膜１１７を覆うように第４の層間絶縁膜５６３を無機絶縁材料により形成する。

そして、接続配線５４４に通じるコンタクトホールを形成し、ＩＴＯ等の透明導電膜を１
００nm厚形成し、所望の形状にパターニングすることで画素電極５６４、５６５を形成す
る。

以上の様にして、ｎチャネル型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２を有する駆動
回路５５５と、画素ＴＦＴ５５３、保持容量５５４とを有する画素部５５６が同一基板上
に形成されたアクティブマトリクス基板が完成する。

このようにして形成されたゲート電極が有する内部応力は所望の内部応力となり、半
導体膜に及ぼす応力が低減できる。そして、このようなゲート電極を用いてＴＦＴを作製
すると、その電気的特性は良好なものとなり、半導体装置の動作特性も大幅に向上し得る
。

なお、本実施例は実施例２または実施例３と自由に組み合わせることが可能である。
もちろん、実施例４で形成するＴＦＴや実施例５で形成するＭＯＳＦＥＴを用いてアクテ
ィブマトリクス基板を作製することも可能である。

本実施例では、実施例６で作製したアクティブマトリクス基板から、反射型液晶表示装
置を作製する工程を以下に説明する。説明には図１５を用いる。

まず、実施例６に従い、図１４（Ｂ）の状態のアクティブマトリクス基板を得た後、前
記アクティブマトリクス基板上、少なくとも画素電極５６４、５６５上に配向膜５６７を
形成しラビング処理を行う。なお、本実施例では配向膜５６７を形成する前に、アクリル
樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状の
スペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペー
サを基板全面に散布してもよい。

次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、平坦
化膜５７３を形成する。

次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に
形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラ
ーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液
晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１５に示す反射型液
晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基
板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた
。そして、公知の技術を用いてＦＰＣを貼りつけた。

以上のようにして作製される液晶表示装置は、ゲート電極の内部応力が所望のものに制
御されていることから、半導体膜に及ぼす応力も低減することが可能となり、前記液晶表
示装置の動作特性も大幅に向上し得る。そして、このような液晶表示装置は各種電子機器
の表示部として用いることができる。

なお、本実施例は実施例２または実施例３または実施例６と自由に組み合わせることが
可能である。

本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書にお
いて、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表
示用パネルおよび該表示用パネルにＩＣ（Integrated Circuit）を実装した表示用モジュ
ールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセ
ンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰
極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基
底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）
があり、これらのうちどちらか、あるいは両方の発光を含む。

図１６は本実施例の発光装置の断面図である。図１６において、基板７００上に設けら
れた駆動回路は図１６のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャ
ネル型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２の説明を参照すれば良いが、ｎチャネル
型ＴＦＴ５５１とｐチャネル型ＴＦＴ５５２のゲート電極にＡｒを導入することで内部応
力を制御しており、半導体膜に及ぼす応力を低減してある。そのため、ＴＦＴの電気的特
性を向上させることが可能となっている。なお、本実施例ではシングルゲート構造として
いるが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。

基板７００上に設けられたスイッチングＴＦＴ６０３は図１２（Ｃ）のｎチャネル型Ｔ
ＦＴ５５１を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５５１の
説明を参照すれば良いが、ｎチャネル型ＴＦＴ５５１のゲート電極にＡｒを導入すること
で内部応力を制御しており、半導体膜に及ぼす応力を低減してある。そのため、ＴＦＴの
電気的特性を向上させることが可能となっている。

なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが
、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプ
ルゲート構造であっても良い。

また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として
機能する。また、配線７０４はソース配線（図示せず）とスイッチングＴＦＴのソース領
域とを電気的に接続する配線として機能し、配線７０５はドレイン配線（図示せず）とス
イッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。

なお、電流制御ＴＦＴ６０４は図１２（Ｃ）のｐチャネル型ＴＦＴ５５２を用いて形成
される。従って、構造の説明はｐチャネル型ＴＦＴ５５２の説明を参照すれば良いが、ｐ
チャネル型ＴＦＴ５５２のゲート電極にＡｒを導入することで内部応力を制御しており、
半導体膜に及ぼす応力を低減してある。そのため、ＴＦＴの電気的特性を向上させること
が可能となっている。なお、本実施例ではシングルゲート構造としているが、ダブルゲー
ト構造もしくはトリプルゲート構造であっても良い。

また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、画
素電極７１１と電気的に接続する電極である。

また、７１１は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜
としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物
、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極７１１は、上記配線を形成する前
に平坦な層間絶縁膜７１０上に形成する。本実施例においては、樹脂からなる平坦化膜７
１０を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される発
光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従っ
て、発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。

配線７０１〜７０７を形成後、図１６に示すようにバンク７１２を形成する。
バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニン
グして形成すれば良い。

なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必
要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を
添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０⁶〜１×１
０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子や金属粒
子の添加量を調節すれば良い。

画素電極７１１の上には発光層７１３が形成される。なお、図１６では一画素しか図示
していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作
り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、そ
の上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ₃
）膜を設けた積層構造としている。
Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで
発光色を制御することができる。

但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これ
に限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わ
せて発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い
。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、高分
子系有機発光材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無
機材料を用いることも可能である。
これらの有機発光材料や無機材料は公知の材料を用いることができる。

次に、発光層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合
、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（
マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしく
は２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良
い。

この陰極７１４まで形成された時点で発光素子７１５が完成する。なお、ここでいう発
光素子７１５は、画素電極（陽極）７１１、発光層７１３及び陰極７１４で形成されたダ
イオードを指す。

発光素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効
である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素
膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜
、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は
室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い発光層７１３の上
方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が
高く、発光層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工
程を行う間に発光層７１３が酸化するといった問題を防止できる。

さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合
わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する
物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例にお
いてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルム
も含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを
用いる。

こうして図１６に示すような構造の発光装置が完成する。なお、バンク７１２を形成し
た後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（または
インライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連
続的に処理することも可能である。

また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に
従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論
理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形
成しうる。

さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の
発光装置について図１７を用いて説明する。なお、必要に応じて図１６で用いた符号を引
用する。

図１７（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１７（Ｂ）は図１
７（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路
、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には
封止材９０７が設けられる。

なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号
を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキ
ット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けられていても良
い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰ
ＷＢが取り付けられた状態をも含むものとする。

次に、断面構造について図１７（Ｂ）を用いて説明する。基板７００の上方には画素部
８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０
４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成され
る。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６
０２とを組み合わせたＣＭＯＳ回路（図１６参照）を用いて形成される。

画素電極７１１は発光素子の陽極として機能する。また、画素電極７１１の両端にはバ
ンク７１２が形成され、画素電極７１１上には発光層７１３および発光素子の陰極７１４
が形成される。

陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９
０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含
まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。

また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー
材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。
そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シー
ル材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シ
ール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、
封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い
。

発光素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための
接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基
板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニ
ルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。

また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈
面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０
２と同じ材料を用いることができる。

以上のような構造で発光素子を封止材９０７に封入することにより、発光素子を外部か
ら完全に遮断することができ、外部から水分や酸素等の発光層の酸化による劣化を促す物
質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。

以上のようにして作製される発光装置は、ゲート電極の内部応力が所望のものに制御さ
れていることから、半導体膜に及ぼす応力も低減することが可能となり、前記発光装置の
動作特性も大幅に向上し得る。そして、このような発光装置は各種電子機器の表示部とし
て用いることができる。

本発明を適用して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブ
マトリクス型液晶表示装置、アクティブマトリクス型ＥＣ表示装置、アクティブマトリク
ス型発光装置）に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ
電子機器全てに本発明を実施出来る。

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッド
マウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ
、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。

図１８（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、
表示部３００３、キーボード３００４等を含む。本発明を表示部３００３に適用すること
ができる。

図１８（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１
０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を
表示部３１０２に適用することができる。

図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１
、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む
。本発明は表示部３２０５に適用できる。

図１８（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アー
ム部３３０３等を含む。本発明は表示部３３０２に適用することができる。

図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４
、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行なうことができる。本発明は表示部３４０２に適用することが
できる。

図１８（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０
３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２に
適用することができる。

図１９（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６
０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその
他の駆動回路に適用することができる。

図１９（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラ
ー３７０３、スクリーン３７０４等を含む。本発明は投射装置２７０２の一部を構成する
液晶表示装置３８０８やその他の駆動回路に適用することができる。

なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置３６０１、
３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３
８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成され
る。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。

また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系３８０１の構造の一例を示
した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８
１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。

ただし、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場
合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。

図２０（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９
０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を表
示部３９０４に適用することができる。

図２０（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００
３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表
示部４００２、４００３に適用することができる。

図２０（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３
等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

以上の様に、本発明の適用範囲は極めて広く、さまざまな分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例２〜７のどのような組み合わせから
なる構成を用いても実現することができる。また、実施例８を図１８および図２０におけ
る電子機器に適用することも可能である。

Claims

基板上の、遮光膜と、
前記遮光膜上の、結晶性半導体膜と、
前記結晶性半導体膜上の、ゲート電極と、
前記ゲート電極上の、第１の絶縁膜と、
前記第１の絶縁膜の第１のコンタクトホールを介して、前記結晶性半導体膜の不純物領域と電気的に接続された、ドレイン電極と、
前記ドレイン電極上の、第２の絶縁膜と、
前記第２の絶縁膜上の、配線と、
前記配線上の、第３の絶縁膜と、
前記第２の絶縁膜の第２のコンタクトホール及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記ドレイン電極と電気的に接続された、画素電極と、を有し、
前記結晶性半導体膜は、前記遮光膜の端部より内側にある、端部を有し、
前記遮光膜は、前記結晶性半導体膜のチャネル形成領域と重なり、
前記配線は、遮光性を有し、
前記配線は、網目状に配置されていることを特徴とする半導体装置。
基板上の、遮光膜と、
前記遮光膜上の、結晶性半導体膜と、
前記結晶性半導体膜上の、ゲート電極と、
前記ゲート電極上の、第１の絶縁膜と、
前記第１の絶縁膜の第１のコンタクトホールを介して、前記結晶性半導体膜の不純物領域と電気的に接続された、ドレイン電極と、
前記ドレイン電極上の、第２の絶縁膜と、
前記第２の絶縁膜上の、配線と、
前記配線上の、第３の絶縁膜と、
前記第２の絶縁膜の第２のコンタクトホール及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記ドレイン電極と電気的に接続された、画素電極と、を有し、
前記結晶性半導体膜は、前記遮光膜の端部より内側にある、端部を有し、
前記遮光膜は、前記結晶性半導体膜のチャネル形成領域と重なり、
前記配線は、遮光性を有し、
前記配線は、網目状に配置され、
前記第１のコンタクトホールは、前記第２のコンタクトホールとずれ、
前記第１のコンタクトホールは、前記第３のコンタクトホールとずれていることを特徴とする半導体装置。
基板上の、遮光膜と、
前記遮光膜上の、結晶性半導体膜と、
前記結晶性半導体膜上の、ゲート電極と、
前記ゲート電極上の、第１の絶縁膜と、
前記第１の絶縁膜の第１のコンタクトホールを介して、前記結晶性半導体膜の不純物領域と電気的に接続された、ドレイン電極と、
前記ドレイン電極上の、第２の絶縁膜と、
前記第２の絶縁膜上の、配線と、
前記配線上の、第３の絶縁膜と、
前記第２の絶縁膜の第２のコンタクトホール及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記ドレイン電極と電気的に接続された、画素電極と、を有し、
前記結晶性半導体膜は、前記遮光膜の端部より内側にある、端部を有し、
前記遮光膜は、前記結晶性半導体膜のチャネル形成領域と重なり、
前記配線は、遮光性を有し、
前記配線は、開口部を有するように網目状に配置され、
前記開口部と重なる位置に、前記画素電極と、前記第１のコンタクトホール乃至第３のコンタクトホールと、前記ドレイン電極と、前記ゲート電極と、前記チャネル形成領域と、前記遮光膜と、を有し、
前記第１のコンタクトホールは、前記第２のコンタクトホールとずれ、
前記第１のコンタクトホールは、前記第３のコンタクトホールとずれていることを特徴とする半導体装置。
基板上の、遮光膜と、
前記遮光膜上の、結晶性半導体膜と、
前記結晶性半導体膜上の、ゲート電極と、
前記ゲート電極上の、第１の絶縁膜と、
前記第１の絶縁膜の第１のコンタクトホールを介して、前記結晶性半導体膜の不純物領域と電気的に接続された、ドレイン電極と、
前記ドレイン電極上の、第２の絶縁膜と、
前記第２の絶縁膜上の、配線と、
前記配線上の、第３の絶縁膜と、
前記第２の絶縁膜の第２のコンタクトホール及び前記第３の絶縁膜の第３のコンタクトホールを介して、前記ドレイン電極と電気的に接続された、画素電極と、を有し、
前記結晶性半導体膜は、前記遮光膜の端部より内側にある、端部を有し、
前記遮光膜は、前記結晶性半導体膜のチャネル形成領域と重なり、
前記配線は、遮光性を有し、
前記配線は、ソース線と重なり、且つ、開口部を有するように網目状に配置され、
前記開口部と重なる位置に、前記画素電極と、前記第１のコンタクトホール乃至第３のコンタクトホールと、前記ドレイン電極と、前記ゲート電極と、前記チャネル形成領域と、前記遮光膜と、を有し、
前記第１のコンタクトホールは、前記第２のコンタクトホールとずれ、
前記第１のコンタクトホールは、前記第３のコンタクトホールとずれていることを特徴とする半導体装置。
請求項１乃至請求項４のいずれか一において、
前記遮光膜は、前記ゲート電極の導電性材料と共通した導電性材料を有することを特徴とする半導体装置。