CN105655294B - 阵列基板的制造方法、阵列基板和显示装置 - Google Patents
阵列基板的制造方法、阵列基板和显示装置 Download PDFInfo
- Publication number
- CN105655294B CN105655294B CN201610025512.2A CN201610025512A CN105655294B CN 105655294 B CN105655294 B CN 105655294B CN 201610025512 A CN201610025512 A CN 201610025512A CN 105655294 B CN105655294 B CN 105655294B
- Authority
- CN
- China
- Prior art keywords
- layer pattern
- conductive oxide
- oxide layer
- semiconductor layer
- underlay substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 125
- 238000000137 annealing Methods 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000013078 crystal Substances 0.000 claims description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical group [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 claims description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 229910052725 zinc Inorganic materials 0.000 claims 1
- 239000011701 zinc Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 14
- 230000004888 barrier function Effects 0.000 description 17
- 238000009413 insulation Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229920001621 AMOLED Polymers 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板的制造方法、阵列基板和显示装置，属于显示技术领域。所述方法包括：在衬底基板上依次形成半导体层和导电氧化物层；在衬底基板上形成导电氧化物层图案和半导体层图案；对形成有导电氧化物层和半导体层图案的衬底基板进行退火处理；在形成有退火处理后的导电氧化物层图案的衬底基板上形成源极和漏极；去除源极和漏极之间的导电氧化物层图案。本发明通过在半导体层和导电氧化物层上形成导电氧化物层图案和半导体层图案，之后对导电氧化物层图案进行退火以提高该层的抗刻蚀能力，解决了相关技术中制作工序复杂的问题。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板和显示装置。
背景技术
显示面板通常包括阵列基板、彩膜基板以及阵列基板和彩膜基板之间的液晶层。其中阵列基板的制造过程中需要进行多次构图工艺，制作流程较为复杂。
相关技术中有一种阵列基板的制造方法，在该方法中：首先依次在衬底基板上依次形成栅极、栅绝缘层和半导体层图案，之后为了保护半导体层图案，防止后续在形成源极和漏极时损坏半导体层图案，在形成有半导体层图案的衬底基板上形成刻蚀阻挡层(EtchStop Layer，ESL)图案(ESL图案通常由具有较强的抗刻蚀能力的绝缘材料构成，且ESL图案略小于半导体层图案，以方便源极和漏极与半导体层图案接触)，最后在形成有ESL图案的衬底基板上形成源极和漏极及其它膜层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：上述方法形成刻蚀阻挡层的制作工序复杂，成本较高。
发明内容
为了解决现有技术中形成刻蚀阻挡层的制作工序复杂，成本较高的问题，本发明实施例提供了一种阵列基板的制造方法、阵列基板和显示装置。所述技术方案如下：
根据本发明的第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上依次形成半导体层和导电氧化物层；
在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，所述导电氧化物层图案的形状和所述半导体层图案的形状一致；
对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行退火处理；
在形成有退火处理后的所述导电氧化物层图案和所述半导体层图案的衬底基板上形成源极和漏极；
去除所述源极和漏极之间的退火处理后的导电氧化物层图案。
可选地，所述对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行退火处理，包括：
对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火处理，使所述导电氧化物层图案中形成晶粒；
所述去除所述源极和漏极之间的导电氧化物层图案，包括：
去除所述源极和漏极之间的导电氧化物层图案的未结晶部分。
可选地，所述在退火处理后的衬底基板上形成源极和漏极，包括：
在退火处理后的衬底基板上形成金属层；
在形成有所述金属层的衬底基板上形成光刻胶的图案，所述光刻胶的图案与所述源极和漏极的形状一致；
对形成有光刻胶的图案的衬底基板进行刻蚀处理，刻蚀所述金属层；
所述去除所述源极和漏极之间的导电氧化物层图案的未结晶部分，包括：
控制刻蚀时间刻蚀所述源极和漏极之间的导电氧化物层图案的未结晶部分。
可选地，所述对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火，使所述导电氧化物层图案中形成晶粒，包括：
以氮气作为保护气，在温度为100至180度的环境中对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火，持续时间5至100分钟。
可选地，所述在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，包括：
通过一次构图工艺在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案。
可选地，所述半导体层由氧化物半导体构成。
可选地，所述氧化物半导体包括铟镓锌氧化物。
可选地，所述导电氧化物层由氧化铟锡构成。
根据本发明的第二方面，提供一种阵列基板，所述阵列基板包括：
衬底基板上形成的半导体层图案和退火处理后的导电氧化物层图案；
形成有所述半导体层图案和退火处理后的所述导电氧化物层图案的衬底基板上形成的源极和漏极。
可选地，所述源极和漏极之间的半导体层图案上形成有导电氧化物的晶粒。
可选地，所述半导体层图案由氧化物半导体构成。
可选地，所述氧化物半导体包括铟镓锌氧化物。
可选地，所述导电氧化物层由氧化铟锡构成。
根据本发明的第三方面，提供一种显示装置，所述显示装置包括第二方面所述的阵列基板。本发明实施例提供的技术方案带来的有益效果是：
通过在半导体层上形成导电氧化物层，并在半导体层和导电氧化物层上形成导电氧化物层图案和半导体层图案，之后对导电氧化物层图案进行退火以提高该层的抗刻蚀能力，解决了相关技术中形成刻蚀阻挡层的制作工序复杂，成本较高的问题。达到了可以将退火后的导电氧化物层图案作为刻蚀阻挡层，刻蚀阻挡层的制作工序简单，成本较低的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例示出的一种阵列基板的制造方法的流程图；
图2-1是本发明实施例示出的另一种阵列基板的制造方法的流程图；
图2-2至图2-5是图2-1所示实施例中的衬底基板的结构示意图；
图2-6是图2-1所示实施例中退火处理的流程图；
图2-7和图2-8是图2-1所示实施例中的衬底基板的结构示意图；
图2-9是图2-1所示实施例中去除源极和漏极之间的导电氧化物层图案的未结晶部分的流程图；
图2-10是图2-1所示实施例中的衬底基板的结构示意图；
图2-11是图2-1所示实施例中形成其它膜层的流程图；
图2-12和图2-13是图2-1所示实施例中的衬底基板的结构示意图；
图3是本发明实施例提供的一种阵列基板的结构示意图。
上述各个附图中，附图标记的含义可以为：21-衬底基板，22-栅极，23-栅绝缘层，24-半导体层，24a-半导体层图案，25a-导电氧化物层图案，26-金属层，27-光刻胶的图案，28-源漏极，L-晶粒，29-钝化层图案，29a-漏极接触过孔，30-像素电极，28a-源极，28b-漏极，31-退火处理后的导电氧化物层图案。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例示出的一种阵列基板的制造方法的流程图，本实施例以该阵列基板的制造方法应用于制造阵列基板来举例说明。该阵列基板的制造方法可以包括如下几个步骤：
在步骤101中，在衬底基板上依次形成半导体层和导电氧化物层。
在步骤102中，在形成有半导体层和导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，导电氧化物层图案的形状和半导体层图案的形状一致。
在步骤103中，对形成有导电氧化物层图案和半导体层图案的衬底基板进行退火处理。
在步骤104中，在形成有退火处理后的导电氧化物层图案和半导体层图案的衬底基板上形成源极和漏极。
在步骤105中，去除源极和漏极之间的退火处理后的导电氧化物层图案。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在半导体层上形成导电氧化物层，并在半导体层和导电氧化物层上形成导电氧化物层图案和半导体层图案，之后对导电氧化物层图案进行退火以提高该层的抗刻蚀能力，解决了相关技术中形成刻蚀阻挡层的制作工序复杂，成本较高的问题。达到了可以将退火后的导电氧化物层图案作为刻蚀阻挡层，刻蚀阻挡层的制作工序简单，成本较低的效果。
图2-1是本发明实施例示出的另一种阵列基板的制造方法的流程图，本实施例以该阵列基板的制造方法应用于制造阵列基板来举例说明。该阵列基板的制造方法可以包括如下几个步骤：
在步骤201中，在衬底基板上形成栅极。
在使用本发明实施例提供的阵列基板的制造方法时，首先可以在衬底基板上形成栅极，该栅极可以由Cu(铜)，Al(铝)，Mo(钼)等单金属构成，或者该栅极可以由合金构成，或者该栅极可以为多层结构。在形成该栅极时，首先可以通过PVD(Physical VaporDeposition，物理气相沉积)工艺在衬底基板上形成金属层，之后通过构图工艺在该金属层上形成栅极。
本步骤结束时，衬底基板的结构可以如图2-2所示，21为衬底基板，22为栅极。
在步骤202中，在形成有栅极的衬底基板上形成栅绝缘层。
在衬底基板上形成了栅极之后，可以在形成有栅极的衬底基板上形成栅绝缘层。
可以通过CVD(Chemical Vapor Deposition，化学气相沉积)工艺或PVD工艺在形成有栅极的衬底基板上形成栅绝缘层。示例性的，栅极绝缘层的材质可以为SiN(氮化硅)，SiON(氮氧化硅)或SiOx(氧化硅)等。
本步骤结束时，衬底基板的结构可以如图2-3所示，其中23为栅绝缘层。
在步骤203中，在形成有栅绝缘层的衬底基板上依次形成半导体层和导电氧化物层。
在衬底基板上形成栅绝缘层之后，可以在形成有栅绝缘层的衬底基板上依次形成半导体层和导电氧化物层。其中，半导体层可以由氧化物半导体构成，该氧化物半导体可以由IGZO(铟镓锌氧化物)或ZnO(氧化锌)等材料构成。而导电氧化物层可以由ITO(氧化铟锡)、IGO(氧化铟镓)或IZO(氧化铟锌)等透明导电材料构成。可以通过CVD工艺或PVD工艺形成半导体层和导电氧化物层，在导电氧化物层由ITO构成时，导电氧化物层的厚度可以为50A(埃)～500A。
本步骤结束时，衬底基板的结构可以如图2-4所示，其中24为半导体层，25为导电氧化物层。
需要说明的是，半导体层图案由非晶硅构成的非晶硅TFT(Thin FilmTransistor，薄膜晶体管)由于工艺简单，均匀性好，是目前制备大尺寸显示面板的主流技术。但是由于非晶硅TFT的沟道迁移率低，长期稳定性差，非晶硅TFT很难应用于驱动AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体)面板。而半导体层由LTPS(Low Temperature Poly-Silicon，低温多晶硅)构成的LTPS TFT的迁移率较高，并且长期稳定性好，可以用于驱动AMOLED面板。但LTPS TFT的沟道由不同尺寸的晶粒组成，半导体层图案的性能分布的均匀性较低。而本发明实施例提供的方法中，可以由氧化物半导体来构成半导体层的图案。
氧化物半导体具有迁移率高和亚阈值斜率优异等优点，而且氧化物半导体构成的半导体层还可以通过现有的溅射工艺制备，因此氧化物半导体是制备大尺寸LCD(LiquidCrystal Display，液晶显示器)及LED(Light Emitting Diode，发光二极管)的优良材料。
在步骤204中，通过一次构图工艺在形成有半导体层和导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案。
在衬底基板上形成半导体层和导电氧化物层后，可以通过一次构图工艺在形成有半导体层和导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案。导电氧化物层图案的形状和半导体层图案的形状一致。
在半导体层由IGZO构成，导电氧化物层由ITO构成时，半导体层和导电氧化物层可以通过湿法刻蚀工艺来进行刻蚀，且可以使用同一种刻蚀液。
本步骤结束时，衬底基板的结构可以如图2-5所示，其中24a为半导体层图案，25a为导电氧化物层图案，24a和25a的形状可以一致。
由于诸如IGZO等氧化物半导体材料对金属刻蚀液比较敏感，因此相关技术中通常在IGZO构成的半导体层图案形成后，增加一次构图工艺来形成ESL图案来保护半导体层图案。
本发明实施例提供的方法通过一次构图工艺形成了导电氧化物层图案和半导体层图案，简化了阵列基板的制造工序，节省了成本。
在步骤205中，对形成有导电氧化物层图案和半导体层图案的衬底基板进行退火处理。
在衬底基板上形成导电氧化物层图案和半导体层图案后，可以对形成有导电氧化物层图案和半导体层图案的衬底基板进行退火处理。
如图2-6所示，本步骤可以包括下面1个子步骤：
在子步骤2051中，对形成有导电氧化物层图案和半导体层图案的衬底基板进行低温退火处理，使导电氧化物层图案中形成晶粒。
可以对导电氧化物层进行低温退火处理，使导电氧化物层图案部分晶化，并形成晶粒。导电氧化物层图案部分晶化后电阻和抗刻蚀能力均会提高。
在导电氧化物层图案由ITO构成时，低温退火的条件可以为：以氮气作为保护气，在温度为100至180度的环境中对形成有导电氧化物层图案和半导体层图案的衬底基板进行低温退火，持续时间5至100分钟。
需要说明的是，在对形成有导电氧化物层图案和半导体层图案的衬底基板进行低温退火处理，同时也会对半导体层进行热处理，使半导体层的性能更加稳定。
在步骤206中，在退火处理后的衬底基板上形成金属层。
在对衬底基板上的导电氧化物层图案退火处理后，可以在退火处理后的衬底基板上形成金属层。该金属层用于形成源漏极，可以通过PVD工艺形成。
在步骤207中，在形成有金属层的衬底基板上形成光刻胶的图案。
在衬底基板上形成金属层之后，可以在形成有金属层的衬底基板上形成光刻胶的图案，该光刻胶的图案与源漏极(源极和漏极)的形状一致。
本步骤结束时，衬底基板的结构可以如图2-7所示，其中，26为金属层，27为光刻胶的图案。
在步骤208中，对形成有光刻胶的图案的衬底基板进行刻蚀处理，刻蚀金属层。
在衬底基板上形成光刻胶的图案后，可以对形成有光刻胶的图案的衬底基板进行刻蚀处理，刻蚀金属层。可以使用金属层刻蚀液来刻蚀金属层，由于光刻的图案与源漏极的形状一致，因而金属层上会形成源漏极。此外，由于半导体层图案上形成有经过退火处理的导电氧化物层图案，该经过退火处理的导电氧化物层图案具有较强的抗刻蚀能力，因而金属层刻蚀液不会对半导体层图案造成破坏。
需要说明的是，本步骤结束时，可以不去除光刻胶的图案，以方便后续步骤的执行。本步骤结束时，衬底基板的结构可以如图2-8所示，其中28为源漏极，27为光刻胶的图案。
在步骤209中，去除源极和漏极之间的导电氧化物层图案的未结晶部分。
在衬底基板上形成源漏极后，可以去除源极和漏极之间的导电氧化物层图案的未结晶部分，避免导电氧化物层图案造成源漏极之间的短路。
在衬底基板上保留有形成源漏极时的光刻胶图案时，可以通过导电氧化物的刻蚀液来去除源极和漏极之间的导电氧化物层图案的未结晶部分。
如图2-9所示，本步骤可以包括下面1个子步骤：
在子步骤2091中，控制刻蚀时间刻蚀源极和漏极之间的导电氧化物层图案的未结晶部分。
为了避免刻蚀导电氧化物层图案时，损坏半导体层图案，可以控制刻蚀时间刻蚀源极和漏极之间的导电氧化物层图案的未结晶部分并去除光刻胶的图案，该刻蚀时间可以为正好使导电氧化物层图案被刻蚀透的时间。本步骤结束后，可以去除光刻胶的图案。
需要说明的是，IGZO对外界环境非常敏感，根据IGZO的禁带宽度为3.4eV(电子伏)可以得知，IGZO对420nm以下的紫外光非常敏感(420nm以下的紫外光会激发IGZO，影响IGZO的性能)，当由IGZO作为半导体层图案的IGZO TFT受到紫外光照射时，其I-V(电流-电压)曲线开始大幅漂移，很不稳定。
而本发明实施例提供的方法中，在去除了导电氧化物层图案的未结晶部分后，导电氧化物层图案中的晶粒会留在半导体层图案之上，衬底基板的结构可以如图2-10所示，其中L为晶粒。在导电氧化物层由ITO构成时，该晶粒的尺寸可以为1nm(纳米)～99nm，该晶粒可以吸收紫外光，继而可以提高TFT的Vth(门限电压)稳定，此外，该晶粒还可以充当半导体层图案中沟道的载流子库，减少沟道表面以及沟道内部的缺陷态密度，提高TFT的开态电流。
此外，在去除了导电氧化物层图案的未结晶部分后，源漏极和半导体层之间还存在导电氧化物，在导电氧化物层图案由ITO构成，半导体层图案由IGZO构成时，由于ITO和IGZO具有相似的晶格，ITO能够可以有效降低源漏极和IGZO之间的欧姆接触电阻值，提高导电效率。
在步骤210中，继续形成其它膜层。
在衬底基板上形成了源漏极之后，可以在衬底基板上继续形成其它膜层，完成阵列基板的制造。
如图2-11所示，本步骤可以包括下面2个子步骤:
在子步骤2101中，在形成有源漏极的衬底基板上形成钝化层图案。
可以在在形成有源漏极的衬底基板上形成钝化层图案，该钝化层图案上包含有漏极接触过孔，用于使漏极能够与像素电极接触。钝化层图案的形成过程可以参考相关技术，在此不再赘述。
本步骤结束时，衬底基板的结构可以如图2-12所示，其中，29为钝化层图案，29a为漏极接触过孔。
在子步骤2102中，在形成有钝化层图案的衬底基板上形成像素电极。
在衬底基板上形成钝化层图案后，可以在形成有钝化层图案的衬底基板上形成像素电极。像素电极的形成过程可以参考相关技术，在此不再赘述。
本步骤结束时，衬底基板的结构可以如图2-13所示，其中，30为像素电极，29为钝化层图案。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过对导电氧化层图案进行低温退火，在使导电氧化物层图案中形成纳米级的晶粒，达到了提高半导体层图案的各项性能的效果。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过在源漏极和半导体层图案之间形成ITO，有效降低了源漏极和IGZO之间的欧姆接触电阻值，提高了导电效率。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过一次构图工艺在形成有半导体层和导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，减少了一次形成刻蚀阻挡层的构图工艺，降低了成本。
综上所述，本发明实施例提供的阵列基板的制造方法，通过在半导体层上形成导电氧化物层，并在半导体层和导电氧化物层上形成导电氧化物层图案和半导体层图案，之后对导电氧化物层图案进行退火以提高该层的抗刻蚀能力，解决了相关技术中形成刻蚀阻挡层的制作工序复杂，成本较高的问题。达到了可以将退火后的导电氧化物层图案作为刻蚀阻挡层，刻蚀阻挡层的制作工序简单，成本较低的效果。
图3是本发明实施例提供的一种阵列基板的结构示意图，该阵列基板可以是由图1所示实施例提供的方法制造而成的。该阵列基板可以包括：
衬底基板21上形成的半导体层图案24a和退火处理后的导电氧化物层图案31。退火处理后的导电氧化物层图案31可以由ITO构成。
形成有半导体层图案24a和退火处理后的导电氧化物层图案31的衬底基板21上形成的源极28a和漏极28b。
需要说明的是，图3示出的阵列基板还可以包含有其它膜层，本发明实施例不作出限制。
可选地，如图2-10，源极和漏极之间的半导体层图案上形成有导电氧化物的晶粒L。
在图3中，半导体层图案24a由氧化物半导体构成，该氧化物半导体可以包括IGZO和ZnO等。
需要补充说明的是，本发明实施例提供的阵列基板，通过在源漏极和半导体层图案之间形成ITO，有效降低了源漏极和IGZO之间的欧姆接触电阻值，提高了导电效率。
综上所述，本发明实施例提供的阵列基板，通过将退火后的导电氧化物层作为刻蚀阻挡层来保护半导体层的图案，解决了相关技术中形成刻蚀阻挡层的制作工序复杂，成本较高的问题。达到了可以将退火后的导电氧化物层图案作为刻蚀阻挡层，刻蚀阻挡层的制作工序简单，成本较低的效果。
此外，本发明实施例还提供一种显示装置，该显示装置可以包括图2-10所示的阵列基板或图3所示的阵列基板。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (12)
1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成半导体层和导电氧化物层；
在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，所述导电氧化物层图案的形状和所述半导体层图案的形状一致；
对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火处理，使所述导电氧化物层图案中形成晶粒，所述低温退火处理的温度为100至180度；
在形成有退火处理后的所述导电氧化物层图案和所述半导体层图案的衬底基板上形成源极和漏极；
去除所述源极和漏极之间的导电氧化物层图案的未结晶部分。
2.根据权利要求1所述的方法，其特征在于，所述在退火处理后的衬底基板上形成源极和漏极，包括：
在退火处理后的衬底基板上形成金属层；
在形成有所述金属层的衬底基板上形成光刻胶的图案，所述光刻胶的图案与所述源极和漏极的形状一致；
对形成有光刻胶的图案的衬底基板进行刻蚀处理，刻蚀所述金属层；
所述去除所述源极和漏极之间的导电氧化物层图案的未结晶部分，包括：
控制刻蚀时间刻蚀所述源极和漏极之间的导电氧化物层图案的未结晶部分。
3.根据权利要求1所述的方法，其特征在于，所述对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火，使所述导电氧化物层图案中形成晶粒，包括：
以氮气作为保护气，在温度为100至180度的环境中对形成有所述导电氧化物层图案和所述半导体层图案的衬底基板进行低温退火，持续时间5至100分钟。
4.根据权利要求1所述的方法，其特征在于，所述在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案，包括：
通过一次构图工艺在形成有所述半导体层和所述导电氧化物层的衬底基板上形成导电氧化物层图案和半导体层图案。
5.根据权利要求1至4任一所述的方法，其特征在于，所述半导体层由氧化物半导体构成。
6.根据权利要求5所述的方法，其特征在于，所述氧化物半导体包括铟镓锌氧化物。
7.根据权利要求1至4任一所述的方法，其特征在于，所述导电氧化物层由氧化铟锡构成。
8.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板上形成的半导体层图案和退火处理后的导电氧化物层图案；
形成有所述半导体层图案和退火处理后的所述导电氧化物层图案的衬底基板上形成的源极和漏极，所述源极和漏极之间的半导体层图案上形成有导电氧化物的晶粒。
9.根据权利要求8所述的阵列基板，其特征在于，所述半导体层图案由氧化物半导体构成。
10.根据权利要求9所述的阵列基板，其特征在于，所述氧化物半导体包括铟镓锌氧化物。
11.根据权利要求8所述的阵列基板，其特征在于，所述导电氧化物层由氧化铟锡构成。
12.一种显示装置，其特征在于，所述显示装置包括权利要求8至11任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610025512.2A CN105655294B (zh) | 2016-01-14 | 2016-01-14 | 阵列基板的制造方法、阵列基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610025512.2A CN105655294B (zh) | 2016-01-14 | 2016-01-14 | 阵列基板的制造方法、阵列基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105655294A CN105655294A (zh) | 2016-06-08 |
| CN105655294B true CN105655294B (zh) | 2019-05-31 |
Family
ID=56486665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610025512.2A Active CN105655294B (zh) | 2016-01-14 | 2016-01-14 | 阵列基板的制造方法、阵列基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655294B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069019A (en) * | 1996-12-10 | 2000-05-30 | Casio Computer Co., Ltd. | Method of manufacturing transistor array |
| CN103985639A (zh) * | 2014-04-28 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板、显示装置 |
-
2016
- 2016-01-14 CN CN201610025512.2A patent/CN105655294B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069019A (en) * | 1996-12-10 | 2000-05-30 | Casio Computer Co., Ltd. | Method of manufacturing transistor array |
| CN103985639A (zh) * | 2014-04-28 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板、显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 热处理对ITO薄膜光电性能和抗蚀刻性的影响;张永爱等;《福州大学学报(自然科学版)》;20080831;第36卷(第4期);第523-526页 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655294A (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI615983B (zh) | 薄膜電晶體陣列基板及其製造方法 | |
| CN104157693B (zh) | 氧化物薄膜晶体管及其制造方法 | |
| KR101980196B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101334181B1 (ko) | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 | |
| US8466462B2 (en) | Thin film transistor and method of fabricating the same | |
| US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
| CN202405260U (zh) | 一种有源矩阵显示器 | |
| KR100857455B1 (ko) | 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법 | |
| CN106158978B (zh) | 薄膜晶体管、阵列基板及其制备方法 | |
| US20140239291A1 (en) | Metal-oxide semiconductor thin film transistors and methods of manufacturing the same | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| US8546201B2 (en) | Method of crystallizing silicon layer and method of forming a thin film transistor using the same | |
| KR20090126813A (ko) | 산화물 반도체 박막 트랜지스터의 제조방법 | |
| CN107004721A (zh) | 薄膜晶体管阵列基板 | |
| US10777581B2 (en) | Method for manufacturing IGZO thin-film transistor | |
| JP2013074073A (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| CN104681624A (zh) | 单晶硅基底tft器件 | |
| CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
| CN109887936B (zh) | 阵列基板及其制作方法 | |
| CN105409003B (zh) | 用于改善金属氧化物半导体层的导电率的方法 | |
| US10283355B2 (en) | Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device | |
| CN111653578A (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| KR101472798B1 (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| US20110248271A1 (en) | Thin film transistor and display device having the same | |
| CN105655294B (zh) | 阵列基板的制造方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |