CN111199878A - 多晶硅层的制造方法、显示装置及显示装置的制造方法 - Google Patents

多晶硅层的制造方法、显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN111199878A
CN111199878A CN201911112877.9A CN201911112877A CN111199878A CN 111199878 A CN111199878 A CN 111199878A CN 201911112877 A CN201911112877 A CN 201911112877A CN 111199878 A CN111199878 A CN 111199878A
Authority
CN
China
Prior art keywords
layer
silicon layer
amorphous silicon
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911112877.9A
Other languages
English (en)
Inventor
李东成
徐宗吾
苏炳洙
李童敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111199878A publication Critical patent/CN111199878A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

公开了多晶硅层的制造方法、显示装置及显示装置的制造方法。用于显示装置的多晶硅层的制造方法包括以下步骤：在衬底上形成非晶硅层；用氢氟酸清洗非晶硅层；用氢化去离子水漂洗非晶硅层；以及用激光束照射非晶硅层以形成多晶硅层。

Description

多晶硅层的制造方法、显示装置及显示装置的制造方法
相关申请的交叉引用
本申请要求于2018年11月19日提交的韩国专利申请第10-2018-0142225号的优先权和权益，该韩国专利申请出于所有目的通过引用并入本文，如同在本文中全面阐述一样。
技术领域
本发明的示例性实现方式总体上涉及用于显示装置的衬底的制造方法，并且更具体地，涉及具有多晶硅层的衬底的制造方法、使用该方法的显示装置以及显示装置的制造方法。
背景技术
有源矩阵(AM)型有机发光显示装置可在每个像素中包括像素电路，并且该像素电路可包括使用硅的薄膜晶体管(TFT)。TFT可由非晶硅或多晶硅形成。
由于具有源极、漏极和沟道的有源层由非晶硅(a-Si)形成，因此在像素电路中使用的非晶硅TFT可具有1cm2/Vs或更小的低电子迁移率。因此，非晶硅TFT最近已被多晶硅(poly-Si)TFT取代。多晶硅TFT比非晶硅TFT具有更高的电子迁移率和更安全的光照。因此，多晶硅TFT可适合用作AM型有机发光显示装置的驱动TFT和/或开关TFT的有源层。
多晶硅可根据几种方法来制造。这些方法通常可分类为沉积多晶硅的方法或者沉积非晶硅并使非晶硅结晶化的方法。
沉积多晶硅的方法的示例包括化学气相沉积(CVD)、溅射、真空蒸镀等。
沉积非晶硅并使非晶硅结晶化的方法的示例包括固相结晶化(SPC)、准分子激光结晶化(ELC)、金属诱发的结晶化(MIC)、金属诱发的横向结晶化(MILC)、顺序横向凝固(SLS)等。
在本背景技术部分中公开的上述信息仅用于理解本发明构思的背景，并因此，其可能包含不构成现有技术的信息。
发明内容
根据本发明的原理和示例性实现方式构造的多晶硅层的制造方法能够降低多晶硅层的表面粗糙度。例如，在根据本发明的一些示例性实施方式的多晶硅层的制造方法中，在使非晶硅层结晶化以形成多晶硅层之前，非晶硅层可用氢氟酸清洗并用氢化去离子水漂洗，以降低多晶硅层的表面粗糙度以产生更平坦的表面。
此外，根据本发明的原理和示例性实现方式构造的显示装置及其制造方法能够降低薄膜晶体管(TFT)中的有源图案的表面粗糙度。由于根据示例性实施方式的显示装置包括具有低表面粗糙度的有源图案的TFT，因此TFT的阈值电压可为更加均匀的，并且可保护布置在有源图案上的栅极绝缘层免受损坏。
本发明构思的额外的特征将在下面的描述中阐述，并且部分地将通过该描述而显而易见，或者可通过实践本发明构思而习得。
根据本发明的一方面，用于显示装置的多晶硅层的制造方法包括以下步骤：在衬底上形成非晶硅层；用氢氟酸清洗非晶硅层；用氢化去离子水漂洗非晶硅层；以及用激光束照射非晶硅层以形成多晶硅层。
氢氟酸可包括约0.5％的量的氟化氢。
非晶硅层可被清洗约40秒至约54秒。
在形成非晶硅层的步骤期间，可在非晶硅层上形成天然氧化物层，并且在清洗非晶硅层的步骤期间，可去除天然氧化物层。
氢化去离子水可具有约1.0ppm的氢浓度。
激光束可具有在约450mJ/cm2至约500mJ/cm2的范围内的能量密度。
激光束的宽度可为约480μm，并且激光束的扫描间距可在约9μm至约30μm的范围内。
多晶硅层可具有约4nm或更小的均方根(RMS)值的表面粗糙度。
在形成多晶硅层的步骤之后，可在多晶硅层的表面上形成突起，并且突起可具有尖的尖端。
多晶硅层可具有在约150nm至约200nm的范围内的晶粒尺寸。
多晶硅层可具有随机排列的晶粒。
该方法还可包括以下步骤：在形成非晶硅层之前，在衬底上形成缓冲层。
根据本发明的另一方面，显示装置包括衬底、布置在衬底上的薄膜晶体管以及布置在薄膜晶体管上的显示元件。薄膜晶体管可包括布置在衬底上的有源图案、布置在有源图案上的栅极绝缘层和布置在栅极绝缘层上的栅电极，有源图案具有约4nm或更小的均方根(RMS)值的表面粗糙度。
有源图案的表面上可形成有突起，并且突起可具有尖的尖端。
有源图案可具有在约150nm至约200nm的范围内的晶粒尺寸。
有源图案可包括随机排列的晶粒。
有源图案可包括源区、漏区和形成在源区与漏区之间的沟道区。
栅电极可与有源图案的沟道区重叠。
薄膜晶体管还可包括布置在栅电极上的源电极和漏电极，源电极和漏电极分别电连接到有源图案的源区和漏区。
显示元件可包括电连接到薄膜晶体管的第一电极、布置在第一电极上的发射层和布置在发射层上的第二电极。
根据本发明的又一方面，显示装置的制造方法包括以下步骤：在衬底上形成非晶硅层；用氢氟酸清洗非晶硅层；用氢化去离子水漂洗非晶硅层；用激光束照射非晶硅层以形成多晶硅层；蚀刻多晶硅层以形成多晶硅图案；在多晶硅图案上形成栅极绝缘层；在栅极绝缘层上形成栅电极；将离子注入在多晶硅图案的一部分处以形成有源图案；以及在栅电极上形成显示元件。
氢氟酸可包括约0.5％的量的氟化氢。
清洗非晶硅层的步骤可包括：清洗约40秒至约54秒。
用氢化去离子水漂洗非晶硅层的步骤可包括：用具有约1.0ppm的氢浓度的氢化去离子水进行漂洗。
用激光束照射非晶硅层的步骤可包括：用具有在约450mJ/cm2至约500mJ/cm2的范围内的能量密度的激光束来进行照射。
该方法还可包括以下步骤：在栅电极上形成源电极和漏电极，源电极和漏电极电连接到有源图案。
形成显示元件的步骤可包括以下步骤：在栅电极上形成第一电极，第一电极电连接到有源图案；在第一电极上形成发射层；以及在发射层上形成第二电极。
在根据一个或更多个实施方式的显示装置的制造方法中，在使非晶硅层结晶化以形成有源图案之前，非晶硅层可用氢氟酸清洗并且用氢化去离子水漂洗，这降低了有源图案的表面粗糙度。
应理解，前面的一般描述和下面的详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入并构成本说明书的一部分，附图示出了本发明的示例性实施方式并且与描述一同用于解释本发明构思。
图1是示出根据本发明的原理的多晶硅层的制造方法的流程图。
图2、图3、图4和图6是示出根据本发明的原理的多晶硅层的制造方法的剖面图，并且图5是示出根据本发明的原理的多晶硅层的制造方法的透视图。
图7是根据本发明的原理构造的结晶化的多晶硅层的示例性实施方式的平面图。
图8是根据本发明的原理构造的薄膜晶体管衬底的剖面图。
图9、图10、图11、图12、图13、图14和图15是示出图8的薄膜晶体管衬底的制造方法的剖面图。
图16是示出根据示例性实施方式的显示装置的一个代表性像素的等效电路图。
图17是示出根据本发明的原理构造的显示装置的剖面图。
图18和图19是示出图17中的显示装置的示例性制造方法的剖面图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以提供对本发明的各种示例性实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”为可互换的词，它们是采用本文中所公开的本发明构思中的一种或更多种的装置或方法的非限制性示例。然而，显而易见的是，各种示例性实施方式可在没有具体细节的情况下或者用一个或更多个等同布置的情况下实践。在其它实例中，公知的结构和装置以框图形式示出以避免不必要地混淆各种示例性实施方式。此外，各种示例性实施方式可为不同的，但不必是排他的。例如，在不背离本发明构思的情况下，示例性实施方式的具体形状、配置和特性可使用或实现在另一示例性实施方式中。
除非另有指示，否则所示的示例性实施方式应被理解为提供能够在实践中实现本发明构思的一些方式的不同细节的示例性特征。因此，除非另有指示，否则各种实施方式的特征、部件、模块、层、膜、面板、区和/或方面等(在下文中单独称为或统称为“元件”)可在不背离本发明构思的情况下，以其它方式组合、分离、互换和/或重新布置。
交叉影线和/或阴影在附图中的使用通常被提供以阐明相邻元件之间的边界。由此，除非指示，否则无论交叉影线或阴影的存在与否都不会传达或表明对特定材料、材料性能、尺寸、比例、所示元件之间的共性和/或元件的任何其它特性、属性、性能等的任何偏好或要求。此外，在附图中，出于清楚和/或描述的目的，元件的尺寸和相对尺寸可被夸大。当示例性实施方式可以以不同方式实现时，具体工艺顺序可与所描述的顺序不同地执行。例如，两个连续描述的工艺可基本上同时进行或者以与描述的顺序相反的顺序进行。而且，相同的附图标记表示相同的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，其可直接在另一元件或层上、连接到或耦接到另一元件或层，或者可存在有中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，则不存在中间元件或层。为此，术语“连接”可指示在具有或不具有中间元件的情况下的物理的、电气的和/或流体的连接。此外，D1-轴、D2-轴和D3-轴不限于直角坐标系的三个轴(诸如x-轴、y-轴和z-轴)，并且可被解释为更广泛的含义。例如，D1-轴、D2-轴和D3-轴可彼此垂直，或者可表示彼此不垂直的不同方向。为了这种公开的目的，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的集群中的至少一个”可被解释为仅X、仅Y、仅Z，或者X、Y和Z中的两个或更多个的任何组合，诸如例如XYZ、XYY、YZ和ZZ。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何和所有组合。
尽管术语“第一”、“第二”等可在本文中用于描述各种类型的元件，但是这些部件不应受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可被称为第二元件。
空间相对术语诸如“下面(beneath)”、“下方(below)”、“在…之下(under)”、“下(lower)”、“上方(above)”、“上(upper)”、“越过(over)”、“更高(higher)”、“侧(side)”(例如，如在“侧壁(sidewall)”中)等可在本文中出于描述性目的使用，并因此，用以描述如附图中所示的一个元件与另一元件的关系。除了附图中描绘的取向以外，空间相对术语还旨在包含设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随后被取向为在其它元件或特征“上方”。因此，示例性术语“下方”可包含上方和下方的取向这两者。此外，设备可为其它方式取向(例如，旋转90度或在其它取向)，并由此，本文中使用的空间相对描述词被相应地解释。
本文中所使用的术语是出于描述特定实施方式的目的，而不旨在限制。除非上下文另有明确说明，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。此外，当术语“包括(comprise)”、“包括有(comprising)”、“包含(include)”和/或“包含有(including)”在本说明书中使用时，指示所陈述的特征、整体、步骤、操作、元件、部件和/或其集群的存在，但不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其集群的存在或添加。还注意，如本文所使用的，术语“基本上(substantially)”、“约(about)”以及其它相似术语用作近似的术语而不是程度的术语，并且由此，利用于考虑本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
本文中参考作为理想化的示例性实施方式和/或中间结构的示意性图示的剖面图和/或分解图对各种示例性实施方式进行描述。由此，由例如制造技术和/或公差的结果所导致的图示的形状的变化是可预期的。因此，本文中所公开的示例性实施方式不应必须被解释为受限于特定所示的区形状，而是包括由例如制造导致的形状上的偏差。通过这种方式，图中所示的区本质上可为示意性的，并且这些区的形状可不反映装置的区的实际形状，并由此并不必须旨在限制。
除非另有限定，否则本文中所使用的所有术语(包括技术和科学术语)具有与本公开所属技术领域的普通技术人员通常理解的含义相同的含义。除非在本文中明确地这样限定，否则诸如常用词典中限定的那些术语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且不应以理想化或过于正式的含义来解释。
在下文中，将参考附图对根据示例性实施方式的多晶硅层的制造方法、薄膜晶体管衬底和薄膜晶体管衬底的制造方法以及显示装置和显示装置的制造方法进行详细解释。
在下文中，将参考图1至图7对根据示例性实施方式的多晶硅层的制造方法进行描述。
图1是示出根据本发明的原理的多晶硅层的制造方法的流程图。图2、图3、图4和图6是示出根据本发明的原理的多晶硅层的制造方法的剖面图，并且图5是示出根据本发明的原理的多晶硅层的制造方法的透视图。
参照图1和图2，可在衬底110上形成非晶硅层132(S110)。
衬底110可为包括玻璃、石英、陶瓷等的绝缘衬底。在示例性实施方式中，衬底110可为包括塑料(诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚醚酮(PEEK)、聚碳酸酯(PC)、聚芳酯、聚醚砜(PES)、聚酰亚胺(PI)等)的绝缘柔性衬底。
可在衬底110上形成缓冲层120。缓冲层120可在衬底110上方提供平坦化的表面。缓冲层120可防止杂质穿过衬底110渗透到衬底110上方。例如，缓冲层120可由氧化硅、氮化硅等形成。
可在缓冲层120上形成非晶硅层132。非晶硅层132可通过诸如低压化学气相沉积(LPCVD)、大气压化学气相沉积(APCVD)、等离子体增强化学气相沉积(PECVD)、溅射、真空蒸镀等方法形成。
可在非晶硅层132上形成天然氧化物层NOL。天然氧化物层NOL可在非晶硅层132的上部暴露于空气时形成。当天然氧化物层NOL残留在非晶硅层132上时，在随后的用于使非晶硅层132结晶化以形成多晶硅层的工艺中，可通过天然氧化物层NOL在多晶硅层的表面上形成具有相对大厚度的突起。
参照图1和图3，可清洗非晶硅层132(S120)。
非晶硅层132可使用氢氟酸210来清洗。氢氟酸210可为溶解有氟化氢(HF)的水溶液。例如，氢氟酸210可包括约0.5％的量的氟化氢。非晶硅层132可通过氢氟酸210来清洗，以去除形成在非晶硅层132上的天然氧化物层NOL。
在示例性实施方式中，非晶硅层132可被清洗约40秒至约54秒。如果清洗非晶硅层132的时间少于约40秒，则形成在非晶硅层132上的天然氧化物层NOL可能不会被充分去除。如果清洗非晶硅层132大于约54秒，则非晶硅层132可能会受到氢氟酸210的影响。
参照图1和图4，可漂洗非晶硅层132(S130)。
非晶硅层132可使用氢化去离子水220来漂洗。例如，氢化去离子水220的氢浓度可为约1.0ppm。例如，氢化去离子水220可在移动布置在固定的喷洒230下方的衬底110的情况下经由喷洒230被供给到非晶硅层132。残留在非晶硅层132上的氢氟酸210可通过用氢化去离子水220漂洗非晶硅层132来去除。
如果非晶硅层132用脱氢去离子水来漂洗，则去离子水中的氧可能残留在非晶硅层132上，并且在结晶化工艺之后可能由于氧而导致圆形缺陷可见。然而，在所示的实施方式中，非晶硅层132可用氢化去离子水220漂洗，从而防止圆形缺陷可见。
参照图1、图5和图6，可用激光束240照射非晶硅层132以形成多晶硅层134(S140)。
多晶硅层134可通过用激光束240照射非晶硅层132来形成。激光器250可间歇地产生激光束240以照射非晶硅层132。例如，激光器250可为用于产生具有相对短的波长、相对高的功率和相对高的效率的激光束240的准分子激光器。准分子激光器可包括例如惰性气体、惰性气体卤化物、卤化汞、惰性气体酸化合物和多原子准分子。惰性气体的示例为Ar2、Kr2和Xe2。惰性气体卤化物的示例为ArF、ArCl、KrF、KrCl、XeF和XeCl。卤化汞的示例为HgCl、HgBr和HgI。惰性气体酸化合物的示例为ArO、KrO和XeO。多原子准分子的示例为Kr2F和Xe2F。
在沿着第一方向D1移动衬底110时，通过用从激光器250发射的激光束240照射非晶硅层132，非晶硅层132可结晶化为多晶硅层134。激光器250可用具有在约450mJ/cm2至约500mJ/cm2的范围内的能量密度的激光束240来照射非晶硅层132。在示例性实施方式中，激光束240在第一方向D1上的宽度WB可为约480μm，并且激光束240在第一方向D1上的扫描间距可在约9μm至约30μm的范围内。例如，当扫描间距为约24μm时，激光束240可被照射到非晶硅层132的预定区约24次。如图5中所示，使用激光束240执行结晶化工艺的区可从非晶硅层132转换为多晶硅层134。
当激光束240照射在固态的非晶硅层132上时，非晶硅层132可吸收热量并变为液态。然后，非晶硅层132可释放热量并且再次变为固态。在这种情况下，晶体可从晶种生长，并且可形成晶粒134a。当在从液态变为固态的过程中非晶硅层132中的冷却速率中存在差异时，由于晶粒134a从具有高冷却速率的区朝向具有慢冷却速率的区生长，因此可在具有慢冷却速率的区中形成晶粒边界134b。
图7是根据本发明的原理构造的结晶化的多晶硅层的示例性实施方式的平面图。
参照图6和图7，可在多晶硅层134中形成多个晶粒134a。在平面图中，晶粒134a可随机排列。在示例性实施方式中，每个晶粒134a的尺寸可在约150nm至约200nm的范围内。
在执行了结晶化工艺的多晶硅层134的表面上的晶粒边界134b处可形成有突起134c。被激光束240熔化的非晶硅层132可在晶粒134a周围再结晶化，以使得可在晶粒边界134b处形成突起134c。
突起134c可从多晶硅层134的表面向上突出，并且可具有尖的尖端。突起134c可具有与从多晶硅层134的表面到突起134c的端部的距离对应的厚度(深度)TH。
多晶硅层134的表面粗糙度的均方根(RMS)值可为约4nm或更小。例如，形成在多晶硅层134的表面上的突起134c的厚度的RMS值可为约4nm或更小。
在所示的实施方式中，使用氢氟酸210的清洗工艺和使用氢化去离子水220的漂洗工艺可在结晶化工艺之前执行。因此，可减小形成在多晶硅层134的表面上的突起134c的厚度TH，并且可形成具有相对低的表面粗糙度的多晶硅层134。
在上文中对用于形成多晶硅层134的清洗工艺、漂洗工艺和结晶化工艺进行描述。然而，除了上述工艺以外，可添加用于形成多晶硅层134的工艺，或者省略上述工艺中的一些。上述工艺也可被执行多次。例如，结晶化工艺可执行两次或更多次。
在下文中，将参考图8至图15对薄膜晶体管衬底和薄膜晶体管衬底的制造方法进行描述。
图8是根据本发明的原理构造的薄膜晶体管衬底的剖面图。
参照图8，根据示例性实施方式的薄膜晶体管衬底100可包括衬底110和布置在衬底110上的薄膜晶体管TR。薄膜晶体管TR可包括顺序地堆叠的有源图案AP、栅极绝缘层140、栅电极GE、源电极SE和漏电极DE。薄膜晶体管TR可基于施加到栅电极GE的信号来执行使电流流过有源图案AP的开关操作。
薄膜晶体管TR可具有栅电极GE定位在有源图案AP上方的顶栅结构。然而，示例性实施方式不限于此，并且薄膜晶体管TR可具有栅电极GE定位在有源图案AP的下方的底栅结构。
图9、图10、图11、图12、图13、图14和图15是示出图8中的薄膜晶体管衬底的制造方法的剖面图。在下文中，与根据示例性实施方式的多晶硅层的制造方法的元件基本上相同或相似的根据示例性实施方式的薄膜晶体管衬底的制造方法的元件的描述可不被重复以避免冗余。
参照图9，可在衬底110上形成非晶硅层132。
衬底110可为包括玻璃、石英、陶瓷等的绝缘衬底。在示例性实施方式中，衬底110可为包括塑料(诸如PET、PEN、PEEK、PC、聚芳酯、PES、PI等)的绝缘柔性衬底。例如，包括氧化硅、氮化硅、非晶硅等的阻挡层可额外地形成在衬底110上。
可在衬底110上形成缓冲层120。缓冲层120可在衬底110上方提供平坦化的表面。缓冲层120可防止杂质穿过衬底110渗透到衬底110上方。
可在缓冲层120上形成非晶硅层132。非晶硅层132可通过诸如LPCVD、APCVD、PECVD、溅射、真空蒸镀等方法形成。可在非晶硅层132上形成天然氧化物层。
非晶硅层132可使用氢氟酸来清洗。例如，氢氟酸可包括约0.5％的量的氟化氢。非晶硅层132可通过氢氟酸来清洗，以去除形成在非晶硅层132上的天然氧化物层。在示例性实施方式中，非晶硅层132可被清洗约40秒至约54秒。
非晶硅层132可使用氢化去离子水来漂洗。例如，氢化去离子水的氢浓度可为约1.0ppm。残留在非晶硅层132上的氢氟酸可通过用氢化去离子水漂洗非晶硅层132来去除。
参照图10，非晶硅层132可被结晶化以形成多晶硅层134。
多晶硅层134可通过用激光束照射非晶硅层132来形成。激光器可间歇地产生激光束以照射非晶硅层132。
激光器可用具有在约450mJ/cm2至约500mJ/cm2的范围内的能量密度的激光束来照射非晶硅层132。在示例性实施方式中，激光束的宽度可为约480μm，并且激光束的扫描间距可在约9μm至约30μm的范围内。
当激光束照射在固态的非晶硅层132上时，非晶硅层132可吸收热量并变为液态。然后，非晶硅层132可释放热量并且再次变为固态。在这种情况下，晶体可从晶种生长，并且可形成晶粒。当在从液态变为固态的过程中非晶硅层132中的冷却速率中存在差异时，由于晶粒从具有高冷却速率的区朝向具有慢冷却速率的区生长，因此可在具有慢冷却速率的区中形成晶粒边界。
可在多晶硅层134中形成多个晶粒。在平面图中，晶粒可随机排列。在示例性实施方式中，晶粒的尺寸可在约150nm至约200nm的范围内。
在执行了结晶化工艺的多晶硅层134的表面上的晶粒边界处可形成有突起。突起可从多晶硅层134的表面向上突出，并且可具有尖的尖端。突起可具有与从多晶硅层134的表面到突起的端部的距离对应的厚度(深度)。
多晶硅层134的表面粗糙度的RMS值可为约4nm或更小。例如，形成在多晶硅层134的表面上的突起的厚度的RMS值可为约4nm或更小。
参照图11，可蚀刻多晶硅层134以形成多晶硅图案136。多晶硅层134可由光刻法来蚀刻。例如，可使用曝光工艺和显影工艺在多晶硅层134上形成光致抗蚀剂图案，并且多晶硅层134可使用光致抗蚀剂图案作为蚀刻停止层来蚀刻。
参照图12，可在多晶硅图案136上形成栅极绝缘层140。栅极绝缘层140可布置在缓冲层120上，并且可覆盖多晶硅图案136。栅极绝缘层140可使栅电极GE与多晶硅图案136绝缘。例如，栅极绝缘层140可由氧化硅、氮化硅等形成。
在示例性实施方式中，具有约4nm或更小的表面粗糙度的RMS值的多晶硅图案136可形成为使得多晶硅图案136可具有相对低的表面粗糙度。相应地，由形成在多晶硅图案136的表面上的突起对形成在多晶硅图案136上的栅极绝缘层140的影响可被最小化，并且栅极绝缘层140可为相对薄的。例如，栅极绝缘层140的厚度(深度)可在约30nm至约200nm的范围内。
参照图13，栅电极GE可形成在栅极绝缘层140上。
栅电极GE可与多晶硅图案136重叠。栅电极GE可包括金(Au)、银(Ag)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、镁(Mg)、铬(Cr)、钨(W)、钼(Mo)、钛(Ti)或它们的合金，并且可具有包括不同金属层的单层结构或多层结构。例如，栅电极GE可包括Mo、Al和Mo的三层、Cu和Ti的双层等。
例如，栅极绝缘层140上可形成有第一金属层和与多晶硅图案136重叠的光致抗蚀剂图案。然后，第一金属层可使用光致抗蚀剂图案来蚀刻以形成栅电极GE。
参照图14，可将离子注入到多晶硅图案136的一部分中以形成有源图案AP。
多晶硅图案136可用离子注入工艺部分地掺杂，以使得可形成包括源区SR、沟道区CR和漏区DR的有源图案AP。离子可为n型杂质或p型杂质。
离子可不被掺杂并且残留在多晶硅图案136的与栅电极GE重叠的一部分中，从而形成沟道区CR。多晶硅图案136的掺杂有离子的部分可具有增加的导电性并且可具有导电性能，以使得可形成源区SR和漏区DR。沟道区CR可形成在源区SR与漏区DR之间。
在示例性实施方式中，可通过以比离子注入工艺的浓度更低的浓度掺杂杂质，可分别在沟道区CR与源区SR之间以及在沟道区CR与漏区DR之间形成低浓度掺杂区。低浓度掺杂区可用作有源图案AP中的缓冲器，以使得可改善薄膜晶体管TR的电特性。
参照图15，可在栅电极GE上形成绝缘中间层150。绝缘中间层150可布置在栅极绝缘层140上，并且可覆盖栅电极GE。绝缘中间层150可使源电极SE和漏电极DE与栅电极GE绝缘。
绝缘中间层150可包括无机绝缘层、有机绝缘层或它们的组合物。例如，绝缘中间层150可包括氧化硅、氮化硅、碳化硅或它们的组合物，并且也可包括绝缘金属氧化物，诸如氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。当绝缘中间层150包括有机绝缘层时，绝缘中间层150可包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂、苯并环丁烯(BCB)等。
然后，绝缘中间层150和栅极绝缘层140可被部分地蚀刻以形成分别暴露源区SR和漏区DR的第一接触孔CH1和第二接触孔CH2。
参照图8，分别电连接到有源图案AP的源区SR和漏区DR的源电极SE和漏电极DE可形成在绝缘中间层150上。
例如，第二金属层可形成在绝缘中间层150上并且被图案化以形成与源区SR接触的源电极SE和与漏区DR接触的漏电极DE。例如，源电极SE和漏电极DE中的每个可包括Au、Ag、Al、Cu、Ni、Pt、Mg、Cr、W、Mo、Ti或它们的合金，并且可具有包括不同金属层的单层结构或多层结构。例如，源电极SE和漏电极DE中的每个可包括Mo、Al和Mo的三层、Cu和Ti的双层等。
在所示的实施方式中，可在结晶化工艺之前执行使用氢氟酸的清洗工艺和使用氢化去离子水的漂洗工艺，以使得可形成具有经改善的特性(诸如阈值电压、磁滞等)的薄膜晶体管TR。
在下文中，将参考图16至图19对显示装置和显示装置的制造方法进行描述。
参照图16，根据示例性实施方式的显示装置可包括信号线和连接到信号线并且排列为基本矩阵形式的多个像素PX。
信号线可包括用于传输栅极信号(或扫描信号)的栅极线GL、用于传输数据电压的数据线DL和用于传输驱动电压ELVDD的驱动电压线PL。栅极线GL可沿着基本行方向延伸。数据线DL和驱动电压线PL可与栅极线GL交叉，并且可沿着基本列方向延伸。每个像素PX可包括驱动晶体管TR1、开关晶体管TR2、存储电容器CST和有机发光二极管OLED。
驱动晶体管TR1可包括连接到开关晶体管TR2的控制端子、连接到驱动电压线PL的输入端子以及连接到有机发光二极管OLED的输出端子。驱动晶体管TR1可将其幅度取决于驱动晶体管TR1的控制端子和输出端子之间的电压而变化的输出电流Id传输到有机发光二极管OLED。
开关晶体管TR2可包括连接到栅极线GL的控制端子、连接到数据线DL的输入端子以及连接到驱动晶体管TR1的输出端子。开关晶体管TR2可响应于施加到栅极线GL的栅极信号而将施加到数据线DL的数据电压传输到驱动晶体管TR1。
存储电容器CST可连接驱动晶体管TR1的控制端子和输入端子。存储电容器CST可存储施加到驱动晶体管TR1的控制端子的数据电压，并且可在开关晶体管TR2关断之后保持数据电压。
有机发光二极管OLED可包括与驱动晶体管TR1的输出端子连接的阳极和与公共电压ELVSS连接的阴极。有机发光二极管OLED可发射取决于驱动晶体管TR1的输出电流Id而具有不同亮度的光以显示图像。
在示例性实施方式中，每个像素PX可包括两个薄膜晶体管TR1和TR2以及一个存储电容器CST，然而示例性实施方式不限于此。例如，在其它示例性实施方式中，每个像素PX可包括三个或更多个薄膜晶体管和两个或更多个电容器。
图17是示出根据示例性实施方式的显示装置的剖面图。
参照图17，根据示例性实施方式的显示装置可包括衬底110、布置在衬底110上的薄膜晶体管TR1以及布置在薄膜晶体管TR1上的显示元件。在示例性实施方式中，显示装置可包括有机发光二极管OLED作为显示元件。然而，所示的实施方式不限于此，并且在其它示例性实施方式中，显示装置可包括液晶元件、电泳元件、电润湿元件等。
图17中所示的薄膜晶体管TR1和有机发光二极管OLED可分别对应于图16中所示的驱动晶体管TR1和有机发光二极管OLED。根据示例性实施方式的显示装置可包括根据图8中所示的示例性实施方式的薄膜晶体管衬底100。
有机发光二极管OLED可包括顺序地堆叠的第一电极E1、发射层180和第二电极E2。有机发光二极管OLED可基于从薄膜晶体管TR1接收的驱动电流来发光以显示图像。
图18和图19是示出图17中的显示装置的示例性制造方法的剖面图。在下文中，与根据示例性实施方式的薄膜晶体管衬底的制造方法的元件基本上相同或相似的根据示例性实施方式的显示装置的制造方法的元件的描述可不被重复以避免冗余。
参照图18，可在薄膜晶体管TR1上形成第一电极E1。
首先，可在源电极SE和漏电极DE上形成平坦化层(或钝化层)160。平坦化层160可布置在绝缘中间层150上，并且可覆盖源电极SE和漏电极DE。
平坦化层160可包括无机绝缘层、有机绝缘层或它们的组合物。例如，平坦化层160可具有包括氮化硅或氧化硅的单层结构或多层结构。当平坦化层160包括有机绝缘层时，平坦化层160可包括聚酰亚胺、聚酰胺、丙烯酸树脂、酚醛树脂、BCB等。
然后，可对平坦化层160进行图案化以形成暴露漏电极DE的接触孔。
然后，可在平坦化层160上形成第一电极E1。第一电极E1可连接到漏电极DE。例如，第三金属层可形成在平坦化层160上并且被图案化以形成与漏电极DE接触的第一电极E1。
第一电极E1可为显示装置的像素电极。取决于显示装置的发射类型，第一电极E1可形成为透射电极或反射电极。当第一电极E1形成为透射电极时，第一电极E1可包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌锡(ZTO)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。当第一电极E1形成为反射电极时，第一电极E1可包括Au、Ag、Al、Cu、Ni、Pt、Mg、Cr、W、Mo、Ti等，并且可具有包括使用于透射电极中的材料的多层结构。
然后，可在平坦化层160上形成像素限定层170。像素限定层170可具有暴露第一电极E1的至少一部分的开口部。例如，像素限定层170可包括有机绝缘材料。
参照图19，可在第一电极E1上形成发射层180。
发射层180可形成在由像素限定层170的开口部暴露的第一电极E1的上表面上。例如，发射层180可通过诸如丝网印刷、喷墨印刷、蒸镀等方法来形成。
发射层180可包括低分子量聚合物或高分子量聚合物。例如，发射层180可包括铜酞菁、N,N'-二苯基联苯胺、三-(8-羟基喹啉)铝等作为低分子量聚合物。发射层180可包括聚(3,4-亚乙二氧基噻吩)、聚苯胺、聚苯撑亚乙烯基、聚芴等作为高分子量聚合物。
在示例性实施方式中，发射层180可发射红色光、绿色光或蓝色光。在另一示例性实施方式中，当发射层180发射白色光时，发射层180可具有包括红色发射层、绿色发射层和蓝色发射层的多层结构，或者包括红色发射材料、绿色发射材料和蓝色发射材料的单层结构。
在示例性实施方式中，还可在第一电极E1与发射层180之间形成空穴注入层和/或空穴传输层，或者还可在发射层180上形成电子传输层和/或电子注入层。
参照图17，可在发射层180上形成第二电极E2。
第二电极E2可为显示装置的公共电极。取决于显示装置的发射类型，第二电极E2可形成为透射电极或反射电极。例如，当第二电极E2形成为透射电极时，第二电极E2可包括锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、镁(Mg)或它们的组合物。
显示装置可为光朝向第二电极E2发射的顶部发射型。然而，示例性实施方式不限于此，并且显示装置也可为底部发射型。
根据示例性实施方式的显示装置可应用于包括在计算机、笔记本电脑、移动电话、智能电话、智能平板、PMP、PDA、MP3播放器等中的显示装置。
尽管已在本文中描述了多晶硅层的制造方法、薄膜晶体管衬底及其制造方法以及显示装置及其制造方法的特定示例性实施方式和实现方式，但是其它实施方式和修改将从本描述中显而易见。相应地，对于本领域普通技术人员显而易见的是，本发明构思不限于这些实施方式，而是限于随附的权利要求书的较宽的范围以及各种显而易见的变型和等同布置。

Claims (27)

1.一种用于显示装置的多晶硅层的制造方法，所述方法包括以下步骤：
在衬底上形成非晶硅层；
用氢氟酸清洗所述非晶硅层；
用氢化去离子水漂洗所述非晶硅层；以及
用激光束照射所述非晶硅层以形成多晶硅层。
2.如权利要求1所述的方法，其中，所述氢氟酸包括0.5％的量的氟化氢。
3.如权利要求1所述的方法，其中，所述非晶硅层被清洗40秒至54秒。
4.如权利要求1所述的方法，其中，
在形成所述非晶硅层的步骤期间，在所述非晶硅层上形成天然氧化物层，以及
在清洗所述非晶硅层的步骤期间，去除所述天然氧化物层。
5.如权利要求1所述的方法，其中，所述氢化去离子水具有1.0ppm的氢浓度。
6.如权利要求1所述的方法，其中，所述激光束具有在450mJ/cm2至500mJ/cm2的范围内的能量密度。
7.如权利要求1所述的方法，其中，所述激光束具有480μm的宽度，以及
所述激光束具有在9μm至30μm的范围内的扫描间距。
8.如权利要求1所述的方法，其中，所述多晶硅层具有4nm或更小的均方根值的表面粗糙度。
9.如权利要求1所述的方法，其中，在形成所述多晶硅层的步骤之后，在所述多晶硅层的表面上形成突起，以及
所述突起具有尖的尖端。
10.如权利要求1所述的方法，其中，所述多晶硅层具有在150nm至200nm的范围内的晶粒尺寸。
11.如权利要求1所述的方法，其中，所述多晶硅层具有随机排列的晶粒。
12.如权利要求1所述的方法，还包括以下步骤：
在形成所述非晶硅层之前，在所述衬底上形成缓冲层。
13.一种显示装置，包括：
衬底；
薄膜晶体管，所述薄膜晶体管布置在所述衬底上；以及
显示元件，所述显示元件布置在所述薄膜晶体管上，
其中，所述薄膜晶体管包括：
有源图案，所述有源图案布置在所述衬底上，所述有源图案具有4nm或更小的均方根值的表面粗糙度；
栅极绝缘层，所述栅极绝缘层布置在所述有源图案上；以及
栅电极，所述栅电极布置在所述栅极绝缘层上。
14.如权利要求13所述的显示装置，其中，所述有源图案的表面上形成有突起，以及
所述突起具有尖的尖端。
15.如权利要求13所述的显示装置，其中，所述有源图案具有在150nm至200nm的范围内的晶粒尺寸。
16.如权利要求13所述的显示装置，其中，所述有源图案包括随机排列的晶粒。
17.如权利要求13所述的显示装置，其中，所述有源图案包括源区、漏区和形成在所述源区与所述漏区之间的沟道区。
18.如权利要求17所述的显示装置，其中，所述栅电极与所述有源图案的所述沟道区重叠。
19.如权利要求17所述的显示装置，其中，所述薄膜晶体管还包括：布置在所述栅电极上的源电极和漏电极，所述源电极和所述漏电极分别电连接到所述有源图案的所述源区和所述漏区。
20.如权利要求13所述的显示装置，其中，所述显示元件包括：
第一电极，所述第一电极电连接到所述薄膜晶体管；
发射层，所述发射层布置在所述第一电极上；以及
第二电极，所述第二电极布置在所述发射层上。
21.一种显示装置的制造方法，所述方法包括以下步骤：
在衬底上形成非晶硅层；
用氢氟酸清洗所述非晶硅层；
用氢化去离子水漂洗所述非晶硅层；
用激光束照射所述非晶硅层以形成多晶硅层；
蚀刻所述多晶硅层以形成多晶硅图案；
在所述多晶硅图案上形成栅极绝缘层；
在所述栅极绝缘层上形成栅电极；
将离子注入在所述多晶硅图案的一部分处以形成有源图案；以及
在所述栅电极上形成显示元件。
22.如权利要求21所述的方法，其中，所述氢氟酸包括0.5％的量的氟化氢。
23.如权利要求21所述的方法，其中，清洗所述非晶硅层的所述步骤包括：
清洗40秒至54秒。
24.如权利要求21所述的方法，其中，用所述氢化去离子水漂洗所述非晶硅层的所述步骤包括：
用具有1.0ppm的氢浓度的所述氢化去离子水进行漂洗。
25.如权利要求21所述的方法，其中，用所述激光束照射所述非晶硅层的所述步骤包括：
用具有在450mJ/cm2至500mJ/cm2的范围内的能量密度的所述激光束来进行照射。
26.如权利要求21所述的方法，还包括以下步骤：
在所述栅电极上形成源电极和漏电极，所述源电极和所述漏电极电连接到所述有源图案。
27.如权利要求21所述的方法，其中，形成所述显示元件的所述步骤包括以下步骤：
在所述栅电极上形成第一电极，所述第一电极电连接到所述有源图案；
在所述第一电极上形成发射层；以及
在所述发射层上形成第二电极。
CN201911112877.9A 2018-11-19 2019-11-14 多晶硅层的制造方法、显示装置及显示装置的制造方法 Pending CN111199878A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0142225 2018-11-19
KR1020180142225A KR20200058622A (ko) 2018-11-19 2018-11-19 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN111199878A true CN111199878A (zh) 2020-05-26

Family

ID=70728007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911112877.9A Pending CN111199878A (zh) 2018-11-19 2019-11-14 多晶硅层的制造方法、显示装置及显示装置的制造方法

Country Status (3)

Country Link
US (2) US11164919B2 (zh)
KR (1) KR20200058622A (zh)
CN (1) CN111199878A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200111868A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
KR20210117387A (ko) 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR20220019145A (ko) 2020-08-06 2022-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220033596A (ko) 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
KR20220088571A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237600A (ja) * 2001-02-08 2002-08-23 Seiko Epson Corp 薄膜トランジスタの製造方法
US20040042307A1 (en) * 2000-12-28 2004-03-04 Tadahiro Ohmi Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
CN102270570A (zh) * 2010-06-03 2011-12-07 三星移动显示器株式会社 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP2005260040A (ja) * 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
KR20060058987A (ko) 2004-11-26 2006-06-01 삼성전자주식회사 게이트 라인 구동 회로와, 이를 갖는 표시 장치와, 이의구동 장치 및 방법
KR100953657B1 (ko) * 2007-11-13 2010-04-20 삼성모바일디스플레이주식회사 박막트랜지스터 및 그 제조방법과 이를 구비하는유기전계발광표시장치
KR100959109B1 (ko) * 2007-12-24 2010-05-26 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법과, 그를 구비하는평판표시장치
KR102179973B1 (ko) 2013-12-05 2020-11-18 삼성디스플레이 주식회사 레이저 결정화 장치 및 이를 이용하여 제조한 유기 발광 표시 장치
KR102487959B1 (ko) 2015-11-20 2023-01-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판과 이를 구비한 표시 장치 및 그 박막 트랜지스터 표시판의 제조 방법
KR102497781B1 (ko) 2017-09-29 2023-02-08 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터
CN108962957B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20200111868A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
US11018188B2 (en) * 2019-06-03 2021-05-25 International Business Machines Corporation Three-dimensional stackable multi-layer cross-point memory with bipolar junction transistor selectors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042307A1 (en) * 2000-12-28 2004-03-04 Tadahiro Ohmi Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
JP2002237600A (ja) * 2001-02-08 2002-08-23 Seiko Epson Corp 薄膜トランジスタの製造方法
CN102270570A (zh) * 2010-06-03 2011-12-07 三星移动显示器株式会社 使硅层结晶的方法及使用该方法形成薄膜晶体管的方法

Also Published As

Publication number Publication date
US20200161389A1 (en) 2020-05-21
KR20200058622A (ko) 2020-05-28
US11164919B2 (en) 2021-11-02
US20220102447A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US11164919B2 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
US9520455B2 (en) Organic light emitting display and method of fabricating the same
US8822995B2 (en) Display substrate and method of manufacturing the same
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
JP2006190640A (ja) 液晶表示装置及びその製造方法
US11942481B2 (en) Display device including polycrystalline silicon layer, method of manufacturing polycrystalline silicon layer, and method of manufacturing display device
JP2006178449A (ja) 薄膜トランジスタ表示板
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
JP6142300B2 (ja) 薄膜トランジスタの製造方法
US11145703B2 (en) Display device and method of manufacturing the same
CN103854975A (zh) 多晶硅层的制造方法和有机发光显示设备及其制造方法
CN106920814B (zh) Oled像素版图以及oled器件的制造方法
KR101911509B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20220199721A1 (en) Method of manufacturing polycrystalline silicon layer, display device, and method of manufacturing display device
US20220216285A1 (en) Method of manufacturing display device
US11715739B2 (en) Display device and manufacturing method thereof
KR20130027023A (ko) 표시 장치, 표시 장치에 사용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법
US20240032339A1 (en) Display device and method for fabricating the same
CN115955865A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination