CN108962957B - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN108962957B
CN108962957B CN201810839868.9A CN201810839868A CN108962957B CN 108962957 B CN108962957 B CN 108962957B CN 201810839868 A CN201810839868 A CN 201810839868A CN 108962957 B CN108962957 B CN 108962957B
Authority
CN
China
Prior art keywords
region
layer
area
polycrystalline silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810839868.9A
Other languages
English (en)
Other versions
CN108962957A (zh
Inventor
田雪雁
屈财玉
刘政
殷新社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810839868.9A priority Critical patent/CN108962957B/zh
Publication of CN108962957A publication Critical patent/CN108962957A/zh
Priority to PCT/CN2019/097710 priority patent/WO2020020294A1/zh
Priority to US16/631,002 priority patent/US11302761B2/en
Application granted granted Critical
Publication of CN108962957B publication Critical patent/CN108962957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开一种显示基板及其制造方法、显示装置，属于显示技术领域。该方法包括：在衬底基板上形成遮光层，遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同；在第一区域和第二区域中的每个区域上形成多晶硅层，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同。本发明形成的多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。本发明用于显示基板制造。

Description

显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active Matrix/Organic Light EmittingDiode；简称：AMOLED)显示装置具有高画质、低功耗、宽视角、超轻薄及响应时间短等优点，成为未来显示技术的最好选择。
AMOLED显示装置的主要显示部件为AMOLED显示基板，AMOLED显示基板包括衬底基板，衬底基板具有显示区域、栅极驱动电路区域和源极驱动电路区域，显示区域用于形成显示单元，栅极驱动电路区域用于形成栅极驱动电路，源极驱动电路区域用于形成源极驱动电路，显示单元、栅极驱动电路区域和源极驱动电路均包括薄膜晶体管(英文：Thin FilmTransistor；简称：TFT)，TFT包括依次设置的栅极、栅绝缘层、多晶硅层和源漏极层。目前，在形成TFT的多晶硅层时，可以先在栅绝缘层上沉积非晶硅，然后采用准分子激光退火(英文：Excimer Laser Annealing；简称：ELA)工艺对非晶硅进行退火得到多晶硅，之后通过一次构图工艺对多晶硅进行处理，得到每个TFT的多晶硅层。采用此方法形成的多晶硅层中，显示单元的多晶硅层、栅极驱动电路的多晶硅层和源极驱动电路的多晶硅层的晶形相同。
但是，栅极驱动电路和源极驱动电路对TFT的多晶硅层的晶形的要求不同，而上述方法形成的多晶硅层中，栅极驱动电路的多晶硅层的晶形与源极驱动电路的多晶硅层的晶形相同，因此，上述方法形成的多晶硅层难以满足栅极驱动电路和源极驱动电路对TFT的要求。
发明内容
本发明提供一种显示基板及其制造方法、显示装置，可以满足栅极驱动电路和源极驱动电路对TFT的要求。本发明的技术方案如下：
第一方面，提供一种显示基板的制造方法，所述方法包括：
在衬底基板上形成遮光层，所述遮光层具有第一区域和第二区域，所述第一区域用于形成栅极驱动电路中的TFT的多晶硅层，所述第二区域用于形成源极驱动电路中的TFT的多晶硅层，所述第一区域的尺寸与所述第二区域的尺寸不同；
在所述第一区域和所述第二区域中的每个区域上形成多晶硅层，所述第一区域上的多晶硅层的晶形与所述第二区域上的多晶硅层的晶形不同。
可选的，所述遮光层还具有第三区域，所述第三区域用于形成透明显示区域中的TFT的多晶硅层，所述第三区域的尺寸与所述第一区域的尺寸不同，所述方法还包括：在所述第三区域上形成有多晶硅层。
可选的，所述在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，所述遮光层包括第一凸起结构、第二凸起结构和第三凸起结构，所述第一区域为所述第一凸起结构所在区域，所述第二区域为所述第二凸起结构所在区域，所述第三区域为所述第三凸起结构所在区域。
可选的，所述第一凸起结构、所述第二凸起结构和所述第三凸起结构均为遮光块。
可选的，所述在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，所述遮光层包括第一凹陷结构和第二凹陷结构，所述第一区域为所述第一凹陷结构所在区域，所述第二区域为所述第二凹陷结构所在区域。
可选的，所述第一凹陷结构和所述第二凹陷结构均为孔结构。
可选的，所述第一区域的尺寸小于或等于5微米，所述第二区域的尺寸和所述第三区域的尺寸均大于5微米；
所述第一区域上的多晶硅层的晶形为六方晶形，所述第二区域上的多晶硅层的晶形和所述第三区域上的多晶硅层的晶形均为四方晶形。
可选的，在所述第一区域和所述第二区域中的每个区域上形成多晶硅层之前，所述方法还包括：在形成有所述遮光层的衬底基板上形成缓冲层；
所述在所述第一区域和所述第二区域中的每个区域上形成多晶硅层，包括：在所述第一区域和所述第二区域中的每个区域在所述缓冲层的对应区域上形成多晶硅层。
可选的，所述缓冲层包括依次设置的氮化硅层和二氧化硅层，所述在形成有所述遮光层的衬底基板上形成缓冲层，包括：
在形成有所述遮光层的衬底基板上形成氮化硅层；
在形成有所述氮化硅层的衬底基板上形成二氧化硅层。
可选的，所述在所述第一区域和所述第二区域中的每个区域上形成多晶硅层，包括：
在形成有所述遮光层的衬底基板上形成非晶硅层；
采用准分子激光退火ELA工艺对所述非晶硅层进行退火处理，使非晶硅转化为多晶硅；
通过一次构图工艺对退火后的非晶硅层进行处理，使所述第一区域和所述第二区域中的每个区域上形成多晶硅层。
可选的，所述准分子激光退火ELA工艺的参数包括：激光脉冲频率为300赫兹，重叠率为92％～98％，激光扫描速率为9.6毫米每秒～2.4毫米每秒，激光能量密度为300兆焦耳每平方厘米～500兆焦耳每平方厘米。
第二方面，提供一种显示基板，所述显示基板采用第一方面或第一方面的任一可选方式所述的方法制成，所述显示基板包括衬底基板以及设置在所述衬底基板上的遮光层，所述遮光层具有第一区域和第二区域，所述第一区域和所述第二区域中的每个区域上形成有多晶硅层，所述第一区域上的多晶硅层为栅极驱动电路中的TFT的多晶硅层，所述第二区域上的多晶硅层为源极驱动电路中的TFT的多晶硅层，所述第一区域上的多晶硅层的晶形与所述第二区域上的多晶硅层的晶形不同。
可选的，所述遮光层还具有第三区域，所述第三区域上形成有多晶硅层，所述第三区域上的多晶硅层为透明显示区域中的TFT的多晶硅层。
可选的，所述遮光层包括第一凸起结构、第二凸起结构和第三凸起结构，所述第一区域为所述第一凸起结构所在区域，所述第二区域为所述第二凸起结构所在区域，所述第三区域为所述第三凸起结构所在区域。
可选的，所述第一凸起结构、所述第二凸起结构和所述第三凸起结构均为遮光块。
可选的，所述遮光层包括第一凹陷结构和第二凹陷结构，所述第一区域为所述第一凹陷结构所在区域，所述第二区域为所述第二凹陷结构所在区域。
可选的，所述第一凹陷结构和所述第二凹陷结构均为孔结构。
可选的，所述第一区域的尺寸小于或等于5微米，所述第二区域的尺寸和所述第三区域的尺寸均大于5微米；
所述第一区域上的多晶硅层的晶形为六方晶形，所述第二区域上的多晶硅层的晶形和所述第三区域上的多晶硅层的晶形均为四方晶形。
可选的，所述显示基板还包括：设置在所述遮光层与所述多晶硅层之间的缓冲层。
可选的，所述缓冲层包括依次设置的氮化硅层和二氧化硅层。
第三方面，提供一种显示装置，所述显示装置包括第二方面或第二方面的任一可选方式所述的显示基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的显示基板及其制造方法，显示装置，由于遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同，因此，多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示基板的制造方法的方法流程图；
图2是本发明实施例提供的另一种显示基板的制造方法的方法流程图；
图3是本发明实施例提供的一种在衬底基板上形成遮光层后的示意图；
图4是本发明实施例提供的另一种在衬底基板上形成遮光层后的示意图；
图5是本发明实施例提供的一种遮光层的示意图；
图6是本发明实施例提供的一种在形成有遮光层的衬底基板上形成缓冲后的示意图；
图7是本发明实施例提供的另一种在形成有遮光层的衬底基板上形成缓冲后的示意图；
图8是本发明实施例提供的一种在第一区域和第二区域中的每个区域在缓冲层的对应区域上形成多晶硅层后的示意图；
图9是本发明实施例提供的另一种在第一区域和第二区域中的每个区域在缓冲层的对应区域上形成多晶硅层后的示意图；
图10是本发明实施例提供的第一区域在缓冲层的对应区域上的多晶硅层的示意图；
图11是本发明实施例提供的第二区域在缓冲层的对应区域上的多晶硅层的示意图；
图12是本发明实施例提供的再一种显示基板的制造方法的方法流程图；
图13是本发明实施例提供的一种在衬底基板上形成遮光层后的示意图；
图14是本发明实施例提供的一种在形成有遮光层的衬底基板上形成缓冲后的示意图；
图15是本发明实施例提供的一种在第一区域、第二区域和第三区域中的每个区域在缓冲层的对应区域上形成多晶硅层后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在AMOLED显示基板的制造过程中，形成多晶硅层的工艺包括准分子激光退火(英文：Excimer Laser Annealing；简称：ELA)工艺、固相晶化(英文：Solid phasecrystallization；简称：SPC)工艺或金属诱导晶化(英文：Metal inducescrystallization；简称：MIC)工艺，而采用ELA工艺形成多晶硅层是唯一已经实现量产的方法。但是，采用ELA工艺形成的多晶硅层难以满足栅极驱动电路和源极驱动电路对TFT的要求。本发明实施例提供的方法制造的多晶硅层可以满足栅极驱动电路和源极驱动电路对TFT的要求。本发明的详细描述请参考下述实施例。
请参考图1，其示出了本发明实施例提供的一种显示基板的制造方法的方法流程图，参见图1，该方法包括：
步骤101、在衬底基板上形成遮光层，遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同。
步骤102、在第一区域和第二区域中的每个区域上形成多晶硅层，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同。
综上所述，本发明实施例提供的显示基板的制造方法，由于遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同，因此，多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。
进一步地，遮光层还具有第三区域，第三区域用于形成透明显示区域中的TFT的多晶硅层，第三区域的尺寸与第一区域的尺寸不同，该方法还包括：在第三区域上形成有多晶硅层。
可选的，在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，遮光层包括第一凸起结构、第二凸起结构和第三凸起结构，第一区域为第一凸起结构所在区域，第二区域为第二凸起结构所在区域，第三区域为第三凸起结构所在区域。
可选的，第一凸起结构、第二凸起结构和第三凸起结构均为遮光块。
可选的，在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，遮光层包括第一凹陷结构和第二凹陷结构，第一区域为第一凹陷结构所在区域，第二区域为第二凹陷结构所在区域。
可选的，第一凹陷结构和第二凹陷结构均为孔结构。
可选的，第一区域的尺寸小于或等于5微米，第二区域的尺寸和第三区域的尺寸均大于5微米；
第一区域上的多晶硅层的晶形为六方晶形，第二区域上的多晶硅层的晶形和第三区域上的多晶硅层的晶形均为四方晶形。
可选的，在第一区域和第二区域中的每个区域上形成多晶硅层之前，该方法还包括：在形成有遮光层的衬底基板上形成缓冲层；
在第一区域和第二区域中的每个区域上形成多晶硅层，包括：在第一区域和第二区域中的每个区域在缓冲层的对应区域上形成多晶硅层。
可选的，缓冲层包括依次设置的氮化硅层和二氧化硅层，在形成有遮光层的衬底基板上形成缓冲层，包括：
在形成有遮光层的衬底基板上形成氮化硅层；
在形成有氮化硅层的衬底基板上形成二氧化硅层。
可选的，在第一区域和第二区域中的每个区域上形成多晶硅层，包括：
在形成有遮光层的衬底基板上形成非晶硅层；
采用准分子激光退火ELA工艺对非晶硅层进行退火处理，使非晶硅转化为多晶硅；
通过一次构图工艺对退火后的非晶硅层进行处理，使第一区域和第二区域中的每个区域上形成多晶硅层。
可选的，准分子激光退火ELA工艺的参数包括：激光脉冲频率为300赫兹，重叠率为92％～98％，激光扫描速率为9.6毫米每秒～2.4毫米每秒，激光能量密度为300兆焦耳每平方厘米～500兆焦耳每平方厘米。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
请参考图2，其示出了本发明实施例提供的另一种显示基板的制造方法的方法流程图，参见图2，该方法包括：
步骤201、在衬底基板上形成遮光层，遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同。
其中，衬底基板可以为透明基板，其可以是采用玻璃、石英或透明树脂等具有一定坚固性的导光且非金属材料制成的基板，或者，衬底基板可以为采用聚酰亚胺(英文：Polyimide；简称：PI)制成的柔性透明基板。
在本实施例中，遮光层具有多个第一区域和多个第二区域，每个第一区域用于形成栅极驱动电路中的一个TFT的多晶硅层，每个第二区域用于形成源极驱动电路中的一个TFT的多晶硅层。其中，第一区域的尺寸可以小于或等于5um(微米)，第二区域的尺寸可以大于5um。示例的，第一区域的尺寸为3um、4um或5um，第二区域的尺寸为8um、10um、15um、20um或40um。在本发明实施例中，第一区域的尺寸可以根据栅极驱动电路中的TFT的沟道的长度确定，第二区域的尺寸可以根据源极驱动电路中的TFT的沟道的长度确定。
可选的，可以先对衬底基板进行清洗，然后在衬底基板上形成遮光(英文：Lightshield；简称：LS)层。本实施例中，在衬底基板上形成遮光层可以包括以下两种实现方式：
第一种实现方式：在衬底基板上形成遮光层，遮光层包括第一凸起结构和第二凸起结构，第一区域为第一凸起结构所在区域，第二区域为第二凸起结构所在区域。
请参考图3，其示出了本发明实施例提供的一种在衬底基板01上形成遮光层02后的示意图，遮光层02包括多个第一凸起结构021a(图4中仅示出一个)和多个第二凸起结构022a(图4中仅示出一个)，第一凸起结构021a和第二凸起结构022a均为遮光块，遮光层02具有多个第一区域(图3中未标出)和多个第二区域(图3中未标出)，每个第一区域为一个第一凸起结构021a所在区域，每个第二区域为一个第二凸起结构022a所在区域。在该第一种实现方式中，第一区域的尺寸也即是第一凸起结构021a的尺寸，第二区域的尺寸也即是第二凸起结构022a的尺寸，由于第一区域的尺寸与第二区域的尺寸不同，因此第一凸起结构021a的尺寸与第二凸起结构022a的尺寸不同。可选的，第一凸起结构021a和第二凸起结构022a均为遮光块，因此，第一凸起结构021a的尺寸和第二凸起结构022a的尺寸也即是遮光块的尺寸，当遮光块的横截面为正方形时，遮光块的尺寸为遮光块的横截面的边长，遮光块的横截面为遮光块上平行于衬底基板01的板面的平面。
在本发明实施例中，遮光层02可以采用金属Mo(中文：钼)形成，遮光层02的厚度的取值范围可以为50～250nm(纳米)。示例地，可以采用磁控溅射工艺在衬底基板01上溅射一层50～250nm厚度的金属Mo，得到金属Mo材质层，然后通过一次构图工艺对金属Mo材质层进行处理得到遮光层02。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对金属Mo材质层进行处理得到遮光层02可以包括：在金属Mo材质层上涂覆一层光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对金属Mo材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，金属Mo材质层上非曝光区对应的区域形成第一凸起结构021a和第二凸起结构022a，从而得到遮光层02。
需要说明的是，由于第一凸起结构021a的尺寸与第二凸起结构022a的尺寸不同，因此，在采用掩膜版对光刻胶层进行曝光时，可以采用具有两种不同掩膜图形的掩膜版对光刻胶层进行曝光，以形成第一凸起结构021a和第二凸起结构022a。此外，还可以通过两次构图工艺对金属Mo材质层进行处理，以得到第一凸起结构021a和第二凸起结构022a。还需要说明的是，本发明实施例是以采用正性光刻胶形成遮光层02为例进行说明的，当然，还可以采用负性光刻胶形成遮光层02，本发明实施例在此不再赘述。
第二种实现方式：在衬底基板上形成遮光层，遮光层包括第一凹陷结构和第二凹陷结构，第一区域为第一凹陷结构所在区域，第二区域为第二凹陷结构所在区域。
请参考图4，其示出了本发明实施例提供的另一种在衬底基板01上形成遮光层02后的示意图，遮光层02包括多个第一凹陷结构021b(图4中仅示出一个)和多个第二凹陷结构022b(图4中仅示出一个)，第一凹陷结构021b和第二凹陷结构022b均为孔结构，遮光层02具有多个第一区域(图4中未标出)和多个第二区域(图4中未标出)，每个第一区域为一个第一凹陷结构021b所在区域，每个第二区域为一个第二凹陷结构022b所在区域。在该第二种实现方式中，第一区域的尺寸也即是第一凹陷结构021b的尺寸，第二区域的尺寸也即是第二凹陷结构022b的尺寸，由于第一区域的尺寸与第二区域的尺寸不同，因此第一凹陷结构021b的尺寸与第二凹陷结构022b的尺寸不同。可选的，第一凹陷结构021b和第二凹陷结构022b均为孔结构，因此，第一凹陷结构021b的尺寸和第二凹陷结构022b的尺寸也即是孔结构的尺寸，孔结构可以为矩形孔或圆形孔，当孔结构为矩形孔时，孔结构的尺寸为孔结构的开口面的边长，当孔结构为圆形孔时，孔结构的尺寸为孔结构的开口面的直径。如图5所示，其示出了本发明实施例提供的一种遮光层02的示意图，在该图2所示的遮光层02中，孔结构为圆形孔。
需要说明的是，该第二种实现方式形成遮光层02的过程与上述第一种实现方式相同或类似，但是，在采用刻蚀工艺对金属Mo材质层上完全曝光区对应的区域进行刻蚀之后，金属Mo材质层上完全曝光区对应的区域形成第一凹陷结构021b和第二凹陷结构022b，本发明实施例在此不再赘述。
步骤202、在形成有遮光层的衬底基板上形成缓冲层。
图6和图7是本发明实施例提供的在形成有遮光层02的衬底基板01上形成缓冲(英文：Buffer)层03后的示意图，其中，图6中的遮光层02包括遮光块，图7中的遮光层02包括孔结构。可选的，缓冲层03为双层结构(图6和图7中均未示出)，包括依次设置的氮化硅(SiNx)层(图6和图7中均未示出)和二氧化硅(SiO2)层(图6和图7中均未示出)，在形成有遮光层02的衬底基板01上形成缓冲层03可以包括：在形成有遮光层02的衬底基板01上形成氮化硅层；在形成有氮化硅层的衬底基板01上形成二氧化硅层。其中，氮化硅层的厚度的取值范围可以为50～150nm，二氧化硅层的厚度的取值范围可以为100～350nm。
可选的，可以先采用等离子体增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition；简称：PECVD)工艺在形成有遮光层02的衬底基板01上沉积一层50～150nm的氮化硅，以形成氮化硅层，然后采用PECVD工艺在形成有氮化硅层的衬底基板01上沉积一层100～350nm的二氧化硅，以形成二氧化硅层，从而在形成有遮光层02的衬底基板01上形成缓冲层03。
步骤203、在第一区域和第二区域中的每个区域在缓冲层的对应区域上形成多晶硅层。
图8和图9是本发明实施例提供的在第一区域和第二区域中的每个区域在缓冲层03的对应区域上形成多晶硅(p-si)层04后的示意图，图8中的遮光层02包括遮光块，图9中的遮光层02包括孔结构，多晶硅层04的厚度的取值范围可以为30～60nm。
本发明实施例中，在第一区域和第二区域中的每个区域在缓冲层03的对应区域上形成多晶硅层04可以包括：在形成有缓冲层03的衬底基板01上形成非晶硅(a-si)层；采用ELA工艺对非晶硅层进行退火处理，使非晶硅转化为多晶硅；通过一次构图工艺对退火后的非晶硅层进行处理，使第一区域和第二区域中的每个区域在缓冲层03的对应区域上形成多晶硅层04。可选的，可以采用PECVD工艺在形成有缓冲层03的衬底基板01上沉积一层30～60nm的非晶硅，然后在400～450℃(摄氏度)的温度下对非晶硅加热0.5～3小时，得到非晶硅层；然后采用氯化氙(XeCl)准分子激光器，通过ELA工艺对非晶硅层进行退火处理，得到退火后的非晶硅层，之后通过一次构图工艺对退火后的非晶硅层进行处理，使第一区域和第二区域中的每个区域上形成有多晶硅层04。其中，XeCl准分子激光器的激光波长为308nm，ELA工艺的参数包括：激光脉冲频率为300Hz(赫兹)，重叠率为92％～98％，激光扫描速率为9.6～2.4mm/s(毫米每秒)，激光能量密度为300～500mJ/cm2(兆焦耳每平方厘米)，通过一次构图工艺对退火后的非晶硅层进行处理的过程可以参考上述步骤201中通过一次构图工艺对金属Mo材质层进行处理的过程，本实施例在此不再赘述。
需要说明的是，由于第一区域的尺寸与第二区域的尺寸不同，因此，位于第一区域上的多晶硅层04的尺寸与位于第二区域上的多晶硅层04的尺寸不同，在通过一次构图工艺对退火后的非晶硅层进行处理时，可以采用具有两种不同掩膜图形的掩膜版对光刻胶层进行曝光，当然，还可以通过两次构图工艺对退火后的非晶硅层进行处理，本实施例在此不再赘述。
请参考图10，其示出了本发明实施例提供的第一区域在缓冲层03的对应区域上的多晶硅层04的示意图，第一区域在缓冲层03的对应区域上的多晶硅层04的晶形为六方晶形，六方晶形的多晶硅的晶粒较大，可以使TFT具有较高的迁移率，其可以使TFT的迁移率大于200cm2/V·s(平方厘米/伏·秒)，满足栅极驱动电路的互补金属氧化物半导体(英文：Complementary Metal Oxide Semiconductor；简称：CMOS)TFT的开关要求。在本发明实施例中，第一区域的尺寸相对较小，在通过ELA工艺对非晶硅层进行退火处理时，XeCl准分子激光器发射出的激光束照射到第一区域上方的多晶硅上，激光束会在第一区域上方的多晶硅的表面反射，使第一区域上方的多晶硅的表面的折射光的光场方向发生改变，导致激光束在多晶硅的温度分布场受到影响，并且所有第一区域上方的多晶硅终将受到影响，使第一区域在缓冲层03的对应区域上的多晶硅层04的晶形为六方晶形。当第一区域的尺寸更小时，第一区域在缓冲层03的对应区域上的多晶硅层04的晶形更接近圆形。
请参考图11，其示出了本发明实施例提供的第二区域在缓冲层03的对应区域上的多晶硅层04的示意图，第二区域上的多晶硅层04的晶形为四方晶形。四方晶形的多晶硅的晶粒较小，且多晶硅的晶粒较为均匀，第二区域上的多晶硅层04的晶粒的尺寸位于300～400nm之间，并且晶粒的均匀性较好，可以使TFT具有较好的均匀性，且使得TFT具有较低的漏电流，满足源极驱动电路对TFT的要求。
需要说明的是，在形成多晶硅层04之后，可以对多晶硅层04进行沟道掺杂(英文：Vth doping)，之后采用HF(氟化氢)对形成有多晶硅层04的衬底基板01进行清洗，然后在形成有多晶硅层04的衬底基板01上依次形成栅绝缘(英文：Gate Insulation；简称：GI)层、栅极(英文：Gate)、中间绝缘层(英文：Inter-Layer Dielectric；简称：ILD)、源漏极层、平坦层、像素电极和像素界定层等。在形成GI层之后，可以对GI层进行源漏极掺杂(英文：SDDoping)，在形成ILD之后，可以在ILD和GI层上形成过孔，使得源漏极层的源极和漏极分别通过ILD上的过孔和GI层上的过孔与多晶硅层04接触，至此得到显示基板。
综上所述，本发明实施例提供的显示基板的制造方法，由于遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的薄膜晶体管TFT的多晶硅层，第二区域用于形成源极驱动电路中的薄膜晶体管TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同，因此，多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。
目前，随着智能手机和柔性显示产品的快速发展，中小尺寸的显示产品在市场上呈现旺盛的需求态势，特别是以AMOLED技术为代表的高性能全屏局部透明新型显示技术，正以其在显示性能、轻薄和可弯曲等方面独有的性能优势，加速进军高端智能手机及可穿戴设备等智能终端市场。其中，在全屏局部透明新型显示技术中，显示产品的显示屏为全面屏，而为了满足全面屏的设计需要，全面屏的局部显示区域或全部显示区域为透明显示区域，这样一来，外界光线会射入透明显示区域，影响显示屏的显示。例如，智能手机都具有红外传感器，可以将红外传感器设置在显示屏的非显示面所在侧，将红外传感器在显示屏上的正投影区域设置为透明显示区域，这样一来，红外传感器发射出的红外光线能够通过透明显示区域射向显示屏的正面。但是，红外传感器发射出的红外光线射入透明显示区域时，会造成TFT的阈值电压Vth漂移，TFT的开关特性受到影响，导致显示屏出现红外光斑问题。基于此，本发明提供的方法可以采用遮光层对透明显示区域的TFT进行遮挡，避免红外光线对TFT的开关特性的影响，从而避免显示屏的红外光斑问题。具体请参考下述实施例。
请参考图12，其示出了本发明实施例提供的再一种显示基板的制造方法的方法流程图，参见图12，该方法包括：
步骤301、在衬底基板上形成遮光层，遮光层具有第一区域、第二区域和第三区域，第一区域用于形成栅极驱动电路中的TFT的多晶硅层，第二区域用于形成源极驱动电路中的TFT的多晶硅层，第三区域用于形成透明显示区域中的TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同，第三区域的尺寸与第一区域的尺寸不同。
在本实施例中，遮光层具有多个第一区域、多个第二区域和多个第三区域，关于第一区域和第二区域的描述可以参考图2所示实施例中的步骤201，每个第三区域用于形成透明显示区域中的一个TFT的多晶硅层。第三区域的尺寸可以大于5um，且第三区域的尺寸与第二区域的尺寸可以相等或不相等。示例的，第三区域的尺寸为8um、10um、15um、20um或40um，第三区域的尺寸可以根据透明显示区域中的TFT的沟道的长度确定。
在本实施例中，在衬底基板上形成遮光层可以包括：在衬底基板上形成遮光层，遮光层包括第一凸起结构、第二凸起结构和第三凸起结构，第一区域为第一凸起结构所在区域，第二区域为第二凸起结构所在区域，第三区域为第三凸起结构所在区域。
请参考图13，其示出了本发明实施例提供的一种在衬底基板01上形成遮光层02后的示意图，遮光层02包括多个第一凸起结构021(图13中仅示出一个)、多个第二凸起结构022(图13中仅示出一个)和多个第三凸起结构023，第一凸起结构021、第二凸起结构022和第三凸起结构023均为遮光块，遮光层02具有多个第一区域(图13中未标出)、多个第二区域(图13中未标出)和多个第三区域(图3中未标出)，每个第一区域为一个第一凸起结构021所在区域，每个第二区域为一个第二凸起结构022所在区域，每个第三区域为一个第三凸起结构023所在区域。第一区域的尺寸也即是第一凸起结构021的尺寸，第二区域的尺寸也即是第二凸起结构022的尺寸，第三区域的尺寸也即是第二凸起结构023的尺寸，由于第一区域的尺寸与第二区域的尺寸不同，第三区域的尺寸与第一区域的尺寸不同，因此第一凸起结构021的尺寸与第二凸起结构022的尺寸不同，第一凸起结构021的尺寸与第三凸起结构023的尺寸不同。可选的，第一凸起结构021、第二凸起结构022和第三凸起结构023均为遮光块，第一凸起结构021的尺寸、第二凸起结构022的尺寸以及第三凸起结构023的尺寸均为遮光块的尺寸。遮光层02的形成过程可以参考图2所示实施例的第一种实现方式，本实施例在此不再赘述。
步骤302、在形成有遮光层的衬底基板上形成缓冲层。
请参考图14，其示出了本发明实施例提供的一种在形成有遮光层02的衬底基板01上形成缓冲层03后的示意图，缓冲层03的结构以及形成过程请参考图2所示实施例，本实施例在此不再赘述。
步骤303、在第一区域、第二区域和第三区域中的每个区域在缓冲层的对应区域上形成多晶硅层。
请参考图15，其示出了本发明实施例提供的一种在第一区域、第二区域和第三区域中的每个区域在缓冲层03的对应区域上形成多晶硅层04后的示意图，其中，第一区域在缓冲层03的对应区域上的多晶硅层04的晶形为六方晶形，第二区域和第三区域在缓冲层03的对应区域上的多晶硅层04的晶形均为四方晶形。六方晶形的多晶硅的晶粒较大，可以使TFT具有较高的迁移率，其可以使TFT的迁移率大于200cm2/V·s，满足栅极驱动电路的CMOSTFT的开关要求。四方晶形的多晶硅的晶粒较小，且四方晶形的多晶硅的晶粒较为均匀，第二区域上的多晶硅层04的晶粒的尺寸位于300～400nm之间，并且晶粒的均匀性较好，可以使TFT具有较好的均匀性，且使得TFT具有较低的漏电流，满足源极驱动电路对TFT的要求，保证透明显示区域的TFT沟道的电学性能与源极驱动电路的TFT沟道的电学性能的一致性。
需要说明的是，与图2所示实施例同理，在形成多晶硅层04之后，可以对多晶硅层04进行沟道掺杂，之后采用HF对形成有多晶硅层04的衬底基板01进行清洗，然后在形成有多晶硅层04的衬底基板01上依次形成GI层、栅极、ILD、源漏极层、平坦层、像素电极和像素界定层，以得到显示基板。
本发明实施例通过在显示基板的透明显示区域的TFT的多晶硅层下设置遮光层对外界光线进行遮挡，可以避免外界光线射入显示基板的透明显示区域，从而避免外界光线对显示基板的显示效果的影响。示例的，在透明显示区域的TFT的多晶硅层下设置遮光层，该遮光层可以对红外传感器发射出的红外光线进行遮挡，避免透明显示区域的TFT的阈值电压Vth漂移，从而避免显示基板出现红外光斑问题。
综上所述，本发明实施例提供的显示基板的制造方法，由于遮光层具有第一区域和第二区域，第一区域用于形成栅极驱动电路中的薄膜晶体管TFT的多晶硅层，第二区域用于形成源极驱动电路中的薄膜晶体管TFT的多晶硅层，第一区域的尺寸与第二区域的尺寸不同，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同，因此，多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。进一步地，遮光层还具有第三区域，第三区域的遮光块可以对外界光线进行遮挡，避免红外光线对显示基板的透明显示区域的TFT的影响，从而避免红外光斑问题。本发明实施例提供的方法适用于低温多晶硅有源矩阵有机发光二极管显示器(英文：Low Temperature Poly-silicon Active Matrix/OrganicLight Emitting Diode；简称：LTPS-AMOLED)领域。
本发明实施例还提供了一种显示基板，该显示基板可以采用图1、图2或图12所示实施例提供的显示基板的制造方法制成，该显示基板可以为图8、图9或图15所示的显示基板。
如图8、图9或图15所示，显示基板包括衬底基板01以及设置在衬底基板01上的遮光层02，遮光层02具有第一区域和第二区域，第一区域和第二区域中的每个区域上形成有多晶硅层04，第一区域上的多晶硅层04为栅极驱动电路中的TFT的多晶硅层，第二区域上的多晶硅层04为源极驱动电路中的TFT的多晶硅层，第一区域上的多晶硅层04的晶形与第二区域上的多晶硅层04的晶形不同。可选的，第一区域上的多晶硅层04的晶形为六方晶形，第二区域上的多晶硅层04的晶形均为四方晶形。
可选的，如图15所示，遮光层02还具有第三区域，第三区域用于形成透明显示区域中的TFT的多晶硅层04，第三区域的尺寸与第一区域的尺寸不同，第三区域上的多晶硅层04的晶形均为四方晶形。
此外，该显示基板还包括：依次形成在多晶硅层04上的GI层、栅极、ILD、源漏极层、平坦层、像素电极和像素界定层，本实施例在此不再赘述。
综上所述，本发明实施例提供的显示基板，由于遮光层具有第一区域和第二区域，第一区域的尺寸与第二区域的尺寸不同，第一区域上的多晶硅层的晶形与第二区域上的多晶硅层的晶形不同，因此，多晶硅层能够满足栅极驱动电路和源极驱动电路对TFT的要求。进一步地，遮光层还具有第三区域，第三区域的遮光块可以对外界的红外光线进行遮挡，避免红外光线对显示基板的透明显示区域的TFT的影响，从而避免红外光斑问题。
本发明实施例还提供了一种显示装置，该显示装置包括上述实施例提供的显示基板。该显示装置可以为手机或平板电脑等移动终端，或者，该显示装置可以为电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成遮光层，所述遮光层具有第一区域、第二区域和第三区域，所述第一区域用于形成栅极驱动电路中的TFT的多晶硅层，所述第二区域用于形成源极驱动电路中的TFT的多晶硅层，所述第三区域用于形成透明显示区域中的TFT的多晶硅层，所述第一区域的尺寸根据所述栅极驱动电路中的TFT的沟道的长度确定且所述第一区域的尺寸小于或等于5微米，所述第二区域的尺寸根据所述源极驱动电路中的TFT的沟道的长度确定且所述第二区域的尺寸大于5微米，所述第三区域的尺寸根据所述透明显示区域中的TFT的沟道的长度确定且所述第三区域的尺寸大于5微米；
在形成有所述遮光层的衬底基板上形成非晶硅层；
采用准分子激光退火ELA工艺对所述非晶硅层进行退火处理，使非晶硅转化为多晶硅；
通过一次构图工艺对退火后的非晶硅层进行处理，使所述第一区域、所述第二区域和所述第三区域中的每个区域上形成多晶硅层，其中，所述第一区域上的多晶硅层的晶形为六方晶形，所述第二区域上的多晶硅层的晶形和所述第三区域上的多晶硅层的晶形均为四方晶形，所述第一区域上的多晶硅层的晶粒尺寸大于所述第二区域上的多晶硅层的晶粒尺寸和所述第三区域上的多晶硅层的晶粒尺寸。
2.根据权利要求1所述的方法，其特征在于，所述在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，所述遮光层包括第一凸起结构、第二凸起结构和第三凸起结构，所述第一区域为所述第一凸起结构所在区域，所述第二区域为所述第二凸起结构所在区域，所述第三区域为所述第三凸起结构所在区域。
3.根据权利要求2所述的方法，其特征在于，所述第一凸起结构、所述第二凸起结构和所述第三凸起结构均为遮光块。
4.根据权利要求1所述的方法，其特征在于，所述在衬底基板上形成遮光层，包括：在衬底基板上形成遮光层，所述遮光层包括第一凹陷结构和第二凹陷结构，所述第一区域为所述第一凹陷结构所在区域，所述第二区域为所述第二凹陷结构所在区域。
5.根据权利要求4所述的方法，其特征在于，所述第一凹陷结构和所述第二凹陷结构均为孔结构。
6.根据权利要求1至5任一所述的方法，其特征在于，
在所述第一区域和所述第二区域中的每个区域上形成多晶硅层之前，所述方法还包括：在形成有所述遮光层的衬底基板上形成缓冲层；
所述在所述第一区域和所述第二区域中的每个区域上形成多晶硅层，包括：在所述第一区域和所述第二区域中的每个区域在所述缓冲层的对应区域上形成多晶硅层。
7.一种显示基板，其特征在于，所述显示基板包括衬底基板以及设置在所述衬底基板上的遮光层，所述遮光层具有第一区域、第二区域和第三区域，所述第一区域、所述第二区域和所述第三区域中的每个区域上形成有多晶硅层，所述多晶硅层通过在形成有所述遮光层的衬底基板上形成非晶硅层，采用准分子激光退火ELA工艺对所述非晶硅层进行退火处理，使非晶硅转化为多晶硅，在通过一次构图工艺对退火后的非晶硅层进行处理得到；所述第一区域上的多晶硅层为栅极驱动电路中的TFT的多晶硅层，所述第二区域上的多晶硅层为源极驱动电路中的TFT的多晶硅层，所述第三区域上的多晶硅层为透明显示区域中的TFT的多晶硅层；所述第一区域的尺寸根据所述栅极驱动电路中的TFT的沟道的长度确定且所述第一区域的尺寸小于或等于5微米，所述第二区域的尺寸根据所述源极驱动电路中的TFT的沟道的长度确定且所述第二区域的尺寸大于5微米，所述第三区域的尺寸根据所述透明显示区域中的TFT的沟道的长度确定且所述第三区域的尺寸大于5微米；所述第一区域上的多晶硅层的晶形为六方晶形，所述第二区域上的多晶硅层的晶形和所述第三区域上的多晶硅层的晶形均为四方晶形，所述第一区域上的多晶硅层的晶粒尺寸大于所述第二区域上的多晶硅层的晶粒尺寸和所述第三区域上的多晶硅层的晶粒尺寸。
8.一种显示装置，其特征在于，所述显示装置包括权利要求7所述的显示基板。
CN201810839868.9A 2018-07-27 2018-07-27 显示基板及其制造方法、显示装置 Active CN108962957B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810839868.9A CN108962957B (zh) 2018-07-27 2018-07-27 显示基板及其制造方法、显示装置
PCT/CN2019/097710 WO2020020294A1 (zh) 2018-07-27 2019-07-25 显示基板及其制造方法、显示装置
US16/631,002 US11302761B2 (en) 2018-07-27 2019-07-25 Display substrate assembly and method of manufacturing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810839868.9A CN108962957B (zh) 2018-07-27 2018-07-27 显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN108962957A CN108962957A (zh) 2018-12-07
CN108962957B true CN108962957B (zh) 2021-01-26

Family

ID=64465098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810839868.9A Active CN108962957B (zh) 2018-07-27 2018-07-27 显示基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US11302761B2 (zh)
CN (1) CN108962957B (zh)
WO (1) WO2020020294A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962957B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20200058622A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355090A (zh) * 2008-09-19 2009-01-28 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20180145094A1 (en) * 2015-12-03 2018-05-24 Innolux Corporation Display device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4655495B2 (ja) * 2004-03-31 2011-03-23 東京エレクトロン株式会社 成膜方法
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
KR101002663B1 (ko) * 2008-12-11 2010-12-21 삼성모바일디스플레이주식회사 유기 발광 표시 장치
CN104766804A (zh) * 2015-04-24 2015-07-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105470196B (zh) 2016-01-05 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
JP6588852B2 (ja) 2016-03-28 2019-10-09 株式会社ジャパンディスプレイ センサ及びセンサ付き表示装置
KR102636734B1 (ko) * 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
CN106847825A (zh) 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板、半导体器件及其制作方法、显示装置
JP7117502B2 (ja) * 2017-02-15 2022-08-15 パナソニックＩｐマネジメント株式会社 赤外線センサチップと、これを用いた赤外線センサ
CN107123664B (zh) 2017-04-14 2019-11-08 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN107256869A (zh) * 2017-06-07 2017-10-17 武汉华星光电技术有限公司 一种阵列基板及其制作方法
JP6504206B2 (ja) * 2017-06-30 2019-04-24 セイコーエプソン株式会社 電気光学装置、および電子機器
CN108962957B (zh) 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355090A (zh) * 2008-09-19 2009-01-28 友达光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN104617104A (zh) * 2015-01-08 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US20180145094A1 (en) * 2015-12-03 2018-05-24 Innolux Corporation Display device

Also Published As

Publication number Publication date
US11302761B2 (en) 2022-04-12
CN108962957A (zh) 2018-12-07
US20200388662A1 (en) 2020-12-10
WO2020020294A1 (zh) 2020-01-30

Similar Documents

Publication Publication Date Title
US9543443B2 (en) Thin film transistor assembly, array substrate method of manufacturing the same, and display device
CN109300840B (zh) 显示基板及其制造方法、显示装置
KR102049685B1 (ko) 저온 폴리실리콘 어레이 기판의 제조방법
US8119465B1 (en) Thin film transistor and method for fabricating the same
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
WO2013071800A1 (zh) 显示装置、薄膜晶体管、阵列基板及其制造方法
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
WO2015000255A1 (zh) 阵列基板、显示装置及阵列基板的制造方法
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
US9142653B2 (en) Method for manufacturing thin-film transistor array substrate
CN107799466B (zh) Tft基板及其制作方法
US10236361B2 (en) Method for forming mask pattern, thin film transistor and method for forming the same, and display device
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN108962957B (zh) 显示基板及其制造方法、显示装置
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
WO2020186985A1 (zh) 低温多晶硅基板及其制作方法、阵列基板及显示装置
WO2013123786A1 (zh) 薄膜晶体管阵列基板及其制作方法
WO2019165824A1 (zh) 薄膜晶体管及其制造方法、阵列基板和电子装置
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
CN107134497B (zh) 薄膜晶体管及其制造方法、显示基板
CN107393933B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN101409262B (zh) 像素结构的制造方法
US20180145146A1 (en) Thin film transistor, method for manufacturing the same, array substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant